[go: up one dir, main page]

TW202036664A - 化合物半導體基板 - Google Patents

化合物半導體基板 Download PDF

Info

Publication number
TW202036664A
TW202036664A TW108146595A TW108146595A TW202036664A TW 202036664 A TW202036664 A TW 202036664A TW 108146595 A TW108146595 A TW 108146595A TW 108146595 A TW108146595 A TW 108146595A TW 202036664 A TW202036664 A TW 202036664A
Authority
TW
Taiwan
Prior art keywords
layer
nitride semiconductor
semiconductor layer
gan
substrate
Prior art date
Application number
TW108146595A
Other languages
English (en)
Other versions
TWI838439B (zh
Inventor
大內澄人
鈴木悠宜
生川久
川村介
Original Assignee
日商愛沃特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛沃特股份有限公司 filed Critical 日商愛沃特股份有限公司
Publication of TW202036664A publication Critical patent/TW202036664A/zh
Application granted granted Critical
Publication of TWI838439B publication Critical patent/TWI838439B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10P14/24—
    • H10P14/2905—
    • H10P14/2926—
    • H10P14/3208—
    • H10P14/3216—
    • H10P14/3251—
    • H10P14/3254—
    • H10P14/3416—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明係一種化合物半導體基板，其課題為提供：可降低含有Al(鋁)之氮化物半導體層內的貫通錯位之化合物半導體基板。 解決手段為化合物半導體基板係具備：Si(矽)基板，和形成於Si基板上，沿著厚度方向，隨著自Si基板遠離，Al濃度減少之傾斜層的第1之Al氮化物半導體層，和形成於第1之Al氮化物半導體層上，具有較第1之Al氮化物半導體層之平均Al濃度為低之平均Al濃度的GaN(氮化鎵)層，和形成於GaN層上，具有較GaN層之平均Al濃度為高之平均Al濃度的第2之Al氮化物半導體層。在第2之Al氮化物半導體層內的厚度方向之任意位置的貫通錯位密度係較在第1之Al氮化物半導體層內的厚度方向之任意位置的貫通錯位密度為低。

Description

化合物半導體基板
本發明係有關化合物半導體基板，對於更特定而言，係有關可降低含有Al(鋁)之氮化物半導體層內的貫通錯位之化合物半導體基板。
GaN(氮化鎵)係作為比較於Si(矽)而能隙為大，絕緣破壞電場強度為高之寬能隙半導體材料而被知道。GaN係因與其他的寬能隙半導體材料作比較，因亦具有高耐絕緣破壞性之故，期待有對於新世代之低損失的功率裝置之適用。
對於使用GaN之半導體裝置的開端基板(基底基板)，使用Si基板之情況，因GaN與Si之間的晶格常數及熱膨脹係數之大的差引起，而容易引起對於基板產生彎曲，以及對於GaN層內產生斷裂之現象。因此，提案有：作為開端基板，由採用形成SiC(碳化矽)層等於Si基板上之化合物半導體基板者，經由SiC層等而緩和GaN與Si之間的晶格常數及熱膨脹係數的差之技術。
作為如此之技術，對於下述專利文獻1等係揭示有抑制基板的彎曲與斷裂之發生的技術。對於下述專利文獻1，係揭示有：具備：SiC層，和形成於SiC層上之AlN(氮化鋁)緩衝層，和形成於AlN緩衝層上，含有Al之氮化物半導體層，和形成於氮化物半導體層上之第1GaN層，和接觸於第1GaN層而形成於第1GaN層上之第1AlN中間層，和接觸於第1AlN中間層而形成於第1AlN中間層上之第2GaN層的化合物半導體基板。
具備以往之GaN層的半導體基板係亦揭示於下述專利文獻2。對於下述專利文獻2係加以揭示有具備：SiC所成之基板，和形成於基板上之AlN所成之核生成層，和形成於核生成層上之AlGaN(氮化鋁鎵)所成之傾斜層，和形成於傾斜層上之GaN所成之氮化物層的半導體構造。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2017/069087號 [專利文獻2]日本特表2010-521065號公報
[發明欲解決之課題]
在具備以往的GaN層之半導體基板中，作為緩衝層，多採用含有Al之氮化物半導體層(AlGaN等)。但對於含有以往的Al之氮化物半導體層，係有著內部的貫通錯位為多之問題。另外，對於形成GaN層於含有Al之氮化物半導體層上之情況，貫通錯位亦持續於GaN層內，GaN層內之貫通錯位亦增加。
本發明係為了解決上述課題之構成，其目的為提供：可降低含有Al之氮化物半導體層內的貫通錯位之化合物半導體基板者。 為了解決課題之手段
依照本發明之一狀況的化合物半導體基板係具備：Si基板，和形成於Si基板上，含有Al的第1氮化物半導體層，其中沿著厚度方向，隨著自Si基板遠離，Al濃度減少之傾斜層之第1氮化物半導體層，和形成於第1氮化物半導體層上之第2氮化物半導體層，其中具有較第1氮化物半導體層之平均Al濃度為低之平均Al濃度的第2氮化物半導體層，和含有形成於第2氮化物半導體層上之Al的第3氮化物半導體層，其中具有較第2氮化物半導體層之平均Al濃度為高之平均Al濃度的第3氮化物半導體層；在第3氮化物半導體層內之厚度方向的任意位置之貫通錯位密度係較在第1氮化物半導體層內之厚度方向的任意位置之貫通錯位密度為低。
在上述化合物半導體基板中，理想為第2氮化物半導體層係由GaN所成，具有3nm以上100nm以下之厚度。
在上述化合物半導體基板中，理想為第1氮化物半導體層係包含：下部層，和形成於下部層上，具有較下部層之平均Al濃度為低之平均Al濃度的上部層。
在上述化合物半導體基板中，理想為將第1氮化物半導體層內之厚度方向的任意位置之貫通錯位密度作為貫通錯位密度DA，而將第3氮化物半導體層內之厚度方向的任意位置之貫通錯位密度作為貫通錯位密度DB之情況，對於貫通錯位密度DA而言之貫通錯位密度DB的比率(DB/DA)係較0大，0.6以下。
在上述化合物半導體基板中，理想為對於第1氮化物半導體層之厚度W1而言之第2氮化物半導體層之厚度W2的比率(W2/W1)係0.007以上0.26以下。
在上述化合物半導體基板中，理想為更具備：形成於第3氮化物半導體層上之GaN層。
在上述化合物半導體基板中，理想為將第1氮化物半導體層內之厚度方向的任意位置之貫通錯位密度作為貫通錯位密度DA，而將GaN層內之厚度方向的任意位置之貫通錯位密度作為貫通錯位密度DC之情況，對於貫通錯位密度DA而言之貫通錯位密度DC的比率(DC/DA)係較0大，0.3以下。
在上述化合物半導體基板中，理想為更具備：上部複合層，上部複合層係包含：層積於上下方向的複數之上部GaN層，和形成於複數之上部GaN層之各自之間，含有Al之上部氮化物半導體層，GaN層係複數之上部GaN層之中最下層之上部GaN層，而對於複數之上部GaN層之各厚度W3而言之上部氮化物半導體層的厚度W4之比率(W4/W3)係0.0015以上，0.025以下。
在上述化合物半導體基板中，理想為更具備：形成於Si基板上之SiC層，和由形成於SiC層上之AlN所成之緩衝層，第1氮化物半導體層係形成於緩衝層上。 發明效果
如根據本發明，可提供：可降低含有Al之氮化物半導體層內的貫通錯位之化合物半導體基板。
以下，對於本發明之實施形態，依據圖面而加以說明。
[第1實施形態]
圖1係顯示在本發明之第1實施形態的化合物半導體基板CS1之構成的剖面圖。
參照圖1，在本實施形態之化合物半導體基板CS1係包含HEMT(High Electron Mobility Transistor)。化合物半導體基板CS1係具備：Si基板1(Si基板之一例)，和SiC層2(SiC層之一例)，和AlN緩衝層3(緩衝層之一例)，和複合層4，和複合層5(上部複合層之一例)，和GaN層7，和Al氮化物半導體層10。
Si基板1係例如由p+型之Si所成。對於Si基板1表面係露出有(111)面。然而，Si基板1係具有n型之導電型亦可，而亦可為半絕緣性。對於Si基板1表面係露出有(100)面或(110)面。Si基板1係例如具有6英吋直徑，具有1000μm之厚度。
SiC層2係接觸於Si基板1，而形成於Si基板1上。SiC層2係例如，由3C-SiC、4H-SiC、或6H-SiC等而成。特別是，SiC層2則為磊晶成長於Si基板1上之情況，一般而言，SiC層2係由3C-SiC而成。
SiC層2係於由碳化Si基板1之表面者所得到之SiC所成之基底層上，使用MBE(Molecular Beam Epitaxy)法、CVD(Chemical Vapor Deposition)法、或LPE (Liquid Phase Epitaxy)法等，經由使SiC同質磊晶成長而形成亦可。SiC層2係僅經由碳化Si基板1的表面而形成亦可。更且，SiC層2係於Si基板1表面，經由(或夾持緩衝層)使其異質磊晶成長之時而形成亦可。SiC層2係例如，摻雜N(氮)等，具有n型之導電型。SiC層2係例如，具有0.1μm以上3.5μm以下之厚度。然而，SiC層2係具有p型之導電型亦可，而亦可為半絕緣性。
然而，作為AlN緩衝層3之基底層係可使用任意之材料所成的層者。作為一例，未於Si基板1上形成SiC層2，而直接形成AlN緩衝層3於Si基板1上亦可。此情況，AlN緩衝層3之基底層係成為Si基板1。但，由形成SiC層2於Si基板1與AlN緩衝層3之間者，可經由SiC層2而確實地抑制回熔蝕刻(GaN層中的Ga產生擴散，與Si基板1中的Si反應，破壞Si基板1之現象)者。
AlN緩衝層3係接觸於SiC層2，而形成於SiC層2上。AlN緩衝層3係達成作為緩和SiC層2，與構成複合層4之Al氮化物半導體層之晶格常數的差之緩衝層的機能。AlN緩衝層3係例如，使用MOCVD(Metal Organic Chemical Vapor Deposition)法而加以形成。AlN緩衝層3之成長溫度係例如，作為1000℃以上，不足Si融點。此時，作為Al源氣體係例如，使用TMA(Tri Methyl Aluminium)，或TEA(Tri Ethyl Aluminium)等。作為N源氣體係例如，使用NH3 (氨氣)。AlN緩衝層3係例如，具有100nm以上1000nm以下之厚度。
複合層4係接觸於AlN緩衝層3，而形成於AlN緩衝層3上。複合層4係包含：層積於上下方向(與Si基板1、SiC層2、AlN緩衝層3之層積方向相同方向、圖1中縱方向)之複數的Al氮化物半導體層，和形成於各複數之Al氮化物半導體層之間的GaN層。換言之，複合層4係具有僅1次以上次數加以交互層積Al氮化物半導體層與GaN層之構成，而複合層4的最上層及最下層係均為Al氮化物半導體層。
構成複合層4之Al氮化物半導體層之層數係如為2層以上即可，而9層以下為佳。構成複合層4之GaN層之層數亦如為1層以上即可，而8層以下為佳。本實施形態之複合層4係作為Al氮化物半導體層，包含2層的Al氮化物半導體層41a(第1氮化物半導體層之一例)及41b(第3氮化物半導體層之一例)，而作為GaN層，包含1層的GaN層42a(第2氮化物半導體層之一例)。Al氮化物半導體層41a係形成於2層之Al氮化物半導體層41a及41b之中最接近於Si基板1之位置，而與AlN緩衝層3接觸。Al氮化物半導體層41b係形成於2層之Al氮化物半導體層41a及41b之中自Si基板1最遠之位置。GaN層42a係形成於Al氮化物半導體層41a與Al氮化物半導體層41b之間。換言之，GaN層42a係形成於Al氮化物半導體層41a上，而Al氮化物半導體層41b係形成於GaN層42a上。
各構成複合層4之Al氮化物半導體層係自含有Al之氮化物半導體所成，理想係自AlGaN所成。各構成複合層4之Al氮化物半導體層係例如，自以Alx Ga1-x N (0＜x≦1)所表示之材料所成。此情況，由將Al的組成比作為0.5以上者，Ga之組成比則成為0.5以下，可增加經由複合層4之彎曲控制的效果。另外，各構成複合層4之Al氮化物半導體層係亦可由Alx Iny Ga1-x-y N(0＜x≦1、0≦y＜1)所表示之材料而成。構成複合層4之Al氮化物半導體層係達成作為緩和AlN緩衝層3與複合層5中之GaN層之晶格常數的差之緩衝層的機能。構成複合層4之Al氮化物半導體層之總膜厚係例如，具有100nm以上3μm以下、理想係900nm以上2μm以下之厚度。
構成複合層4之Al氮化物半導體層係例如，使用MOCVD法而加以形成。此時，作為Ga源氣體係例如，加以使用TMG(Tri Methyl Gallium)，或TEG(Tri Ethyl Gallium)等。作為Al源氣體係例如，加以使用TMA或TEA等。作為N源氣體係例如，使用NH3 等。
構成複合層4之GaN層係達成如後述，於化合物半導體基板CS1，使凹形狀之彎曲產生的作用。
構成複合層4之GaN層係例如，使用MOCVD法而形成。此時，作為Ga源氣體係例如，使用TMG或TEG等。作為N源氣體係例如，使用NH3 等。
構成複合層4之GaN層係例如，具有3nm以上100nm以下之厚度，而理想為具有3nm以上50nm以下之厚度。構成複合層4的GaN層為複數之情況，各構成複合層4的GaN層係具有同一厚度亦可，而亦可具有相互不同之厚度。
另外，將Al氮化物半導體層41a之厚度作為厚度W1，而將GaN層42a之厚度作為厚度W2之情況，對於厚度W1而言之厚度W2的比率(W2/W1)係0.007以上0.26以下者為佳。
複合層5係接觸於複合層4(Al氮化物半導體層41b)，而加以形成於複合層4(Al氮化物半導體層41b)上。複合層5係包含：層積於上下方向(與Si基板1、SiC層2、AlN緩衝層3、及複合層4之層積方向相同方向、圖1中縱方向)之複數的GaN層，和形成於各複數之GaN層之間的Al氮化物半導體層。換言之，複合層5係具有僅1次以上次數加以交互層積GaN層與Al氮化物半導體層之構成，而複合層5的最上層及最下層係均為GaN層。
構成複合層5之GaN層之層數係如為2層以上即可，而9層以下為佳。構成複合層5之Al氮化物半導體層之層數亦如為1層以上即可，而8層以下為佳。本實施形態之複合層5係作為GaN層而包含3層之GaN層51a、51b、及51c(上部GaN層及GaN層的一例)，而作為Al氮化物半導體層而包含2層之Al氮化物半導體層52a及52b(上部氮化物半導體層之一例)。GaN層51a係形成於3層之GaN層51a、51b、及51c之中最接近於Si基板1之位置，而與複合層4(Al氮化物半導體層41b)接觸。GaN層51b係形成於3層之GaN層51a、51b、及51c之中第2接近於Si基板1之位置。GaN層51c係形成於3層之GaN層51a、51b、及51c之中自Si基板1最遠之位置。Al氮化物半導體層52a係形成於GaN層51a與GaN層51b之間。Al氮化物半導體層52b係形成於GaN層51b與GaN層51c之間。
對於各構成複合層5之GaN層係摻雜C(碳)為佳。C係達成提高GaN層之絕緣性的作用。摻雜C之GaN層係具有1×1018 個/cm3 以上1×1021 個/cm3 以下之平均碳原子濃度者為佳，而具有3×1018 個/cm3 以上2×1019 個/cm3 以下之平均碳濃度者為更佳。摻雜C之GaN層則作為複數存在之情況，此等GaN層係具有同一之平均碳原子濃度亦可，而亦可具有相互不同之平均碳原子濃度。
對於構成複合層5之GaN層，摻雜C之情況，採用含於TMG的C則呈導入於GaN層之GaN的成長條件。作為摻雜C於GaN層中之具體的方法，係有降低GaN之成長溫度之方法，降低GaN之成長壓力的方法，或對於NH3 而言提高TMG之莫耳流量比的方法等。
另外，各構成複合層5的之GaN層係例如，具有550nm以上3000nm以下之厚度，而理想為具有800nm以上2500nm以下之厚度。各構成複合層5的GaN層係具有同一厚度亦可，而亦可具有相互不同之厚度。構成複合層5的GaN層係以與構成複合層4之GaN層同樣的方法而形成。
構成複合層5之Al氮化物半導體層係達成如後述，於化合物半導體基板CS1，使凸形狀之彎曲產生的作用。
構成複合層5之Al氮化物半導體層係自含有Al之氮化物半導體所成，理想係自AlN所成。構成複合層5之Al氮化物半導體層係例如，自以Alx Ga1-x N(0＜x≦1)所表示之材料所成。此情況，由將Al的組成比x作為0.5以上者，Ga之組成比則成為0.5以下，可增加經由複合層4之彎曲控制的效果。另外，構成複合層5之Al氮化物半導體層係亦可由Alx Iny Ga1-x-y N(0＜x≦1、0≦y＜1)所表示之材料而成。
構成複合層5之Al氮化物半導體層係例如，具有3nm以上50nm以下之厚度，而更理想為具有20nm以下之厚度。構成複合層5的Al氮化物半導體層為複數之情況，各構成複合層5的Al氮化物半導體層係具有同一厚度亦可，而亦可具有相互不同之厚度。另外，各構成複合層5的Al氮化物半導體層之Al組成比係為任意。構成複合層5的Al氮化物半導體層係以與構成複合層4之Al氮化物半導體層同樣的方法而形成。
構成複合層5之GaN層之各厚度作為厚度W3，而將構成複合層5之Al氮化物半導體層之厚度作為厚度W4之情況，對於厚度W3而言之厚度W4的比率(W4/W3)係0.0015以上0.025以下者為佳。
GaN層7係接觸於複合層5，而形成於複合層5上。GaN層7係未摻雜，為半絕緣性。GaN層7係成為HEMT之電子行走層。GaN層7係例如，具有100nm以上1500nm以下之厚度。GaN層7係以與構成複合層4之GaN層同樣的方法而形成。
Al氮化物半導體層10係接觸於GaN層7，而形成於GaN層7上。Al氮化物半導體層10係由含有Al之氮化物半導體而成，例如由Alx Ga1-x N(0＜x≦1)所表示之材料所成。另外，Al氮化物半導體層10係亦可由Alx Iny Ga1-x-y N(0＜x≦1、0≦y＜1)所表示之材料而成。Al氮化物半導體層10係成為HEMT之障壁層。Al氮化物半導體層10例如，具有10nm以上50nm以下之厚度。Al氮化物半導體層10係以與構成複合層4之GaN層同樣的方法而形成。
圖2係顯示本發明之第1實施形態之複合層4內部的Al濃度的分布圖。
參照圖2，Al氮化物半導體層41a係隨著Al濃度沿著厚度方向，自Si基板1遠離(朝圖1中上方向)而減少之傾斜層。在本實施形態中，Al氮化物半導體層41a係包含：下部層411(下部層之一例)，和形成於下部層411上之上部層412(上部層之一例)。下部層411及上部層412之各自係對於厚度方向具有均一的Al濃度分布。下部層411之平均Al濃度係濃度S1a，而上部層412之平均Al濃度係濃度S1b。上部層412之平均Al濃度(濃度S1b)係較下部層411之平均Al濃度(濃度S1a)為低。Al氮化物半導體層41a之平均Al濃度係濃度S1。
然而，Al氮化物半導體層41a係亦可為隨著Al濃度則沿著厚度方向，自Si基板1遠離，以一定的比例而減少之傾斜層。
GaN層42a係具有較Al氮化物半導體層41a之平均Al濃度(濃度S1)為低之Al濃度。GaN層42a之平均Al濃度係當然為0(%)。然而，複合層4中之GaN層係亦可經由具有較0為大，而較濃度S1為低之平均Al濃度之Al氮化物半導體層而置換。
Al氮化物半導體層41b係具有較GaN層42a之平均Al濃度為高之平均Al濃度。Al氮化物半導體層41b之平均Al濃度係濃度S2。濃度S2係亦可較濃度S1為高或低。
構成複合層4之各層的Al濃度，係可經由佔於在經由MOCDV而成膜時所使用之原料氣體之Al源氣體之濃度比或成膜溫度等而進行調整。另外，構成複合層4之各層的Al濃度係經由SIMS(Secondary Ion Mass Spectrometry)等之方法而計測。更且，構成化合物半導體基板之各層的厚度係經由採用TEM(Transmission Electron Microscope)而觀察化合物半導體基板之剖面而進行計測。
接著，說明本實施形態的效果。
圖3係模式性顯示構成GaN層42a之GaN的二次元成長的圖。
參照圖3，本申請發明者們，經由於傾斜層之Al氮化物半導體層41a上，以較Al氮化物半導體層41a之成膜溫度為低之成膜溫度而形成GaN層42a(具有較Al氮化物半導體層41a之平均Al濃度為低之平均Al濃度的氮化物半導體層)之時，發現促進GaN之二次元成長(在圖3中箭頭所示之方向的成長)者。經由此，存在於下層之貫通錯位TD則經由GaN層42a所被覆，可降低GaN層42a之上層的Al氮化物半導體層41b之貫通錯位者。進而，可降低Al氮化物半導體層41b之上層之GaN層51a、51b、及51c的貫通錯位者。
具體而言，在Al氮化物半導體層41b內之厚度方向的任意位置之貫通錯位密度係較Al氮化物半導體層41a內之厚度方向的任意位置之貫通錯位密度為低。另外，將Al氮化物半導體層41a內之厚度方向的任意位置之貫通錯位密度作為貫通錯位密度DA，而將Al氮化物半導體層41b內之厚度方向的任意位置之貫通錯位密度作為貫通錯位密度DB之情況，對於貫通錯位密度DA而言之貫通錯位密度DB的比率(DB/DA)係較0大，0.6以下。更且，將在GaN層51a、51b、或51c之內部的厚度方向之任意位置之貫通錯位密度作為貫通錯位密度DC之情況，對於貫通錯位密度DA而言之貫通錯位密度DC的比率(DC/DA)係較0大，0.3以下。
加上，如根據本實施形態，可容易控制化合物半導體基板CS1之彎曲。
然而，在之後說明之「凸形状」及「凹形状」係指：意味將Si基板1作為下側，而將Al氮化物半導體層10作為上側情況之凸形状及凹形状。
參照圖1，著眼於在複合層4之GaN層42a，和GaN層42a之基底層之Al氮化物半導體層41a，和GaN層42a之上層之Al氮化物半導體層41b之關係。
GaN層42a與Al氮化物半導體層41a之界面BR1係成為滑面。換言之，在界面BR1中，GaN層42a之結晶與Al氮化物半導體層41a之結晶係成為不匹配。因此，影響到GaN層42a之結晶構造之Al氮化物半導體層41a的結晶構造之影響為小，而影響到GaN層42a之晶格常數之Al氮化物半導體層41a的晶格常數之影響為小。
另一方面，Al氮化物半導體層41b係呈一致於基底層之GaN層42a之表面的結晶面地進行成長。因此，Al氮化物半導體層41b之結晶構造係受到GaN層42a之結晶構造的影響，而Al氮化物半導體層41b之晶格常數係受到GaN層42a之晶格常數的影響。構成Al氮化物半導體層41b之材料(AlGaN或AlN等)之晶格常數係較構成GaN層42a之GaN的晶格常數為小之故，對於Al氮化物半導體層41b係加上拉伸應力，而對於Al氮化物半導體層41b之內部係產生有拉伸應變。作為拉伸應力的反作用，複合層4係於化合物半導體基板CS1，產生凹形狀的彎曲。
然而，由控制GaN層42a之磊晶成長的條件(溫度或壓力等)者，可將GaN層42a與Al氮化物半導體層41a之界面BR1作為滑面者。另外，由控制Al氮化物半導體層41b之磊晶成長的條件(溫度或壓力等)者，可使Al氮化物半導體層41b，對於GaN層42a之表面的結晶面未產生光滑進行成長(連貫成長)者。
產生凹形狀之彎曲的複合層4之作用係構成複合層4之GaN層則變越厚而變越大。另一方面，構成複合層4之GaN層過厚時，對於GaN層之內部，容易產生斷裂。對於為了抑制對於構成複合層4之GaN層之內部產生斷裂同時，有效果產生經由複合層4之凹形狀的彎曲，係將複合層4中之每1層之GaN層的厚度作為3nm以上100nm以下，理想係作為3nm以上50nm以下，將複合層4中的GaN層的數作為1~2層程度者為佳。
接著，著眼於在複合層5之Al氮化物半導體層52b，和Al氮化物半導體層52b之基底層的GaN層51b，和Al氮化物半導體層52b之上層的GaN層51c之關係。
Al氮化物半導體層52b與GaN層51b之界面BR2係成為滑面。換言之，在界面BR2中，Al氮化物半導體層52b之結晶與GaN層51b之結晶係成為不匹配。因此，影響到Al氮化物半導體層52b之結晶構造之GaN層51b的結晶構造之影響為小，而影響到Al氮化物半導體層52b之晶格常數之GaN層51b的晶格常數之影響為小。
另一方面，GaN層51c係呈一致於基底層之Al氮化物半導體層52b之表面的結晶面地進行成長。因此，GaN層51c之結晶構造係受到Al氮化物半導體層52b之結晶構造的影響，而GaN層51c之晶格常數係受到Al氮化物半導體層52b之晶格常數的影響。構成GaN層51c之GaN之晶格常數係較構成Al氮化物半導體層52b之材料(AlGaN或AlN等)之晶格常數為大之故，對於GaN層51c係加上壓縮應力，而對於GaN層51c之內部係產生有壓縮應變。作為壓縮應力的反作用，複合層5係於化合物半導體基板CS1，產生凸形狀的彎曲。
然而，由控制Al氮化物半導體層52b之磊晶成長的條件(溫度或壓力等)者，可將Al氮化物半導體層52b與GaN層51b之界面BR2作為滑面者。另外，由控制GaN層51c之磊晶成長的條件(溫度或壓力等)者，可使GaN層51c，呈對於Al氮化物半導體層52b之表面的結晶面一致地進行成長者。
對於著眼於在複合層5之Al氮化物半導體層52a，和Al氮化物半導體層52a之基底層的GaN層51a，和Al氮化物半導體層52a之上層的GaN層51b之關係之情況，亦可說是同樣的情況。即，影響到Al氮化物半導體層52a之結晶構造之GaN層51a的結晶構造之影響為小，而影響到Al氮化物半導體層52a之晶格常數之GaN層51a的晶格常數之影響為小。另一方面，GaN層51b係呈一致於基底層之Al氮化物半導體層52a之表面的結晶面地進行成長。對於GaN層51b係經由Al氮化物半導體層52a之影響而加上壓縮應力，而對於GaN層51b之內部係產生有壓縮應變。
產生凸形狀之彎曲的複合層5之作用係構成複合層5之Al氮化物半導體層則變越厚而變越大。另一方面，構成複合層5之Al氮化物半導體層過厚時，對於Al氮化物半導體層之內部，容易產生斷裂。對於為了抑制對於構成複合層5之Al氮化物半導體層之內部產生斷裂同時，有效果地產生經由複合層5之凸形狀的彎曲，係將複合層5中之每1層之Al氮化物半導體層的厚度作為3nm以上50nm以下，理想係作為20nm以下，將複合層5中的Al氮化物半導體層的數作為1~2層程度者為佳。
如根據本實施形態，經由調節各具有使凹形狀的彎曲產生於化合物半導體基板CS1之複合層4，和使凸形狀的彎曲產生於化合物半導體基板CS1之複合層5之時，可容易地控制化合物半導體基板CS1之彎曲者。
加上，滑面之界面BR1及BR2上之半導體層係因未受到基底層之晶格常數差或應變的影響而可進行成長之故，亦可抑制斷裂之產生者。加上，複合層4的層數為少之故，可容易地製作化合物半導體基板CS2者。
[第2實施形態]
圖4係顯示在本發明之第2實施形態的化合物半導體基板CS2之構成的剖面圖。
參照圖4，本實施形態之複合層4係作為Al氮化物半導體層，包含3層之Al氮化物半導體層41a、41b、及41c(複數之下部氮化物半導體層之一例)，而作為GaN層而包含2層之GaN層42a及42b(下部GaN層的一例)。Al氮化物半導體層41a係形成於3層之Al氮化物半導體層41a、41b、及41c之中最接近於Si基板1之位置，而與AlN緩衝層3接觸。Al氮化物半導體層41b係形成於3層之Al氮化物半導體層41a、41b、及41c之中第2接近於Si基板1之位置。Al氮化物半導體層41c係形成於3層之Al氮化物半導體層41a、41b、及41c之中自Si基板1最遠之位置。GaN層42a係形成於Al氮化物半導體層41a與Al氮化物半導體層41b之間。GaN層42b係形成於Al氮化物半導體層41b與Al氮化物半導體層41c之間。
各Al氮化物半導體層41a，GaN層42a、及Al氮化物半導體層41b係與圖2所示之第1實施形態的情況相同，具有Al濃度的分布。Al氮化物半導體層41c之Al濃度係為任意。Al氮化物半導體層41c之Al濃度係隨著厚度方向，自Si基板1遠離而減少亦可，而亦可沿著厚度方向為一定。
構成本實施形態之複合層4的GaN層之厚度則假定為與第1實施形態之情況同一之情況，產生經由本實施形態之複合層4的凹形狀之彎曲的效果係成為較產生經由第1實施形態之複合層4的凹形狀之彎曲的效果為大。因此，在化合物半導體基板CS2中，可較化合物半導體基板CS1，增加凹形狀之彎曲量者。另一方面，對於較第1實施形態之情況，而薄化構成本實施形態之複合層4的GaN層之厚度的情況，在化合物半導體基板CS2中，亦可作為與化合物半導體基板CS1同等之彎曲量者。
然而，上述以外之化合物半導體基板CS2的構成係因與第1實施形態的化合物半導體基板CS1之構成同樣之故，而不重複其說明。
如根據本實施形態，可得到與第1實施形態同樣的效果。
[實施例]
作為第1實施例，本發明者們，欲確認經由形成GaN層42a之貫通錯位的降低效果，而進行以下的實驗。
圖5係顯示在本發明之第1實施例的化合物半導體基板CS1之製作條件，以及貫通錯位數之計測位置P1、P2、及P3的剖面圖。
參照圖5，作為本發明例A，製作圖1所示之化合物半導體基板CS1(具有GaN層42a之化合物半導體基板)。作為Si基板1而採用具有p+型之導電性的6英吋之基板。作為Al氮化物半導體層41a而形成下部層411與上部層412。將GaN層42a之厚度作為15nm。將Al氮化物半導體層52a及52b之各厚度作為15nm。
在本發明例A中，將自與Al氮化物半導體層41a之GaN層42a的界面至下方僅0.1μm離開的位置，作為計測位置P1。將自與Al氮化物半導體層41b之GaN層42a的界面至上方僅0.34μm離開的位置，作為計測位置P2。將自與GaN層51a之Al氮化物半導體層41b的界面至上方僅1μm離開的位置，作為計測位置P3。
接著，經由使用TEM(Transmission Electron Microscope)之觀察，而計測存在於各計測位置P1、P2、P3之剖面內的貫通錯位之個數。以剖面的面積(在此係9.25×10-9 cm2 )除以所計測之貫通錯位的個數。經由此，算出在計測位置P1之貫通錯位密度DA、在計測位置P2之貫通錯位密度DB，及在計測位置P3之貫通錯位密度DC。
接著，經由以貫通錯位密度DA除以貫通錯位密度DB之時，而算出對於貫通錯位密度DA而言之貫通錯位密度DB之比率(DB/DA)。同樣地，經由以貫通錯位密度DA除以貫通錯位密度DC之時，而算出對於貫通錯位密度DA而言之貫通錯位密度DC之比率(DC/DA)。然而，比率(DB/DA)為小之情況係意味Al氮化物半導體層41b內之貫通錯位密度DB的減少率為大。比率(DC/DA)為小之情況係意味GaN層51a內之貫通錯位密度DC的減少率為大。
圖6係顯示在本發明之第1實施例的化合物半導體基板CS100之製作條件，以及貫通錯位數之計測位置P1、P2、及P3的剖面圖。
參照圖6，作為比較例B，製作未含有GaN層42a之化合物半導體基板CS100(未有GaN層42a之化合物半導體基板)。對於未含有GaN層42a的以外之化合物半導體基板CS100的構成，係作為與本發明例A之化合物半導體基板CS1相同。
在比較例B中，將自與Al氮化物半導體層41a之Al氮化物半導體層41b的界面至下方僅0.1μm離開的位置，作為計測位置P1。將自與Al氮化物半導體層41b之Al氮化物半導體層41a的界面至上方僅0.34μm離開的位置，作為計測位置P2。將自與GaN層51a之Al氮化物半導體層41b的界面至上方僅1μm離開的位置，作為計測位置P3。
接著，採用與本發明例A同樣的方法，算出在計測位置P1之貫通錯位密度DA、在計測位置P2之貫通錯位密度DB，及在計測位置P3之貫通錯位密度DC，再算出比率(DB/DA)及比率(DC/DA)。
圖7係顯示在本發明之第1實施例的貫通錯位密度之計測結果的圖。
參照圖7，在本發明例A中，計測位置P1之貫通錯位密度DA係9.6×109 個/cm2 、計測位置P2之貫通錯位密度DB係5.2×109 個/cm2 ，計測位置P3之貫通錯位密度DC係2.2×109 個/cm2 。比率(DB/DA)係0.55，而比率(DC/DA)係0.23。
然而，在本發明例A中，計測Al氮化物半導體層41a內的深度位置相互不同之複數的計測位置P1之各貫通錯位密度DA，計測Al氮化物半導體層41b內的深度位置相互不同之複數的計測位置P2之各貫通錯位密度DB，計測GaN層51a內的深度位置相互不同之複數的計測位置P3之各貫通錯位密度DC。其結果，在任一之計測位置之組合，比率(DB/DA)係均較0大，0.6以下，而比率(DC/DA)係較0大，0.3以下。
在比較例B中，計測位置P1之貫通錯位密度DA係1.1×1010 個/cm2 、計測位置P2之貫通錯位密度DB係7.2×109 個/cm2 ，計測位置P3之貫通錯位密度DC係3.8×109 個/cm2 。比率(DB/DA)係0.67，而比率(DC/DA)係0.35。
然而，在比較例B中，計測Al氮化物半導體層41a內的深度位置相互不同之複數的計測位置P1之各貫通錯位密度DA，計測Al氮化物半導體層41b內的深度位置相互不同之複數的計測位置P2之各貫通錯位密度DB，計測GaN層51a內的深度位置相互不同之複數的計測位置P3之各貫通錯位密度DC。其結果，在任一之計測位置之組合，比率(DB/DA)係均較0.6大，而比率(DC/DA)係較0.3大。
經由以上的結果，在本發明例A中，了解到Al氮化物半導體層41b內的貫通錯位密度係較Al氮化物半導體層41a內的貫通錯位密度為低。另外，經由GaN層42a之導入，了解到Al氮化物半導體層41b內的貫通錯位大幅度減少，而GaN層51a內之貫通錯位大幅度減少。
接著，本申請發明者們係對於各本發明例A及比較例B，計測存在於化合物半導體基板CS1之最表層(Al氮化物半導體層10)之表面的蝕孔之密度。採用溶融KOH(氫氧化鉀)溶液而蝕刻各本發明例A及比較例B之Al氮化物半導體層10的表面，使Al氮化物半導體層10的表面腐蝕。一般而言，知道有經由採用溶融KOH溶液之蝕刻，選擇性蝕刻結晶表面之晶格應變大的部分，或存在有未原子鍵結之錯位核心部分。接著，以顯微鏡觀察Al氮化物半導體層10之表面，計測存在於Al氮化物半導體層10之表面的特定面積(在此係4.32×10-4 cm2 之面積)之範圍內，較特定尺寸為大之蝕孔(之後，有記述為蝕孔(大)之情況)的數量。並且經由以觀察之範圍的面積除以蝕孔(大)之時，算出蝕孔(大)的密度。同樣，計測存在於Al氮化物半導體層10之表面的特定面積(在此係2.50×10-7 cm2 之面積)之範圍內，較特定尺寸為小之蝕孔(之後，有記述為蝕孔(小)之情況)的數量，算出蝕孔(小)的密度。
然而，蝕孔(大)係經由以往的見解，推測來自奈米管等之微小的缺陷者。蝕孔(小)係推測從密度位準來自貫通錯位者。
圖8係顯示在本發明之第1實施例的化合物半導體基板之最表層(Al氮化物半導體層10)之表面的顯微鏡照片及蝕孔的密度之計測結果的圖。
參照圖8，在本發明例A中，蝕孔(大)之密度係7.87×104 個/cm2 。蝕孔(小)之密度係1.04×108 個/cm2 。在比較例B中，蝕孔(大)之密度係2.78×105 個/cm2 。蝕孔(小)之密度係1.40×108 個/cm2 。
經由以上的結果，了解到根據GaN層42a之導入，GaN層51a內之微小的缺陷及貫通錯位大幅度減少。
作為第2實施例，本申請發明者們，欲確認經由本發明之化合物半導體基板之彎曲的控制之效果，進行以下的實驗。
製作將GaN層42b之厚度作為15nm(試料C1)、45nm(試料C2)、或60nm(試料C3)之3種類的化合物半導體基板CS2。在試料C1、C2、及C3中，均將各Al氮化物半導體層52a及52b之厚度作為15nm，而將GaN層42a之厚度作為15nm。將Al氮化物半導體層52a及52b做成AlN。計測所得到之化合物半導體基板CS2之彎曲量。
圖9係顯示在本發明之第2實施例的試料C1、C2、及C3之各彎曲量的計測結果的圖。圖10係顯示自在本發明之第2實施例的試料C1、C2、及C3之各彎曲量的計測結果所得到之GaN層42b之厚度與彎曲量之關係的圖表。然而，在圖10及圖12中，將成為凸形狀之彎曲的方向作為負，而成為凹形狀之彎曲的方向作為正。
參照圖9及圖10，GaN層42b之厚度為15nm之試料C1係為凸形狀，成為90μm之彎曲量。GaN層42b之厚度為45nm之試料C2係為凸形狀，成為15μm之彎曲量。GaN層42b之厚度為60nm之試料C3係為凹形狀，成為39μm之彎曲量。另外，依照GaN層42b之厚度增加，化合物半導體基板CS2之彎曲量係以略一定的比例而增加於成為凹形狀之方向。
接著，製作將Al氮化物半導體層52b之厚度/Al氮化物半導體層52a之厚度作成15nm/15nm(試料D1)、15nm/10nm(試料D2)、或10nm/10nm(試料D3)之3種類的化合物半導體基板CS2。在試料D1、D2、及D3中，將各GaN層42a及42b之厚度作成15nm。將Al氮化物半導體層52a及52b做成AlN。計測所得到之化合物半導體基板CS2之彎曲量。
圖11係顯示在本發明之第2實施例的試料D1、D2、及D3之各彎曲量的計測結果的圖。圖12係顯示自在本發明之第2實施例的試料D1、D2、及D3之各彎曲量的計測結果所得到之Al氮化物半導體層52a及52b之厚度與彎曲量之關係的圖表。
參照圖11及圖12，Al氮化物半導體層52b之厚度/Al氮化物半導體層52b之厚度為15nm/15nm之試料D1係為凸形狀，成為90μm之彎曲量。Al氮化物半導體層52b之厚度/Al氮化物半導體層52b之厚度為15nm/10nm之試料D2係為凸形狀，成為23μm之彎曲量。Al氮化物半導體層52b之厚度/Al氮化物半導體層52b之厚度為10nm/10nm之試料D3係為凹形狀，成為46μm之彎曲量。另外，依照Al氮化物半導體層52b之厚度/Al氮化物半導體層52b之厚度的合計值減少，化合物半導體基板CS2之彎曲量係以略一定的比例而增加於成為凹形狀的方向。
從以上的實驗結果，了解到經由調節構成複合層4之GaN層的厚度或構成複合層5之Al氮化物半導體層之厚度之時，可容易控制化合物半導體基板CS1之彎曲者。
[其他]
本發明之化合物半導體基板係如具備：Si基板，和形成於Si基板上，含有Al的第1氮化物半導體層，其中沿著厚度方向，隨著自Si基板遠離，Al濃度減少之傾斜層之第1氮化物半導體層，和形成於第1氮化物半導體層上之第2氮化物半導體層，其中具有較第1氮化物半導體層之平均Al濃度為低之平均Al濃度的第2氮化物半導體層，和含有形成於第2氮化物半導體層上之Al的第3氮化物半導體層，其中具有較第2氮化物半導體層之平均Al濃度為高之平均Al濃度的第3氮化物半導體層即可。作為一例，亦可省略在圖1之複合層5，GaN層7、及Al氮化物半導體層10，而取代於此等的層，形成另外的層亦可。
上述之實施形態係可作適宜組合者。
上述之實施形態及實施例係應認為例示在所有的點，並非限制性的構成。本發明之範圍係並非上述之說明，而經由申請專利範圍所示，特意包含與申請專利範圍均等意思及在範圍內之所有的變更者。
1:Si基板 2:SiC層 3:AlN緩衝層 4,5:複合層 7,42a,42b,51a,51b,51c:GaN層 10,41a,41b,41c,52a,52b:Al氮化物半導體層 411:下部層 412:上部層 BR1,BR2:界面 CS1,CS2,CS100:化合物半導體基板 EP:蝕孔 P1,P2,P3:貫通錯位數的計測位置 TD:貫通錯位
[圖1]係顯示在本發明之第1實施形態的化合物半導體基板CS1之構成的剖面圖。 [圖2]係顯示本發明之第1實施形態之複合層4內部之Al濃度的分布圖。 [圖3]係模式性顯示構成GaN層42a之GaN的二次元成長的圖。 [圖4]係顯示在本發明之第2實施形態的化合物半導體基板CS2之構成的剖面圖。 [圖5]係顯示在本發明之第1實施例的化合物半導體基板CS1之製作條件，以及貫通錯位數之計測位置P1、P2、及P3的剖面圖。 [圖6]係顯示在本發明之第1實施例的化合物半導體基板CS100之製作條件，以及貫通錯位數之計測位置P1、P2、及P3的剖面圖。 [圖7]係顯示在本發明之第1實施例的貫通錯位密度之計測結果的圖。 [圖8]係顯示在本發明之第1實施例的化合物半導體基板之最表層(Al氮化物半導體層10)之表面的顯微鏡照片及蝕孔的密度之計測結果的圖。 [圖9]係顯示在本發明之第2實施例的試料C1、C2、及C3之各彎曲量的計測結果的圖。 [圖10]係顯示自在本發明之第2實施例的試料C1、C2、及C3之各彎曲量的計測結果所得到之GaN層42b之厚度與彎曲量之關係的圖表。 [圖11]係顯示在本發明之第2實施例的試料D1、D2、及D3之各彎曲量的計測結果的圖。 [圖12]係顯示自在本發明之第2實施例的試料D1、D2、及D3之各彎曲量的計測結果所得到之Al氮化物半導體層52a及52b之厚度與彎曲量之關係的圖表。
1:Si基板
2:SiC層
4,5:複合層
7,42a,51a,51b,51c:GaN層
10,41a,41b,52a,52b:Al氮化物半導體層
BR1,BR2:界面
CS1:化合物半導體基板
W1~W4:厚度

Claims (9)

  1. 一種化合物半導體基板，其特徵為具備：Si基板 和形成於前述Si基板上，含有Al的第1氮化物半導體層，且為沿著厚度方向，隨著自前述Si基板遠離，Al濃度減少之傾斜層之第1氮化物半導體層， 和形成於前述第1氮化物半導體層上之第2氮化物半導體層，且具有較前述第1氮化物半導體層之平均Al濃度為低之平均Al濃度的第2氮化物半導體層， 和形成於前述第2氮化物半導體層上，含有Al的第3氮化物半導體層，且具有較前述第2氮化物半導體層之平均Al濃度為高之平均Al濃度的第3氮化物半導體層； 在前述第3氮化物半導體層內的厚度方向之任意位置的貫通錯位密度係較在前述第1氮化物半導體層內的厚度方向之任意位置的貫通錯位密度為低。
  2. 如請求項1之化合物半導體基板，其中前述第2氮化物半導體層係由GaN所成，具有3nm以上100nm以下之厚度。
  3. 如請求項1之化合物半導體基板，其中前述第1氮化物半導體層係包含： 下部層， 和形成於前述下部層上，具有較前述下部層之平均Al濃度為低之平均Al濃度的上部層。
  4. 如請求項1之化合物半導體基板，其中將前述第1氮化物半導體層內之厚度方向的任意位置之貫通錯位密度作為貫通錯位密度DA，且將前述第3氮化物半導體層內之厚度方向的任意位置之貫通錯位密度作為貫通錯位密度DB之情況，對於貫通錯位密度DA而言之貫通錯位密度DB的比率(DB/DA)係較0大且0.6以下。
  5. 如請求項1之化合物半導體基板，其中對於前述第1氮化物半導體層之厚度W1而言之前述第2氮化物半導體層之厚度W2的比率(W2/W1)係0.007以上0.26以下。
  6. 如請求項1之化合物半導體基板，其中更具備：形成於前述第3氮化物半導體層上之GaN層。
  7. 如請求項6之化合物半導體基板，其中將前述第1氮化物半導體層內之厚度方向的任意位置之貫通錯位密度作為貫通錯位密度DA，且將前述GaN層內之厚度方向的任意位置之貫通錯位密度作為貫通錯位密度DC之情況，對於貫通錯位密度DA而言之貫通錯位密度DC的比率(DC/DA)係較0大且0.3以下。
  8. 如請求項6之化合物半導體基板，其中更具備：上部複合層； 前述上部複合層係包含： 層積於上下方向之複數的上部GaN層， 和形成於前述複數的上部GaN層之各者之間，含有Al之上部氮化物半導體層； 前述GaN層係前述複數之上部GaN層之中最下層之上部GaN層； 對於前述複數之上部GaN層之各者的厚度W3而言之前述上部氮化物半導體層之厚度W4的比率(W4/W3)係0.0015以上0.025以下。
  9. 如請求項1之化合物半導體基板，其中更具備：形成於前述Si基板上之SiC層， 和形成於前述SiC層上之AlN所成之緩衝層； 前述第1氮化物半導體層係形成於前述緩衝層上。
TW108146595A 2018-12-25 2019-12-19 化合物半導體基板 TWI838439B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018241389A JP7158272B2 (ja) 2018-12-25 2018-12-25 化合物半導体基板
JP2018-241389 2018-12-25

Publications (2)

Publication Number Publication Date
TW202036664A true TW202036664A (zh) 2020-10-01
TWI838439B TWI838439B (zh) 2024-04-11

Family

ID=71127993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108146595A TWI838439B (zh) 2018-12-25 2019-12-19 化合物半導體基板

Country Status (7)

Country Link
US (1) US12230679B2 (zh)
EP (1) EP3904567A4 (zh)
JP (1) JP7158272B2 (zh)
KR (1) KR102887418B1 (zh)
CN (1) CN113227467B (zh)
TW (1) TWI838439B (zh)
WO (1) WO2020137501A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI850108B (zh) * 2022-09-30 2024-07-21 德商艾澤太空太陽能公司 用於形成ＧａＮ半導體構件之半導體晶圓
TWI895775B (zh) * 2023-02-03 2025-09-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7654367B2 (ja) * 2020-08-24 2025-04-01 エア・ウォーター株式会社 化合物半導体基板および化合物半導体デバイス
TWI768957B (zh) 2021-06-08 2022-06-21 合晶科技股份有限公司 複合基板及其製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197141A (en) * 1978-01-31 1980-04-08 Massachusetts Institute Of Technology Method for passivating imperfections in semiconductor materials
US7091524B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
KR101045573B1 (ko) * 2005-07-06 2011-07-01 인터내쇼널 렉티파이어 코포레이션 Ⅲ족 질화물 인헨스먼트 모드 소자
JP5098649B2 (ja) * 2005-12-28 2012-12-12 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
JP2010199441A (ja) * 2009-02-26 2010-09-09 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP2011049488A (ja) * 2009-08-28 2011-03-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
US8350273B2 (en) * 2009-08-31 2013-01-08 Infineon Technologies Ag Semiconductor structure and a method of forming the same
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
CN103003961B (zh) * 2010-04-30 2015-11-25 波士顿大学理事会 具有能带结构电位波动的高效紫外发光二极管
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
WO2012114513A1 (ja) * 2011-02-25 2012-08-30 学校法人名城大学 半導体装置の製造方法
JP5023230B1 (ja) * 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5127978B1 (ja) 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8455881B2 (en) * 2011-09-19 2013-06-04 Translucent, Inc. Ge quantum dots for dislocation engineering of III-N on silicon
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6169704B2 (ja) * 2012-09-25 2017-07-26 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物結晶を成長させる方法
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP5296255B1 (ja) * 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
CN103236477B (zh) * 2013-04-19 2015-08-12 安徽三安光电有限公司 一种led外延结构及其制备方法
US10460952B2 (en) * 2013-05-01 2019-10-29 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
KR102066616B1 (ko) * 2013-05-09 2020-01-16 엘지이노텍 주식회사 반도체 소자
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2016167472A (ja) 2013-07-09 2016-09-15 シャープ株式会社 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ
DE212014000187U1 (de) * 2013-09-23 2016-07-25 Sensor Electronic Technology, Inc. Gruppe-III-Nitrid-Heterostruktur für ein optoelektronisches Bauelement
KR20150078642A (ko) * 2013-12-31 2015-07-08 일진엘이디(주) 전위 차단막을 이용한 질화물 반도체 발광소자 및 그 제조 방법
US10199535B2 (en) * 2014-02-22 2019-02-05 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
EP2983195A1 (en) * 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
JP2016067472A (ja) * 2014-09-29 2016-05-09 Toto株式会社 キッチン用フロアキャビネット
US20160247886A1 (en) * 2015-02-19 2016-08-25 Hermes-Epitek Corp. Semiconductor template and manufacturing method thereof
JP6473017B2 (ja) * 2015-03-09 2019-02-20 エア・ウォーター株式会社 化合物半導体基板
CN108026638B (zh) * 2015-10-21 2020-08-07 爱沃特株式会社 具备SiC层的化合物半导体基板
EP4665121A3 (en) * 2015-11-12 2025-12-31 Sumco Corporation METHOD FOR MANUFACTURING A GROUP III NITRID SEMICONDUCTOR AND A GROUP III NITRID SEMICONDUCTOR
JP2017168585A (ja) * 2016-03-15 2017-09-21 株式会社東芝 半導体装置
KR101951902B1 (ko) * 2016-04-12 2019-02-26 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
JP6796467B2 (ja) * 2016-11-30 2020-12-09 住友化学株式会社 半導体基板
JP6812333B2 (ja) * 2017-12-08 2021-01-13 エア・ウォーター株式会社 化合物半導体基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI850108B (zh) * 2022-09-30 2024-07-21 德商艾澤太空太陽能公司 用於形成ＧａＮ半導體構件之半導體晶圓
TWI895775B (zh) * 2023-02-03 2025-09-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
KR20210107095A (ko) 2021-08-31
EP3904567A4 (en) 2022-02-23
CN113227467B (zh) 2025-02-21
CN113227467A (zh) 2021-08-06
WO2020137501A1 (ja) 2020-07-02
JP2020100539A (ja) 2020-07-02
JP7158272B2 (ja) 2022-10-21
US20220077288A1 (en) 2022-03-10
TWI838439B (zh) 2024-04-11
EP3904567A1 (en) 2021-11-03
US12230679B2 (en) 2025-02-18
KR102887418B1 (ko) 2025-11-18

Similar Documents

Publication Publication Date Title
TWI814756B (zh) 化合物半導體基板
EP2498293B1 (en) Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element
EP2538434B1 (en) Epitaxial substrate and method for producing same
US8648351B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US8946723B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
TWI791495B (zh) 化合物半導體基板
EP2819152A1 (en) Semiconductor element and method for manufacturing semiconductor element
EP2565906A1 (en) Epitaxial substrate and process for producing epitaxial substrate
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
TWI838439B (zh) 化合物半導體基板
EP3366807B1 (en) Compound semiconductor substrate provided with sic layer
WO2017077988A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP6239017B2 (ja) 窒化物半導体基板