[go: up one dir, main page]

TW202017176A - 積體晶片及其形成方法 - Google Patents

積體晶片及其形成方法 Download PDF

Info

Publication number
TW202017176A
TW202017176A TW108123854A TW108123854A TW202017176A TW 202017176 A TW202017176 A TW 202017176A TW 108123854 A TW108123854 A TW 108123854A TW 108123854 A TW108123854 A TW 108123854A TW 202017176 A TW202017176 A TW 202017176A
Authority
TW
Taiwan
Prior art keywords
region
gate
gate electrode
materials
composition
Prior art date
Application number
TW108123854A
Other languages
English (en)
Other versions
TWI715100B (zh
Inventor
林孟漢
才永軒
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202017176A publication Critical patent/TW202017176A/zh
Application granted granted Critical
Publication of TWI715100B publication Critical patent/TWI715100B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D64/01322—
    • H10D64/01326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一種積體晶片包含基板、隔離結構及閘極結構。隔離結構包括在基板內之一或多種介電材料且具有定義基板中之主動區域之側壁。主動區域具有通道區域、源極區域，及藉由通道區域沿第一方向與源極區域分離開的汲極區域。源極、汲極及通道區域分別具有沿垂直於第一方向之第二方向的第一、第二及第三寬度。第三寬度大於第一及第二寬度。閘極結構包括具有一或多種材料之第一組合物的第一閘電極區域以及具有不同於一或多種材料之第一組合物的一或多種材料之第二組合物的第二閘電極區域。

Description

積體晶片及其形成方法
現代積體晶片包括形成於半導體基板(例如，矽基板))上之數百萬個或數十億個半導體元件。為了改良積體晶片之功能，半導體工業已不斷減小半導體元件之尺寸，以提供具有小型、密集元件的積體晶片。藉由形成具有小型且密集元件的積體晶片，元件之速度增大且元件之功率消耗減少。
100‧‧‧橫截面圖
102‧‧‧基板
102u‧‧‧上表面
103‧‧‧溝槽
104‧‧‧隔離結構
106‧‧‧主動區域
106a‧‧‧源極區域
106b‧‧‧通道區域
106c‧‧‧汲極區域
108‧‧‧凹坑
110‧‧‧閘極結構
111‧‧‧犧牲閘極結構
112‧‧‧閘極介電質
113‧‧‧閘電極
114‧‧‧第一閘電極區域
114a‧‧‧第一閘電極區域
114b‧‧‧第一閘電極區域
115‧‧‧犧牲閘極材料
116‧‧‧第二閘電極區域
116a‧‧‧第二閘電極區域
116b‧‧‧第二閘電極區域
116c‧‧‧第二閘電極區域
116d‧‧‧第二閘電極區域
116e‧‧‧第二閘電極區域
116f‧‧‧第二閘電極區域
118‧‧‧介電結構
120‧‧‧導電接觸物
122‧‧‧俯視圖
124‧‧‧第一摻雜區域
124a‧‧‧第一摻雜區域
124b‧‧‧第一摻雜區域
125‧‧‧有效通道區域
126‧‧‧第二摻雜區域
126a‧‧‧第二摻雜區域
126b‧‧‧第二摻雜區域
128‧‧‧第一方向
130‧‧‧第二方向
208‧‧‧曲線圖
210‧‧‧線
212‧‧‧曲線圖
214‧‧‧線
300‧‧‧俯視圖
301‧‧‧非零距離
302‧‧‧側壁間隔物
303‧‧‧非零距離
305‧‧‧非零距離
306a‧‧‧非零距離
306b‧‧‧非零距離
308a‧‧‧非零距離
308b‧‧‧非零距離
312‧‧‧井區域
318‧‧‧源極及汲極延伸區域
322‧‧‧橫截面圖
344‧‧‧橫截面圖
366‧‧‧橫截面圖
400‧‧‧俯視圖
401‧‧‧非零距離
422‧‧‧橫截面圖
500‧‧‧俯視圖
522‧‧‧橫截面圖
600‧‧‧俯視圖
602‧‧‧非零距離
622‧‧‧橫截面圖
700‧‧‧俯視圖
701‧‧‧非零距離
702‧‧‧非零距離
722‧‧‧橫截面圖
800‧‧‧俯視圖
801‧‧‧非零距離
802‧‧‧非零距離
822‧‧‧橫截面圖
900‧‧‧俯視圖
901‧‧‧非零距離
902‧‧‧非零距離
922‧‧‧橫截面圖
1000‧‧‧俯視圖
1002a‧‧‧第一區域
1002b‧‧‧第二區域
1022‧‧‧橫截面圖
1062‧‧‧第一主動區域
1062a‧‧‧源極區域
1062b‧‧‧通道區域
1062c‧‧‧汲極區域
1064‧‧‧第二主動區域
1064a‧‧‧源極區域
1064b‧‧‧通道區域
1064c‧‧‧汲極區域
1100‧‧‧俯視圖
1122‧‧‧橫截面圖
1200‧‧‧俯視圖
1222‧‧‧橫截面圖
1300‧‧‧俯視圖
1322‧‧‧橫截面圖
1400‧‧‧橫截面圖
1402‧‧‧介電層
1500‧‧‧橫截面圖
1502‧‧‧光敏材料
1506a‧‧‧第一開口
1506b‧‧‧第二開口
1508a‧‧‧第一開口
1508b‧‧‧第二開口
1600‧‧‧橫截面圖
1602‧‧‧第二金屬堆疊
1700‧‧‧橫截面圖
1800‧‧‧橫截面圖
1808a‧‧‧第一開口
1808b‧‧‧第二開口
1900‧‧‧橫截面圖
1902‧‧‧第一金屬堆疊/n型閘極金屬
2000‧‧‧橫截面圖
2002‧‧‧第二介電層
2004‧‧‧開口
2100‧‧‧方法
2102‧‧‧步驟
2104‧‧‧步驟
2106‧‧‧步驟
2108‧‧‧步驟
2110‧‧‧步驟
2112‧‧‧步驟
2114‧‧‧步驟
2116‧‧‧步驟
2118‧‧‧步驟
2120‧‧‧步驟
2200‧‧‧俯視圖
2222‧‧‧橫截面圖
2300‧‧‧俯視圖
2322‧‧‧橫截面圖
2400‧‧‧俯視圖
2422‧‧‧橫截面圖
2500‧‧‧俯視圖
2522‧‧‧橫截面圖
2600‧‧‧橫截面圖
2700‧‧‧橫截面圖
2702a‧‧‧替代閘極空穴
2702b‧‧‧替代閘極空穴
2800‧‧‧橫截面圖
2802‧‧‧阻障層
2804‧‧‧第一閘極金屬
2806‧‧‧犧牲介電材料
2808‧‧‧光敏材料
2810a‧‧‧第一開口
2810b‧‧‧第二開口
2900‧‧‧橫截面圖
2902‧‧‧經圖案化之遮罩
2904a‧‧‧第一開口
2904b‧‧‧第二開口
3000‧‧‧橫截面圖
3100‧‧‧橫截面圖
3200‧‧‧橫截面圖
3202‧‧‧第二閘極金屬
3204‧‧‧填充金屬
3300‧‧‧橫截面圖
3400‧‧‧橫截面圖
3402‧‧‧第二介電層
3404‧‧‧開口
3500‧‧‧方法
3502‧‧‧步驟
3504‧‧‧步驟
3506‧‧‧步驟
3508‧‧‧步驟
3510‧‧‧步驟
3512‧‧‧步驟
3514‧‧‧步驟
3516‧‧‧步驟
3518‧‧‧步驟
3520‧‧‧步驟
3522‧‧‧步驟
3524‧‧‧步驟
當結合附圖進行閱讀時得以自以下詳細描述最佳地理解本揭露之態樣。應注意，根據工業上之標準實務，各種特徵並未按比例繪製。實際上，為了論述清楚可任意地增大或減小各種特徵之尺寸。
第1A圖說明根據本揭露之一些實施例之積體晶片的橫截面圖；第1B圖說明第1A圖中之積體晶片的俯視圖；第2圖說明展示對應於第1A圖至第1B圖之電晶體元件的例示性絕對臨限電壓之一些實施例的曲線圖； 第3A圖說明根據本揭露之一些實施例之積體晶片的俯視圖；第3B圖至第3D圖說明第3A圖中之積體晶片的橫截面圖；第4A圖、第5A圖、第6A圖、第7A圖、第8A圖及第9A圖說明展示積體晶片之一些替代實施例的俯視圖；第4B圖、第5B圖、第6B圖、第7B圖、第8B圖及第9B圖說明展示積體晶片之一些替代實施例的橫截面圖；第10A圖、第11A圖、第12A圖及第13A圖說明在根據本揭露之一些實施例的方法之各種階段之積體晶片的俯視圖；第10B圖、第11B圖、第12B圖、第13B圖以及第14圖至第20圖說明在根據本揭露之一些實施例的方法之各種階段之積體晶片的橫截面圖；第21圖說明形成積體晶片之方法之一些實施例的流程圖；第22A圖、第23A圖、第24A圖及第25A圖說明在根據本揭露之一些實施例的方法之各種階段之積體晶片的俯視圖；第22B圖、第23B圖、第24B圖、第25B圖、第26圖至第34圖說明在根據本揭露之一些實施例的方法之各種階段之積體晶片的橫截面圖；以及第35圖說明形成積體晶片之方法之一些實施例的流程圖。
以下揭示內容提供用於實施所提供標的物之不同特徵的許多不同實施例或實例。以下描述部件及配置之特定實例以簡化本揭露。當然，此等僅為實例且並不意欲為定義性的。舉例而言，在以下描述中第一特徵在第二特徵之上或在第二特徵上之形成可包括第一及第二特徵經形成而直接接觸之實施例，且亦可包括額外特徵可形成於第一及第二特徵之間以使得第一及第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複參考數字及/或字母。此重複是出於簡化及清楚目的，且其本身並不指示所論述之各種實施例及/或配置之間的關係。
另外，為了描述簡單起見，可在本文中使用諸如「在......之下」、「在......下方」、「下方」、「在......上方」、「上方」以及其類似術語的空間相對術語，以描述如諸圖中所說明之一個元素或特徵相對於另一(其他)元素或特徵的關係。除了諸圖中所描繪之定向以外，所述空間相對術語意欲涵蓋在使用中或操作中元件的不同定向。裝置可以其他方式定向(旋轉90度或在其他定向上)，且本文中所使用之空間相對描述詞可同樣相應地作出解釋。
在積體晶片中，主動元件(例如，MOSFET(金屬氧化物半導體場效應電晶體)元件、嵌入式記憶體元件，等等)大體配置於共用半導體基板(例如，矽基板)上。然而，半導體材料可導電，使得漏電流可在位於半導體基板內 之主動元件之間彼此靠近地行進。若不適當地減輕此等漏電流，則相鄰元件之間的串擾可導致積體晶片失效。
為了防止漏電流在相鄰元件之間行進，許多現代積體晶片使用淺溝槽隔離(8TI)結構。淺溝槽隔離(STI)結構是藉由如下操作形成：在基板之上形成襯墊氧化物；根據氮化物遮蔽層來圖案化襯墊氧化物；根據氮化物遮蔽層在基板中蝕刻溝槽；以一或多種介電材料(諸如，二氧化矽或氮化矽)來填充溝槽；以及自基板之上移除過量的一或多種介電材料。淺溝槽隔離(STI)形成製程可另外使用濕式蝕刻製程來移除在淺溝槽隔離(STI)結構之形成期間所使用的氮化物遮蔽層及/或襯墊氧化物。
然而，已瞭解到，在淺溝槽隔離(STI)結構之形成期間，凹坑(divot)可形成於淺溝槽隔離(STI)結構之上表面內(例如，歸因於用以移除氮化物遮蔽層及/或襯墊氧化物的濕式蝕刻製程)。此等凹坑可負面地影響元件之電行為(例如，臨限電壓及次臨限電壓)，從而導致元件之不可預測的效能。舉例而言，在電晶體元件之製造期間，導電閘極材料可填充淺溝槽隔離(STI)結構內之凹坑，從而使導電閘極材料具有尖銳邊緣，其可增強在電晶體元件之操作期間由閘極結構所產生之電場。經增強之電場減小了電晶體元件之臨限電壓，從而導致稱為扭結效應(kink effect)(例如，由汲極電流對閘極電壓之關係中的雙峰定義)之問題。扭結效應具有諸多負面後果，諸如，難以模型化(例如，在SPICE曲線擬合及/或參數提取中)。
在一些實施例中，本揭露涉及：一種電晶體元件，其具有包括具有不同功函數之多個閘電極區域且被設置在主動區內的閘極結構，所述主動區具有經配置以降低電晶體元件對由相鄰隔離結構中之凹坑所引起之效能降級(例如，扭結效應)的易感性的形狀；以及相關聯之形成方法。電晶體元件包括基板，其具有定義在基板之上表面內之溝槽的內部表面。一或多種介電材料配置在溝槽內。一或多種介電材料定義基板中之主動區域。主動區域具有源極區域、汲極區域以及在源極區域與汲極區域之間的通道區域。源極區域及汲極區域具有小於通道區域之寬度。閘極結構在源極區域與汲極區域之間的位置處延伸超過主動區域。因為源極區域及汲極區域具有小於通道區域之寬度，所以在源極區域與汲極區域之間延伸的所得有效通道區域將與隔離結構之邊緣分離開非零的距離。使有效通道區域與隔離結構之邊緣分離開非零的距離減小了隔離結構內之凹坑對有效通道區域的效應。此外，閘極結構包括具有一或多種材料之第一組合物的第一閘電極區域及具有一或多種材料之第二組合物的第二閘電極，一或多種材料之第二組合物不同於一或多種材料之第一組合物。閘極結構內之不同材料組合物具有不同的功函數，其能夠用以調諧電晶體元件之臨限電壓以抵消凹坑及/或摻雜劑擴散對臨限電壓的不當影響。
第1A圖至第1B圖說明具有包含經配置以改良元件效能之閘極結構之電晶體的積體晶片之一些實施例，其中第1A圖說明積體晶片之沿著第1B圖之橫截面線B-B’的 橫截面圖100。此外，電晶體元件是在具有經配置以改良元件效能之形狀的主動區內。
如第1A圖之橫截面圖100中所展示，積體晶片包括具有內部表面之基板102，所述內部表面定義在基板102之上表面102u內延伸的溝槽103。將包括一或多種介電材料之隔離結構104(例如，淺溝槽隔離(STI)結構)設置在溝槽103內。隔離結構104包括定義基板102中之主動區域106(亦即，基板102的電晶體元件位於其中之區域)的側壁。隔離結構104更包括定義凹陷在隔離結構104之頂面下方之一或多個凹坑108的表面。一或多個凹坑108可沿著隔離結構104之接近於主動區域106之邊緣配置。
如第1B圖之俯視圖122中所展示，隔離結構104連續地圍繞主動區域106延伸，且隔離結構104內之一或多個凹坑108環繞主動區域106。第一摻雜區域124及第二摻雜區域126在基板102中配置於主動區域106中。第一摻雜區域124及第二摻雜區域126為設置在基板102中之高度摻雜區域。在一些實施例中，第一摻雜區域124及第二摻雜區域126包含諸如磷、砷等之n型摻雜劑。在一些實施例中，第一摻雜區域124及第二摻雜區域126包含諸如硼、鎵等之p型摻雜劑。第一摻雜區域124藉由有效通道區域125沿第一方向128與第二摻雜區域126分離開。閘極結構110沿垂直於第一方向128之第二方向130延伸超過有效通道區域125。
再次參看第1A圖之橫截面圖100，閘極結構110設置在基板102之上且延伸越過主動區域106之相對邊緣。閘極結構110包含配置在基板102之上的閘極介電質112，及藉由閘極介電質112與基板102分離開之閘電極113。導電接觸物120配置在基板102之上的介電結構118(例如，層間介電(ILD)層)內。導電接觸物120自閘極結構110之頂部垂直地延伸至介電結構118之頂部。
閘極結構110包括第一閘電極區域114及第二閘電極區域116。第一閘電極區域114具有第一功函數且第二閘電極區域116具有不同於第一功函數之第二功函數。在一些實施例中，第一閘電極區域114包括具有第一功函數的一或多種材料之第一組合物，且第二閘電極區域116包括一或多種材料之第二組合物，第二組合物不同於一或多種材料之第一組合物且具有第二功函數。在一些實施例中，一或多種材料之第一組合物及一或多種材料之第二組合物不包括同一材料。
在其中電晶體元件為N型金屬氧化物半導體(NMOS)元件之一些實施例中，一或多種材料之第一組合物(在第一閘電極區域114中)包括具有第一功函數之n型閘極金屬，而一或多種材料之第二組合物(在第二閘電極區域116中)包括具有第二功函數之P型閘極金屬，第二功函數大於第一功函數(以便增大第二閘電極區域116下方之臨限電壓的絕對值)。在其中電晶體元件為P型金屬氧化物半導體(PMOS)元件之其他實施例中，一或多種材料之第一組合 物(在第一閘電極區域114中)包括具有第一功函數之p型閘極金屬，而一或多種材料之第二組合物(在第二閘電極區域116中)包含具有第二功函數之n型閘極金屬，第二功函數小於第一功函數(以便增大第二閘電極區域116下方之臨限電壓的絕對值)。
如第1B圖之俯視圖122中所展示，第一閘電極區域114及第二閘電極區域116直接配置在有效通道區域125之上。在一些實施例中，有效通道區域125沿第一方向128且沿第二方向130直接自第二閘電極區域116下方連續地延伸越過第二閘電極區域116之外部邊緣。
在操作期間，閘極結構110經配置以回應於所施加之閘極電壓在有效通道區域125內形成導電通道。不同閘電極區域之不同功函數使得有效通道區域125內之電荷載流子以不同方式回應已施加電壓。舉例而言，第二閘電極區域116之較大功函數使得閘電極113使用比第一閘電極區域114下方高的臨限電壓在第二閘電極區域116下方形成導電通道。用以在第二閘電極區域116下方形成導電通道之較高臨限電壓抵消了由一或多個凹坑108及/或由來自基板之摻雜劑(例如，硼)擴散進入隔離區域104所引起之臨限電壓減少。藉由減輕一或多個凹坑108及/或摻雜劑自基板102擴散至隔離結構104中之影響，電晶體元件之效能得以改良(例如，減小了汲極電流中的扭結效應)。
第2圖說明曲線第20圖8及212之一些實施例，其展示積體晶片之不同特徵如何根據在主動區內之位置(經展示沿著x軸)影響絕對臨限電壓(經展示沿著y軸)。
曲線第20圖8說明凹坑及/或摻雜劑(例如，硼)擴散對絕對臨限電壓之影響的實例。如由曲線第20圖8之線210所展示，歸因於隔離結構內之一或多個凹坑及/或摻雜劑擴散至隔離結構中，絕對臨限電壓在第二閘電極區域116下方低於在第一閘電極區域114下方，因此導致扭結效應。
曲線圖212說明第一閘電極區域114及第二閘電極區域116之不同功函數對絕對臨限電壓之影響的實例。如由曲線圖212之線214所展示，歸因於第一閘電極區域114及第二閘電極區域116之不同功函數，閘極結構具有在第二閘電極區域116下方高於在第一閘電極區域114下方的絕對臨限電壓。在一些實施例中，在第一閘電極區域114下方及在第二閘電極區域116下方的絕對臨限電壓Δ|VTH|之差在大約0.5V與大約1.5V之間的範圍中。
在第二閘電極區域116下方之較高絕對臨限電壓(展示於曲線圖212中)抵消了由一或多個凹坑及/或由摻雜劑自基板擴散至隔離結構中(展示於曲線第20圖8中)所引起的絕對臨限電壓減少。藉由減輕一或多個凹坑或摻雜劑自基板至隔離結構中之擴散的影響，改良電晶體元件之效能(例如，減小由一或多個凹坑對閘極結構所產生之電場之影響所引起的汲極電流中之扭轉效應)。
在此參考第1B圖之橫截面圖122，主動區域106具有藉由通道區域106b沿第一方向128與汲極區域106c分離開的源極區域106a。沿第二方向130，源極區域106a具有第一寬度WSD_1，汲極區域106c具有第二寬度WSD_2，且通道區域106b具有大於第一寬度WSD_1及第二寬度WSD_2之第三寬度WSD_3，在一些實施例中，第一寬度WSD_1及第二寬度WSD_2可大體上相等。在一些實施例中，第一寬度WSD_1與第三寬度WSD_3之間的差大於或等於大致一或多個凹坑108之寬度的兩倍。
第一摻雜區域124設置於源極區域106a中且第二摻雜區域126設置於汲極區域106c中。第一摻雜區域124及第二摻雜區域126為設置在基板102之上表面內之高度摻雜區域。在一些實施例中，第一摻雜區域124具有大體上等於第一寬度WSD_1之寬度，且第二摻雜區域126具有大體上等於第二寬度WSD_2之寬度。在一些實施例中，通道區域106b沿第二方向130延伸越過第一摻雜區域124及第二摻雜區域126之相對側。閘極結構110在第一摻雜區域124與第二摻雜區域126之間的位置處延伸超過主動區域106。
在操作期間，閘極結構110經配置以產生電場，其在於基板102內在第一摻雜區域124與第二摻雜區域126之間延伸的有效通道區域125內形成導電通道。因為第一摻雜區域124及第二摻雜區域126之寬度小於通道區域106b之第三寬度WCH，所以有效通道區域125具有沿第二方向130與隔離結構104內之一或多個凹坑分離開非零距離 ΔW的有效通道寬度Weff。使有效通道區域125之有效通道寬度Weff與隔離結構104內之一或多個凹坑10分離開非零距離ΔW減小了一或多個凹坑108對由閘極結構110沿著有效通道區域125之邊緣所產生之電場的影響。藉由減小一或多個凹坑108對有效通道區域125之影響，電晶體元件之效能得以改良(例如，減小由一或多個凹坑108對閘極結構110所產生之電場之影響所引起的汲極電流中之扭轉效應)。
如第1B圖之俯視圖122中所展示，第二閘電極區域116沿第一方向128延伸越過通道區域106b之相對側非零距離301。第二閘電極區域116因此沿第一方向128延伸至凹坑108上方。在一些實施例中，第二閘電極區域116經設定而沿第二方向130自凹坑108與通道區域106b之間的邊界向後非零距離303(亦即，自所述邊界偏移或與其分離)。在一些實施例中，第二閘電極區域116沿第二方向130延伸超過源極區域106a(或汲極區域106c)之相對側非零距離305。在一些實施例中，第一閘電極區域114可沿第一方向128具有大於第二閘電極區域116之第二長度L2的第一長度L1。在一些實施例中，第一閘電極區域114及第二閘電極區域116可沿著在第一方向128上延伸之第一線及/或沿著在第二方向130上延伸之第二線大體上對稱。
第3A圖至第3D圖說明包括在具有經配置以改良元件效能之主動區內之電晶體元件的積體晶片之一些額外實施例。
如第3A圖之俯視圖中所展示，積體晶片具有含定義基板(第3B圖之102)之上的主動區域106之側壁的隔離結構104，主動區域106包括藉由通道區域106b沿第一方向128分離之源極區域106a及汲極區域106c。第一摻雜區域124在源極區域106a內並具有大體上等於源極區域106a之寬度的寬度(沿第二方向130)，且第二摻雜區域126在汲極區域106c內並具有大體上等於汲極區域106c之寬度的寬度。在一些實施例中，主動區域106關於將第一摻雜區域124及第二摻雜區域126等分之線大體上對稱。在一些替代實施例中(未展示)，主動區域106可不關於將第一摻雜區域124及第二摻雜區域126等分之線對稱。舉例而言，主動區域106之中間區域可延伸越過源極區域106a之第一側大於越過源極區域106a之相對第二側的距離。
閘極結構110沿第一方向128配置在第一摻雜區域124與第二摻雜區域126之間。閘極結構110沿第二方向130延伸超過主動區域106。閘極結構110包括第一閘電極區域114及第二閘電極區域116。在一些實施例中，第一閘電極區域114包括連續區段，而第二閘電極區域116可包括兩個或兩個以上隔開的且相異的區段。在電晶體元件為NMOS(n型金屬氧化物半導體)電晶體之一些實施例中，第一閘電極區域114可包括n型金屬(例如，具有小於或等於大約4.2eV之功函數的金屬)，而第二閘電極區域116可包括p型金屬(例如，具有大於或等於大約5.0eV之功函數的金屬)。舉例而言，在電晶體元件為NMOS電晶體之一些 實施例中，第一閘電極區域114可包括n型金屬，諸如，鋁、鉭、鈦、鉿、鋯、矽化鈦、氮化鉭、氮化矽鉭、鉻、鎢、銅、鈦鋁或其類似者。在一些實施例中，第二閘電極區域116可包括p型閘極金屬，諸如，鎳、鈷、鉬、鉑、鉛、金、氮化鉭、矽化鉬、釕、鉻、鎢、銅或其類似者。在其中電晶體元件為PMOS(p型金屬氧化物半導體)電晶體之一些實施例中，第一閘電極區域114可包括p型金屬，而第二閘電極區域116可包括n型金屬。舉例而言，在其中電晶體元件為PMOS電晶體之一些實施例中，第一閘電極區域114可包括p型閘極金屬，諸如，鎳、鈷、鉬、鉑、鉛、金、氮化鉭、矽化鉬、釕、鉻、鎢、銅或其類似者。在一些實施例中，第二閘電極區域116可包括n型金屬，諸如，鋁、鉭、鈦、鉿、鋯、矽化鈦、氮化鉭、氮化矽鉭、鉻、鎢、銅、鈦鋁或其類似者。
在一些實施例中，第一閘電極區域114沿第一方向128且沿垂直於第一方向128之第二方向130接觸第二閘電極區域116。在一些實施例中，第二閘電極區域116配置在第一閘電極區域114中之孔(亦即，開口)內。第二閘電極區域116之區段可藉由第一閘電極區域114之中央部分隔開。在一些實施例中，第一閘電極區域114圍繞閘極結構110之周邊延伸，使得第二閘電極區域116完全由第一閘電極區域114之周邊部分環繞。
在一些實施例中，側壁間隔物302可沿著閘極結構110之外部側壁進行配置。側壁間隔物302包括一或多 種介電材料。舉例而言，在一些實施例中，側壁間隔物302可包括氧化物(例如，氧化矽)、氮化物(例如，氮化矽、氮氧化矽，等等)、碳化物(例如，碳化矽)，或其類似者。在一些實施例中，閘極結構110及/或側壁間隔物302可沿第一方向128延伸越過第一摻雜區域124及/或第二摻雜區域126。
第3B圖及第3C圖說明沿橫截面線A-A’及B-B’的第3A圖之積體晶片之橫截面圖322及324。如第3B圖之橫截面圖322中所展示，沿著橫截面線A-A’，主動區域106之側部具有大體上等於在第一摻雜區域124與第二摻雜區域126之間的有效通道區域125(參見第3A圖)之有效通道寬度Weff的第一寬度Weff’。如第3C圖之橫截面圖308中所展示，沿著橫截面線B-B’，主動區域106之中間區域具有為Weff+2ΔW之第二寬度，其大於第一寬度的距離等於或兩倍於非零距離ΔW(亦即，2ΔW)的距離。
在一些實施例中，非零距離ΔW之大小可在有效寬度Weff之大小之大約2%與大約10%之間的範圍中。舉例而言，在一些實施例中，非零距離ΔW可具有在大約10奈米與大約1,000奈米之間的大小，而有效寬度Weff可具有在大約100奈米與大約50,000奈米之間的大小。使非零距離ΔW大於有效通道寬度Weff大約2%提供了凹坑與有效通道區域之間足夠大的距離，以便減少由有效通道區域上之一或多個凹坑108引起的對電場變化之影響。使非零距離ΔW小於 有效寬度Weff 10%使得電晶體元件之佔用面積足夠小以便得到有效率之成本。
在一些實施例中，井區域312可設置於基板102內在主動區域106下方。井區域312具有不同於基板102之摻雜類型的摻雜類型。舉例而言，在其中電晶體元件為NMOS電晶體元件之一些實施例中，基板102可具有n型摻雜，井區域312可具有p型摻雜，且第一摻雜區域124及第二摻雜區域126可具有n型摻雜。在其中電晶體元件為PMOS電晶體元件之其他實施例中，基板102可具有n型摻雜，井區域312可具有n型摻雜，且第一摻雜區域124及第二摻雜區域126可具有p型摻雜。
介電結構118(例如，層間介電(ILD)層)配置在基板102之上。在一些實施例中，介電結構118可包括硼磷矽玻璃(BPSG)、硼矽玻璃(BSG)、磷矽玻璃(PSG)，或其類似者。導電接觸物120垂直地延伸穿過介電結構118至閘極結構110。導電接觸物120接觸第一閘電極區域114。
第3D圖說明沿著第3A圖之橫截面線C-C’的積體晶片之橫截面圖366。如橫截面圖366中所展示，第一摻雜區域124及第二摻雜區域126配置在井區域312內在閘極結構110之相對側上。
有效通道區域125具有沿第一方向128大致等於第一閘電極區域114之第一長度L1(參見第3A圖)的長度。在其他實施例中，有效通道區域125之長度小於第一閘電極區域114之第一長度L1。在一些實施例中，源極及汲極 延伸區域318可自第一摻雜區域124及第二摻雜區域126向外突出至側壁間隔物302及/或閘極結構110下方。在此等實施例中，有效通道區域125在源極及汲極延伸區域318之間延伸。在一些實施例中，矽化物層(未展示)可配置在第一摻雜區域124及第二摻雜區域126上。在一些實施例中，矽化物層可包括矽化鎳、矽化鈷、矽化鈦，或其類似者。
第4A圖至第4B圖分別說明展示具有包括經配置以改良元件效能之閘極結構之電晶體元件的積體晶片之一些替代實施例的俯視圖400及橫截面圖422。第4A圖至第4B圖說明與第1A圖至第1B圖大體上相同之電晶體元件，不同之處在於第二閘電極區域116a。如第4A圖之俯視圖400所說明，第二閘電極區域116a不延伸越過通道區域106b之相對側。而是，第二閘電極區域116a經設定而沿第一方向128自凹坑108與通道區域106b之間的邊界向後非零距離401。
第5A圖至第5B圖說明展示具有包括經配置以改良元件效能之閘極結構之電晶體元件的積體晶片之一些替代實施例的俯視圖500及橫截面圖522。第5A圖至第5B圖說明與第1A圖至第1B圖大體上相同之電晶體元件，不同之處在於第二閘電極區域116b。如第5A圖之俯視圖500中所展示，第二閘電極區域116b沿第二方向130延伸越過凹坑108之相對側。換言之，第二閘電極區域116b沿第二方向130延伸跨越凹坑108。
第6A圖至第6B圖說明展示具有包含經配置以改良元件效能之閘極結構之電晶體元件的積體晶片之一些替代實施例的俯視圖600及橫截面圖622。第6A圖至第6B圖說明與第1A圖至第1B圖大體上相同之電晶體元件，不同之處在於第二閘電極區域116c。如第6A圖之俯視圖600中所展示，第二閘電極區域116c經設定而沿第一方向128自凹坑108與通道區域106b之間的邊界向後非零距離601。此外，第二閘電極區域116c沿第二方向130延伸越過凹坑108與通道區域106b之間的邊界，但經設定而沿第二方向130自凹坑108之外部邊緣向後非零距離602。
第7A圖至第7B圖說明展示具有包含經配置以改良元件效能之閘極結構之電晶體元件的積體晶片之一些替代實施例的俯視圖700及橫截面圖722。第7A圖至第7B圖說明與第1A圖至第1B圖大體上相同之電晶體元件，不同之處在於第二閘電極區域116d。如第7A圖之俯視圖700中所展示，第二閘電極區域116d沿第一方向128延伸越過通道區域106b之相對側非零距離701。此外，第二閘電極區域116d沿第二方向130延伸越過凹坑108之外部邊緣非零距離702。
第8A圖至第8B圖說明展示具有包含經配置以改良元件效能之閘極結構之電晶體元件的積體晶片之一些替代實施例的俯視圖800及橫截面圖822。第8A圖至第8B圖說明與第1A圖至第1B圖大體上相同之電晶體元件，不同之處在於第二閘電極區域116e。如第8A圖之俯視圖800中 所展示，第二閘電極區域116e沿第一方向128延伸越過通道區域106b之相對側非零距離801。此外，第二閘電極區域116e沿第二方向130延伸越過凹坑108與通道區域106b之間的邊界，但經設定而沿第二方向130自凹坑108之外部邊緣向後非零距離802。
第9A圖至第9B圖說明展示具有包含經配置以改良元件效能之閘極結構之電晶體元件的積體晶片之一些替代實施例的俯視圖900及橫截面圖922。第9A圖至第9B圖說明與第1A圖至第1B圖大體上相同之電晶體元件，不同之處在於第二閘電極區域116f。如第9A圖之俯視圖900中所展示，第二閘電極區域116f沿第一方向128延伸越過凹坑108之外部邊緣非零距離901。此外，第二閘電極區域116e沿第二方向130延伸越過凹坑108之外部邊緣非零距離902。
第10A圖至第20圖說明對應於形成具有包括經配置以改良元件效能之閘極結構之電晶體元件之積體晶片的方法之一些替代實施例的橫截面圖及俯視圖。此外，電晶體元件是在具有經配置以改良元件效能之形狀的主動區內。儘管參考方法來描述第10A圖至第20圖，但應瞭解，第10A圖至第20圖中所展示之結構不限於所述方法而是可與所述方法分開單獨成立。
如第10A圖之俯視圖1000及第10B圖之橫截面圖1022中所展示，隔離結構104形成於基板102內之溝槽103內。隔離結構104定義對應於第一電晶體類型(例如， NMOS電晶體)之第一區域1002a內的第一主動區域1062及對應於第二電晶體類型(例如，PMOS電晶體)之第二區域1002b內的第二主動區域1064。在一些實施例中，第一區域1002a等效地稱作NMOS區域，且第二區域1002b等效地稱作PMOS區域。第一主動區域1062及第二主動區域1064暴露基板102之上表面102u。如第10A圖之俯視圖1000中所展示，第一主動區域1062具有源極區域1062a、汲極區域1062c及通道區域1062b。通道區域1062b沿第一方向128配置在源極區域1062a與汲極區域1062c之間。源極區域1062a及汲極區域1062c具有沿垂直於第一方向128之第二方向130小於通道區域1062b的寬度。第二主動區域1064具有源極區域1064a、汲極區域1064c及通道區域1064b。通道區域1064b沿第一方向128配置在源極區域1064a與汲極區域1064c之間。源極區域1064a及汲極區域1064c具有沿第二方向小於通道區域1064b之寬度。隔離結構104配置在由基板102之內部表面定義的溝槽103內。在隔離結構104之形成期間，一或多個凹坑108可形成於隔離結構104內，其凹陷在隔離結構104之頂部下方。一或多個凹坑108可沿著隔離結構104之接近於主動區域1062及1064之邊緣配置。
在一些實施例中，可藉由選擇性地蝕刻基板102以形成溝槽103而形成隔離結構104。一或多種介電材料隨後形成於溝槽103內。在各種實施例中，可藉由濕式蝕刻劑(例如，氫氟酸、氫氧化鉀或其類似者)或干式蝕刻劑 (例如，具有包含氟、氯或其類似者之蝕刻化學物質)選擇性地蝕刻基板102。在各種實施例中，基板102可為任何類型之半導體主體(例如，矽、矽鍺(SiGe)、絕緣體上覆半導體(semiconductor on insulator，SOI)，等等)，以及與之相關聯的任何其他類型之半導體、磊晶、介電質或金屬層。在各種實施例中，一或多種介電材料可包含氧化物、氮化物、碳化物，或其類似者。
在一些額外實施例中，可藉由使用熱處理以在基板102之上形成襯墊氧化物繼之以氮化物膜在襯墊氧化物之上的形成來形成隔離結構104。氮化物膜隨後經圖案化(例如，使用光敏材料，諸如，光阻劑)，且襯墊氧化物及基板102根據氮化物膜進行圖案化以在基板102內形成溝槽103。接著以一或多種介電材料填充溝槽103，繼之以用以暴露氮化物膜之平坦化製程(例如，化學機械平坦化(CMP)製程)以及用以移除氮化物膜之蝕刻製程。
如第11A圖之俯視圖1100及第11B圖之橫截面圖1122中所展示，閘極介電質112形成於基板102之上且在第一主動區域1062及第二主動區域1064內。在一些實施例中，閘極介電質112可包含氧化物(例如，氧化矽)、氮化物(例如，氮氧化矽)、高介電常數(κ)閘極介電層(介電常數κ大於約3.9)、某一(某些)其他合適的介電質，或其類似者，或其組合。在一些實施例中，可藉由氣相沉積技術(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PE-CVD)、原子層沉積(ALD)，等 等)形成閘極介電質112。在其他實施例中，可藉由熱生長製程形成閘極介電質112。在一些實施例中，可在閘極介電質112之形成之前執行植入製程以在基板102中形成井區域(未展示)。在一些此等實施例中，犧牲介電層(未展示)可在植入製程之前形成於基板102之上以調節井區域之深度。在閘極介電質之形成之前隨後移除犧牲介電層。
在一些實施例中，閘極介電質112可經形成作為多閘極介電質製程之部分，其中不同閘極介電層形成於基板102之不同區域內。舉例而言，在一些實施例中，多閘極介電質製程可在基板102內之高電壓井之上形成高電壓閘極介電層(例如，藉由熱處理)。可隨後自晶片(例如，在嵌入式記憶體區域內)之一或多個區域移除高電壓閘極介電層，且雙閘極介電層可形成於基板102內之邏輯井之上(例如，藉由一或多個沉積製程)。已瞭解到，歸因於經執行以自基板之不同區域移除閘極介電層的額外蝕刻製程，多個閘極介電層之形成可增大隔離結構104內之一或多個凹坑108的大小，藉此加劇了相關聯電晶體元件內之扭結效應。
如第12A圖之俯視圖1200及第12B圖之橫截面圖1222中所展示，犧牲閘極材料115形成於閘極介電質112之上且在隔離結構104中之凹坑108內。可藉由沉積製程(例如，化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PE-CVD)、物理氣相沉積(PVD)或原子層沉積(ALD))形成犧牲閘極材料115。在一些實施例中，犧牲閘極材料115可包含經摻雜之多晶矽或未經摻雜之多晶矽。在一些實施例 (未展示)中，犧牲閘極材料115可包含隨後由諸如鋁、鈷、釕或其類似者之金屬閘極材料替代的材料。閘極介電質112及犧牲閘極材料115經圖案化以定義在第一主動區域1062及第二主動區域1064之上且在隔離結構104之上延伸的犧牲閘極結構111。犧牲閘極結構111可填充隔離結構104之上表面內的一或多個凹坑108。在一些實施例中，側壁間隔物302可經形成而沿著犧牲閘極結構111之側。
可根據形成於犧牲閘極材料115之上的遮蔽層(未展示)選擇性地圖案化閘極介電質112及犧牲閘極材料115。在一些實施例中，遮蔽層可包含藉由旋塗製程形成之光敏材料(例如，光阻劑)。在此等實施例中，光敏材料之層根據光罩選擇性地暴露於電磁輻射。電磁輻射修改光敏材料內之經暴露區域的溶解度以便定義可溶解區域。光敏材料隨後經顯影以藉由移除可溶解區域來定義光敏材料內之開口。在其他實施例中，遮蔽層可包含硬遮罩層(例如，氮化矽層、碳化矽層或其類似者)。
在一些實施例中，一或多個側壁間隔物302形成於犧牲閘極結構111之相對側上。在一些實施例中，一或多個側壁間隔物302可藉由以下形成：將間隔物材料(例如，氮化物、氧化物或其組合)沉積至犧牲閘極結構111之水平及垂直表面上，且隨後蝕刻間隔物材料以自水平表面移除間隔物材料從而形成一或多個側壁間隔物302。
如第13A圖之俯視圖1300及第13B圖之橫截面圖1322中所展示，第一摻雜區域124a及第二摻雜區域126a 形成於基板102內在第一主動區域1062內之犧牲閘極材料115的相對側上。第一摻雜區域124b及第二摻雜區域126b形成於基板102內在第二主動區域1064內之犧牲閘極材料115的相對側上。在一些實施例中，第一摻雜區域124a及第二摻雜區域126a可藉由第一植入製程形成，而第一摻雜區域124b及第二摻雜區域126b可藉由第二植入製程形成。舉例而言，可藉由根據覆蓋第二區域1002b之第一遮罩選擇性地將第一摻雜劑物質(例如，包含n型摻雜劑，諸如，磷、砷，等等)植入至基板102中來執行第一植入製程。類似地，可藉由根據覆蓋第一區域1002a之第二遮罩選擇性地將第二摻雜劑物質(例如，包含p型摻雜劑，諸如，硼、鎵，等等)植入至基板102中來執行第二植入製程。
在一些實施例中，第一摻雜區域124a經設定而自源極區域1062a與通道區域1062b之間的邊界向後非零距離306a，且第二摻雜區域126a經設定而自汲極區域1062c與通道區域1062b之間的邊界向後非零距離308a。藉由設定第一摻雜區域124a及第二摻雜區域126a自通道區域1062b向後(沿第一方向128)，第一摻雜區域124a及第二摻雜區域126a具有小於通道區域1062b之寬度的寬度。第一摻雜區域124a及第二摻雜區域126a之較小寬度使第一摻雜區域124a及第二摻雜區域126a亦經設定而沿大體上垂直於第一方向128之第二方向130自定義通道區域1062b的隔離結構104之側壁向後非零距離ΔWa。設定第一摻雜區域124a及第二摻雜區域126a自隔離結構104之側壁向後使有 效通道區域(在第一摻雜區域124a與第二摻雜區域126a之間)與隔離結構104內之一或多個凹坑108分離開，且藉此減少了一或多個凹坑108對由有效通道區域內之閘極結構產生之電場的影響。
類似地，第一摻雜區域124b經設定而自源極區域1064a與通道區域1064b之間的邊界向後非零距離306b，且第二摻雜區域126b經設定而自汲極區域1064c與通道區域1064b之間的邊界向後非零距離308b。藉由設定第一摻雜區域124b及第二摻雜區域126b自通道區域1064b向後(沿第一方向128)，第一摻雜區域124b及第二摻雜區域126b具有小於通道區域1064b之寬度的寬度。第一摻雜區域124b及第二摻雜區域126b之較小寬度使第一摻雜區域124b及第二摻雜區域126b亦經設定而沿大體上垂直於第一方向128之第二方向130自定義通道區域1064b的隔離結構104之側壁向後非零距離ΔWb。設定第一摻雜區域124b及第二摻雜區域126b自隔離結構104之側壁向後使有效通道區域(在第一摻雜區域124b與第二摻雜區域126b之間)與隔離結構104內之一或多個凹坑108分離開，且藉此減少了一或多個凹坑108對由有效通道區域內之閘極結構產生之電場的影響。
如第14圖之橫截面第14圖00中所展示，第一介電層1402(例如，第一層間介電(ILD)層)形成於基板102之上。第一介電層1402覆蓋犧牲閘極材料115及側壁間隔物302。執行平坦化製程以自犧牲閘極材料115及側壁間隔物 302移除第一介電層1402。在各種實施例中，第一介電層1402可包括氧化物、磷矽玻璃(PSG)、低介電常數介電質，或一些其他介電質，且可藉由氣相沉積製程(例如，化學氣相沉積(CVD)、物理氣相沉積(PVD)或原子層沉積(ALD))形成。
如第15圖之橫截面1500中所展示，光敏材料1502形成於犧牲閘極材料115之上。在一些實施例中，光敏材料1502可包括藉由旋塗製程形成於基板102之上的正光阻劑或負光阻劑。光敏材料1502根據光罩選擇性地暴露於電磁輻射。電磁輻射修改光敏材料1502內之經暴露區域的溶解度以便定義可溶解區域。光敏材料1502隨後經顯影以藉由移除可溶解區域來定義光敏材料1502內之第一開口1506a及第二開口1506b，其中第一開口1506a在第一區域1002a內且第二開口1506b在第二區域1002b內。其後，選擇性地移除位於經圖案化之光敏材料1506之開口1506a及1506b下方的犧牲閘極材料115之部分。可藉由根據光敏材料1502選擇性地將犧牲閘極材料115暴露於蝕刻劑來移除犧牲閘極材料115之所述部分。移除犧牲閘極材料115之所述部分導致一或多個第一開口1508a及第二開口1508b延伸穿過犧牲閘極材料115至閘極介電質112及隔離結構104，其中第一開口1508a在第一區域1002a內且第二開口1508b在第二區域1002b內。一或多個第二開口1508b在一或多個凹坑108之上。在各種實施例中，用於蝕刻犧牲閘極材料115之蝕刻劑可包含具有包含氟物質(例如，四氟化碳 (CF4)、三氟甲烷(CHF3)、八氟環丁烷(C4F8)等等)之蝕刻化學物質的干式蝕刻劑，或包括氫氟酸(HF)之濕式蝕刻劑。
如第16圖之橫截面圖1600中所展示，一或多種材料之第二組合物(例如，包括p型閘極金屬之第二金屬堆疊1602)形成於一或多個開口1508a及1508b內以在NMOS區域1002a內形成第二閘電極區域116a且在PMOS區域1002b內形成第一閘電極區域114b。第二金屬堆疊1602側向地接觸犧牲閘極材料115。在一些實施例中，第二金屬堆疊1602可完全地填充一或多個開口1508a及1508b。在各種實施例中，第二金屬堆疊1602包括p型閘極金屬，諸如，鎳、鈷、鉬、鉑、鉛、金、氮化鉭、矽化鉬、釕、鉻、鎢、銅或其類似者。在各種實施例中，可藉由氣相沉積技術(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PE-CVD)、原子層沉積(ALD)等)形成p型閘極金屬1602。
如第17圖之橫截面圖1700中所展示，在第二金屬堆疊1602上執行平坦化製程直至到達犧牲閘極材料115為止。以此方式，可暴露剩餘之犧牲閘極材料115。在一些實施例中，平坦化製程為化學機械平坦化(CMP)製程。
如第18圖之橫截面圖1800中所展示，藉由選擇性蝕刻來移除剩餘犧牲閘極材料115。移除犧牲閘極材料115之部分導致一或多個第一開口1808a在NMOS區域1002a內且一或多個第二開口1808b在PMOS區域1002b 內。NMOS區域1002a內之第二閘電極區域116a藉由第一開口1808a分離開，且PMOS區域1002b內之第一閘電極區域114b藉由第一開口1808b分離開。一或多個第一開口1808a在一或多個凹坑108之上。在各種實施例中，用於蝕刻犧牲閘極材料115之蝕刻劑可包含具有包含氟物質(例如，四氟化碳(CF4)、三氟甲烷(CHF3)、八氟環丁烷(C4F8)等等)之蝕刻化學物質的干式蝕刻劑，或包含氫氟酸(HF)之濕式蝕刻劑。
如第19圖之橫截面圖1900中所展示，一或多種材料之第一組合物(例如，包括n型閘極金屬之第一金屬堆疊1902)形成於開口1808a及1808b內。在n型閘極金屬1902上執行平坦化製程以移除第一金屬堆疊1902在開口1808a及1808b外部之過量部分。開口1808a中之第一金屬堆疊1902的剩餘部分充當NMOS區域1002a內之第一閘電極區域114a，且開口1808b中之第一金屬堆疊1902的剩餘部分充當PMOS區域1002b內之第二閘電極區域116b。在一些實施例中，第一金屬堆疊1902包括n型閘極金屬，諸如，鋁、鉭、鈦、鉿、鋯、矽化鈦、氮化鉭、氮化矽鉭、鉻、鎢、銅、鈦鋁或其類似者。在各種實施例中，可藉由氣相沉積技術(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PE-CVD)、原子層沉積(ALD)等)形成第一金屬堆疊1902。第一閘電極區域114a及第二閘電極區域116a組合地稱作NMOS區域1002a中之第一閘極結構110a，且第一閘電極區域114b及第二閘電極區域116b組 合地稱作PMOS區域1002b中之第二閘極結構110b。在NMOS區域1002a內，第一閘電極區域114a具有不同於(例如，小於)第二閘電極區域116a之第二功函數的第一功函數。在PMOS區域1002b內，第二閘電極區域114b具有不同於(例如，大於)第二閘電極區域116b之第二功函數的第一功函數。
如第20圖之橫截面2000中所展示，第二介電層2002(例如，第二層間介電層)形成於第一介電層1402以及第一閘極結構110a及第二閘極結構110b之上。導電接觸物120形成於第二介電層2002內。導電接觸物120自第二介電層2002之頂面延伸至閘極結構110a。在一些實施例中，可藉由選擇性地蝕刻第二介電層2002以形成開口2004而形成導電接觸物120。隨後以導電材料填充開口2004以形成導電接觸物120。可在導電材料之後執行平坦化製程(例如，化學機械研磨製程)以使第二介電層2002之上表面與導電接觸物120共面。在各種實施例中，導電材料可包括鎢、銅、鋁銅，或一些其他導電材料。
第21圖說明形成具有包含經配置以改良元件效能之閘極結構之電晶體元件之積體晶片的方法2100之一些實施例的流程圖。
雖然在本文中將所揭示方法(例如，方法2100及3500)說明並描述為一系列動作或事件，但應瞭解，此等動作或事件之經說明次序不應在限制性意義上進行解釋。舉例而言，一些動作可以不同次序發生及/或與除本文 中所說明及/或所描述之動作或事件之外的其他動作或事件同時發生。另外，實施本文中之描述的一或多個態樣或實施例可能並不需要所有所說明之動作。另外，本文所描述之動作中的一或多者可在一或多個單獨動作及/或階段中執行。
在步驟2102中，在基板內形成隔離結構。隔離結構包括定義基板中之第一及第二主動區域的側壁及定義隔離結構之上表面內之一或多個凹坑的表面。第一及第二主動區域分別在NMOS區域及PMOS區域內。第10A圖至第10B圖說明對應於步驟2102之一些實施例。
在步驟2104中，具有閘極介電質及犧牲介電材料之犧牲閘極結構形成於第一及第二主動區域之上。第11A圖至第12B圖說明對應於步驟2104之一些實施例。
在步驟2106中，第一摻雜區域形成於第一主動區域內在犧牲介電材料之相對側上，且第二摻雜區域形成於第二主動區域內在犧牲介電材料之相對側上。第13A圖至第13B圖說明對應於步驟2106之一些實施例。
在步驟2108中，第一介電層形成於基板之上且圍繞犧牲介電材料。第14圖說明對應於步驟2108之一些實施例。
在步驟2110中，自犧牲閘極結構內移除犧牲介電材料之部分以形成第一及第二開口。第15圖說明對應於步驟2110之一些實施例。
在步驟2112中，將一或多種材料之第二組合物形成於第一及第二開口內。一或多種材料之第二組合物定義 NMOS區域內之一或多個第二閘電極區域及PMOS區域內之一或多個第一閘電極區域。第16圖說明對應於步驟2112之一些實施例。
在步驟2114中，針對一或多種材料之第二組合物執行平坦化製程以自第一介電層移除過量的一或多種材料之第二組合物。第17圖說明對應於步驟2114之一些實施例。
在步驟2116中，移除剩餘的犧牲閘極材料以形成鄰接NMOS區域內之第二閘電極區域的一或多個第一開口以及鄰接PMOS區域內之第一閘電極區域的一或多個第二開口。第18圖說明對應於步驟2116之一些實施例。
在步驟2118中，一或多種材料之第一組合物替代剩餘的犧牲閘極材料形成於第一及第二開口內。一或多種材料之第一組合物定義NMOS區域內之一或多個第一閘電極區域及PMOS區域內之一或多個第二閘電極區域。第19圖說明對應於步驟2118之一些實施例。
在步驟2120中，第二介電層形成於第一介電層之上，且導電接觸物形成於第二介電層內。第20圖說明對應於步驟2120之某一實施例。
第22A圖至第34圖說明對應於形成具有電晶體元件之積體晶片之方法的一些替代實施例之橫截面圖及俯視圖，所述電晶體元件包含配置成改良元件效能之閘極結構。儘管參考方法來描述第22A圖至第34圖，但應瞭解，第22A圖至第34圖中所展示之結構是參考方法進行描述，應瞭 解，第22A圖至第34圖中所展示之結構不限於所述方法而是可與所述方法分開單獨成立。
如第22A圖之俯視圖2200及第22B圖之橫截面圖2222中所展示，隔離結構104形成於基板102內之溝槽103內。隔離結構104定義對應於第一電晶體類型(例如，NMOS電晶體)之第一區域1002a內的第一主動區域1062及對應於第二電晶體類型(例如，PMOS電晶體)之第二區域1002b內的第二主動區域1064。第一主動區域1062及第二主動區域1064暴露基板102之上表面102u。先前參考第10A圖及第10B圖論述了關於隔離結構104以及主動區域1062及1064之細節，且因此為了簡要起見不再重複。
如第23A圖之俯視圖2300及第23B圖之橫截面圖2322中所展示，閘極介電質112形成於基板102之上且在第一主動區域1062及第二主動區域1064內。先前參考第11A圖及第11B圖論述了關於閘極介電質112之細節，且因此為了簡要起見不再重複。
如第24A圖之俯視圖2400及第24B圖之橫截面圖2442中所展示，犧牲閘極材料115形成於閘極介電質112之上且在隔離結構104中之凹坑108內。犧牲閘極材料115及下伏之閘極介電質112組合稱作犧牲閘極結構111。在一些實施例中，側壁間隔物302可經形成而沿著犧牲閘極結構111之側。先前參考第12A圖及第12B圖論述了關於犧牲閘極材料115及側壁間隔物302之細節，且因此為了簡要起見不再重複。
如第25A圖之俯視圖2500及第25B圖之橫截面圖2522中所展示，第一摻雜區域124a及第二摻雜區域126a形成於基板102內在第一主動區域1062內之犧牲閘極材料115的相對側上。第一摻雜區域124b及第二摻雜區域126b形成於基板102內在第二主動區域1064內之犧牲閘極材料115的相對側上。在一些實施例中，第一摻雜區域124a及第二摻雜區域126a可藉由第一植入製程形成，而第一摻雜區域124b及第二摻雜區域126b可藉由第二植入製程形成。舉例而言，可藉由根據覆蓋第二區域1002b之第一遮罩選擇性地將第一摻雜劑物質(例如，包含n型摻雜劑，諸如，磷、砷，等等)植入至基板102中來執行第一植入製程。類似地，可藉由根據覆蓋第一區域1002a之第二遮罩選擇性地將第二摻雜劑物質(例如，包含P型摻雜劑，諸如，硼、鎵，等等)植入至基板102中來執行第二植入製程。先前參考第13A圖及第13B圖論述了關於摻雜區域124a、126a、124b及126b之其他細節，且因此為了簡要起見不再重複。
如第26圖之橫截面圖2600中所展示，第一介電層1402(例如，第一層間介電(ILD)層)形成於基板102之上。第一介電層1402覆蓋犧牲閘極材料115及側壁間隔物302。執行平坦化製程以自犧牲閘極材料115及側壁間隔物302移除第一介電層1402。在各種實施例中，第一介電層1402可包括氧化物、磷矽玻璃(PSG)、低介電常數介電質，或一些其他介電質，且可藉由氣相沉積製程(例如，化學氣 相沉積(CVD)、物理氣相沉積(PVD)或原子層沉積(ALD))形成。
如第27圖之橫截面圖2700中所展示，移除犧牲閘極結構111內之犧牲閘極材料115。移除犧牲閘極材料115導致在側壁間隔物302之間形成替代閘極空穴2702a及2702b。替代閘極空穴2702a在NMOS區域1002a內，且替代閘極空穴2702b在PMOS區域1002b內。
如第28圖之橫截面圖2800中所展示，阻障層2802、第一閘極金屬2804及犧牲介電材料2806經依序形成以填充替代閘極空穴2702a及2702b。在一些實施例中，阻障層2802經配置以防止隨後形成之金屬(例如，第一閘極金屬2804)擴散至閘極介電層112中。阻障層2802可由金屬碳氮化物(諸如，碳氮化鈦或碳氮化鉭)或金屬氮化物(諸如，氮化鈦或氮化鉭)製成。在各種實施例中，可藉由氣相沉積技術(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿化學氣相沉積(PE-CVD)、原子層沉積(ALD)等)形成阻障層2802。在一些實施例中，第一閘極金屬2804可包括p型閘極金屬，諸如，鎳、鈷、鉬、鉑、鉛、金、氮化鉭、矽化鉬、釕、鉻、鎢、銅或其類似者。在各種實施例中，可藉由氣相沉積技術(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿化學氣相沉積(PE-CVD)、原子層沉積(ALD)等)形成第一閘極金屬2804。在一些實施例中，犧牲介電材料2806可包含旋塗玻璃(SOG)。
在犧牲介電材料2806之形成之後，包含光敏材料2808之遮蔽層形成於犧性介電材料2806之上。光敏材料2808經圖案化以定義光敏材料2808內之第一開口2810a及第二開口2810b，其中第一開口2810a在第一區域1002a內且第二開口2810b在第二區域1002b內。
如第29圖之橫截面圖2900中所展示，犧牲介電材料2806根據光敏材料2808選擇性地暴露於蝕刻劑，以便移除犧性介電材料2806之下伏於光敏材料2808內之第一開口2810a及第二開口2810b的部分。犧牲介電材料2806之剩餘部分可稱作經圖案化之遮罩2902，其具有在第一區域1002a內之一或多個第一開口2904a及在第二區域1002b內之一或多個第二開口2904b。
如第30圖之橫截面圖3000中所展示，第一閘極金屬2804根據經圖案化之遮罩2902選擇性地暴露於蝕刻劑，以便移除第一閘極金屬2804之下伏於經圖案化之遮罩2902內之第一開口2904a及第二開口2904b的部分。經圖案化之遮罩2902保留在第二區域1002b內之凹坑108之上，而在第一區域1002a內之凹坑108之上移除經圖案化之遮罩2902。在蝕刻第一閘極金屬2804之後，移除剩餘的光敏材料2808及經圖案化之遮罩2902。所得結構展示於圖31之橫截面圖3100中。
如第32圖之橫截面圖3200中所展示，第二閘極金屬3202及填充金屬3204依次形成以填充替代閘極空穴2702a及2702b且在第一閘極金屬2804之上。在一些實施例 中，第二閘極金屬2602可包含n型閘極金屬，諸如，鋁、鉭、鈦、鉿、鋯、矽化鈦、氮化鉭、氮化矽鉭、鉻、鎢、銅、鈦鋁或其類似者。在各種實施例中，可藉由氣相沉積技術(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿化學氣相沉積(PE-CVD)、原子層沉積(ALD)等)形成第二閘極金屬3202。填充金屬3204可包含鋁、鎢、金、鉑、鈷、其他合適金屬、其合金或其組合。可藉由使用PVD製程、CVD製程、電鍍製程、ALD製程、其類似者或其組合來沉積填充金屬3204。
如第33圖之橫截面圖3300中所展示，針對填充金屬3204執行平坦化製程直至到達第一介電層1402為止。平坦化製程導致了NMOS區域1002a中之第一閘極結構110a及PMOS區域1002b中之第二閘極結構110b。第一閘極結構110a包括第一閘電極區域114a及第二閘電極區域116a，其中第一閘極金屬2804不存在於第一閘電極區域114a但存在於第二閘電極區域116a內。以此方式，第一閘電極區域114a及第二閘電極區域116a具有不同功函數。舉例而言，若第一閘極金屬2804為具有高於n型閘極金屬之功函數的功函數之p型閘極金屬，則第二閘電極區域116a具有高於第一閘電極區域114a之功函數的功函數。PMOS區域1002b內之第二閘極結構110b包括第一閘電極區域114b及第二閘電極區域116b，其中第一閘極金屬2804存在於第一閘電極區域114b內但不存在於第二閘電極區域116b。以此方式，第一閘電極區域114b及第二閘電極區域116a具有不 同功函數。舉例而言，若第一閘極金屬2804為具有高於n型閘極金屬之功函數的功函數之p型閘極金屬，則第一閘電極區域114a具有高於第二閘電極區域116b之功函數的功函數。
如第34圖之橫截面圖3400中所展示，第二介電層3402(例如，第二層間介電層)形成於第一介電層1402以及第一閘極結構110a及第二閘極結構110b之上。導電接觸物120形成於第二介電層3402內。導電接觸物120自第二介電層3402之頂面延伸至閘極結構110a。在一些實施例中，可藉由選擇性地蝕刻第二介電層3402以形成開口3404而形成導電接觸物120。隨後以導電材料填充開口3404以形成導電接觸物120。可在導電材料之後執行平坦化製程(例如，化學機械研磨製程)以使第二介電層3402之上表面與導電接觸物120共面。在各種實施例中，導電材料可包括鎢、銅、鋁銅，或一些其他導電材料。
第35圖說明形成具有包含經配置以改良元件效能之閘極結構之電晶體元件之積體晶片的方法3500之一些替代實施例的流程圖。
在步驟3502中，在基板內形成隔離結構。隔離結構包括定義基板中之第一及第二主動區域的側壁及定義隔離結構之上表面內之一或多個凹坑的表面。第一及第二主動區域分別在NMOS區域及PMOS區域內。第22A圖至第22B圖說明對應於步驟3502之一些實施例。
在步驟3504中，具有閘極介電質及犧牲介電材料之犧牲閘極結構形成於第一及第二主動區域之上。第23A圖至第24B圖說明對應於步驟3504之一些實施例。
在步驟3506中，第一摻雜區域形成於第一主動區域內在犧牲介電材料之相對側上，且第二摻雜區域形成於第二主動區域內在犧牲介電材料之相對側上。第25A圖至第25B圖說明對應於步驟3506之一些實施例。
在步驟3508中，第一介電層形成於基板之上且圍繞犧牲介電材料。第26圖說明對應於步驟3508之一些實施例。
在步驟3510中，自犧牲閘極結構內移除犧牲閘極材料以形成替代閘極空穴。第27圖說明對應於步驟3510之一些實施例。
在步驟3512中，依序形成阻障層、第一閘極金屬及犧牲介電材料以填充替代閘極空穴。第28圖說明對應於步驟3512之一些實施例。
在步驟3514中，犧牲介電材料經圖案化以形成經圖案化之遮罩。第29圖說明對應於步驟3514之一些實施例。
在步驟3516中，使用經圖案化之遮罩作為蝕刻遮罩來圖案化第一閘極金屬。第30圖說明對應於步驟3516之一些實施例。
在步驟3518中，自替代閘極空穴內移除犧牲介電材料。第31說明對應於步驟3518之一些實施例。
在步驟3520中，第二閘極金屬及填充金屬形成於替代閘極空穴內且形成於第一閘極金屬之上。第32圖說明對應於步驟3520之一些實施例。
在步驟3522中，執行平坦化製程以自第一介電層之上移除過量的填充金屬及第二閘極金屬。第33圖說明對應於步驟3522之一些實施例。
在步驟3524中，第二介電層形成於第一介電層之上，且導電接觸物形成於第二介電層內。第34圖說明對應於步驟3524之某一實施例。
基於以上論述，可見本揭露提供了優點。然而，應理解，其他實施例可提供額外優點，且本文中不一定揭示所有優點，且無特定優點為所有實施例所必需。一個優點在於減小扭結效應，因為源極區域及汲極區域具有小於通道區域之寬度，且因為不同閘電極區域具有不同功函數。另一優點在於可改良飽和汲極電流(IDSAT)(例如，多於10%的改良)，因為源極區域及汲極區域具有小於通道區域之寬度，且因為不同閘電極區域具有不同功函數。又一優點在於可減小窄寬度效應，因為源極區域及汲極區域具有小於通道區域之寬度，且因為不同閘電極區域具有不同功函數。
在一些實施例中，一種積體晶片包括基板、隔離結構及閘極結構。隔離結構包括在基板內之一或多種介電材料且具有定義基板中之主動區域之側壁。主動區域具有通道區域、源極區域，及藉由通道區域沿第一方向與源極區域分離開的汲極區域。源極區域具有沿垂直於第一方向之第二 方向的第一寬度。汲極區域具有沿第二方向之第二寬度。通道區域具有沿第二方向且大於第一寬度及第二寬度的第三寬度。閘極結構包含具有一或多種材料之第一組合物的第一閘電極區域以及具有不同於一或多種材料之第一組合物的一或多種材料之第二組合物的第二閘電極區域。
在一些實施例中，一種積體晶片包括隔離結構、第一摻雜區域、第二摻雜區域及閘極結構。隔離結構配置在基板內且定義基板中之主動區域。第一摻雜區域設置在主動區域內。第二摻雜區域設置在主動區域內且藉由主動區域之中間區域沿第一方向與所第一摻雜區域分離開。主動區域之中間區域沿垂直於第一方向之第二方向延伸越過第一摻雜區域之相對側。閘極結構沿第二方向延伸超過主動區域。閘極結構包含具有一第一功函數之第一閘電極區域以及具有不同於第一功函數之第二功函數的複數個第二閘電極區域。第二閘電極區域藉由第一閘電極區域之中央部分隔開。
在一些實施例中，一種形成積體晶片之方法包括以下步驟。在基板中之溝槽內形成隔離結構，其中隔離結構定義源極區域、汲極區域，及沿第一方向配置在源極區域與汲極區域之間且沿垂直於第一方向之第二方向延伸越過源極區域及汲極區域的通道區域。將犧牲閘極材料沉積在通道區域中。以閘極結構來替代犧牲閘極材料，其中閘極結構包含具有一或多種材料之第一組合物的第一閘電極區域以及具有不同於一或多種材料之第一組合物的一或多種材料之第二組合物的第二閘電極區域。
前文概述了若干實施例之特徵，使得熟習此項技術者可較佳理解本揭露之態樣。熟習此項技術者應瞭解，其可容易地使用本揭露作為設計或修改用於實現相同目的及/或達成本文中所介紹之實施例之相同優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此等等效構造不脫離本揭露之精神及範疇，且其可在不脫離本揭露之精神及範疇的情況下於本文中進行各種改變、代替及替換。
100‧‧‧橫截面圖
102‧‧‧基板
102u‧‧‧上表面
103‧‧‧溝槽
104‧‧‧隔離結構
106‧‧‧主動區域
108‧‧‧凹坑
110‧‧‧閘極結構
112‧‧‧閘極介電質
113‧‧‧閘電極
114‧‧‧第一閘電極區域
116‧‧‧第二閘電極區域
118‧‧‧介電結構

Claims (20)

  1. 一種積體晶片，包含：一基板；一隔離結構，包含在該基板內之一或多種介電材料且具有定義該基板中之一主動區域之複數側壁，其中該主動區域具有一通道區域、一源極區域，及藉由該通道區域沿一第一方向與該源極區域分離開的一汲極區域，該源極區域具有沿垂直於該第一方向之一第二方向的一第一寬度，該汲極區域具有沿該第二方向之一第二寬度，且該通道區域具有沿該第二方向且大於該第一寬度及該第二寬度的一第三寬度；以及一閘極結構，在該通道區域之上延伸，該閘極結構包含具有一或多種材料之一第一組合物的一第一閘電極區域以及具有不同於具有一或多種材料之該第一組合物的一或多種材料之一第二組合物的一第二閘電極區域。
  2. 如請求項1所述之積體晶片，其中該隔離結構具有定義凹陷在該隔離結構之一頂面下方之一或多個凹坑的複數表面。
  3. 如請求項2所述之積體晶片，其中該第二閘電極區域在該一或多個凹坑之上。
  4. 如請求項3所述之積體晶片，其中該第一閘電極區域在該一或多個凹坑之上。
  5. 如請求項2所述之體積晶片，其中該第二閘電極區域藉由該第一閘電極區域沿該第二方向與該一或多個凹坑分離開。
  6. 如請求項1所述之積體晶片，其中該第二閘電極區域沿該第一方向延伸越過該通道區域之相對側。
  7. 如請求項1所述之積體晶片，其中該第一閘電極區域沿該第一方向的一長度大於該通道區域沿該第一方向之一長度。
  8. 如請求項7所述之積體晶片，其中該第二閘電極區域沿該第一方向的一長度小於該第一閘電極區域沿該第一方向之該長度。
  9. 如請求項7所述之積體晶片，其中該第二閘電極區域沿該第一區域的一長度小於該通道區域沿該第一方向之該長度。
  10. 如請求項1所述之積體晶片，其中該主動區域在直接在該第二閘電極區域下方之一位置處在該第一寬度與該第三寬度之間變化。
  11. 如請求項1所述之積體晶片，其中一或多種材料之該第一組合物包含一n型閘極金屬，且一或多種材料之該第二組合物包含一p型閘極金屬。
  12. 如請求項1所述之積體晶片，其中一或多種材料之該第一組合物具有不同於一或多種材料之該第二組合物之一功函數的一功函數。
  13. 如請求項1所述之積體晶片，其中該第一閘電極區域沿該第一方向且沿該第二方向側向地鄰接該第二閘電極區域
  14. 一種積體晶片，包含：一隔離結構，配置在一基板內且定義該基板中之一主動區域；一第一摻雜區域，設置在該主動區域內；一第二摻雜區域，設置在該主動區域內且藉由該主動區域之一中間區域沿一第一方向與該第一摻雜區域分離開，其中該主動區域之該中間區域沿一垂直於該第一方向之一第二方向延伸越過該第一摻雜區域之相對側；以及一閘極結構，沿該第二方向在該主動區域之上延伸，該閘極結構包含具有一第一功函數之一第一閘電極區域以及具有不同於該第一功函數之一第二功函數的複數個第二閘電極區域，該些第二閘電極區域藉由該第一閘電極區域之一中央部分隔開。
  15. 如請求項14所述之積體晶片，其中該第二閘電極區域是沿著該第二方向進行配置。
  16. 如請求項14所述之積體晶片，其中該第一閘電極區域包含環繞該第二閘電極區域之一周邊部分。
  17. 如請求項14所述之積體晶片，其中該第一閘電極區域包含一n型閘極金屬，且該第二閘電極區域包含一p型閘極金屬。
  18. 一種積體晶片之形成方法，包含：在一基板中之一溝槽內形成一隔離結構，其中該隔離結構定義一源極區域、一汲極區域，及沿一第一方向配置在該源極區域與該汲極區域之間且沿垂直於該第一方向之一第二方向延伸越過該源極區域及該汲極區域的一通道區域；將一犧牲閘極材料沉積在該通道區域中；以及以一閘極結構來替代該犧牲閘極材料，其中該閘極結構包含具有一或多種材料之一第一組合物的一第一閘電極區域以及具有不同於一或多種材料之該第一組合物的一或多種材料之一第二組合物的一第二閘電極區域。
  19. 如請求項18所述之方法，其中以該閘極結構替代該犧性閘極材料包含： 移除該犧牲閘極材料之一第一部分以形成延伸穿過該犧牲閘極材料之一開口；將一或多種材料之該第一組合物沉積在該開口中；移除該犧牲閘極材料之在該一或多種材料之該第一組合物之側壁之間的一第二部分；以及將一或多種材料之該第二組合物沉積在一或多種材料之該第一組合物之該些側壁之間。
  20. 如請求項18所述之方法，其中以該閘極結構替代該犧牲閘極材料包含：移除該犧牲閘極材料以在複數側壁間隔物之間形成一替代閘極空穴；將一或多種材料之該第二組合物沉積在該替代閘極空穴中；圖案化一或多種材料之該第二組合物；以及將一或多種材料之該第一組合物沉積在一或多種材料之該經圖案化之第二組合物之上。
TW108123854A 2018-10-30 2019-07-05 積體晶片及其形成方法 TWI715100B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862752708P 2018-10-30 2018-10-30
US62/752,708 2018-10-30
US16/217,405 2018-12-12
US16/217,405 US11239313B2 (en) 2018-10-30 2018-12-12 Integrated chip and method of forming thereof

Publications (2)

Publication Number Publication Date
TW202017176A true TW202017176A (zh) 2020-05-01
TWI715100B TWI715100B (zh) 2021-01-01

Family

ID=70327329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123854A TWI715100B (zh) 2018-10-30 2019-07-05 積體晶片及其形成方法

Country Status (5)

Country Link
US (3) US11239313B2 (zh)
KR (1) KR102251551B1 (zh)
CN (1) CN111129011B (zh)
DE (1) DE102018132643B4 (zh)
TW (1) TWI715100B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745241B (zh) * 2020-08-31 2021-11-01 台灣積體電路製造股份有限公司 積體電路結構及其形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021009971A (ja) * 2019-07-03 2021-01-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び製造方法
TWI748346B (zh) * 2020-02-15 2021-12-01 華邦電子股份有限公司 多閘極之半導體結構及其製造方法
CN113903811B (zh) * 2020-07-06 2024-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
US20230063388A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
US12237391B2 (en) * 2021-11-02 2025-02-25 Samsung Electronics Co., Ltd. Semiconductor device including a field effect transistor and a method of fabricating the semiconductor device
US12249635B2 (en) 2022-08-16 2025-03-11 Powerchip Semiconductor Manufacturing Corporation High-voltage metal-oxide-semiconductor transistor
CN121194489A (zh) * 2025-11-21 2025-12-23 合肥晶合集成电路股份有限公司 半导体结构及其制备方法、高压mos器件

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395725A (en) * 1980-10-14 1983-07-26 Parekh Rajesh H Segmented channel field effect transistors
US6153478A (en) 1998-01-28 2000-11-28 United Microelectronics Corp. STI process for eliminating kink effect
JP2001156268A (ja) * 1999-11-25 2001-06-08 Hitachi Ltd 半導体集積回路装置
US6541351B1 (en) 2001-11-20 2003-04-01 International Business Machines Corporation Method for limiting divot formation in post shallow trench isolation processes
JP3865233B2 (ja) * 2002-08-19 2007-01-10 富士通株式会社 Ｃｍｏｓ集積回路装置
JP2004207564A (ja) 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US7304354B2 (en) 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
CN101083285A (zh) * 2006-05-31 2007-12-05 松下电器产业株式会社 半导体器件
KR20080003556A (ko) 2006-07-03 2008-01-08 충청북도 반도체 소자 및 그의 제조방법
US7410874B2 (en) 2006-07-05 2008-08-12 Chartered Semiconductor Manufacturing, Ltd. Method of integrating triple gate oxide thickness
US8124494B2 (en) 2006-09-29 2012-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reshaping silicon surfaces with shallow trench isolation
US7514940B1 (en) 2006-12-13 2009-04-07 National Semiconductor Corporation System and method for determining effective channel dimensions of metal oxide semiconductor devices
KR101408877B1 (ko) 2007-12-03 2014-06-17 삼성전자주식회사 트랜지스터, 고전압 트랜지스터 및 상기 고전압트랜지스터를 구비한 디스플레이 구동 집적회로
US7790553B2 (en) * 2008-07-10 2010-09-07 International Business Machines Corporation Methods for forming high performance gates and structures thereof
JP2010034468A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置及びその製造方法
US8237233B2 (en) * 2008-08-19 2012-08-07 International Business Machines Corporation Field effect transistor having a gate structure with a first section above a center portion of the channel region and having a first effective work function and second sections above edges of the channel region and having a second effective work function
JP2010087436A (ja) 2008-10-03 2010-04-15 Nec Electronics Corp 半導体装置
JP2011071431A (ja) 2009-09-28 2011-04-07 Panasonic Corp 半導体装置及びその製造方法
US7932143B1 (en) 2009-10-22 2011-04-26 Globalfoundries Inc. Methods for protecting gate stacks during fabrication of semiconductor devices and semiconductor devices fabricated from such methods
US8330227B2 (en) 2010-02-17 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated semiconductor structure for SRAM and fabrication methods thereof
KR101718981B1 (ko) 2010-06-30 2017-03-23 삼성전자주식회사 콘택 플러그를 포함하는 반도체 소자
US8860140B2 (en) * 2011-03-01 2014-10-14 Tsinghua University Tunneling field effect transistor and method for forming the same
CN102169901B (zh) 2011-03-01 2012-10-10 清华大学 具有异质栅极功函数的隧穿场效应晶体管及其形成方法
US9214538B2 (en) 2011-05-16 2015-12-15 Eta Semiconductor Inc. High performance multigate transistor
US9368596B2 (en) * 2012-06-14 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a field effect transistor
KR102008744B1 (ko) * 2012-12-13 2019-08-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9268637B2 (en) * 2013-03-15 2016-02-23 Silicon Space Technology Corporation Memory circuit incorporating error detection and correction (EDAC), method of operation, and system
JP6178118B2 (ja) * 2013-05-31 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20150122295A (ko) 2014-04-22 2015-11-02 충북대학교 산학협력단 고전압 mosfet 및 이의 제조방법과 문턱전압이하 험프 개선 방법
US9876114B2 (en) 2014-12-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D FinFET metal gate
US9406771B1 (en) * 2015-09-15 2016-08-02 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
US9716146B2 (en) 2015-12-15 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method with solid phase diffusion
TWI612661B (zh) * 2017-01-05 2018-01-21 Richtek Technology Corporation 改善臨界電壓下滑的金屬氧化物半導體元件及金屬氧化物半導體元件的臨界電壓下滑改善方法
CN109509793B (zh) * 2017-09-15 2020-12-01 京东方科技集团股份有限公司 薄膜晶体管、其制造方法及电子装置
KR102271008B1 (ko) * 2017-10-27 2021-06-29 삼성전자주식회사 반도체 장치
US10510855B2 (en) 2017-11-14 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor layout to reduce kink effect
DE102018113716B4 (de) * 2017-11-15 2025-10-23 Taiwan Semiconductor Manufacturing Co. Ltd. Metall-gate-modulation zum verbessern des knickeffekts und verfahren
US10468410B2 (en) 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate modulation to improve kink effect

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745241B (zh) * 2020-08-31 2021-11-01 台灣積體電路製造股份有限公司 積體電路結構及其形成方法
US11239255B1 (en) 2020-08-31 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with active region jogs
US11769772B2 (en) 2020-08-31 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with active region jogs

Also Published As

Publication number Publication date
US20200135851A1 (en) 2020-04-30
US11239313B2 (en) 2022-02-01
TWI715100B (zh) 2021-01-01
KR102251551B1 (ko) 2021-05-14
DE102018132643B4 (de) 2026-02-12
CN111129011A (zh) 2020-05-08
DE102018132643A1 (de) 2020-04-30
US20240162290A1 (en) 2024-05-16
US20220157937A1 (en) 2022-05-19
KR20200050322A (ko) 2020-05-11
CN111129011B (zh) 2023-03-24
US11923411B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
TWI715100B (zh) 積體晶片及其形成方法
US11532621B2 (en) Metal gate modulation to improve kink effect
TWI731284B (zh) 半導體結構及形成積體電路結構的方法
TWI745768B (zh) 半導體裝置及其製造方法
US10971590B2 (en) Transistor layout to reduce kink effect
US20140315371A1 (en) Methods of forming isolation regions for bulk finfet semiconductor devices
US11810959B2 (en) Transistor layout to reduce kink effect
US6562697B1 (en) Methods of implanting ions into different active areas to provide active areas having increased ion concentrations adjacent to isolation structures
CN223652618U (zh) 集成电路结构