[go: up one dir, main page]

TW202017059A - 半導體結構的製作方法 - Google Patents

半導體結構的製作方法 Download PDF

Info

Publication number
TW202017059A
TW202017059A TW108126697A TW108126697A TW202017059A TW 202017059 A TW202017059 A TW 202017059A TW 108126697 A TW108126697 A TW 108126697A TW 108126697 A TW108126697 A TW 108126697A TW 202017059 A TW202017059 A TW 202017059A
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
fin
dielectric
gate
Prior art date
Application number
TW108126697A
Other languages
English (en)
Inventor
王培勳
周智超
林群雄
蔡慶威
王志豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202017059A publication Critical patent/TW202017059A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
    • H10D30/6213—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections having rounded corners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明實施例提供半導體結構的製作方法，包括形成自基板凸起的半導體鰭狀物，半導體鰭狀物包括第一半導體材料的多個第一半導體層與第二半導體材料的多個第二半導體層交錯堆疊，且第一半導體材料與第二半導體材料的組成不同；形成第一閘極堆疊於半導體鰭狀物上；形成凹陷於半導體鰭狀物中與第一閘極堆疊相鄰的源極/汲極區中，且凹陷中露出第一半導體層與第二半導體層的側壁；對半導體鰭狀物進行蝕刻製程，造成底切於第一閘極堆疊下；磊晶成長第一半導體材料的半導體延伸結構於半導體鰭狀物的側壁上以填入底切；以及自凹陷成長磊晶的源極/汲極結構。

Description

半導體結構的製作方法
本發明實施例一般關於半導體裝置與其製作方法，更特別關於製作場效電晶體如鰭狀場效電晶體、全繞式閘極場效電晶體、及/或其他場效電晶體的方法。
半導體積體電路產業已經歷指數成長。積體電路材料與設計的技術進展，使每一代的積體電路均比前一代具有更小且更複雜的電路。在積體電路的演進中，功能密度(比如單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(如採用的製作製程所能產生的最小構件或線路)縮小而增加。尺寸縮小的製程通常有利於增加產能並降低相關成本。尺寸縮小亦增加積體電路結構(如三維電晶體)與製程的複雜度，為實現這些進展，積體電路的處理與形成方法需要類似發展。舉例來說，當裝置尺寸持續縮小時，場效電晶體的裝置效能(如與多種缺陷相關的裝置效能劣化)與製作成本變得更具挑戰。雖然解決這些挑戰所用的方法通常適用，但仍無法符合所有方面的需求。
本發明一實施例提供之半導體結構的製作方法，包括：形成自基板凸起的半導體鰭狀物，半導體鰭狀物包括第一半導體材料的多個第一半導體層與第二半導體材料的多個第二半導體層交錯堆疊，且第一半導體材料與第二半導體材料的組成不同；形成第一閘極堆疊於半導體鰭狀物上；形成凹陷於半導體鰭狀物中與第一閘極堆疊相鄰的源極/汲極區中，且凹陷中露出第一半導體層與第二半導體層的側壁；對半導體鰭狀物進行蝕刻製程，造成底切於第一閘極堆疊下；磊晶成長第一半導體材料的半導體延伸結構於半導體鰭狀物的側壁上以填入底切；以及自凹陷成長磊晶的源極/汲極結構。
本發明一實施例提供之半導體結構的製作方法，包括：形成自基板凸起的半導體鰭狀物，半導體鰭狀物包括第一半導體材料的多個第一半導體層與第二半導體材料的多個第二半導體層交錯堆疊，且第一半導體材料與第二半導體材料的組成不同；形成閘極堆疊於半導體鰭狀物上；形成凹陷於半導體鰭狀物中與閘極堆疊相鄰的源極汲極區中；進行蝕刻製程，以蝕刻第一半導體材料與第二半導體材料，使半導體鰭狀物橫向地凹陷，造成底切於閘極堆疊下；磊晶成長第一半導體材料以填入底切，即形成延伸通道；以及成長磊晶的源極/汲極結構於凹陷中。
本發明一實施例提供之半導體結構，包括：半導體鰭狀物，位於基板上，半導體鰭狀物包括源極/汲極區以及與源極/汲極區相鄰的通道區，且通道區包括彼此垂直堆疊的多個通道；閘極堆疊，接觸半導體鰭狀物的通道區並圍繞通道的每一者；以及源極/汲極結構，位於源極/汲極區中並經由半導體延伸結構連接通道的每一者，且半導體延伸結構自閘極堆疊橫越至源極/汲極結構，並自通道的最頂者垂直延伸至最底者。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，本發明實施例之結構形成於另一結構上、連接至另一結構、及/或耦接至另一結構中，結構可直接接觸另一結構，或可形成額外結構於結構及另一結構之間(即結構未接觸另一結構)。此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。此外，當數值或數值範圍的描述有「約」、「近似」、或類似用語時，除非特別說明否則其包含所述數值的+/-10%。舉例來說，用語「約5nm」包含的尺寸範圍介於4.5nm至5.5nm之間。
本發明實施例一般關於半導體裝置與其製作方法，更特別關於製作場效電晶體如鰭狀場效電晶體、全繞式閘極場效電晶體、及/或其他場效電晶體的方法。
具有多個彼此堆疊的通道之全繞式閘極場效電晶體裝置的製作方法中，在使源極/汲極區中的半導體鰭狀物凹陷之後，以蝕刻製程將半導體鰭狀物的側壁橫向地推向閘極堆疊，以平均地蝕刻矽與矽鍺，進而形成底切。之後磊晶成長半導體材料(如矽)於側壁上以填入底切。接著自凹陷成長源極/汲極區於具有半導體延伸結構的側壁上，且半導體延伸結構具有連續且平滑的半導體表面，造成高品質的對應源極/汲極結構並改善場效電晶體的裝置效能。在一些實施例中，源極/汲極結構的隆起結構延伸高於半導體鰭狀物。在此狀況下，半導體延伸結構自源極/汲極結構橫越至閘極堆疊，並自堆疊的通道之頂部通道垂直延伸至底部通道。此外，源極/汲極結構經由半導體延伸結構連接至堆疊的通道。在此實施例中，半導體延伸結構亦作為通道的延伸部份。最終閘極堆疊圍繞每一通道，且通道的剖面形狀可為圓形、橢圓形、或橄欖形。
圖1係本發明一些實施例中，形成半導體的裝置200所用的方法100之流程圖。
方法100僅為舉例，而非侷限本發明實施例至申請專利範圍未實際記載處。在方法100之前、之中、與之後可進行額外步驟，且方法的額外實施例可置換、省略、或調換一些所述步驟。方法100將搭配其他圖式說明如下，其顯示方法100的中間步驟時的半導體結構如裝置200的三維圖與剖視圖。具體而言，圖2A係裝置200的三維圖，圖2B係裝置200的上視圖，圖3A係裝置200沿著圖2A與2B所示的剖線AA’的剖視圖，圖3B、4A、5A、6A、7A、與8A係裝置200沿著圖2A與2B所示的剖線BB’的剖視圖，而圖3C、3D、4B、5B、6B、7B、與8B係裝置200沿著圖2A與2B所示的剖線CC’的剖視圖。
裝置200可為處理積體電路或其部份時的中間裝置，且裝置200可包含邏輯電路、記憶電路如靜態隨機存取記憶體、及/或具有主動構件(如電晶體、二極體、與影像感測器)與被動構件(如電阻、電容、與電感)的其他合適電路。在多種例子中，主動構件包括全繞式閘極場效電晶體、p型場效電晶體、n型場效電晶體、鰭狀場效電晶體、金氧半場效電晶體、互補式金氧半電晶體、雙極性電晶體、高電壓電晶體、高頻電晶體、及/或其他記憶單元。本發明實施例並不限於任何特定數目的裝置或裝置區，或限於任何特定的裝置設置。舉例來說，雖然圖式中的裝置200為全繞式閘極場效電晶體結構，本發明實施例亦可用於製作其他三維場效電晶體裝置。
如圖1與圖2A及2B所示，方法100的步驟102提供裝置200，其包含自基板202凸起且隔有隔離結構208的一或多個半導體鰭狀物204，以及位於基板202上的虛置閘極堆疊210。步驟102包括形成半導體鰭狀物204的程序104，以及形成虛置閘極堆疊210的程序106。裝置200可包含其他構件如閘極間隔物(未圖示)位於虛置閘極堆疊210之側壁上、多種硬遮罩層位於虛置閘極堆疊210上、阻障層、其他合適層狀物、或上述之組合，其將詳述於下。
基板202可包含半導體元素(單一元素)如矽、鍺、及/或其他合適材料；半導體化合物如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、及/或其他合適材料；或半導體合金如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、磷砷化鎵銦、及/或其他合適材料。基板202可為具有一致組成的單層材料。在其他實施例中，基板202可包含多個材料層，其具有適用於形成積體電路裝置的類似組成或不同組成。在一例中，基板202可為絕緣層上矽基板，其具有矽層形成於氧化矽層上。在另一例中，基板202可包含導電層、半導體層、介電層、其他層、或上述之組合。
在一些實施例中，基板202包括多種摻雜區(如摻雜井與源極/汲極區)於其中或其上。摻雜區可摻雜n型摻質如磷或砷，及/或p型摻質如硼或二氟化硼，端視需求而定。摻雜區可直接形成於基板202上(如p型井結構、n型井結構、或雙井結構)，或採用隆起結構(如磊晶的源極/汲極結構)。摻雜區的形成方法可為佈植摻質原子、原位摻雜磊晶成長、擴散、及/或其他合適技術。
每一半導體鰭狀物204可適於提供n型場效電晶體或p型場效電晶體。在一些實施例中，此處所示的半導體鰭狀物204適用於提供合適型態(如n型或p型)的鰭狀場效電晶體。在其他實施例中，其適於提供相反型態(如n型與p型)的鰭狀場效電晶體。此設置僅用於說明目的而非侷限本發明實施例。半導體鰭狀物204的製作方法可採用合適製程，包括光微影與蝕刻製程。光微影製程可包含形成光阻層於基板202上、曝光光阻至一圖案、進行曝光厚烘烤製程、以及顯影光阻以形成含光阻的遮罩單元(未圖示)。接著採用遮罩單元並蝕刻凹陷至基板202中，以保留半導體鰭狀物204於基板202上。蝕刻製程可包含乾蝕刻、濕蝕刻、反應性離子蝕刻、及/或其他合適製程。
多種其他實施例的方法適用於形成半導體鰭狀物204。舉例來說，可採用雙重圖案化或多重圖案化製程圖案化半導體鰭狀物。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程沿著圖案化的犧牲層側部形成間隔物。接著移除犧牲層，再採用保留的間隔物或芯圖案化鰭狀物。
在圖3B與3C所示的實施例中，半導體鰭狀物204可包含交錯的半導體材料層，比如組成不同的第一半導體材料204A與第二半導體材料240B。在一些實施例中，半導體鰭狀物204可包括總共3至10層交錯的半導體材料層，不過本發明實施例並不侷限於此設置。在本發明實施例中，第一半導體材料204A包括矽，而第二半導體材料204B包括矽鍺。第一半導體材料204A與第二半導體材料204B之一者或兩者可摻雜合適的摻質(如p型摻質或n型摻質)，以形成所需的場效電晶體。第一半導體材料204A與第二半導體材料204B可各自由磊晶製程所形成，比如分子束磊晶製程、化學氣相沉積製程、及/或其他合適的磊晶成長製程。
在許多實施例中，第一半導體材料204A與第二半導體材料204B的交錯層可設置為提供奈米線或奈米片的裝置(如全繞式閘極場效電晶體)，其形成方法將詳述於下。導入全繞式閘極場效電晶體可增加閘極與通道的耦合、降低關閉狀態的電流、並降低短通道效應，以改善閘極控制。多閘極裝置如全繞式閘極場效電晶體通常包含在通道區周圍(如水平或垂直)的閘極結構，以在通道區的所有側壁上提供存取。全繞式閘極場效電晶體通常與互補式金氧半製程相容，因此在大幅縮小結構時可維持閘極控制並緩解短通道效應。本發明實施例當然不限於只形成全繞式閘極場效電晶體，而可提供其他三維場效電晶體如鰭狀場效電晶體。
隔離結構208可包含氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃、低介電常數的介電材料、及/或其他合適材料。隔離結構208可包含淺溝槽隔離結構。在一實施例中，隔離結構208的形成方法可為在形成半導體鰭狀物204時，蝕刻溝槽於基板202中。接著可沉積上述的一或多種介電材料以填入溝槽，再進行化學機械平坦化製程。接著可使隔離結構208凹陷，讓隔離結構208的上表面低於半導體鰭狀物204的上表面，以定義半導體鰭狀物204的鰭狀物高度Hf，並最佳化閘極與通道之間的耦合。在一些實施例中，半導體鰭狀物204的鰭狀物高度Hf介於50nm至70nm之間。
亦可實施其他隔離結構如場氧化物、局部氧化矽、及/或其他合適的結構以作為隔離結構208。在其他實施例中，隔離結構208可包含多層結構，比如具有一或多個熱氧化物襯墊層。隔離結構208的沉積方法可為任何合適方法，比如化學氣相沉積、可流動的化學氣相沉積、旋轉塗佈玻璃、高密度電漿化學氣相沉積、高深寬比製程、其他合適方法、或上述之組合。
在圖3C所示的實施例中，在填入並形成隔離結構208之前，可形成介電層214於隔離溝槽中以作為襯墊層。形成介電層於半導體鰭狀物204的側壁上。介電層214包含的介電材料與隔離結構208的介電材料不同。舉例來說，介電層214包含熱氧化矽或氮化矽。
在圖3D所示的一些實施例中，可額外形成介電鰭狀物206以搭配半導體鰭狀物204，其優點在於強化上方的閘極結構與調整圖案密度。在此狀況下，可由合適程序形成多種介電材料的介電鰭狀物206與隔離結構208。舉例來說，沉積第一介電材料於半導體鰭狀物204的側壁上以作為介電層214，沉積第二介電材料以形成隔離結構208、沉積第三介電材料以形成介電鰭狀物206、進行化學機械平坦化製程以移除多餘的介電材料、並選擇性蝕刻第二介電材料以使隔離結構208凹陷。隔離結構208包括的介電材料不同於介電層214與介電鰭狀物的介電材料。在這些實施例中，介電層214可包含任何合適的介電材料如氮化矽、氧化矽、氮氧化矽、其他合適的介電材料、或上述之組合。如此處所述，裝置200可視情況包括介電鰭狀物206位於基板202上。如圖3D所示，每一介電鰭狀物206可位於半導體鰭狀物204之間，且其方向實質上平行於半導體鰭狀物204。然而介電鰭狀物206與設置為提供主動裝置的半導體鰭狀物204不同，介電鰭狀物206非主動且未設置以形成場效電晶體。在一些實施例中，提供介電鰭狀物206以調整鰭狀物對鰭狀物的空間(比如鰭狀物間距)，使後續形成的介電層(如第一間隔物層220與第二間隔物層222)的厚度可依設計需求控制。
如圖1與圖3A及3B所示，裝置200包括一或多個虛置閘極堆疊210。在一些實施例中，每一虛置閘極堆疊210作為後續形成高介電常數的閘極介電層與金屬閘極所用的占位物。高介電常數指的是介電材料的介電常數大於熱氧化矽的介電常數(約3.9)。虛置閘極堆疊210可包含虛置閘極211與多種其他材料層。在一些實施例中，虛置閘極211包括多晶矽。在圖3B所示的實施例中，裝置200可包含介電層224位於半導體鰭狀物204與虛置閘極211之間，以作為虛置閘極堆疊210的界面層。在一些實施例中，虛置閘極堆疊210的形成方法為沉積與圖案化製程。圖案化製程更包括光微影製程與蝕刻。在此實施例中，硬遮罩亦用於形成虛置閘極堆疊210的圖案化製程。在此例中，硬遮罩包括第一硬遮罩層216位於虛置閘極211上，以及第二硬遮罩層218位於第一硬遮罩層216上。如下詳述，在製作裝置200的其他構件(如源極/汲極結構250)之後，可採用閘極置換製程將虛置閘極堆疊210的部份置換成高介電常數的閘極介電層與金屬閘極。第一硬遮罩層216與第二硬遮罩層218可各自包含任何合適的介電材料，比如半導體氧化物及/或半導體氮化物。在一例中，第一硬遮罩層216包含碳氮化矽，且第二硬遮罩層218包含氧化矽。虛置閘極堆疊210的多種材料層的形成方法可為任何合適製程，比如化學氣相沉積、物理氣相沉積、原子層沉積、其他合適製程、或上述之組合。在一些實施例中，虛置閘極堆疊210的形成方法可為合適的製程順序，比如沉積含有硬遮罩的多種閘極材料；以及以光微影製程與蝕刻圖案化閘極材料。
如圖1與圖3A至3C所示，方法100的步驟108形成間隔物層於虛置閘極堆疊210的側壁上。間隔物層的形成方法為沉積與非等向蝕刻。間隔物層可包含不同組成的多個膜。在一些實施例中，間隔物層包括第一間隔物層220，以及位於第一間隔物層220上的第二間隔物層222。
第一間隔物層220沉積於裝置200上。在許多實施例中，第一間隔物層220順應性地形成於裝置200上，且裝置200包括半導體鰭狀物204、介電鰭狀物206、與虛置閘極堆疊210。第一間隔物層220可包含任何合適的介電材料如含氮介電材料，且其形成方法可為任何合適方法如原子層沉積、化學氣相沉積、物理氣相沉積、其他合適方法、或上述之組合。在所述實施例中，第一間隔物層220的形成方法為原子層沉積製程。在一些例子中，第一間隔物層220可包含氮化矽、碳氮化矽、碳氮氧化矽、其他合適的介電材料、或上述之組合。
第二間隔物層222形成於第一間隔物層220上。第二間隔物層222的形成方法可為沉積與額外的非等向蝕刻(如電漿蝕刻)。第二間隔物層222與第一間隔物層220類似，可順應性地形成於虛置閘極堆疊210與半導體鰭狀物204上。值得注意的是，一些例子中存在的介電鰭狀物206，會減少鰭狀物與鰭狀物之間的空間，如圖3C所示。在這些例子中，仍可順應性地形成第二間隔物層222於虛置閘極堆疊210上。在一些實施例中，第二間隔物層222包含低介電常數的介電材料、氧化矽、碳氧化矽、其他合適的介電材料、或上述之組合。第二間隔物層222的形成方法可為任何合適方法，比如原子層沉積、化學氣相沉積、物理氣相沉積、其他合適方法、或上述之組合。值得注意的是，第一間隔物層220與第二間隔物層222的厚度不侷限於任何特定數值，其取決於半導體鰭狀物204與介電鰭狀物206之間的鰭狀物對鰭狀物的空間。在一例中，第一間隔物層220與第二間隔物層222的厚度各自小於約10nm。在此實施例中，第一間隔物層220包括氮化矽，而第二間隔物層222包括低介電常數的介電材料。第二間隔物層222可捨棄。
如圖1與圖4A至4C所示，方法100可形成介電層228於裝置200上。在一些實施例中，介電層228順應性地形成於裝置200上，比如介電層228在第二間隔物層222的上表面與側壁上具有大致相同的厚度。如圖4C所示的一些實施例，介電層228填滿第二間隔物層222上的空間。介電層228可沉積至任何合適厚度，其沉積方法可為任何合適方法如原子層沉積。介電層228可包含任何合適的介電材料，比如氮化矽、碳氮化矽、其他合適的介電材料、或上述之組合。在此實施例中，介電層228包括氮化矽。在一些實施例中，介電層228作為硬遮罩，使後續的蝕刻製程施加至所需區域。在一些實施例中，第一間隔物層220、第二間隔物層222、與介電層228一起形成虛置閘極堆疊210與半導體鰭狀物204的側壁間隔物。在此狀況下，可額外施加非等向蝕刻(如電漿蝕刻)至第一間隔物層220、第二間隔物層222、與介電層228。
如圖1與圖4A及4B所示，方法100的步驟110移除源極/汲極區中的半導體鰭狀物204的一部份，以形成凹陷230於其中。在一些實施例中，先圖案化介電層228使其具有開口，以露出源極/汲極區。在許多實施例中，方法100形成凹陷230的步驟可為合適的蝕刻製程，比如乾蝕刻製程、濕蝕刻製程、反應性離子蝕刻製程、或上述之組合。在一些實施例中，方法100選擇性地移除半導體鰭狀物204，而不蝕刻或不實質上蝕刻虛置閘極堆疊210之側壁上的第一間隔物層220與第二間隔物層222的部份。如此處所述，在形成凹陷230的蝕刻製程時，可移除虛置閘極211與半導體鰭狀物204的上側部份之上的介電層228的上側部份。步驟110的蝕刻製程可實施乾蝕刻製程，其採用的蝕刻劑包括含溴氣體(如溴化氫及/或溴仿)、含氟氣體(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、其他合適氣體、或上述之組合。可調整蝕刻製程的時間，以控制半導體鰭狀物204的移除量。在一些實施例中，步驟110的蝕刻製程移除介電鰭狀物206的上側部份，使第一間隔物層220與第二間隔物層222的保留高度小於或等於約30nm，如圖4B所示。
如圖1與圖5A及5B所示，方法100的另一步驟112以蝕刻製程使凹陷230中的半導體鰭狀物凹陷，以形成底切232於虛置閘極堆疊210之側壁間隔物之下。在步驟110時，蝕刻製程實質上蝕刻第一半導體材料204A與第二半導體材料204B。如上所述，第一半導體材料204A含矽，且第二半導體材料204B含矽鍺。綜上所述，步驟112的蝕刻製程使矽鍺與矽凹陷。在一些實施例中，蝕刻製程為等向蝕刻製程(如乾蝕刻製程或濕蝕刻製程，而調整蝕刻製程的時間至合適範圍，可控制凹陷量(如底切232的尺寸)至3nm至8nm之間。在一實施例中，等向蝕刻製程包括採用氫氟酸及/或氫氧化銨作為蝕刻劑的濕蝕刻製程，其先氧化半導體材料的部份成半導體氧化物材料，再移除半導體氧化物材料。
如圖1與圖6A及6B所示，方法100的步驟114磊晶成長半導體材料填入底切232，以形成半導體延伸結構234於半導體鰭狀物204的側壁表面上。半導體延伸結構234作為通道的延伸部份，因此亦稱作延伸通道。在此實施例中，半導體延伸結構234的半導體材料為矽，其可摻雜合適摻質如硼(作為p型摻質)或磷(作為n型摻質)。半導體延伸結構234的形成方法包括選擇性磊晶成長半導體材料於半導體鰭狀物204的側壁表面上，可提供連續、平滑且一致的表面，以磊晶成長源極/汲極結構於凹陷230中。
如圖1與圖7A及7B所示，方法100的步驟116自凹陷230開始磊晶成長源極/汲極結構250。源極/汲極結構250可包含多個磊晶半導體層，比如層狀物252與254。在一些實施例中，層狀物252與254所包含的摻質量不同。在一些力例子中，層狀物252中包含的摻質量小於層狀物254中包含的摻質量，使潛在的漏電流最小化。在選擇性磊晶成長時，可將摻質原位導入源極/汲極結構250。在一些實施例中，層狀物252與254的組成不同以提供其他優點，比如提供應力效應以增加載子遷移率與電晶體速度。舉例來說，層狀物252與254分別包含矽與矽鍺，或矽鍺與矽，端視電晶體型態而定。由於半導體延伸結構234的存在，自半導體延伸結構234其連續、平滑、且一致的表面開始選擇性磊晶成長，以形成高品質(如低缺陷)的源極/汲極結構250。
源極/汲極結構250 (包含層狀物252與254於其中)的形成方法可為任何合適方法，比如分子束磊晶、有機金屬化學氣相沉積、其他合適的磊晶成長製程、或上述之組合。源極/汲極結構250可適用於p型鰭狀場效電晶體裝置(如p型磊晶材料)，或改為適用於n型鰭狀場效電晶體裝置(如n型磊晶材料)。p型磊晶材料可包含矽鍺的一或多個磊晶層，其中矽鍺可摻雜p型摻質如硼、鍺、銦、及/或其他p型摻質。n型磊晶材料可包含矽或碳化矽的一或多個磊晶層，其中矽或碳化矽可摻雜n型摻質如砷、磷、及/或其他n型摻質。可由合適程序(如沉積金屬並退火金屬使其與矽反應形成矽化物)，額外形成矽化物於源極/汲極結構250上，以降低接點電阻。
在多種實施例中，半導體延伸結構234可具有多種優點。舉例來說，方法100不需形成內側介電間隔物，其形成方法需要複雜製程並增加製作成本。由於沒有內側介電間隔物存在，半導體延伸結構234的一致表面可用於選擇性磊晶成長，以形成缺陷減少的源極/汲極結構250。在一些例子中，由於消除內側介電間隔物，可降低寄生電容。在一些例子中，由於半導體延伸結構234與第二半導體材料204B的組成差異，後續製作階段可選擇性地釋放通道。
方法100更包含其他步驟，比如置換虛置閘極堆疊210、形成堆疊的通道、形成接點、與類似步驟，其將詳述於下。
如圖1與圖8A及8B所示，方法100的步驟122形成層間介電層260於裝置200上，以提供隔離功能於多種導電結構之間。在多種實施例中，圖8A的裝置200之部份258的放大圖如圖9A與9B所示。在多種實施例中，通道266的放大圖如圖10A與10B所示。
層間介電層260包括一或多種介電材料，且其形成方法可為沉積與化學機械平坦化。層間介電層260包含一或多種介電材料，比如氧化矽、四乙氧基矽烷的氧化物、未摻雜的矽酸鹽玻璃、或摻雜的氧化矽(如硼磷矽酸鹽玻璃)、摻雜氟的矽酸鹽玻璃、磷矽酸鹽玻璃、硼矽酸鹽玻璃、低介電常數的介電材料、或其他合適的介電材料。在多種實施例中，層間介電層260的沉積方法為化學氣相沉積、高密度電漿化學氣相沉積、次壓化學氣相沉積、高深寬比製程、可流動的化學氣相沉積、及/或旋轉塗佈製程。在一些實施例中，形成層間介電層260的步驟更包括進行化學機械平坦化製程，以平坦化裝置200的上表面，使虛置閘極堆疊210的上表面露出。在一些實施例中，沉積底接點蝕刻停止層262於層間介電層260與基板202之間，且底接點蝕刻停止層262的組成如氮化矽不同於層間介電層260，以達蝕刻選擇性。底接點蝕刻停止層262順應性地沉積於半導體鰭狀物204、源極/汲極結構250、與虛置閘極堆疊210上。
如圖1與圖8A及8A所示，方法100的步驟124移除虛置閘極堆疊，其移除方法部份或全部為蝕刻，造成層間介電層260中的閘極溝槽。步驟124可額外包含以光微影製程進行圖案化。舉例來說，可由蝕刻製程移除n型場效電晶體所用的虛置閘極堆疊210，並以硬遮罩覆蓋p型場效電晶體所用的區域；以及由另一蝕刻製程移除p型場效電晶體所用的虛置閘極堆疊210，並以硬遮罩覆蓋n型場效電晶體所用的區域。如此一來，可分別將不同材料(比如具有個別功函數的不同金屬)填入p型場效電晶體與n型場效電晶體的蝕刻區域，以降低臨界電壓。形成閘極溝槽的方法可包含一或多道蝕刻製程，其對虛置閘極堆疊210中包含的材料(比如虛置閘極211中包含的多晶矽)具有選擇性。蝕刻製程可包含乾蝕刻、濕蝕刻、反應性離子蝕刻、其他合適的蝕刻方法、或上述之組合。
方法100亦包含步驟126，進行蝕刻製程以選擇性移除閘極溝槽中的半導體鰭狀物204的第二半導體材料204B，以形成間隙於第一半導體材料204A的層狀物之間，使第一半導體材料204A的部份懸掛於空間中，並在堆疊的第一半導體材料204A之間具有間隙，以作為對應的全繞式閘極裝置的通道266。如上所述，第一半導體材料204A包括矽，而第二半導體材料204B包括矽鍺。綜上所述，步驟126的蝕刻製程選擇性地移除矽鍺的部份，而不移除或實質上不移除矽。在一些實施例中，蝕刻製程為等向蝕刻製程如乾蝕刻製程或濕蝕刻製程，且可由蝕刻製程的時間控制第二半導體材料204B的移除量。在一實施例中，方法100選擇性地移除第二半導體材料204B的部份，且移除方法可為蝕刻製程如採用氫氟酸及/或氫氧化銨作為蝕刻劑的蝕刻製程，其先氧化第二半導體材料204B的部份成氧化矽鍺，再蝕刻移除氧化矽鍺。可由其他合適的製作階段實施步驟126，以形成通道266。
在圖9B所示的一些實施例中，方法100可包含將通道266轉變成不同半導體材料的步驟，比如提高應變效應。在此例中，第一半導體材料204A自矽轉變成矽鍺。可由合適方法如離子佈植，以將鍺導入通道266以達成此結構。在其他實施例中，步驟126移除第二半導體材料204B，並留下一部份的第二半導體材料204B於第一半導體材料204A上。之後進行退火製程，以將鍺自第二半導體材料204B的保留部份驅入第一半導體材料204A中。在另一實施例中，以步驟126移除第二半導體材料204B之後，實質上成長鍺於通道266上。接著進行退火製程以驅動鍺至通道266中。在此實施例中，通道266包括矽鍺，而半導體延伸結構(或延伸通道)234包括矽，如圖9B所示。在一些實施例中，通道266可具有不同的剖視形狀，如含有奈米片結構的全繞式場效電晶體所用的圓形266A，或含有奈米線結構的全繞式場效電晶體所用的橢圓形266B (或橄欖形)，如圖10A所示。在一些例子中，通道266的尺寸D介於4nm至8nm之間，或最佳化如其他尺寸以達較佳的閘極-通道耦合並增進裝置效能。通道266的形狀取決於交錯的半導體材料之初始尺寸，以及選擇性移除第二半導體材料204B的蝕刻製程的蝕刻特性(如非等向蝕刻與等向蝕刻)。
方法100的步驟128形成金屬閘極結構270於閘極溝槽中。在一些實施例中，金屬閘極結構270為高介電常數的閘極介電層與金屬閘極的結構，其包括金屬與介電常數大於氧化矽的介電常數(約3.9)的閘極介電層。形成金屬閘極結構270的方法包括沉積多種閘極材料(包括閘極介電材料與閘極材料)以及化學機械平坦化。
在步驟128時，沉積金屬閘極結構270的多種材料層於第一半導體材料204A的層狀物之間的間隙中。金屬閘極結構270包括含有高介電常數的介電材料層274的閘極介電層，以及閘極276。閘極介電層亦可包含界面層272 (如氧化矽)於高介電常數的介電材料層274之下。雖然未圖示，但金屬閘極可包含多個金屬或金屬合金層，比如形成於高介電常數的介電材料層274上的功函數金屬層、形成於功函數金屬層上的基體導電層、其他合適層、或上述之組合。高介電常數的介電材料層274可包括一或多種高介電常數的介電材料，或一或多層的高介電常數的介電材料，比如氧化鉿矽、氧化鉿、氧化鋁、氧化鋯、氧化鑭、氧化鈦、氧化釔、鈦酸鍶、或上述之組合。功函數金屬層可包含任何合適材料，比如氮化鈦、氮化鉭、釕、鉬、鎢、鉑、鈦、鋁、碳化鉭、碳氮化鉭、氮化鉭矽、氮化鈦矽、其他合適材料、或上述之組合。在一些實施例中，功函數金屬層包含相同型態或不同型態的多個材料層(比如均為n型功函數金屬或均為p型功函數金屬)，以達所需的臨界電壓。基體導電層可包含鋁、銅、鎢、鈷、釕、其他合適的導電材料、或上述之組合。金屬閘極結構270可包含其他材料層，比如阻障層、黏著層、及/或蓋層。金屬閘極結構270的多種層狀物的形成步驟可為任何合適方法，比如化學氣相沉積、原子層沉積、物理氣相沉積、電鍍、化學氧化、熱氧化、其他合適方法、或上述之組合。方法100之後可進行一或多道研磨製程(如化學機械平坦化)以移除任何多餘的導電材料，並平坦化裝置200的上表面。
如圖10A所示，閘極材料如界面層272、高介電常數的介電材料層274、與閘極276圍繞通道266。閘極276更垂直延伸於半導體鰭狀物204上。在一些實施例中，高介電常數的介電材料層274沉積於界面層272上，使沉積於一通道266之頂部上的高介電常數的介電材料層274與沉積於另一通道266之頂部上的高介電常數的介電材料層274合併，如圖10B所示。此合併結構以及延伸通道所消除的內側間隔物，可減輕寄生電容。綜上所述，可自高介電常數的介電材料層274合併處的區域消除閘極276。
在一些實施例中，可形成閘極硬遮罩280於金屬閘極結構270的頂部上。閘極硬遮罩280可包含一或多種介電材料，其組成不同於層間介電層260的組成，以達蝕刻選擇性。在一些實施例中，閘極硬遮罩280可用於形成自對準的通孔，其著陸於金屬閘極結構270上。閘極硬遮罩280的形成方法可為合適程序，比如含有選擇性蝕刻以使金屬閘極結構270凹陷，以及選擇性沉積介電材料以填入凹陷的程序。因此在以蝕刻與沉積製程形成通孔結構於閘極276上以連接至閘極276時，可設計蝕刻製程以選擇性地蝕刻閘極硬遮罩280，因此蝕刻製程限制為自對準閘極276。
如圖1與8A所示，方法100的步驟130使源極/汲極接點282著陸在源極/汲極結構250上，以電性接觸對應的源極/汲極結構250。每一源極/汲極接點282可包含一或多個導電層，且其形成程序包含圖案化層間介電層260以形成接點孔於其中，再沉積一或多種導電材料以填入接點孔。圖案化製程包含光微影製程與蝕刻。沉積步驟可採用任何適方法，比如原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、及/或其他合適製程。在一些實施例中，每一源極/汲極接點282包括晶種金屬層與填充金屬層。在多種實施例中，晶種金屬層包括鈷、鎢、釕、鎳、其他合適金屬、或上述之組合。填充金屬層可包含銅、鎢、鋁、鈷、其他合適材料、或上述之組合。
如圖1所示，方法100的步驟132可進行額外製程步驟。舉例來說，可形成額外的垂直內連線結構如通孔、水平內連線結構如線路、及/或多層內連線結構如金屬層與層間介電層於裝置200上。多種內連線結構可實施多種導電材料，包括銅、鎢、鈷、鋁、鈦、鉭、鉑、鉬、銀、金、錳、鋯、釕、其個別合金、金屬矽化物、其他合適材料、或上述之組合。金屬矽化物可包含鎳矽化物、鈷矽化物、鎢矽化物、鉭矽化物、鈦矽化物、鉑矽化物、鉺矽化物、鈀矽化物、其他合適金屬矽化物、或上述之組合。
總而言之，本發明實施例提供形成延伸通道的方法，而不形成內側介電間隔物。本發明的一或多個實施例提供許多優點至半導體裝置與其形成方法，但不侷限於此。本發明實施例提供全繞式閘極裝置的形成方法，其具有延伸通道於堆疊通道與源極/汲極結構之間。延伸通道可提供一致的半導體表面，用於選擇性磊晶成長以減少源極/汲極結構的缺陷，因為不存在內側介電間隔物。在一些例子中，由於消除內側介電間隔物，亦可減少寄生電容。在一些例子中，通道與延伸通道可包含不同的半導體材料，比如通道包含矽鍺而延伸通道包含矽。在一些例子中，通道可具有不同形狀，比如圓形、橄欖形、或橢圓形。在一些其他例子中，高介電常數的介電材料層合併於相鄰的堆疊通道之間。
本發明一實施例提供半導體結構的製作方法，包括：形成自基板凸起的半導體鰭狀物，半導體鰭狀物包括第一半導體材料的多個第一半導體層與第二半導體材料的多個第二半導體層交錯堆疊，且第一半導體材料與第二半導體材料的組成不同；形成第一閘極堆疊於半導體鰭狀物上；形成凹陷於半導體鰭狀物中與第一閘極堆疊相鄰的源極/汲極區中，且凹陷中露出第一半導體層與第二半導體層的側壁；對半導體鰭狀物進行蝕刻製程，造成底切於第一閘極堆疊下；磊晶成長第一半導體材料的半導體延伸結構於半導體鰭狀物的側壁上以填入底切；以及自凹陷成長磊晶的源極/汲極結構。
在一些實施例中，第一半導體材料包括矽，而第二半導體材料包括矽鍺。
在一些實施例中，進行蝕刻製程的步驟包括等向蝕刻製程，其一致地蝕刻第一半導體材料與第二半導體材料。
在一些實施例中，方法更包括：形成層間介電層於源極/汲極結構及第一閘極堆疊上；移除第一閘極堆疊，造成閘極溝槽；以及形成第二閘極堆疊於閘極溝槽中，且第二閘極堆疊具有金屬與高介電常數的介電材料。
在一些實施例中，方法更包括在形成第二閘極堆疊之前，經由閘極溝槽選擇性地移除第二半導體層，其中形成第二閘極堆疊的步驟包括形成第二閘極堆疊以圍繞第一半導體層。
在一些實施例中，方法更包括在形成層間介電層之前，先形成底接點蝕刻停止層。
在一些實施例中，形成層間介電層的步驟包括：沉積介電材料於底接點蝕刻停止層上，且介電材料與底接點蝕刻停止層的組成不同；以及對介電材料進行化學機械平坦化製程。
本發明另一實施例提供之半導體結構的製作方法，包括形成自基板凸起的半導體鰭狀物，半導體鰭狀物包括第一半導體材料的多個第一半導體層與第二半導體材料的多個第二半導體層交錯堆疊，且第一半導體材料與第二半導體材料的組成不同；形成閘極堆疊於半導體鰭狀物上；形成凹陷於半導體鰭狀物中與閘極堆疊相鄰的源極汲極區中；進行蝕刻製程，以蝕刻第一半導體材料與第二半導體材料，使半導體鰭狀物橫向地凹陷，造成底切於閘極堆疊下；磊晶成長第一半導體材料以填入底切，即形成延伸通道；以及成長磊晶的源極/汲極結構於凹陷中。
在一些實施例中，方法更包括：形成層間介電層於源極/汲極結構及閘極堆疊上；移除閘極堆疊，造成閘極溝槽；經由閘極溝槽選擇性地移除第二半導體層；以及沉積閘極材料以填入第一半導體層與之間的間隙與閘極溝槽，以形成金屬閘極堆疊。
在一些實施例中，第一半導體材料包括矽而第二半導體材料包括矽鍺，其中方法更包括將鍺驅入第一半導體層中。
在一些實施例中，將鍺驅入第一半導體層中的步驟，包括沉積鍺並退火使鍺擴散至第一半導體層中。
在一些實施例中，閘極材料包括金屬與高介電常數的介電材料，且金屬閘極堆疊圍繞第一半導體層。
在一些實施例中，形成金屬閘極堆疊的步驟包括沉積高介電常數的介電材料，以完全填入第一半導體層之間的間隙。
在一些實施例中，形成層間介電層的步驟包括：形成底接點蝕刻停止層；沉積介電材料於底接點蝕刻停止層上；以及對介電材料進行化學機械平坦化製程，其中介電材料包括低介電常數的介電材料，而底接點蝕刻停止層包括氮化矽。
在一些實施例中，成長磊晶的源極/汲極結構之步驟包括磊晶成長矽、矽鍺、與碳化矽中的一者，其具有第一摻雜濃度的第一部份，與第一部份上的第二摻雜濃度的第二部份，且第二摻雜濃度大於第一摻雜濃度。
本發明又一實施例含有半導體結構。半導體結構包括半導體鰭狀物，位於基板上，半導體鰭狀物包括源極/汲極區以及與源極/汲極區相鄰的通道區，且通道區包括彼此垂直堆疊的多個通道；閘極堆疊，接觸半導體鰭狀物的通道區並圍繞通道的每一者；以及源極/汲極結構，位於源極/汲極區中並經由半導體延伸結構連接通道的每一者，且半導體延伸結構自閘極堆疊橫越至源極/汲極結構，並自通道的最頂者垂直延伸至最底者。
在一些實施例中，半導體延伸結構包括第一半導體材料，通道包括第二半導體材料，且第一半導體材料與第二半導體材料的組成不同。
在一些實施例中，第一半導體材料為矽，而第二半導體材料為矽鍺。
在一些實施例中，通道的每一者之剖面，包括橄欖形與圓形之一。
在一些實施例中，閘極堆疊包括閘極介電層與閘極；通道包括區域，其中相鄰的通道區僅隔有閘介電層；以及閘極介電層包括高介電常數的介電材料。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
AA’、BB’、CC’:剖線 D:尺寸 Hf:鰭狀物高度 100:方法 102、108、110、112、114、116、122、124、126、128、130、132:步驟 104、106:程序 200:裝置 202:基板 204:半導體鰭狀物 204A:第一半導體材料 204B:第二半導體材料 206:介電鰭狀物 208:隔離結構 210:虛置閘極堆疊 211:虛置閘極 214、224、228:介電層 216:第一硬遮罩層 218:第二硬遮罩層 220:第一間隔物層 222:第二間隔物層 230:凹陷 232:底切 234:半導體延伸結構 250:源極/汲極結構 252、254:層狀物 258:部份 260:層間介電層 262:底接點蝕刻停止層 266:通道 266A:圓形 266B:橢圓形 270:金屬閘極結構 272:界面層 274:高介電常數的介電材料層 276:閘極 280:閘極硬遮罩 282:源極/汲極接點
圖1係本發明一些實施例中，製作半導體裝置的方法之流程圖。 圖2A係本發明一些實施例中，半導體裝置的三維透視圖。 圖2B係本發明一些實施例中，半導體裝置的上視圖。 圖3A係本發明一些實施例中，在圖1的方法之中間階段的圖2A與2B的半導體裝置沿著剖線AA’的剖視圖。 圖3B、4A、5A、6A、7A、與8A係本發明一些實施例中，在圖1的方法之中間階段的圖2A與2B的半導體裝置沿著剖線BB’的剖視圖。 圖3C、3D、4B、5B、6B、7B、與8B係本發明一些實施例中，在圖1的方法之中間階段的圖2A與2B的半導體裝置沿著剖線CC’的剖視圖。 圖9A與9B係本發明一些實施例中，圖8A與8B的半導體裝置的部份剖視圖。 圖10A與10B係本發明一些實施例中，圖8A與8B的半導體裝置的部份剖視圖。
234:半導體延伸結構
250:源極/汲極結構
252、254:層狀物
266:通道
272:界面層
274:高介電常數的介電材料層
276:閘極

Claims (1)

  1. 一種半導體結構的製作方法，包括： 形成自一基板凸起的一半導體鰭狀物，該半導體鰭狀物包括一第一半導體材料的多個第一半導體層與一第二半導體材料的多個第二半導體層交錯堆疊，且該第一半導體材料與該第二半導體材料的組成不同； 形成一第一閘極堆疊於該半導體鰭狀物上； 形成一凹陷於該半導體鰭狀物中與該第一閘極堆疊相鄰的一源極/汲極區中，且該凹陷中露出該些第一半導體層與該些第二半導體層的側壁； 對該半導體鰭狀物進行一蝕刻製程，造成一底切於該第一閘極堆疊下； 磊晶成長該第一半導體材料的一半導體延伸結構於該半導體鰭狀物的側壁上以填入該底切；以及 自該凹陷成長一磊晶的源極/汲極結構。
TW108126697A 2018-07-31 2019-07-29 半導體結構的製作方法 TW202017059A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862712308P 2018-07-31 2018-07-31
US62/712,308 2018-07-31
US16/509,184 US11158727B2 (en) 2018-07-31 2019-07-11 Structure and method for gate-all-around device with extended channel
US16/509,184 2019-07-11

Publications (1)

Publication Number Publication Date
TW202017059A true TW202017059A (zh) 2020-05-01

Family

ID=69229874

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126697A TW202017059A (zh) 2018-07-31 2019-07-29 半導體結構的製作方法

Country Status (3)

Country Link
US (1) US11158727B2 (zh)
CN (1) CN110783202A (zh)
TW (1) TW202017059A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI854117B (zh) * 2021-04-16 2024-09-01 聯華電子股份有限公司 影像感測器結構及其製造方法
TWI862874B (zh) * 2021-01-18 2024-11-21 南韓商三星電子股份有限公司 具有鏡像對稱圖案的堆疊半導體裝置及其製造方法
US12249606B2 (en) 2020-08-12 2025-03-11 Samsung Electronics Co., Ltd. Integrated circuit device
TWI913970B (zh) 2023-11-02 2026-02-01 台灣積體電路製造股份有限公司 具有通道延伸結構的半導體結構、半導體裝置及其製作方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620590B1 (en) * 2016-09-20 2017-04-11 International Business Machines Corporation Nanosheet channel-to-source and drain isolation
US10804162B2 (en) 2018-09-27 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dual channel gate all around transistor device and fabrication methods thereof
US11043493B2 (en) * 2018-10-12 2021-06-22 International Business Machines Corporation Stacked nanosheet complementary metal oxide semiconductor field effect transistor devices
US10930755B2 (en) * 2018-11-26 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned inner spacer on gate-all-around structure and methods of forming the same
KR102759937B1 (ko) * 2019-05-28 2025-02-03 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN112420831B (zh) * 2019-08-23 2024-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11532750B2 (en) * 2020-02-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
KR102890787B1 (ko) * 2020-04-07 2025-11-26 삼성전자주식회사 게이트 스페이서를 갖는 반도체 소자들
US11316034B2 (en) * 2020-05-29 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Post-formation mends of dielectric features
KR102884918B1 (ko) 2020-08-28 2025-11-13 삼성전자주식회사 반도체 장치
US12107087B2 (en) 2020-10-30 2024-10-01 Taiwan Semiconductor Manufacturing Company, Ltd Semiconductor device with gate isolation structure and method for forming the same
KR102840435B1 (ko) * 2020-12-16 2025-07-29 삼성전자주식회사 반도체 장치
US12191369B2 (en) * 2021-03-31 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain engineering process for multigate devices
US12324218B2 (en) * 2021-04-08 2025-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with air gaps and the method thereof
US12159924B2 (en) * 2021-05-13 2024-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for multigate devices with suppressed diffusion
US12080759B2 (en) * 2021-05-13 2024-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor source/drain regions and methods of forming the same
US20230054243A1 (en) * 2021-08-18 2023-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate transistors and methods of forming the same
US12324236B2 (en) 2021-11-09 2025-06-03 International Business Machines Corporation Bottom contact for stacked GAA FET
KR20240002388A (ko) 2022-06-29 2024-01-05 삼성전자주식회사 반도체 소자
KR20240026651A (ko) * 2022-08-22 2024-02-29 삼성전자주식회사 반도체 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4796329B2 (ja) * 2004-05-25 2011-10-19 三星電子株式会社 マルチ−ブリッジチャンネル型ｍｏｓトランジスタの製造方法
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7544997B2 (en) * 2007-02-16 2009-06-09 Freescale Semiconductor, Inc. Multi-layer source/drain stressor
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
KR102385567B1 (ko) * 2017-08-29 2022-04-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12249606B2 (en) 2020-08-12 2025-03-11 Samsung Electronics Co., Ltd. Integrated circuit device
TWI885154B (zh) * 2020-08-12 2025-06-01 南韓商三星電子股份有限公司 積體電路裝置
TWI862874B (zh) * 2021-01-18 2024-11-21 南韓商三星電子股份有限公司 具有鏡像對稱圖案的堆疊半導體裝置及其製造方法
TWI854117B (zh) * 2021-04-16 2024-09-01 聯華電子股份有限公司 影像感測器結構及其製造方法
US12176375B2 (en) 2021-04-16 2024-12-24 United Microelectronics Corp. Image sensor structure including nanowire structure and manufacturing method thereof
TWI913970B (zh) 2023-11-02 2026-02-01 台灣積體電路製造股份有限公司 具有通道延伸結構的半導體結構、半導體裝置及其製作方法

Also Published As

Publication number Publication date
CN110783202A (zh) 2020-02-11
US11158727B2 (en) 2021-10-26
US20200044045A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
TW202017059A (zh) 半導體結構的製作方法
KR102341589B1 (ko) 반도체 디바이스 및 방법
US11164961B2 (en) Epitaxial features confined by dielectric fins and spacers
TWI828806B (zh) 半導體裝置與其形成方法
TW202036907A (zh) 半導體裝置
TWI850395B (zh) 半導體結構與其形成方法
TW202025398A (zh) 半導體結構的形成方法
TW202123387A (zh) 半導體裝置的製造方法
CN111261521B (zh) 半导体器件及其形成方法
TWI811657B (zh) 半導體元件及其形成方法
TW202013522A (zh) 多閘極半導體裝置的製作方法
TWI783350B (zh) 半導體結構與其形成方法
TWI780649B (zh) 半導體裝置及其形成方法
TW202125595A (zh) 積體電路
TW202117820A (zh) 半導體裝置及其製造方法
TW202010044A (zh) 積體電路結構的製作方法
TWI869661B (zh) 製造半導體裝置的方法和半導體裝置
CN112151613A (zh) 半导体结构
CN115832047A (zh) 半导体器件及其形成方法
CN107689329B (zh) 鳍式场效应晶体管及其制造方法
CN110875190A (zh) 半导体器件和半导体制造的方法
CN113471075B (zh) 半导体器件及其形成方法
TWI883832B (zh) 半導體裝置及其製造方法
CN113571473B (zh) 间隙填充结构及其制造方法
TW202501565A (zh) 半導體裝置與其製造方法