[go: up one dir, main page]

TW202002005A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW202002005A
TW202002005A TW108107160A TW108107160A TW202002005A TW 202002005 A TW202002005 A TW 202002005A TW 108107160 A TW108107160 A TW 108107160A TW 108107160 A TW108107160 A TW 108107160A TW 202002005 A TW202002005 A TW 202002005A
Authority
TW
Taiwan
Prior art keywords
source
fin
epitaxial
examples
recess
Prior art date
Application number
TW108107160A
Other languages
English (en)
Inventor
林資敬
郭建億
舒麗麗
李啟弘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202002005A publication Critical patent/TW202002005A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明一般關於形成源極/汲極區於半導體裝置如n型通道裝置中的磊晶方式。在一例中，提供半導體裝置的形成方法。方法一般包括形成凹陷於鰭狀物中，且鰭狀物位於基板上。凹陷與鰭狀物上的閘極結構相鄰。方法包括採用遠端電漿化學氣相沉積製程磊晶成長源極/汲極區於凹陷中。遠端電漿化學氣相沉積製程包含採用矽源前驅物與氫氣承載氣體。

Description

半導體裝置的形成方法
本發明實施例關於半導體裝置中的源極/汲極區所用的磊晶方式。
半導體裝置用於多種電子應用，比如個人電腦、手機、數位相機、與其他電子設備。隨著半導體產業進展到奈米技術的製程節點以求更高裝置密度、更高效能、更低能耗、與更低成本時，來自製程與設計問題的挑戰造成三維設計的發展，比如鰭狀場效電晶體。鰭狀場效電晶體裝置通常包含半導體鰭狀物，而通道與源極/汲極區形成其中。閘極沿著鰭狀結構的側壁與上表面形成(比如包覆鰭狀結構)，其優點為增加通道表面積以產生更快、更可信、及更佳控制的半導體電晶體裝置。然而隨著尺寸縮小，積體電路製作存在新的挑戰。
本發明實施例關於半導體裝置的形成方法，包括：形成凹陷於鰭狀物中，鰭狀物位於基板上，且凹陷與鰭狀物上的閘極結構相鄰；以及採用遠端電漿化學氣相沉積製程磊晶成長源極/汲極區於凹陷中，且遠端電漿化學氣相沉積製程包含採用矽源前驅物與氫氣承載氣體。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本揭露之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
本發明實施例關於半導體裝置(如n型場效電晶體)中的源極/汲極區所用的磊晶方式，且半導體裝置可為鰭狀場效電晶體裝置。舉例來說，下述內容為電晶體的源極/汲極區及其形成方法。此處提供的技術與設備可用於形成半導體裝置中凸形的源極/汲極區，其形成方式可為合併相鄰的源極/汲極區的鰭間磊晶區(如磷化矽)。凸狀可增加源極/汲極區的體積並加大接點所用的著陸區，其可進一步降低接點電阻、減少源極/汲極區損失、與避免裝置效能劣化。此技術在形成源極/汲極區之後可提供無缺陷的結構。
此處說明並圖示用於形成鰭狀場效電晶體之源極/汲極區的技術，然而本發明實施例範疇中的磊晶方式，亦可實施在其他半導體裝置中。此外，圖式為形成鰭狀場效電晶體的中間階段。此處所述的些實施例中，用於形成鰭狀場效電晶體的方法採用置換閘極製程。在其他例子中，採用本技術領域中具有通常知識者所知的閘極優先製程。下述內容說明一些方法與結構的變化例。本技術領域中具有通常知識者應理解其他調整屬於其他實施例的範疇。雖然實施例的方法以特定順序說明，其他實施例的方法可由任何邏輯性的其他順序進行，且包含的步驟可比所述的步驟多或少。
圖1A至1C到圖8A與8B係一些實施例中，形成鰭狀場效電晶體的製程階段的個別中間結構之圖式。
圖1A與1B顯示中間結構的個別剖視圖，且圖1C顯示中間結構的透視圖。圖1C顯示參考剖面A-A與B-B，其為剖視圖的參考剖面。圖式末尾為「A」者為沿著圖1C中剖面A-A的剖視圖，而圖式末尾為「B」者為沿著圖1C中剖面B-B的剖視圖。
圖1A至1C所示的中間結構包含鰭狀物74形成於半導體基板70上，以及各別的隔離區78於相鄰的鰭狀物74之間的半導體基板70上。虛置閘極堆疊沿著鰭狀物74的個別側壁，並位於鰭狀物74上。第一虛置閘極堆疊與第二虛置閘極堆疊各自包含界面介電層80、虛置閘極82、與遮罩84。
在一些例子中，半導體基板70可為或包含半導體基體基板、絕緣層上半導體基板、或類似物，其可摻雜(比如摻雜p型或n型摻質)或未摻雜。在一些實施例中，半導體基板70的半導體材料包含半導體元素如矽或鍺；半導體化合物；半導體合金；或上述之組合。
鰭狀物74形成於半導體基板70中。在一些例子中，蝕刻半導體基板70，以形成溝槽於相鄰的一對鰭狀物74之間，且鰭狀物74自半導體基板70凸起。鰭狀物74與溝槽的圖案化方法可為任何合適方法。在一些例子中，鰭狀物74的圖案化方法採用一或多道光微影製程，包含雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於單單採用直接光微影製程所得之圖案間距。舉例來說，一些實施例形成犧牲層於半導體基板70上，並採用光微影製程圖案化犧牲層。採用自對準製程，可沿著圖案化的犧牲層之側部形成間隔物。接著移除犧牲層，且保留的間隔物之後可用於圖案化鰭狀物74與溝槽。
隔離區78各自形成於對應的溝槽中。隔離區78可為或包括絕緣材料如氧化物(比如氧化矽)、氮化物、類似物、或上述之組合，而絕緣材料的沉積方法可採用合適的沉積製程。在沉積絕緣材料之後使沉積材料凹陷，以形成隔離區78。由於絕緣材料凹陷，因此鰭狀物74自相鄰的隔離區78之間凸起，其至少可定義鰭狀物74為半導體基板70上的主動區。本技術領域中具有通常知識者應理解，上述內容僅為如何形成鰭狀物74的例子。在其他例子中，可由其他製程形成鰭狀物74，且可包含異質磊晶及/或同質磊晶結構。
虛置閘極堆疊形成於鰭狀物74上。用於虛置閘極堆疊的界面介電層80、虛置閘極82、與遮罩84的形成方法，可為以合適製程依續形成個別的層狀物，再以合適的光微影與蝕刻製程圖案化這些層狀物成虛置閘極堆疊。在一些例子中，界面介電層80可為或包含氧化矽、氮化矽、類似物、或上述之多層。在一些例子中，虛置閘極82可為或包含矽(如多晶矽)或另一材料。在一些例子中，遮罩84可為或包括氮化矽、氮氧化矽、碳氮化矽、類似物、或上述之組合。
圖1C中的剖面A-A為沿著兩側之源極/汲極區之間的鰭狀物74之通道的平面。圖1C中的剖面B-B為垂直於剖面A-A的平面，並越過相鄰鰭狀物74中的個別源極/汲極區。
如圖2A與2B所示，形成閘極間隔物86。閘極間隔物86沿著虛置閘極堆疊的側壁(比如界面介電層80、虛置閘極82、與遮罩84的側壁)形成。舉例來說，閘極間隔物86的形成方法為順應性地沉積閘極間隔物86所用的一或多層，並非等向蝕刻一或多層。在一些例子中，用於閘極間隔物86的一或多層可為或包含氮化矽、氮氧化矽、碳氮化矽、類似物、上述之多層、或上述之組合。
如圖3A與3B所示，形成凹陷90於鰭狀物74中，以用於與虛置閘極堆疊相鄰的源極/汲極區。如圖所示，凹陷90形成於虛置閘極堆疊兩側上的鰭狀物74中。此凹陷化步驟可為蝕刻製程。蝕刻製程可為等向或非等向，或對半導體基板70的一或多個結晶平面具有選擇性。因此凹陷90可具有多種剖面輪廓，端視實施的蝕刻製程而定。在一些例子中，蝕刻製程為乾蝕刻(比如反應性離子蝕刻、中性束蝕刻、或類似方法)或濕蝕刻(比如採用氫氧化四甲基銨、氫氧化銨、或另一蝕刻劑的蝕刻法)。
圖4A與4B至5A與5B顯示磊晶源極/汲極區94形成於凹陷90中。每一磊晶源極/汲極區94包含沿著個別凹陷90之表面磊晶成長的一或多個內側部份91，以及磊晶成長於內側部份91上的外側部份92。用於形成內側部份91與外側部份的製程，會造成相鄰的鰭狀物74之間的磊晶源極/汲極區94合併並具有凸狀(如隆起狀)，並可增加磊晶源極/汲極區94的體積。在一些例子中，依據此處提供的技術形成磊晶源極/汲極區94之後，磊晶源極/汲極區94可具有無缺陷(或少缺陷)結構。
如圖4A與4B所示，沿著凹陷90中的表面形成內側部份91。在一些例子中，內側部份91的形成方法為磊晶成長內側部份91於鰭狀物74之凹陷90中的表面上。內側部份91的形成方法可採用第一磊晶製程。第一磊晶製程的實施方式可為循環沉積-蝕刻製程。循環沉積-蝕刻製程包含數個重複的循環，比如1至3個循環。循環沉積-蝕刻製程的每一循環包含沉積製程與之後的蝕刻製程。
在一些例子中，循環沉積-蝕刻製程的沉積製程可包含化學氣相沉積製程如遠端電漿化學氣相沉積、低壓化學氣相沉積、類似製程、或上述之組合。在一些例子中，沉積製程為遠端電漿化學氣相沉積。在一些例子中，內側部份91可包含磷化矽、碳磷化矽、或類似物，其中內側部份91可原位摻雜導電摻質物種(如n型摻質，比如此處所述例子的磷)。矽源前驅物氣體可用於遠端電漿化學氣相沉積。矽源前驅物氣體可為富矽的前驅物氣體，比如矽烷、二氯矽烷、三氯矽烷、或類似物。在一些例子中，矽源前驅物氣體為矽烷。遠端電漿化學氣相沉積的矽源前驅物氣體流速可介於約20sccm至約80sccm之間。遠端電漿化學氣相沉積製程亦可包含磷源前驅物氣體。磷源前驅物氣體可包含膦、另一含磷前驅物、及/或任何上述之組合。在一些例子中，矽源前驅物氣體與磷源前驅物氣體之間的比例介於約2至約3之間。承載氣體(如氫氣)可與前驅物混合。在一些例子中，遠端電漿化學氣相沉積採用富矽的前驅物氣體(比如矽烷)、磷源前驅物氣體(如膦)、與氫氣承載氣體。在一些例子中，矽源前驅物與承載氣體之間的比例介於約0.1%至約1.5%之間。矽源前驅物氣體與承載氣體之間的比例，可用於達到凸狀的源極/汲極區。舉例來說，矽源前驅物氣體與氫氣載氣之間的比例較高時，有助於源極/汲極區具有更凸的形狀。當矽源前驅物氣體與氫氣載氣之間的比例低時，源極/汲極區具有更波浪狀的輪廓。單單採用矽源前驅物氣體可自下而上的成長，且可減少負載效應。遠端電漿化學氣相沉積的壓力可小於或等於約300Torr，比如介於約80Torr至約300Torr之間，且更特別為約200Torr。具體而言，遠端電漿化學氣相沉積的壓力可小於或等於約200Torr，比如介於約80Torr至約200Torr之間，且更特別為約150Torr。在一些例子中，遠端電漿化學氣相沉積的壓力介於約10Torr至約200Torr之間。在一些例子中，遠端電漿化學氣相沉積的壓力小於10Torr時，可能會使摻質濃度不足。在一些例子中，遠端電漿化學氣相沉積的壓力大於200torr時，可能損失選擇性。壓力可依採用的特定製程而改變。遠端電漿化學氣相沉積的溫度可介於約650℃至約750℃之間。遠端電漿化學氣相沉積的時間可介於約150秒至約350秒之間。在一些例子中，可依據製程改變參數。
內側部份91可具有導電摻質物種的多種濃度。在採用磷作為導電摻質物種時(比如搭配磷的磊晶成長)，磊晶源極/汲極區94之內側部份91中的磷濃度可介於約1´1021 cm-3 至約4´1021 cm-3 之間。
在一些例子中，沉積製程形成磊晶層如磷化矽於凹陷90中，並形成非晶材料於非結晶表面上。在一些例子中，沉積製程之後採用沉積後淨化步驟，以自製程腔室移除沉積氣體。惰性氣體如氦氣、氬氣、或氖氣可用於此步驟，以自沉積腔室淨化移除沉積氣體。一旦自腔室移除沉積氣體，即進行蝕刻製程。
循環蝕刻-沉積製程的蝕刻製程(或部份蝕刻製程)可移除非晶材料，亦可移除凹陷90中的磊晶層的一部份。保留的磊晶層形成於每一凹陷90中，以形成磊晶源極/汲極區94的內側部份91。可在沉積製程的腔室中原位進行蝕刻製程。在一些例子中，蝕刻氣體流入腔室以蝕刻非晶材料。可採用蝕刻氣體如氯氣、氯化氫、或類似物。蝕刻製程時的壓力可小於或等於約200Torr，比如介於約2Torr至約200Torr之間，更特別小於或等於約50Torr。蝕刻製程時的溫度可介於約630℃至約750℃之間。在一些例子中，蝕刻製程後進行淨化步驟，以自腔室移除蝕刻氣體。
蝕刻製程移除非晶材料的速率，可大於移除磊晶材料的速率。因此在沉積-蝕刻的循環之後可保留磊晶材料於凹陷90的表面上。沉積-蝕刻的循環可重複數次，直到達到所需厚度。如此一來，此重複的沉積-蝕刻製程稱作循環沉積-蝕刻製程。
第一磊晶製程形成內側部份91於凹陷90中。內側部份91可實質上填入凹陷90。在一些例子中，因為隔離區78的阻擋，磊晶成長內側部份91的材料時，內側部份91先垂直成長於凹陷90中而不水平成長。一旦成長的材料高於隔離區78，即垂直並水平地磊晶成長材料，其可形成對應半導體基板70的結晶平面之晶面(或不形成晶面)。此外，由於水平成長的關係，相鄰的鰭狀物74之凹陷90中的內側部份91，可經由水平成長端的合併而合併及/或幾乎合併。如圖4B所示，相鄰的鰭狀物74之內側部份開始合併。
如圖5A與5B所示，形成外側部份92於個別的內側部份91上。在一些例子中，外側部份92的形成方法為磊晶成長外側部份92於個別的內側部份91上。外側部份92的形成方法可採用第二磊晶製程。第二磊晶製程可與第一磊晶製程不同，及/或第二磊晶製程與第一磊晶製程可採用不同的製程參數。在一些例子中，第二磊晶製程的實施方式為循環沉積-蝕刻製程。循環沉積-蝕刻製程包含數個重複循環，比如1至3個循環。循環沉積-蝕刻製程的每一循環包含沉積製程與之後的蝕刻製程。
循環沉積-蝕刻製程的沉積製程可包含化學氣相沉積製程如遠端電漿化學氣相沉積、低壓化學氣相沉積、類似製程、或上述之組合。在一些例子中，沉積製程為遠端電漿化學氣相沉積。在一些例子中，外側部份92包含磷化矽、碳磷化矽、或類似物，且外側部份92可原位摻雜導電摻質物種(如n型摻質，比如此處所述例子的磷)。矽源前驅物氣體可用於遠端電漿化學氣相沉積。矽源前驅物氣體可為富矽的前驅物氣體，比如矽烷、二氯矽烷、三氯矽烷、或類似物。在一些例子中，矽源前驅物氣體為矽烷。遠端電漿化學氣相沉積的矽源前驅物氣體流速可介於約30sccm至約75sccm之間。遠端電漿化學氣相沉積製程亦可包含磷源前驅物氣體。磷源前驅物氣體可包含膦、另一含磷前驅物、及/或任何上述之組合。在一些例子中，矽源前驅物氣體與磷源前驅物氣體之間的比例介於約0.1至約0.5之間。承載氣體(如氫氣)可與前驅物混合。在一些例子中，遠端電漿化學氣相沉積採用富矽的前驅物氣體(比如矽烷)、磷源前驅物氣體(如膦)、與氫氣承載氣體。遠端電漿化學氣相沉積的壓力可小於或等於約200Torr，比如介於約50Torr至約300Torr之間。遠端電漿化學氣相沉積的溫度可介於約650℃至約750℃之間。遠端電漿化學氣相沉積的時間可介於約100秒至約200秒之間。在一些例子中，可依據製程而變化參數。
外側部份92可具有導電摻質物種的多種濃度。採用磷作為導電摻質物種時(比如搭配磷的磊晶成長)，外側部份92中的磷濃度大於內側部份91中的磷濃度。磊晶源極/汲極區94之外側部份92中的磷濃度可介於約2.5´103 cm-3 至約4´103 cm-3 之間。在外側部份92與內側部份91之間的磷濃度變化，基於能改變濃度的第一磊晶製程與第二磊晶製程的製程的參數變化，比如前驅物氣體的流速、壓力、或類似參數。
在一些例子中，在沉積製程之後，採用沉積後淨化步驟以自製程腔室移除沉積氣體。一旦自腔室移除沉積氣體，即進行蝕刻製程。
循環蝕刻-沉積製程的蝕刻製程(或部份蝕刻製程)可移除非晶材料，亦可移除內側部份91上的外側部份92之磊晶層的一部份。保留的磊晶層形成於內側部份91上，以形成磊晶源極/汲極區94的外側部份92。可在沉積製程的腔室中原位進行蝕刻製程。蝕刻氣體流入腔室以蝕刻非晶材料。用於蝕刻外側部份92的蝕刻製程，可與前述形成內側部份91時的蝕刻製程類似。可採用蝕刻氣體如氯氣、氯化氫、鍺烷、或類似物。蝕刻製程時的壓力可小於或等於約200Torr，比如介於約2Torr至約200Torr之間，更特別小於或等於約50Torr。蝕刻製程時的溫度可介於約650℃至約750℃之間。在一些例子中，在蝕刻製程之後進行淨化步驟，以自腔室移除蝕刻氣體。
蝕刻製程移除的非晶材料量大於移除的磊晶材料量。因此，沉積-蝕刻循環之後保留磊晶材料於內側部份91上。沉積-蝕刻循環重複數次，直到達到所需厚度。
用於實施第一磊晶製程與第二磊晶製程的製程參數與條件，可促進增加磊晶源極/汲極區94的垂直成長，使橫向地位於相鄰的鰭狀物74之間的磊晶源極/汲極區94的頂部形成凸狀。舉例來說，製程參數與條件可促進垂直成長速率，以形成凸狀結構。舉例來說，採用含矽前驅物氣體於氫氣的承載氣體中，其壓力介於約50Torr至約300Torr之間 (比如介於約50Torr至約200Torr之間)，且其溫度介於約650℃至約750℃之間，可促進內側部份91與外側部份92的垂直成長速率。第一磊晶製程的垂直成長速率與第一磊晶製程的水平成長速率之間的比例，可介於約1至約2之間。第二磊晶製程的垂直成長速率與第二磊晶製程的水平成長速率之間的比例，可為約1。
在一些實施例中，圖5A與5B所示的結構(以及圖1A至1C到8A與8B中，末尾為「A」或「B」的其他對應圖式)位於核心區(邏輯區，比如靜態隨機存取記憶體區)中。在核心區中形成的裝置內，形成電晶體所用的鰭狀物較少，且相鄰閘極之間的空間(與中間的源極/汲極區之寬度)較小。可同時形成輸入/輸出區中的結構與核心區中的對應結構。圖5C與5D係輸入/輸出區中結構的剖視圖，此結構與圖5A與5B的結構同時形成。圖5C係輸入/輸出區中的結構剖視圖，其對應圖5A之核心區中的結構剖視圖。圖5D係輸入/輸出區中的結構剖視圖，其對應圖5B之核心區中的結構剖視圖。
如圖5C所示，兩側的閘極間隔物86之間的空間S，可定義中間的源極/汲極區94形成處。在一些例子中，輸入/輸出區中的裝置所用的空間S，比核心區中的裝置所用的對應空間大至少三倍。此外如圖5D所示，實施八個鰭狀物以形成具有合併的磊晶源極/汲極區94之裝置。在其他例子中，可實施其他數目(如大於八)的鰭狀物以形成具有合併的磊晶源極/汲極區94之裝置。
如上所述，可同時形成核心區與輸入/輸出區中的裝置之合併的磊晶源極/汲極區94。然而核心區與輸入/輸出區中合併的磊晶源極/汲極區94可具有不同形狀。舉例來說，圖5C之剖視圖中的源極/汲極區94之外側部份92的上表面可為實質上V形，而圖5A之剖視圖中的源極/汲極區94之外側部份92的上表面可平坦。此外，圖5A與5C中的內側部份91其上表面相對於鰭狀物74的上表面高度可不同。舉例來說，圖5A中的內側部份91之頂部高於鰭狀物74的上表面，而圖5C中的內側部份91低於鰭狀物74的上表面。此外，圖5D之剖面圖中的輸入/輸出區內合併的磊晶源極/汲極區94，在鰭狀物74之間具有實質上平坦的表面。圖5B之剖面圖中的核心區內合併的磊晶源極/汲極區94具有凸狀表面，其詳述於此。
核心區與輸入/輸出區之合併的磊晶源極/汲極區之間的差異，可歸因於負載效應。如前所述，輸入/輸出區中的空間S大於核心區中的對應空間。因此在沉積合併的磊晶源極/汲極區94時，可能發生負載效應。與之前的方法相較，一些例子可降低負載效應。舉例來說，採用矽烷前驅物搭配其他製程參數，在降低負載效應上具有較佳效能。與習知方法相較，在輸入/輸出區中合併的磊晶源極/汲極區94之較大厚度，可降低負載效應。
如圖6A與6B所示，形成接點蝕刻停止層96與第一層間介電層100。一般而言，蝕刻停止層在形成接點或通孔的蝕刻製程時，可提供停止蝕刻的機制。在一些例子中，蝕刻停止層的組成為介電材料，其蝕刻選擇性不同於相鄰的層狀物(如第一層間介電層)。接點蝕刻停止層96順應性地沉積於磊晶源極/汲極區94、虛置閘極堆疊、閘極間隔物86、與隔離區78上，而第一層間介電層100沉積於接點蝕刻停止層96上。在一些例子中，蝕刻停止層可為或包含氮化矽、碳氮化矽、氮化碳、類似物、或上述之組合。在一些例子中，第一層間介電層100包含或可為氧化矽、低介電常數的介電材料(介電常數低於氧化矽的介電材料)、氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、有機矽酸鹽玻璃、碳氧化矽、旋轉塗佈玻璃、旋轉塗佈聚合物、碳矽材料、上述之化合物、上述之複合物、或上述之組合。接點蝕刻停止層96與第一層間介電層100的沉積方法可為任何合適的沉積技術。
如圖7A與7B所示，以置換閘極結構取代虛置閘極堆疊。進行平坦化製程如化學機械平坦化，使接點蝕刻停止層96、第一層間介電層100、與虛置閘極82的上表面齊平。化學機械研磨亦可移除虛置閘極82上的遮罩84。在一些例子中，化學機械研磨可移除閘極間隔物86的上側部份。綜上所述，可自接點蝕刻停止層96與第一層間介電層100露出虛置閘極82的上表面。接著移除虛置閘極82與界面介電層80，以露出鰭狀物74中個別的通道區，其移除方法可為一或多道蝕刻製程。
接著可沉積置換閘極結構所用的層狀物於移除虛置閘極堆疊處，比如順應性沉積一些層狀物，並可由平坦化製程(如化學機械平坦化)移除這些層狀物的多餘部份，以形成置換閘極結構。如圖7A所示，置換閘極結構各自包含界面介電層101、閘極介電層102、一或多個視情況形成的順應層103、與閘極導電充填材料104。
在移除虛置閘極堆疊處，沿著通道區形成界面介電層101於鰭狀物74的側壁與上表面上。舉例來說，界面介電層101可為界面介電層80 (若未移除)、氧化物(如氧化矽)、氮化物(如氮化矽)、及/或另一介電層。閘極介電層102順應性地沉積於界面介電層101上，其沿著閘極間隔物86的側壁並位於接點蝕刻停止層96與第一層間介電層100的上表面上。閘極介電層102可為或包含氧化矽、氮化矽、高介電常數的介電材料、上述之多層、或其他介電材料。在一些例子中，高介電常數的介電材料之介電常數大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、或鉛的金屬氧化物或金屬矽酸鹽、上述之多層、或上述之組合。
接著可順應性地沉積一或多個視情況形成的順應層103 (若超過一個的話則依序沉積)於閘極介電層102上。一或多個視情況形成的順應層103可包含一或多個阻障及/或蓋層，與一或多個功函數調整層。一或多個阻障及/或蓋層可包含鉭及/或鈦的氮化物、氮矽化物、碳氮化物、及/或鋁氮化物；鎢的氮化物、碳氮化物、及/或碳化物；類似物；或上述之組合。在一些例子中，一或多個功函數調整層可為或包含鈦及/或鉭的氮化物、氮矽化物、碳氮化物、鋁氮化物、鋁氧化物、及/或鋁碳化物；鎢、鈷、或鉑的氮化物、碳氮化物、及/或碳化物；類似物；或上述之組合。
閘極導電充填材料104形成於閘極介電層102及/或一或多個視情況形成的順應層103 (若實施)上。閘極導電充填材料104可填入移除虛置閘極堆疊所留下的區域。在一些例子中，閘極導電充填材料104可為或包括含金屬材料，比如鎢、鈷、鋁、上述之多層、或上述之組合。
如圖8A與8B所示，形成第二層間介電層122與導電結構120至磊晶源極/汲極區94。第二層間介電層122沉積於第一層間介電層100、置換閘極結構、與接點蝕刻停止層96的上表面上，其沉積方法可為合適的沉積製程。在一實施例中，第二層間介電層122可為或包含氧化矽、低介電常數的介電材料、氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、有機矽酸鹽玻璃、碳氧化矽、旋轉塗佈玻璃、旋轉塗佈聚合物、碳矽材料、上述之化合物、上述之複合物、或上述之組合。接著形成開口穿過第二層間介電層122、第一層間介電層100、與接點蝕刻停止層96，以露出個別的磊晶源極/汲極區94。開口的形成方法可採用合適的光微影與蝕刻製程。
接著形成導電結構120於開口中，以至磊晶源極/汲極區94。導電結構120可包含沿著開口側壁(如第一層間介電層100與第二層間介電層122的側壁)之順應性的黏著及/或阻障層，以及黏著及/或阻障層上的導電充填材料以填入開口。在一些例子中，導電結構可接觸凸狀的磊晶源極/汲極區94。因此如圖8B所示，導電結構120具有凹陷表面，以配合磊晶源極/汲極區94的凸狀表面。在一些例子中，黏著及/或阻障層可為或包括鈦、鈷、鎳、氮化鈦、氧化鈦、氮化鉭、氧化鉭、類似物、或上述之組合。在一些例子中，導電充填材料可為或包含鎢、銅、鋁、金、銀、上述之合金、或類似物。在一些例子中，矽化物區亦可形成於磊晶源極/汲極區94的上側部份上。矽化物區的形成方法可為使磊晶源極/汲極區94與黏著及/或阻障層反應。可進行退火以利磊晶源極/汲極區94與黏著及/或阻障層反應。在沉積導電結構120所用的導電充填材料之後，採用平坦化製程如化學機械研磨移除多餘材料，使導電結構120的上表面與第二層間介電層122的上表面共平面。導電結構可稱作接點、插塞、或類似物。
磊晶源極/汲極區94的上述形成方法在後續製程階段(包含中段製程與後段製程)時，可避免鰭間磊晶損失。在一些例子中，凸狀的磊晶源極/汲極區94可改善導電結構的效能。
圖9A與9B顯示圖7A與7B之中間結構的個別部份，並顯示磊晶源極/汲極區94的額外細節。如圖9A所示，內側部份91垂直地填入凹陷90至厚度d1。在一些例子中，厚度d1介於約200Å至約400Å之間。內側部份91的隆起高度d2介於約300Å至約500Å之間。隆起高度d2指的是沿著圖9A的剖面之內側部份91的最低上表面，至沿著剖面的內側部份91之最高上表面之間的距離。在一些例子中，內側部份91延伸高於鰭狀物74之頂部的高度d3介於約10Å至約70Å之間。在一些例子中，隆起高度d2與厚度d1之間的比例介於約0.01至約0.2之間。圖9A中的剖面C-C對應兩個鰭狀物74之間的平面，並平行於圖1之剖面B-B的平面。
如圖9B所示，合併的磊晶源極/汲極區94形成於相鄰的鰭狀物74之間。在一些例子中，橫向地位於相鄰的鰭狀物74之間的合併的磊晶源極/汲極區94具有厚度d4。在一些例子中，厚度d4介於約400Å至約600Å之間。厚度d4係合併的磊晶源極/汲極區94之合併處的下側點，至合併的磊晶源極/汲極區94之最高點之間的距離。如圖9B所示的一些例子中，合併的磊晶源極/汲極區94具有的凸狀結構(如隆起結構)，橫向地位於相鄰的鰭狀物74之間。在一些例子中，合併的磊晶源極/汲極區94之上表面95至少在個別平面定義之區域93中具有凸狀表面，且個別平面自相鄰的鰭狀物74之外側側壁垂直地延伸至相鄰的鰭狀物74之上表面。合併的磊晶源極/汲極區94之上表面95具有的凸狀表面，橫向地越過平面所定義的區域93。因此在相鄰的鰭狀物74之間與之上的區域93中，合併的磊晶源極/汲極區94具有凸狀表面。
在一些例子中，合併的磊晶源極/汲極區94之凸狀可改善特性。凸狀之合併的磊晶源極/汲極區94可具有增加的厚度d4。在一些例子中，平坦或波浪狀之合併的源極/汲極區可能會在形成導電結構時斷開，比如蝕刻導電結構所用的開口時損失磊晶的結果。斷開(如未合併)的源極/汲極區可能會造成較高的接點電阻並劣化效能。如圖8B所示，凸狀之合併的磊晶源極/汲極區94在形成導電結構120時較不易斷開。此外，凸狀之合併的磊晶源極/汲極區94可增加導電結構120所用的著陸面積，其可改善寄生電容。此外，合併的磊晶源極/汲極區94可因凸狀結構而增加體積。進一步而言，此處所述的製程在形成磊晶源極/汲極區94時可改善鰭狀物覆蓋率，且與圖案負載無關。
在一實施例中，提供半導體裝置的形成方法。方法一般包括形成凹陷於鰭狀物中，且鰭狀物位於基板上。凹陷與鰭狀物上的閘極結構相鄰。方法包括採用遠端電漿化學氣相沉積製程磊晶成長源極/汲極區於凹陷中。遠端電漿化學氣相沉積製程包含採用矽源前驅物與氫氣承載氣體。
在一些實施例中，源極/汲極區包括磷化矽。
在一些實施例中，遠端電漿化學氣相沉積製程的壓力介於10Torr至200Torr之間。
在一些實施例中，磊晶成長源極/汲極區的步驟包括：沿著凹陷的下表面與側表面磊晶成長源極/汲極區的第一部份，其中源極/汲極區的第一部份包含第一濃度的磷；以及磊晶成長源極/汲極區的第二部份於源極/汲極區的第一部份上，其中源極/汲極區的第二部份包含第二濃度的磷，且第二濃度高於第一濃度。
在一些實施例中，形成源極/汲極區的第一部份與第二部份的步驟包括：採用第一遠端電漿化學氣相沉積製程，以形成源極/汲極區的第一部份；以及採用第二遠端電漿化學氣相沉積製程，以形成源極/汲極區的第二部份。
在一些實施例中，第一與第二遠端電漿化學氣相沉積製程各自採用單一矽前驅物與單一磷前驅物。
在一些實施例中，第二遠端電漿化學氣相沉積製程的垂直成長速率，大於第二遠端電漿化學氣相沉積製程的水平成長速率。
在一些實施例中，第一遠端電漿化學氣相沉積製程採用第一組製程參數，第二遠端電漿化學氣相沉積製程採用第二組製程參數，且第一組製程參數與第二組製程參數不同。
在一些實施例中，第一遠端電漿化學氣相沉積製程在第一壓力下進行，第二遠端電漿化學氣相沉積製程在第二壓力下進行，且第一壓力與第二壓力不同。
在一些實施例中，第一遠端電漿化學氣相沉積製程在第一溫度下進行，第二遠端電漿化學氣相沉積製程在第二溫度下進行，且第一溫度與第二溫度不同。
在一些實施例中，第一遠端電漿化學氣相沉積製程所用的矽源前驅物為矽烷、二氯矽烷、或三氯矽烷；第二遠端電漿化學氣相沉積製程所用的矽源前驅物為矽烷、二氯矽烷、或三氯矽烷；以及第一與第二遠端電漿化學氣相沉積採用膦磷前驅物。
在一些實施例中，第一遠端電漿化學氣相沉積製程中的矽源前驅物與膦磷前驅物的比例介於2至3之間，而第二遠端電漿化學氣相沉積製程中的矽源前驅物與膦磷前驅物的比例介於0.1至0.5之間。
在一些實施例中，第一遠端電漿化學氣相沉積製程採用的膦磷前驅物具有第一流速，第二遠端電漿化學氣相沉積製程採用的膦磷前驅物具有第二流速，且第一流速與第二流速不同。
在另一實施例中，提供結構。結構一般包含基板上的第一鰭狀物，其具有第一側壁。結構包含基板上的第二鰭狀物，其與第一鰭狀物相鄰且具有第二側壁。第一側壁位於第一鰭狀物與第二鰭狀物相對的一側上，而第二側壁位於第二鰭狀物與第一鰭狀物相對的一側上。結構包含閘極結構，其位於第一鰭狀物與第二鰭狀物上。結構包含合併的磊晶源極/汲極區，其位於與閘極結構相鄰的第一鰭狀物與第二鰭狀物之間與之上。合併的磊晶源極/汲極區之上表面係第一側壁的平面與第二側壁的平面之間連續延伸的凸面。
在一些實施例中，合併的磊晶源極/汲極區包括：沿著第一鰭狀物中的凹陷之下表面與側表面與第二鰭狀物中的凹陷之下表面與側表面之合併的磊晶源極/汲極區之第一部份；以及合併的磊晶源極/汲極區之第一部份上的合併的磊晶源極/汲極區之第二部份。
在一些實施例中，合併的磊晶源極/汲極區之第一部份自第一鰭狀物或第二鰭狀物的上表面具有隆起高度，且隆起高度介於約10Å至約70Å之間。
在一些實施例中，合併的磊晶源極/汲極區在第一鰭狀物與第二鰭狀物之間的橫向區域中的厚度介於約400Å至約600Å之間。
在一些實施例中，結構更包括導電結構於介電層中並與閘極結構相鄰，且導電結構具有凹陷表面接觸合併的磊晶源極/汲極區之凸起上表面。
在另一實施例中，方法通常包含：分別蝕刻第一凹陷與第二凹陷於第一鰭狀物與第二鰭狀物中。第一鰭狀物與第二鰭狀物位於基板上。第一鰭狀物具有第一側壁，且第二鰭狀物具有第二側壁。第一側壁位於第一鰭狀物與第二鰭狀物相對的一側上，且第二側壁位於第二鰭狀物與第一鰭狀物相對的一側上。第一凹陷與第二凹陷與第一鰭狀物與第二鰭狀物上的閘極結構相鄰。方法包括形成源極/汲極區。形成源極/汲極區的步驟包括沿著每一第一凹陷與第二凹陷的下表面與側壁磊晶成長材料。此材料填入第一凹陷與第二凹陷，並在高於第一鰭狀物與第二鰭狀物及第一凹陷與第二凹陷之間的區域橫向地合併，以形成源極/汲極區。源極/汲極區的上表面係第一側壁的平面與第二側壁的平面之間連續延伸的凸面，並橫向地位於第一凹陷與第二凹陷之間。
在一些實施例中，磊晶成長材料的步驟包括採用具有第一組製程參數的第一化學氣相沉積製程磊晶成長材料的第一部份，以及採用具有第二組製程參數的第二化學氣相沉積製程磊晶成長材料的第二部份，且第一組製程參數與第二組製程參數不同。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A、B-B、C-C‧‧‧剖面d1、d4‧‧‧厚度d2‧‧‧隆起高度d3‧‧‧高度S‧‧‧空間70‧‧‧半導體基板74‧‧‧鰭狀物78‧‧‧隔離區80、101‧‧‧界面介電層82‧‧‧虛置閘極84‧‧‧遮罩86‧‧‧閘極間隔物90‧‧‧凹陷91‧‧‧內側部份92‧‧‧外側部份93‧‧‧區域94‧‧‧磊晶源極/汲極區95‧‧‧上表面96‧‧‧接點蝕刻停止層100‧‧‧第一層間介電層102‧‧‧閘極介電層103‧‧‧順應層104‧‧‧閘極導電充填材料120‧‧‧導電結構122‧‧‧第二層間介電層
圖1A至1C、2A與2B、3A與3B、4A與4B、5A至5D、6A與6B、7A與7B、及8A與8B係一些實施例中，半導體裝置如鰭狀場效電晶體於個別製程階段中的多種圖式。 圖9A係一些實施例中，圖7A的中間結構之細節的部份剖視圖。 圖9B係一些實施例中，圖7B的中間結構之細節的部份剖視圖。
d4‧‧‧厚度
70‧‧‧半導體基板
74‧‧‧鰭狀物
78‧‧‧隔離區
91‧‧‧內側部份
92‧‧‧外側部份
93‧‧‧區域
94‧‧‧磊晶源極/汲極區
95‧‧‧上表面
96‧‧‧接點蝕刻停止層
100‧‧‧第一層間介電層

Claims (1)

  1. 一種半導體裝置的形成方法，包括： 形成一凹陷於一鰭狀物中，該鰭狀物位於一基板上，且該凹陷與該鰭狀物上的一閘極結構相鄰；以及 採用一遠端電漿化學氣相沉積製程磊晶成長一源極/汲極區於該凹陷中，且該遠端電漿化學氣相沉積製程包含採用一矽源前驅物與一氫氣承載氣體。
TW108107160A 2018-06-26 2019-03-05 半導體裝置的形成方法 TW202002005A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/018,455 US10510607B1 (en) 2018-06-26 2018-06-26 Semiconductor device convex source/drain region
US16/018,455 2018-06-26

Publications (1)

Publication Number Publication Date
TW202002005A true TW202002005A (zh) 2020-01-01

Family

ID=68841543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107160A TW202002005A (zh) 2018-06-26 2019-03-05 半導體裝置的形成方法

Country Status (3)

Country Link
US (3) US10510607B1 (zh)
CN (1) CN110648917A (zh)
TW (1) TW202002005A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532517B2 (en) * 2020-02-04 2022-12-20 Tokyo Electron Limited Localized etch stop layer
DE102020128844A1 (de) * 2020-03-30 2021-09-30 Taiwan Semiconductor Manufacturing Co. Ltd. Source/drain-epitaxieschichten für transistoren
US11600728B2 (en) 2020-06-15 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a facet-free source/drain epitaxial structure having an amorphous or polycrystalline layer
US11374002B2 (en) * 2020-07-24 2022-06-28 Globalfoundries U.S. Inc. Transistors with hybrid source/drain regions
US12266572B2 (en) 2020-08-13 2025-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded stressors in epitaxy source/drain regions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
JP2009105195A (ja) * 2007-10-23 2009-05-14 Elpida Memory Inc 半導体装置の構造および製造方法
US9142643B2 (en) * 2012-11-15 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming epitaxial feature
US8975142B2 (en) * 2013-04-25 2015-03-10 Globalfoundries Inc. FinFET channel stress using tungsten contacts in raised epitaxial source and drain
US9287382B1 (en) * 2014-11-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for semiconductor device
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
US9570556B1 (en) * 2016-03-03 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102574323B1 (ko) * 2018-07-23 2023-09-05 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US10510607B1 (en) 2019-12-17
US11127637B2 (en) 2021-09-21
US20200111712A1 (en) 2020-04-09
US20190393095A1 (en) 2019-12-26
US20200111711A1 (en) 2020-04-09
US11004745B2 (en) 2021-05-11
CN110648917A (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
TWI749102B (zh) 鰭狀場效電晶體與其形成方法
TWI682443B (zh) 半導體結構與其形成方法
TW202011458A (zh) 半導體裝置的形成方法
TW202020949A (zh) 半導體裝置與其形成方法
US12062710B2 (en) Increasing source/drain dopant concentration to reduced resistance
TWI710060B (zh) 半導體裝置與其形成方法
TW202002077A (zh) 半導體製程與半導體結構
TW202123387A (zh) 半導體裝置的製造方法
TW202002005A (zh) 半導體裝置的形成方法
TW202011518A (zh) 半導體裝置的形成方法
TWI783011B (zh) 半導體裝置與其形成方法
CN110277350A (zh) 半导体工艺方法
TW202008433A (zh) 半導體裝置的形成方法
CN110379855A (zh) 半导体结构
TWI782520B (zh) 磊晶源極/汲極區域之嵌入式壓力源
TWI836346B (zh) 半導體裝置和其形成方法
TWI850220B (zh) 半導體結構與其形成方法
TWI873528B (zh) 半導體裝置及方法
TWI777024B (zh) 用於半導體製程的方法與半導體裝置
TW202006831A (zh) 半導體裝置與其形成方法
TW202002030A (zh) 半導體製程方法
TWI790608B (zh) 設置接觸插塞的不對稱磊晶區域
TWI864222B (zh) 形成半導體元件的方法
US10347741B1 (en) Gapfill improvement
TWI902822B (zh) 半導體裝置及其形成方法