[go: up one dir, main page]

TW202008585A - 高壓元件及其製造方法 - Google Patents

高壓元件及其製造方法 Download PDF

Info

Publication number
TW202008585A
TW202008585A TW107127582A TW107127582A TW202008585A TW 202008585 A TW202008585 A TW 202008585A TW 107127582 A TW107127582 A TW 107127582A TW 107127582 A TW107127582 A TW 107127582A TW 202008585 A TW202008585 A TW 202008585A
Authority
TW
Taiwan
Prior art keywords
region
area
conductivity type
drift
well
Prior art date
Application number
TW107127582A
Other languages
English (en)
Other versions
TWI665802B (zh
Inventor
黃宗義
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to TW107127582A priority Critical patent/TWI665802B/zh
Priority to US16/503,509 priority patent/US10998404B2/en
Application granted granted Critical
Publication of TWI665802B publication Critical patent/TWI665802B/zh
Publication of TW202008585A publication Critical patent/TW202008585A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0285—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H10P30/204—
    • H10P30/21—
    • H10P32/1406—
    • H10P32/171—
    • H10P95/90—
    • H10W10/031—
    • H10W10/30—
    • H10W20/021—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

本發明提出一種高壓元件及其製造方法。高壓元件包含：半導體層、絕緣結構、第一深井區、第二深井區、漂移井區、第一井區、第二井區、本體區、本體極、高壓井區、閘極以及源極與汲極。其中，高壓井區形成於第二深井區中，且不接觸第一深井區、第一井區與第二井區，且至少部分高壓井區位於所有漂移區正下方，而抑制寄生電晶體閂鎖(latch-up)。

Description

高壓元件及其製造方法
本發明有關於一種高壓元件及其製造方法，特別是指一種能夠抑制寄生電晶體閂鎖(latch-up)的高壓元件及其製造方法。
第1A與1B圖分別顯示一種習知高壓元件100的上視示意圖與剖視示意圖。所謂的高壓元件，係指於正常操作時，施加於汲極的電壓高於5V。一般而言，高壓元件100的汲極19與閘極17間，具有漂移區12a(如第1B圖中虛框線範圍所示意)，將汲極19與閘極17分隔，且漂移區12a在通道方向(如第1A與1B圖中虛線箭號所示意)之長度根據高壓元件100正常操作時所承受的操作電壓而調整。如第1A與1B圖所示，高壓元件100包含：井區12、絕緣結構13、漂移氧化區14、本體區16、本體極16’、閘極17、源極18、與汲極19。其中，井區12的導電型為N型，形成於基板11上，絕緣結構13為區域氧化(local oxidation of silicon, LOCOS)結構，以定義操作區13a，作為高壓元件100操作時主要的作用區。操作區13a的範圍如第1A圖中，粗黑虛線框所示意。閘極17覆蓋部分漂移氧化區14。
當高壓元件100作為下橋(low-side)元件操作時，高壓元件100會因為寄生電晶體導通而產生閂鎖(latch-up)電流，以至於高壓元件100無法正常操作。
有鑑於此，本發明提出一種能夠在高壓元件操作時，抑制寄生電晶體導通，提高安全操作區域(safe operation area, SOA)的高壓元件及其製造方法。
就其中一觀點言，本發明提供了一種高壓元件，包含：一半導體層，形成於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面，其中該基板具有一第一導電型；一絕緣結構，形成於該上表面上並連接於該上表面，用以定義一操作區；一第一深井區，具有該第一導電型，形成於該半導體層中；一第二深井區，具有一第二導電型，形成於該半導體層中之該第一深井區下方，且覆蓋所有該第一深井區下方並與該第一深井區接觸；一漂移井區，具有該第二導電型，形成於該半導體層中之該第一深井區上方，且覆蓋部分該第一深井區上方並與該第一深井區接觸，且於該垂直方向上，該漂移井區位於上表面下並連接於該上表面；一第一井區，具有該第一導電型，形成於該操作區外之該第二深井區上，並接觸該第一深井區，用以與該第一深井區電連接，且於該垂直方向上，該第一井區位於上表面下並連接於該上表面；一第二井區，具有該第二導電型，形成於該操作區外並於該第一井區外之該第二深井區上，且與該第二深井區接觸，用以與該第二深井區電連接，且於該垂直方向上，該第二井區位於上表面下並連接於該上表面；一本體區，具有該第一導電型，形成於該操作區中之該漂移井區中，且於該垂直方向上，該本體區位於該上表面下並連接於該上表面；一本體極，具有該第二導電型，用以作為該本體區之一電性接點，於該垂直方向上，該本體極形成於該上表面下並連接於該上表面之該本體區中；一高壓井區，具有該第二導電型，形成於該第二深井區中，且該高壓井區不接觸該第一深井區、該第一井區與該第二井區，且至少部分該高壓井區位於所有該漂移井區正下方；一閘極，形成於該上表面上的該操作區中，於該垂直方向上，部分該漂移井區位於該閘極之下方並連接於該閘極，其中，該閘極至少包含：一介電層，形成於該上表面上並連接於該上表面，且該介電層連接該漂移井區；一導電層，用以作為該閘極之電性接點，形成所有該介電層上並連接於該介電層；以及一間隔層，形成於該導電層之兩側以作為該閘極之兩側之電性絕緣層；以及一源極與一汲極，具有該第二導電型，於該垂直方向上，該源極與該汲極形成於該上表面下並連接於該上表面之該操作區中，且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該漂移井區中；其中，於一通道方向上，一反轉區位於該源極與該漂移井區間，連接該上表面之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道；其中，於該通道方向上，一漂移區位於該汲極與該本體區之間，連接該上表面之該漂移井區中，用以作為該高壓元件在一導通操作中之一漂移電流通道。
就另一觀點言，本發明提供了一種高壓元件製造方法，包含：形成一半導體層於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面，其中該基板具有一第一導電型；形成一絕緣結構於該上表面上並連接於該上表面，用以定義一操作區；形成一第一深井區，具有一第一導電型，形成於該半導體層中；形成一第二深井區，具有一第二導電型，形成於該半導體層中之該第一深井區下方，且覆蓋該第一深井區下方並與該第一深井區接觸；形成一漂移井區，具有該第二導電型，形成於該半導體層中之該第一深井區上方，且覆蓋部分該第一深井區上方並與該第一深井區接觸，且於該垂直方向上，該漂移井區位於上表面下並連接於該上表面；形成一第一井區，具有該第一導電型，形成於該操作區外之該第二深井區上，並接觸該第一深井區，用以與該第一深井區電連接，且於該垂直方向上，該第一井區位於上表面下並連接於該上表面；形成一第二井區，具有該第二導電型，形成於該操作區外並於該第一井區外之該第二深井區上，且與該第二深井區接觸，用以與該第二深井區電連接，且於該垂直方向上，該第二井區位於上表面下並連接於該上表面；形成一本體區，具有該第一導電型，形成於該操作區中之該漂移井區中，且於該垂直方向上，該本體區位於該上表面下並連接於該上表面；形成一本體極，具有該第二導電型，用以作為該本體區之一電性接點，於該垂直方向上，該本體極形成於該上表面下並連接於該上表面之該本體區中；形成一高壓井區，具有該第二導電型，形成於該第二深井區中，且該高壓井區不接觸該第一深井區、該第一井區與該第二井區，且至少部分該高壓井區位於所有一漂移區正下方；形成一閘極於該上表面上的該操作區中，於該垂直方向上，部分該漂移井區位於該閘極之下方並連接於該閘極，其中，該閘極至少包含：一介電層，形成於該上表面上並連接於該上表面，且該介電層於該垂直方向上，連接該漂移井區；一導電層，用以作為該閘極之電性接點，形成所有該介電層上並連接於該介電層；以及一間隔層，形成於該導電層之兩側以作為該閘極之兩側之電性絕緣層；以及形成一源極與一汲極，具有該第二導電型，於該垂直方向上，該源極與該汲極形成於該上表面下並連接於該上表面之該操作區中，且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該漂移井區中；其中，於一通道方向上，一反轉區位於該源極與該漂移井區間，連接該上表面之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道；其中，於該通道方向上，該漂移區位於該汲極與該本體區之間，連接該上表面之該漂移井區中，用以作為該高壓元件在一導通操作中之一漂移電流通道。
在一種較佳的實施型態中，該高壓元件更包含一漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之該漂移區上並連接於該漂移區，其中該漂移氧化區包括一區域氧化(local oxidation of silicon, LOCOS)結構、一淺溝槽絕緣(shallow trench isolation, STI)結構或一化學氣相沉積(chemical vapor deposition, CVD)氧化區。
在一種較佳的實施型態中，該高壓井區之一第二導電型雜質濃度高於該第二深井區之一第二導電型雜質濃度。
在一種較佳的實施型態中，該第一深井區、該第二深井區以及該基板組成一寄生電晶體，且該高壓井區用以抑制該寄生電晶體產生一閂鎖(latch-up)電流。
在一種較佳的實施型態中，該高壓元件更包含：一第一導電型接點，具有該第一導電型，用以作為該第一井區之一電性接點，於該垂直方向上，該第一導電型接點形成於該上表面下並連接於該上表面之該第一井區中；以及一第二導電型接點，具有該第二導電型，用以作為該第二井區之一電性接點，於該垂直方向上，該第二導電型接點形成於該上表面下並連接於該上表面之該第二井區中。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之較佳實施例的詳細說明中，將可清楚的呈現。本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參考第2圖，其顯示本發明的第一個實施例。第2圖顯示高壓元件200的剖線剖視示意圖。如第2圖所示，高壓元件200包含：半導體層21’、 第一深井區25、第二深井區211、漂移井區22、絕緣結構23、漂移氧化區24、高壓井區212、本體區26、本體極26’、閘極27、源極28、汲極29、第一井區25’、 第一導電型接點25”、 第二井區211’以及第二導電型接點211”。
其中，半導體層21’形成於基板21上，半導體層21’於垂直方向(如第2圖中之實線箭號方向所示意，下同)上，具有相對之上表面21a與下表面21b。基板21例如但不限於為一第一導電型的半導體矽基板。半導體層21’例如以磊晶的步驟，形成於基板21上，或是以基板21的部分，作為半導體層21’。形成半導體層21’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第2圖，其中，絕緣結構23形成於上表面21a上並連接於上表面21a，用以定義操作區23a。絕緣結構23並不限於如第2圖所示之區域氧化(local oxidation of silicon, LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation, STI)結構。操作區23a係高壓元件200在導通操作時的電壓電流主要作用區。漂移氧化區24形成於該上表面21a上並連接於上表面21a，且位於操作區23a中之漂移區22a(如第2圖中虛線框所示意)上並連接於漂移區22a。
第一深井區25具有第一導電型，形成於半導體層21’中。形成第一深井區25的方法，例如但不限於可以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體層21’中，以形成第一深井區25。第二深井區211具有第二導電型，形成於半導體層21’中之第一深井區25下方，且覆蓋第一深井區25下方並與第一深井區25接觸。形成第二深井區211的方法，例如但不限於可以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入基板21或/及半導體層21’中，以形成第二深井區211。舉例而言，當半導體層21’為一磊晶層，可於尚未形成該磊晶層前，將第二導電型雜質，以加速離子的形式，植入基板21中，再以磊晶製程步驟形成磊晶層，作為半導體層21’，經過熱製程，部分第二導電型雜質將會擴散至半導體層21’中，而形成第二深井區211。
漂移井區22具有第二導電型，形成於半導體層21’中之第一深井區25上方，且覆蓋第一深井區25上方並與第一深井區25接觸，且於垂直方向上，漂移井區22位於上表面21a下並連接於上表面21a。第一井區25’具有第一導電型，形成於操作區23a外之第二深井區211上，並接觸第一深井區25，用以與第一深井區25電連接，且於垂直方向上，第一井區25’位於上表面21a下並連接於上表面21a。第二井區211’具有第二導電型，形成於操作區23a外並於第一井區25’外之第二深井區211上，且與第二深井區211接觸，用以與第二深井區211電連接，且於垂直方向上，第二井區211’位於上表面21a下並連接於上表面21a。
第一導電型接點25”具有第一導電型，用以作為第一井區25’之電性接點，於垂直方向上，第一導電型接點25”形成於上表面21a下並連接於上表面21a之第一井區25’中。第二導電型接點211”具有第二導電型，用以作為第二井區211’之電性接點，於垂直方向上，第二導電型接點211”形成於上表面21a下並連接於上表面21a之第二井區211’中。
本體區26具有第一導電型，形成於操作區23a的漂移井區22中，且於垂直方向上，本體區26位於上表面21a下並連接於上表面21a。本體極26’具有第二導電型，用以作為本體區26之電性接點，於垂直方向上，本體極26’形成於上表面21a下並連接於上表面21a之本體區26中。高壓井區212具有第二導電型，形成於第二深井區211中，且高壓井區212不接觸第一深井區25、第一井區25’與第二井區211’，且至少部分高壓井區212位於所有漂移區22a正下方。在本實施例中，高壓井區212與第二深井區211以相同的微影製程步驟定義於通道方向與一寬度方向(未示出)相同的離子植入區，因此，高壓井區212與第二深井區211由上視圖視之(未示出)完全重疊。
閘極27形成於半導體層21’之上表面21a上的操作區23a中，於垂直方向上，部分漂移井區22位於閘極27之下方並連接於閘極27。其中，閘極27至少包含：介電層271、導電層272以及間隔層273。介電層271形成於上表面21a上並連接於上表面21a，且介電層271於垂直方向上，連接漂移井區22。導電層272用以作為閘極27之電性接點，形成所有介電層271上並連接於介電層271。間隔層273形成於導電層272之兩側以作為閘極27之兩側之電性絕緣層。
請繼續參閱第2圖，源極28與汲極29具有第二導電型，於垂直方向上，源極28與汲極29形成於上表面21a下並連接於上表面21a之操作區23a中，且源極28與汲極29分別位於閘極27在通道方向之外部下方之本體區26中與遠離本體區26側之漂移井區22中。其中，於通道方向上，反轉區26a位於源極28與漂移井區22間，連接上表面21a之本體區26中，用以作為高壓元件200在導通操作中之反轉電流通道。其中，於通道方向上，漂移區22a位於汲極29與本體區26之間，連接上表面21a之漂移井區22中，用以作為高壓元件200在導通操作中之漂移電流通道。
需說明的是，所謂反轉電流通道係指高壓元件200在導通操作中因施加於閘極27的電壓，而使閘極27的下方形成反轉層(inversion layer)以使導通電流通過的區域，介於源極28與漂移電流通道之間，此為本領域具有通常知識所熟知，在此不予贅述，本發明其他實施例以此類推。
需說明的是，所謂漂移電流通道係指高壓元件200在導通操作中使導通電流以漂移的方式通過的區域，此為本領域具有通常知識所熟知，在此不予贅述。
需說明的是，上表面21a並非指一完全平坦的平面，而是指半導體層21’的一個表面。在本實施例中，例如漂移氧化區24與上表面21a接觸的部分上表面21a，就具有下陷的部分。
需說明的是，閘極27包括與上表面連接的介電層271、具有導電性的導電層272、以及具有電絕緣特性之間隔層273，此為本領域具有通常知識所熟知，在此不予贅述。
需說明的是，前述之「第一導電型」與「第二導電型」係指於高壓元件中，以不同導電型之雜質摻雜於半導體組成區域(例如但不限於前述之井區、本體區、源極與汲極等區域)內，使得半導體組成區域成為第一或第二導電型(例如但不限於第一導電型為N型，而第二導電型為P型，或反之亦可)。
此外需說明的是，所謂的高壓元件，係指於正常操作時，施加於汲極的電壓高於一特定之電壓，例如5V，且高壓井區25與汲極29之橫向距離(漂移區長度)根據正常操作時所承受的操作電壓而調整，因而可操作於前述較高之特定電壓。此皆為本領域中具有通常知識者所熟知，在此不予贅述。
值得注意的是，本發明優於先前技術的其中一個技術特徵，在於：根據本發明，以第2圖所示之實施例為例，高壓元件200操作時，高壓井區212之第二導電型雜質濃度高於第二深井區211之第二導電型雜質濃度，因而抑制了一寄生電晶體的電流增益，進而降低了該寄生電晶體的基板電流，避免該寄生電晶體導通，也抑制該寄生電晶體與鄰近高壓元件200之另一寄生電晶體，產生一閂鎖(latch-up)電流。增加高壓元件200的應用範圍。其中，寄生電晶體係指第一深井區25、第二深井區211以及基板21組成之寄生電晶體。
請參考第3圖，其顯示本發明的第二個實施例。第3圖顯示高壓元件300的剖線剖視示意圖。如第3圖所示，高壓元件300包含：半導體層31’、 第一深井區35、第二深井區311、漂移井區32、絕緣結構33、漂移氧化區34、高壓井區312、本體區36、本體極36’、閘極37、源極38、汲極39、第一井區35’、 第一導電型接點35”、 第二井區311’以及第二導電型接點311”。
其中，半導體層31’形成於基板31上，半導體層31’於垂直方向(如第3圖中之實線箭號方向所示意，下同)上，具有相對之上表面31a與下表面31b。基板31例如但不限於為第一導電型的半導體矽基板。半導體層31’例如以磊晶的步驟，形成於基板31上，或是以基板31的部分，作為半導體層31’。形成半導體層31’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第3圖，其中，絕緣結構33形成於上表面31a上並連接於上表面31a，用以定義操作區33a。絕緣結構33並不限於如第3圖所示之區域氧化(local oxidation of silicon, LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation, STI)結構。操作區33a係高壓元件300在導通操作時的電壓電流主要作用區。漂移氧化區34形成於該上表面31a上並連接於上表面31a，且位於操作區33a中之漂移區32a(如第3圖中虛線框所示意)上並連接於漂移區32a。
第一深井區35具有第一導電型，形成於半導體層31’中。形成第一深井區35的方法，例如但不限於可以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體層31’中，以形成第一深井區311。第二深井區311具有第二導電型，形成於半導體層31’中之第一深井區35下方，且覆蓋第一深井區35下方並與第一深井區35接觸。形成第二深井區311的方法，例如但不限於可以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入基板31或/及半導體層31’中，以形成第二深井區311。舉例而言，當半導體層31’為一磊晶層，可於尚未形成該磊晶層前，將第二導電型雜質，以加速離子的形式，植入基板31中，再以磊晶製程步驟形成磊晶層，作為半導體層31’，經過熱製程，部分第二導電型雜質將會擴散至半導體層31’中，而形成第二深井區311。
漂移井區32具有第二導電型，形成於半導體層31’中之第一深井區35上方，且覆蓋第一深井區35上方並與第一深井區35接觸，且於垂直方向上，漂移井區32位於上表面31a下並連接於上表面31a。第一井區35’具有第一導電型，形成於操作區33a外之第二深井區311上，並接觸第一深井區35，用以與第一深井區35電連接，且於垂直方向上，第一井區35’位於上表面31a下並連接於上表面31a。第二井區311’具有第二導電型，形成於操作區33a外並於第一井區35’外之第二深井區311上，且與第二深井區311接觸，用以與第二深井區311電連接，且於垂直方向上，第二井區311’位於上表面21a下並連接於上表面21a。
第一導電型接點35”具有第一導電型，用以作為第一井區35’之電性接點，於垂直方向上，第一導電型接點35”形成於上表面31a下並連接於上表面31a之第一井區35’中。第二導電型接點311”具有第二導電型，用以作為第二井區311’之電性接點，於垂直方向上，第二導電型接點311”形成於上表面31a下並連接於上表面31a之第二井區311’中。
本體區36具有第一導電型，形成於操作區33a的漂移井區32中，且於垂直方向上，本體區36位於上表面31a下並連接於上表面31a。本體極36’具有第二導電型，用以作為本體區36之電性接點，於垂直方向上，本體極36’形成於上表面31a下並連接於上表面31a之本體區36中。高壓井區312具有第二導電型，形成於第二深井區311中，且高壓井區312不接觸第一深井區35、第一井區35’與第二井區311’，且至少部分高壓井區312位於所有漂移區32a正下方。在本實施例中，高壓井區312介於本體區36遠離閘極37一側，與第一井區35’之間。
閘極37形成於半導體層31’之上表面31a上的操作區33a中，於垂直方向上，部分漂移井區32位於閘極37之下方並連接於閘極37。其中，閘極37至少包含：介電層371、導電層372以及間隔層373。介電層371形成於上表面31a上並連接於上表面31a，且介電層371於垂直方向上，連接漂移井區32。導電層372用以作為閘極37之電性接點，形成所有介電層371上並連接於介電層371。間隔層373形成於導電層372之兩側以作為閘極37之兩側之電性絕緣層。
請繼續參閱第3圖，源極38與汲極39具有第二導電型，於垂直方向上，源極38與汲極39形成於上表面31a下並連接於上表面31a之操作區33a中，且源極38與汲極39分別位於閘極37在通道方向之外部下方之本體區36中與遠離本體區36側之漂移井區32中。其中，於通道方向上，反轉區36a位於源極38與漂移井區32間，連接上表面31a之本體區36中，用以作為高壓元件300在導通操作中之反轉電流通道。其中，於通道方向上，漂移區32a位於汲極39與本體區36之間，連接上表面31a之漂移井區32中，用以作為高壓元件300在導通操作中之漂移電流通道。
本實施例與第一個實施例不同之處，在於，在第一個實施例中，漂移氧化區24為LOCOS結構，而在本實施例中，漂移氧化區34為化學氣相沉積(chemical vapor deposition, CVD)氧化區。CVD氧化區由CVD製程沉積步驟而形成，為本領域中具有通常知識者所熟知，在此不予贅述。
請參考第4圖，其顯示本發明的第三個實施例。第4圖顯示高壓元件400的剖線剖視示意圖。如第4圖所示，高壓元件400包含：半導體層41’、 第一深井區45、第二深井區411、漂移井區42、絕緣結構43、漂移氧化區44、高壓井區412、本體區46、本體極46’、閘極47、源極48、汲極49、第一井區411’、 第一導電型接點411”、 第二井區412’以及第二導電型接點412”。
其中，半導體層41’形成於基板41上，半導體層41’於垂直方向(如第4圖中之實線箭號方向所示意，下同)上，具有相對之上表面41a與下表面41b。基板41例如但不限於為一第一導電型的半導體矽基板。半導體層41’例如以磊晶的步驟，形成於基板41上，或是以基板41的部分，作為半導體層41’。形成半導體層41’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第4圖，其中，絕緣結構43形成於上表面41a上並連接於上表面41a，用以定義操作區43a。絕緣結構43並不限於如第4圖所示之區域氧化(local oxidation of silicon, LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation, STI)結構。操作區43a係高壓元件400在導通操作時的電壓電流主要作用區。漂移氧化區44形成於該上表面41a上並連接於上表面41a，且位於操作區43a中之漂移區42a(如第4圖中虛線框所示意)上並連接於漂移區42a。
第一深井區45具有第一導電型，形成於半導體層41’中。形成第一深井區45的方法，例如但不限於可以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體層41’中，以形成第一深井區45。第二深井區411具有第二導電型，形成於半導體層41’中之第一深井區45下方，且覆蓋第一深井區45下方並與第一深井區45接觸。形成第二深井區411的方法，例如但不限於可以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入基板41或/及半導體層41’中，以形成第二深井區411。舉例而言，當半導體層41’為一磊晶層，可於尚未形成該磊晶層前，將第二導電型雜質，以加速離子的形式，植入基板41中，再以磊晶製程步驟形成磊晶層，作為半導體層41’，經過熱製程，部分第二導電型雜質將會擴散至半導體層41’中，而形成第二深井區411。
漂移井區42具有第二導電型，形成於半導體層41’中之第一深井區45上方，且覆蓋第一深井區45上方並與第一深井區45接觸，且於垂直方向上，漂移井區42位於上表面41a下並連接於上表面41a。第一井區45’具有第一導電型，形成於操作區43a外之第二深井區411上，並接觸第一深井區45，用以與第一深井區45電連接，且於垂直方向上，第一井區45’位於上表面41a下並連接於上表面41a。第二井區411’具有第二導電型，形成於操作區43a外並於第一井區45’外之第二深井區411上，且與第二深井區411接觸，用以與第二深井區411電連接，且於垂直方向上，第二井區411’位於上表面41a下並連接於上表面41a。
第一導電型接點45”具有第一導電型，用以作為第一井區45’之電性接點，於垂直方向上，第一導電型接點45”形成於上表面41a下並連接於上表面41a之第一井區45’中。第二導電型接點411”具有第二導電型，用以作為第二井區411’之電性接點，於垂直方向上，第二導電型接點411”形成於上表面41a下並連接於上表面41a之第二井區411’中。
本體區46具有第一導電型，形成於操作區43a的漂移井區42中，且於垂直方向上，本體區46位於上表面41a下並連接於上表面41a。本體極46’具有第二導電型，用以作為本體區46之電性接點，於垂直方向上，本體極26’形成於上表面41a下並連接於上表面41a之本體區46中。高壓井區412具有第二導電型，形成於第二深井區411中，且高壓井區412不接觸第一深井區45、第一井區45’與第二井區411’，且至少部分高壓井區412位於所有漂移區42a正下方。在本實施例中，所有高壓井區412位於所有漂移區42a正下方。
閘極47形成於半導體層41’之上表面41a上的操作區43a中，於垂直方向上，部分漂移井區42位於閘極47之下方並連接於閘極47。其中，閘極47至少包含：介電層471、導電層472以及間隔層473。介電層471形成於上表面41a上並連接於上表面41a，且介電層471於垂直方向上，連接漂移井區42。導電層472用以作為閘極47之電性接點，形成所有介電層471上並連接於介電層471。間隔層473形成於導電層472之兩側以作為閘極47之兩側之電性絕緣層。
請繼續參閱第4圖，源極48與汲極49具有第二導電型，於垂直方向上，源極48與汲極49形成於上表面41a下並連接於上表面41a之操作區43a中，且源極48與汲極49分別位於閘極47在通道方向之外部下方之本體區46中與遠離本體區46側之漂移井區42中。其中，於通道方向上，反轉區46a位於源極48與漂移井區42間，連接上表面41a之本體區46中，用以作為高壓元件400在導通操作中之反轉電流通道。其中，於通道方向上，漂移區42a位於汲極49與本體區46之間，連接上表面41a之漂移井區42中，用以作為高壓元件400在導通操作中之漂移電流通道。
本實施例與第一個實施例不同之處，在於，在第一個實施例中，漂移氧化區24為LOCOS結構，而在本實施例中，漂移氧化區44為淺溝槽絕緣(shallow trench isolation, STI)結構。STI結構為本領域中具有通常知識者所熟知，在此不予贅述。
請參考第5圖，其顯示本發明的第四個實施例。第5圖顯示高壓元件500的剖線剖視示意圖。如第5圖所示，高壓元件500包含：半導體層51’、 第一深井區55、第二深井區511、漂移井區52、絕緣結構53、高壓井區55、本體區56、本體極56’、閘極57、源極58、汲極59、第一井區55’、 第一導電型接點55”、 第二井區511’以及第二導電型接點512”。
其中，半導體層51’形成於基板51上，半導體層51’於垂直方向(如第5圖中之實線箭號方向所示意，下同)上，具有相對之上表面51a與下表面51b。基板51例如但不限於為一第一導電型的半導體矽基板。半導體層51’例如以磊晶的步驟，形成於基板51上，或是以基板51的部分，作為半導體層51’。形成半導體層51’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第5圖，其中，絕緣結構53形成於上表面51a上並連接於上表面51a，用以定義操作區53a。絕緣結構53並不限於如第5圖所示之區域氧化(local oxidation of silicon, LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation, STI)結構。操作區53a係高壓元件500在導通操作時的電壓電流主要作用區。
第一深井區55具有第一導電型，形成於半導體層51’中。形成第一深井區55方法，例如但不限於可以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體層51’中，以形成第一深井區55。第二深井區511具有第二導電型，形成於半導體層51’中之第一深井區55下方，且覆蓋第一深井區54下方並與第一深井區55接觸。形成第二深井區511的方法，例如但不限於可以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入基板51或/及半導體層51’中，以形成第二深井區511。舉例而言，當半導體層51’為一磊晶層，可於尚未形成該磊晶層前，將第二導電型雜質，以加速離子的形式，植入基板51中，再以磊晶製程步驟形成磊晶層，作為半導體層51’，經過熱製程，部分第二導電型雜質將會擴散至半導體層51’中，而形成第二深井區511。
漂移井區52具有第二導電型，形成於半導體層51’中之第一深井區55上方，且覆蓋第一深井區55上方並與第一深井區55接觸，且於垂直方向上，漂移井區52位於上表面51a下並連接於上表面51a。第一井區55’具有第一導電型，形成於操作區53a外之第二深井區511上，並接觸第一深井區55，用以與第一深井區55電連接，且於垂直方向上，第一井區55’位於上表面51a下並連接於上表面51a。第二井區511’具有第二導電型，形成於操作區53a外並於第一井區55’外之第二深井區5211上，且與第二深井區511接觸，用以與第二深井區511電連接，且於垂直方向上，第二井區511’位於上表面51a下並連接於上表面51a。
第一導電型接點55”具有第一導電型，用以作為第一井區55’之電性接點，於垂直方向上，第一導電型接點55”形成於上表面51a下並連接於上表面51a之第一井區55’中。第二導電型接點511”具有第二導電型，用以作為第二井區511’之電性接點，於垂直方向上，第二導電型接點511”形成於上表面51a下並連接於上表面51a之第二井區511’中。
本體區56具有第一導電型，形成於操作區53a的漂移井區52中，且於垂直方向上，本體區56位於上表面51a下並連接於上表面51a。本體極56’具有第二導電型，用以作為本體區56之電性接點，於垂直方向上，本體極56’形成於上表面51a下並連接於上表面51a之本體區56中。高壓井區512具有第二導電型，形成於第二深井區511中，且高壓井區512不接觸第一深井區55、第一井區55’與第二井區511’，且至少部分高壓井區512位於所有漂移區52a正下方。在本實施例中，高壓井區512與第二深井區211以相同的微影製程步驟定義於通道方向與一寬度方向(未示出)相同的離子植入區，因此，高壓井區212與第二深井區211由上視圖視之(未示出)完全重疊。
閘極57形成於半導體層51’之上表面51a上的操作區53a中，於垂直方向上，部分漂移井區52位於閘極57之下方並連接於閘極57。其中，閘極57至少包含：介電層571、導電層572以及間隔層573。介電層571形成於上表面51a上並連接於上表面51a，且介電層571於垂直方向上，連接漂移井區52。導電層572用以作為閘極57之電性接點，形成所有介電層571上並連接於介電層571。間隔層573形成於導電層572之兩側以作為閘極57之兩側之電性絕緣層。
請繼續參閱第5圖，源極58與汲極59具有第二導電型，於垂直方向上，源極58與汲極59形成於上表面51a下並連接於上表面51a之操作區53a中，且源極58與汲極59分別位於閘極57在通道方向之外部下方之本體區56中與遠離本體區56側之漂移井區52中。其中，於通道方向上，反轉區56a位於源極58與漂移井區52間，連接上表面51a之本體區56中，用以作為高壓元件500在導通操作中之反轉電流通道。其中，於通道方向上，漂移區52a位於汲極59與本體區56之間，連接上表面51a之漂移井區52中，用以作為高壓元件500在導通操作中之漂移電流通道。
本實施例與第一個實施例不同之處，在於，在第一個實施例中，漂移氧化區24為LOCOS結構，而在本實施例中，並不包含漂移氧化區，而是以漂移區52a在通道方向上的長度來調整可承受的操作電壓。
請參考第6A-6G圖，其顯示本發明的第五個實施例。第6A-6G圖顯示高壓元件200製造方法。第6B圖顯示第6A圖中AA’剖線剖視示意圖。如第6A與6B圖所示，首先形成半導體層21’於基板21上，半導體層21’於垂直方向(如第6B圖中之實線箭號方向所示意，下同)上，具有相對之上表面21a與下表面21b。基板21例如但不限於為一第一導電型的半導體矽基板。半導體層21’例如以磊晶的步驟，形成於基板21上，或是以基板21的部分，作為半導體層21’。形成半導體層21’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第6A與6B圖，接著，形成絕緣結構23與漂移氧化區24於上表面21a上並連接於上表面21a。絕緣結構23用以定義操作區23a(如第6A圖中虛線框所示意)。絕緣結構23並不限於如圖所示之區域氧化(local oxidation of silicon, LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation, STI)結構。漂移氧化區24形成於上表面21a上並連接於上表面21a，且位於操作區23a中之漂移區22a上並連接於漂移區22a(參考第2圖中虛線框)。
接著，請參閱第6C圖，形成第一深井區25具有第一導電型，形成於半導體層21’中。形成第一深井區25的方法，例如但不限於可以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體層21’中，以形成第一深井區25。形成第二深井區211具有第二導電型，形成於半導體層21’中之第一深井區25下方，且覆蓋第一深井區25下方並與第一深井區25接觸。形成第二深井區211的方法，例如但不限於可以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入基板21或/及半導體層21’中，以形成第二深井區211。舉例而言，當半導體層21’為一磊晶層，可於尚未形成該磊晶層前，將第二導電型雜質，以加速離子的形式，植入基板21中，再以磊晶製程步驟形成磊晶層，作為半導體層21’，經過熱製程，部分第二導電型雜質將會擴散至半導體層21’中，而形成第二深井區211。
接著，請繼續參閱第6C圖，形成高壓井區212具有第二導電型，形成於第二深井區211中，且高壓井區212不接觸第一深井區25、第一井區25’與第二井區211’，且至少部分高壓井區212位於所有漂移區22a正下方。在本實施例中，高壓井區212與第二深井區211以相同的微影製程步驟定義於通道方向與一寬度方向(未示出)相同的離子植入區，因此，高壓井區212與第二深井區211由上視圖視之(未示出)完全重疊。
接著，請參閱第6D圖，形成漂移井區22具有第二導電型，形成於半導體層21’中之第一深井區25上方，且覆蓋第一深井區25上方並與第一深井區25接觸，且於垂直方向上，漂移井區22位於上表面21a下並連接於上表面21a。例如可利用例如但不限於離子植入製成步驟，將第二導電型雜質，以加速離子的形式，如第6D圖中虛線箭號所示意，植入半導體層22中，以形成漂移井區22。
請繼續參閱第6D圖，形成第一井區25’具有第一導電型，形成於操作區23a外之第二深井區211上，並接觸第一深井區25，用以與第一深井區25電連接，且於垂直方向上，第一井區25’位於上表面21a下並連接於上表面21a。接著，形成第二井區211’具有第二導電型，形成於操作區23a外並於第一井區25’外之第二深井區211上，且與第二深井區211接觸，用以與第二深井區211電連接，且於垂直方向上，第二井區211’位於上表面21a下並連接於上表面21a。
接著，請參閱第6E圖，形成本體區26於操作區23a的漂移井區22中，且於垂直方向上，本體區26位於上表面21a下並連接於上表面21a。本體區26具有第一導電型，形成本體區26之步驟，例如但不限於利用由微影製程步驟形成光阻層261為遮罩， 將第一導電型雜質摻雜至漂移井區22中，以形成本體區26。
接著，請參閱第6F圖，形成閘極27的介電層271與導電層272於半導體層21’之上表面21a上的操作區23a中，部分本體區26位於閘極27正下方並連接於閘極27，以提供高壓元件200在導通操作中之反轉電流通道。
請繼續參閱第6F圖，例如在形成閘極27的介電層271與導電層272後，形成輕摻雜區281，以避免高壓元件200於導通操作時，間隔層273下方的本體區26無法形成反轉電流通道。形成輕摻雜區281的方法，例如將第二導電型雜質摻雜至本體區26中，以形成輕摻雜區281。其中，本實施例可利用例如但不限於離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入本體區26中，以形成輕摻雜區281。
接著，請參閱第6G圖，形成間隔層273於導電層272側面之外，以形成閘極27。接著，形成本體極26’、源極28、汲極29、第一導電型接點25”與第二導電型接點211”於上表面21a下並連接於上表面21a之操作區23a中。源極28與汲極29分別位於閘極27在通道方向之外部下方之本體區26中與遠離本體區26側之漂移井區22中，且於通道方向上，漂移區22a位於汲極29與本體區26之間，靠近上表面21a之漂移井區22中，用以作為高壓元件200在導通操作中之漂移電流通道，且於垂直方向上，源極28與汲極29位於上表面21a下並連接於上表面21a。第二導電型接點211”具有第二導電型，用以作為第二井區211’之電性接點，於垂直方向上，第二導電型接點211”形成於上表面21a下並連接於上表面21a之第二井區211’中。第二導電型接點211”、源極28與汲極29具有第二導電型，形成第二導電型接點211”、源極28與汲極29之步驟，例如但不限於利用由微影製程步驟形成光阻層為遮罩， 將第二導電型雜質分別摻雜至第二井區211’、本體區26與漂移井區22中，以形成第二導電型接點211”、源極28與汲極29。
第一導電型接點25”具有第一導電型，用以作為第一井區25’之電性接點，於垂直方向上，第一導電型接點25”形成於上表面21a下並連接於上表面21a之第一井區25’中。本體極26’具有第二導電型，用以作為本體區26之電性接點，於垂直方向上，本體極26’形成於上表面21a下並連接於上表面21a之本體區26中。形成第一導電型接點25”與本體極26’之步驟，例如但不限於利用由微影製程步驟形成光阻層為遮罩， 將第一導電型雜質分別摻雜至第一井區25’中與本體區26中，以形成第一導電型接點25”與本體極26’。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如臨界電壓調整區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。凡此種種，皆可根據本發明的教示類推而得。此外，所說明之各個實施例，並不限於單獨應用，亦可以組合應用，例如但不限於將兩實施例併用。因此，本發明的範圍應涵蓋上述及其他所有等效變化。此外，本發明的任一實施型態不必須達成所有的目的或優點，因此，請求專利範圍任一項也不應以此為限。
100, 200, 300, 400, 500‧‧‧高壓元件11, 21, 31, 41, 51‧‧‧基板11’, 21’, 31’, 41’, 51’‧‧‧半導體層11a, 21a, 31a, 41a, 51a‧‧‧上表面11b, 21b, 31b, 41b, 51b‧‧‧下表面12, 22, 32, 42, 52‧‧‧漂移井區12a, 22a, 32a, 42a, 52a‧‧‧漂移區13, 23, 33, 43, 53‧‧‧絕緣結構13a, 23a, 33a, 43a, 53a‧‧‧操作區14, 24, 34, 44‧‧‧漂移氧化區25, 35, 45, 55‧‧‧第一深井區25’, 35’, 45’, 55’‧‧‧第一井區25”, 35”, 45”, 55”‧‧‧第一導電型接點16, 26, 36, 46, 56‧‧‧本體區16’, 26’, 36’, 46’, 56’‧‧‧本體極17, 27, 37, 47, 57‧‧‧閘極18, 28, 38, 48, 58‧‧‧源極19, 29, 39, 49, 59‧‧‧汲極261‧‧‧光阻層211, 311, 411, 511‧‧‧第二深井區211’, 311’, 411’, 511’‧‧‧第二井區211”, 311”, 411”, 511”‧‧‧第二導電型接點212, 312, 412, 512‧‧‧高壓井區271, 371, 471, 571‧‧‧介電層272, 372, 472, 572‧‧‧導電層273, 373, 473, 573‧‧‧間隔層
第1A與1B圖分別顯示一種先前技術高壓元件100的上視示意圖與剖視示意圖。 第2圖顯示本發明的第一個實施例。 第3圖顯示本發明的第二個實施例。 第4圖顯示本發明的第三個實施例。 第5圖顯示本發明的第四個實施例。 第6A-6G圖顯示本發明的第五個實施例。
200‧‧‧高壓元件
21‧‧‧基板
21’‧‧‧半導體層
21a‧‧‧上表面
21b‧‧‧下表面
22‧‧‧漂移井區
22a‧‧‧漂移區
23‧‧‧絕緣結構
23a‧‧‧操作區
24‧‧‧漂移氧化區
25‧‧‧第一深井區
25’‧‧‧第一井區
25”‧‧‧第一導電型接點
26‧‧‧本體區
26’‧‧‧本體極
26a‧‧‧反轉區
27‧‧‧閘極
28‧‧‧源極
29‧‧‧汲極
211‧‧‧第二深井區
211’‧‧‧第二井區
211”‧‧‧第二導電型接點
212‧‧‧高壓井區
271‧‧‧介電層
272‧‧‧導電層
273‧‧‧間隔層

Claims (10)

  1. 一種高壓元件，包含： 一半導體層，形成於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面，其中該基板具有一第一導電型； 一絕緣結構，形成於該上表面上並連接於該上表面，用以定義一操作區； 一第一深井區，具有該第一導電型，形成於該半導體層中； 一第二深井區，具有一第二導電型，形成於該半導體層中之該第一深井區下方，且覆蓋所有該第一深井區下方並與該第一深井區接觸； 一漂移井區，具有該第二導電型，形成於該半導體層中之該第一深井區上方，且覆蓋部分該第一深井區上方並與該第一深井區接觸，且於該垂直方向上，該漂移井區位於上表面下並連接於該上表面； 一第一井區，具有該第一導電型，形成於該操作區外之該第二深井區上，並接觸該第一深井區，用以與該第一深井區電連接，且於該垂直方向上，該第一井區位於上表面下並連接於該上表面； 一第二井區，具有該第二導電型，形成於該操作區外並於該第一井區外之該第二深井區上，且與該第二深井區接觸，用以與該第二深井區電連接，且於該垂直方向上，該第二井區位於上表面下並連接於該上表面； 一本體區，具有該第一導電型，形成於該操作區中之該漂移井區中，且於該垂直方向上，該本體區位於該上表面下並連接於該上表面； 一本體極，具有該第二導電型，用以作為該本體區之一電性接點，於該垂直方向上，該本體極形成於該上表面下並連接於該上表面之該本體區中； 一高壓井區，具有該第二導電型，形成於該第二深井區中，且該高壓井區不接觸該第一深井區、該第一井區與該第二井區，且至少部分該高壓井區位於所有一漂移區正下方； 一閘極，形成於該上表面上的該操作區中，於該垂直方向上，部分該漂移井區位於該閘極之下方並連接於該閘極，其中，該閘極至少包含： 一介電層，形成於該上表面上並連接於該上表面，且該介電層連接該漂移井區； 一導電層，用以作為該閘極之電性接點，形成所有該介電層上並連接於該介電層；以及 一間隔層，形成於該導電層之兩側以作為該閘極之兩側之電性絕緣層；以及 一源極與一汲極，具有該第二導電型，於該垂直方向上，該源極與該汲極形成於該上表面下並連接於該上表面之該操作區中，且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該漂移井區中； 其中，於一通道方向上，一反轉區位於該源極與該漂移井區間，連接該上表面之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道； 其中，於該通道方向上，該漂移區位於該汲極與該本體區之間，連接該上表面之該漂移井區中，用以作為該高壓元件在一導通操作中之一漂移電流通道。
  2. 如申請專利範圍第1項所述之高壓元件，更包含一漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之該漂移區上並連接於該漂移區，其中該漂移氧化區包括一區域氧化(local oxidation of silicon, LOCOS)結構、一淺溝槽絕緣(shallow trench isolation, STI)結構或一化學氣相沉積(chemical vapor deposition, CVD)氧化區。
  3. 如申請專利範圍第1項所述之高壓元件，其中該高壓井區之一第二導電型雜質濃度高於該第二深井區之一第二導電型雜質濃度。
  4. 如申請專利範圍第1項所述之高壓元件，其中該第一深井區、該第二深井區以及該基板組成一寄生電晶體，且該高壓井區用以抑制該寄生電晶體產生一閂鎖(latch-up)電流。
  5. 如申請專利範圍第1項所述之高壓元件，更包含： 一第一導電型接點，具有該第一導電型，用以作為該第一井區之一電性接點，於該垂直方向上，該第一導電型接點形成於該上表面下並連接於該上表面之該第一井區中；以及 一第二導電型接點，具有該第二導電型，用以作為該第二井區之一電性接點，於該垂直方向上，該第二導電型接點形成於該上表面下並連接於該上表面之該第二井區中。
  6. 一種高壓元件製造方法，包含： 形成一半導體層於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面，其中該基板具有一第一導電型； 形成一絕緣結構於該上表面上並連接於該上表面，用以定義一操作區； 形成一第一深井區，具有一第一導電型，形成於該半導體層中； 形成一第二深井區，具有一第二導電型，形成於該半導體層中之該第一深井區下方，且覆蓋該第一深井區下方並與該第一深井區接觸； 形成一漂移井區，具有該第二導電型，形成於該半導體層中之該第一深井區上方，且覆蓋部分該第一深井區上方並與該第一深井區接觸，且於該垂直方向上，該漂移井區位於上表面下並連接於該上表面； 形成一第一井區，具有該第一導電型，形成於該操作區外之該第二深井區上，並接觸該第一深井區，用以與該第一深井區電連接，且於該垂直方向上，該第一井區位於上表面下並連接於該上表面； 形成一第二井區，具有該第二導電型，形成於該操作區外並於該第一井區外之該第二深井區上，且與該第二深井區接觸，用以與該第二深井區電連接，且於該垂直方向上，該第二井區位於上表面下並連接於該上表面； 形成一本體區，具有該第一導電型，形成於該操作區中之該漂移井區中，且於該垂直方向上，該本體區位於該上表面下並連接於該上表面； 形成一本體極，具有該第二導電型，用以作為該本體區之一電性接點，於該垂直方向上，該本體極形成於該上表面下並連接於該上表面之該本體區中； 形成一高壓井區，具有該第二導電型，形成於該第二深井區中，且該高壓井區不接觸該第一深井區、該第一井區與該第二井區，且至少部分該高壓井區位於所有一漂移區正下方； 形成一閘極於該上表面上的該操作區中，於該垂直方向上，部分該漂移井區位於該閘極之下方並連接於該閘極，其中，該閘極至少包含： 一介電層，形成於該上表面上並連接於該上表面，且該介電層於該垂直方向上，連接該漂移井區； 一導電層，用以作為該閘極之電性接點，形成所有該介電層上並連接於該介電層；以及 一間隔層，形成於該導電層之兩側以作為該閘極之兩側之電性絕緣層；以及 形成一源極與一汲極，具有該第二導電型，於該垂直方向上，該源極與該汲極形成於該上表面下並連接於該上表面之該操作區中，且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該漂移井區中； 其中，於一通道方向上，一反轉區位於該源極與該漂移井區間，連接該上表面之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道； 其中，於該通道方向上，該漂移區位於該汲極與該本體區之間，連接該上表面之該漂移井區中，用以作為該高壓元件在一導通操作中之一漂移電流通道。
  7. 如申請專利範圍第6項所述之高壓元件製造方法，更包含形成一漂移氧化區於該上表面上並連接於該上表面，且該漂移氧化區位於該操作區中之該漂移區上並連接於該漂移區其中該漂移氧化區包括一區域氧化(local oxidation of silicon, LOCOS)結構、一淺溝槽絕緣(shallow trench isolation, STI)結構或一化學氣相沉積(chemical vapor deposition, CVD)氧化區。
  8. 如申請專利範圍第6項所述之高壓元件製造方法，其中該高壓井區之一第二導電型雜質濃度高於該第二深井區之一第二導電型雜質濃度。
  9. 如申請專利範圍第6項所述之高壓元件製造方法，其中該第一深井區、該第二深井區以及該基板組成一寄生電晶體，且該高壓井區用以抑制該寄生電晶體產生一閂鎖(latch-up)電流。
  10. 如申請專利範圍第6項所述之高壓元件製造方法更包含： 形成一第一導電型接點，具有該第一導電型，用以作為該第一井區之一電性接點，於該垂直方向上，該第一導電型接點形成於該上表面下並連接於該上表面之該第一井區中；以及 形成一第二導電型接點，具有該第二導電型，用以作為該第二井區之一電性接點，於該垂直方向上，該第二導電型接點形成於該上表面下並連接於該上表面之該第二井區中。
TW107127582A 2018-08-08 2018-08-08 高壓元件及其製造方法 TWI665802B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107127582A TWI665802B (zh) 2018-08-08 2018-08-08 高壓元件及其製造方法
US16/503,509 US10998404B2 (en) 2018-08-08 2019-07-04 High voltage device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107127582A TWI665802B (zh) 2018-08-08 2018-08-08 高壓元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI665802B TWI665802B (zh) 2019-07-11
TW202008585A true TW202008585A (zh) 2020-02-16

Family

ID=68049322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107127582A TWI665802B (zh) 2018-08-08 2018-08-08 高壓元件及其製造方法

Country Status (2)

Country Link
US (1) US10998404B2 (zh)
TW (1) TWI665802B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410308B (zh) * 2021-06-23 2022-02-11 弘大芯源(深圳)半导体有限公司 一种金属-氧化物半导体场效应晶体管的检测系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041488A (ja) * 1996-07-19 1998-02-13 Nec Corp 回路内蔵受光素子
US7087973B2 (en) * 2003-04-01 2006-08-08 Micrel, Incorporated Ballast resistors for transistor devices
US7960222B1 (en) * 2007-11-21 2011-06-14 National Semiconductor Corporation System and method for manufacturing double EPI N-type lateral diffusion metal oxide semiconductor transistors
JP2009194301A (ja) * 2008-02-18 2009-08-27 Sanyo Electric Co Ltd 半導体装置
US8304830B2 (en) * 2010-06-10 2012-11-06 Macronix International Co., Ltd. LDPMOS structure for enhancing breakdown voltage and specific on resistance in biCMOS-DMOS process
US8575693B1 (en) * 2012-05-24 2013-11-05 Richtek Technology Corporation Double diffused metal oxide semiconductor device
US8637899B2 (en) * 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US9275991B2 (en) * 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US9147677B2 (en) * 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
KR20150028602A (ko) * 2013-09-06 2015-03-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
TWI587506B (zh) * 2015-10-16 2017-06-11 立錡科技股份有限公司 上橋功率元件及其製造方法

Also Published As

Publication number Publication date
US10998404B2 (en) 2021-05-04
US20200052072A1 (en) 2020-02-13
TWI665802B (zh) 2019-07-11

Similar Documents

Publication Publication Date Title
TWI656642B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI668746B (zh) 高壓元件及其製造方法
TWI635617B (zh) 高壓金屬氧化物半導體元件及其製造方法
TWI644441B (zh) 高壓元件及其製造方法
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
TW201826536A (zh) 高壓元件及其製造方法
TW202013733A (zh) 高壓元件及其製造方法
TWI786976B (zh) 高壓元件、高壓控制元件及其製造方法
TWI818371B (zh) 高壓元件及其製造方法
WO2017175544A1 (ja) 半導体装置およびその製造方法
TWI677094B (zh) 高壓元件及其製造方法
TW202015234A (zh) 高壓元件及其製造方法
TWI665802B (zh) 高壓元件及其製造方法
TWI841913B (zh) 高壓元件及其製造方法
CN110838513B (zh) 高压元件及其制造方法
TWI821940B (zh) 高壓元件與低壓元件整合製造方法
CN110838512B (zh) 高压元件及其制造方法
CN110504318A (zh) 横向双扩散金属氧化物半导体元件及其制造方法
TWI656646B (zh) 高壓元件及其製造方法
JP7443594B2 (ja) 半導体装置及びトランジスタ
TWI796237B (zh) 空乏型高壓nmos元件與空乏型低壓nmos元件整合製造方法
CN114765222B (zh) 高压元件及其制造方法
TWI659539B (zh) 高壓元件及其製造方法
CN110634949B (zh) 高压元件及其制造方法
TWI668802B (zh) 金屬氧化物半導體元件及其製造方法