[go: up one dir, main page]

TW202004909A - 製造蝕刻停止層之方法及包含蝕刻停止層之微機電系統感測器 - Google Patents

製造蝕刻停止層之方法及包含蝕刻停止層之微機電系統感測器 Download PDF

Info

Publication number
TW202004909A
TW202004909A TW108115388A TW108115388A TW202004909A TW 202004909 A TW202004909 A TW 202004909A TW 108115388 A TW108115388 A TW 108115388A TW 108115388 A TW108115388 A TW 108115388A TW 202004909 A TW202004909 A TW 202004909A
Authority
TW
Taiwan
Prior art keywords
esl
layer
substrate
item
patent application
Prior art date
Application number
TW108115388A
Other languages
English (en)
Other versions
TWI803632B (zh
Inventor
亞歷山德羅 法斯
蘇菲 吉耶曼
喬治 西格爾特
卡爾 特尼爾
Original Assignee
奧地利商Ams有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奧地利商Ams有限公司 filed Critical 奧地利商Ams有限公司
Publication of TW202004909A publication Critical patent/TW202004909A/zh
Application granted granted Critical
Publication of TWI803632B publication Critical patent/TWI803632B/zh

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523Etching material
    • B81C1/00547Etching processes not provided for in groups B81C1/00531 - B81C1/00539
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523Etching material
    • B81C1/00531Dry etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468Releasing structures
    • B81C1/00476Releasing structures removing a sacrificial layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102Surface micromachining
    • B81C2201/0104Chemical-mechanical polishing [CMP]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118Processes for the planarization of structures
    • B81C2201/0122Selective addition
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/014Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/05Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053Depositing a protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

本發明是關於用來製造用於氫氟酸(HF)氣相蝕刻程序的平坦化蝕刻停止層(ESL)(13)的方法。該方法包含提供第一平坦化層(17)在基底(10)的表面的頂部上,該第一平坦化層(17)包含圖案化和結構化金屬化材料(20)及填充材料(22)。該方法復包含在該第一平坦化層(17)的頂部上沉積具有低HF蝕刻率的ESL材料(23)的該平坦化ESL(13),其中,該平坦化ESL(13)具有低表面粗糙度和小於150nm,特別是小於100nm的厚度。

Description

製造蝕刻停止層之方法及包含蝕刻停止層之微機電系統感測器
本揭露是關於用來製造蝕刻停止層(ESL)的方法和關於包含ESL的微機電系統(MEMS)感測器。
MEMS感測器被常見地採用在寬廣範圍的應用中,例如,汽車、消費者、工業和醫藥、並連同許多其它的應用。MEMS裝置典型地包含中止物件,其藉移除犧牲層朝向製造程序的末端所形成。
US 9,340,412 B2是關於包含中止膜的電容式壓力感測器。
中止物件需要良好控制的蝕刻,以為了移除該犧牲層。常見地,對於MEMS裝置的中止組件而言,在將被中止的該組件下方的犧牲材料透過氫氟酸(HF),特別是透過HF氣相蝕刻,加以移除。傳統上,在特定點(也就是當該犧牲材料被完全移除時)停止該蝕刻程序是重要的,舉例來說,以為了避免其它材料的非計畫中的過度蝕刻。
常見的方法是使用所謂的蝕刻停止層(ESL),其由為抵抗的或關於特別的蝕刻劑具有非常低蝕刻率的材料所作成。藉由中止該蝕刻程序,該ESL因此提供對下方層和材料的保護。
ESL的效能可由該下方層和材料的現有形貌而不利地影響。舉例來說,該蝕刻停止層的隨後形成的形貌考慮到弱點在該ESL材料中形成,下方的材料可經由該弱點而被蝕刻劑進出。
要被達成的目的是提供製造蝕刻停止層和包含蝕刻停止層的MEMS感測器的改進概念。
此目的是以獨立請求項的主題事項加以達成。該改進的概念的實施例和發展是定義在附屬請求項中。
該改進的概念是基於在沉積該ESL之前,先平坦化該ESL下方的該層的構想。此允許具有薄ESL,但避免任何不想要的形貌和因此形成的弱點。特別是,對於電容式MEMS感測器而言,薄ESL對於維持該感測器的高感測性是重要的,因為該ESL典型地仍然在該完成的產品上。典型地,在製造期間,該ESL是沉積在結構化的底部電極的頂部上並且留下。特別是,電極對(例如,電容式感測器)之間的ESL越薄,它越少影響該電容器的電性性質。額外地,該改進的概念考慮利用該平坦化ESL,而不需要在升高溫度下的熱程序(例如,攝氏數百度的熱程序)。
特別是,該改進的概念提出形成用於氫氟酸氣相蝕刻程序的平坦化蝕刻停止層的製造方法,其中,該方法包含提供包含圖案化和結構化金屬化材料和填充材料的第一平坦化層在基底的表面的頂部上。該方法 復包含沉積具有低HF蝕刻率的ESL材料的第二平坦化層在該第一平坦化層的頂部上,其中,該第二平坦化層由低表面粗糙度和小於150nm,特別是小於100nm的厚度,加以特性化。舉例來說,該ESL的該表面粗糙度小於10nm,特別是小於1nm。
典型地,形成該電容式感測器的該底部電極的該金屬化材料是由Ti、TiN、AlCu及/或TiTiN所組成。
該改進的概念復包含遵循依據該改進的概念的該製造方法而製造的MEMS感測器。
在依據該改進的概念的各種實施例中,該方法是CMOS相容製作程序的一部分。
在維持小形狀因素、低電能消耗和減少的製造成本時,可藉由例如單石式整合該感測器與具有高準確性和高感測性的積體電路(特別是在應用特定積體電路(ASIC)中)系統,而達成組合MEMS感測器與CMOS技術。
在依據該改進的概念的該方法的各種實施例中,該ESL的該材料是例如碳化矽(silicon carbide)的半導體、或例如氮化矽(silicon nitride)的介電質,特別是富矽氮化矽。
碳化矽和富矽氮化矽是常見地現有材料,並且由關於氫氟酸蝕刻具有非常低蝕刻率加以特性化。因此,這兩種材料構成關於蝕刻停止層的選擇。原則上,可選擇由低蝕刻率予以特性化的任何非導電性CMOS-相容材料。
在依據該改進的概念的該方法的至少一個實施例中,該基底上的該第一平坦化層是由沉積第一材料在該基底的該表面的頂部上、圖案化和結構化該第一材料、沉積第二材料在該第一材料(特別是結構化的第一 材料)的頂部上以及在該基底的該表面的暴露部分上、以及實施平坦化(例如,化學機械平坦化(CMP))來加以提供。
在上方所描述的該實施例的變體中,CMP ESL材料是配置在該第一材料與該第二材料之間,特別是在結構化的第一材料與該第二材料之間。該CMP ESL材料藉由具有低CMP蝕刻率而予以特性化。
此外,在該實施例的至少一個變體中,該CMP ESL材料是相同於該ESL材料。
在一些案例中,針對該CMP蝕刻程序的額外蝕刻停止層是必需的。該CMP ESL材料可作為例如額外蝕刻停止層,並且可同樣地為氮化矽,特別是富矽氮化矽。
在依據該改進的概念的該方法的不同實施例中,該基底上的該第一平坦化層由沉積第一材料在該基底的表面的頂部上、沉積犧牲材料在該第一材料的頂部上、圖案化和結構化該第一材料和該犧牲材料、沉積第二材料在結構化的犧牲材料的頂部上和該基底的該表面的暴露部分上、以及實施該犧牲材料的溼蝕刻,來加以提供。
在上方所描述的該實施例的變體中,該結構化的犧牲材料的側壁被錐形化。
為了移除該犧牲材料並連同該犧牲材料的頂部上的該第二材料,可能需要該所謂的剝離(為了成功)錐形化側壁。這些錐形化側壁可藉由錐形化電漿程序加以達成,並且確保該犧牲材料仍然適合於溼蝕刻剝離程序。舉例來說,該犧牲材料可為在圖案化和結構化該第一材料後仍然存在的光阻、或在圖案化和結構化該第一材料前沉積在該第一材料和光阻之間的犧牲材料。
在上方所描述的該實施例中,該第一材料是該金屬化材料,而該第二材料是該填充材料。
或者,該第一材料是該填充材料,而該第二材料是該金屬化材料。
藉由首先定義由該金屬化材料所作成的該底部電極並接續地以該填充材料填充該金屬化材料層中的空隙、或反之亦然藉由首先圖案化和結構化該填充材料然後才沉積該金屬化材料以定義該底部電極,來實現形成該第一平坦化層在該基底的該表面上。
在依據該改進的概念的該方法的不同實施例中,該基底上的該第一平坦化層是由沉積、圖案化和結構化該金屬化材料在該基底的該表面的頂部上、沉積該填充材料在結構化的金屬化材料的頂部上和該基底的該表面的暴露部分上、沉積第一材料的平坦化層在該填充材料的頂部上、以及實施非選擇性電漿蝕刻的程序,來加以提供。該第一材料藉此由具有關於非選擇性電漿蝕刻的類似於該填充材料的蝕刻率予以特性化。
對照該CMP程序,其中,該第二材料在沉積後的可能形貌不是重要的,就該非選擇性電漿蝕刻程序而言,沉積該第一材料,使得其表面是平坦的。舉例來說,該第一材料可為藉由旋塗而沉積的光阻。
在各種實施例中,該方法復包含沉積另外材料的平坦化犧牲層至該平坦化ESL上,其中,該另外材料相較於該ESL材料具有高HF蝕刻率,也就是,該另外材料較該ESL材料具有高選擇性。
在至少一個實施例中,該另外材料是介電質,特別是二氧化矽。
二氧化矽(SiO2)由關於HF蝕刻的高蝕刻率(特別是相較於富矽SiN,其為用於該平坦化ESL的較佳材料)加以特性化。此使SiO2成為用於該犧牲層的適合材料。
在至少一個實施例中,該另外材料是相同於該填充材料。
為了保持製造程序儘可能地簡單,維持短清單的材料。
在各種實施例中,依據該改進的概念的該方法復包含形成溝槽在該犧牲層中、以錨件材料填充該溝槽、沉積、圖案化和結構化第二金屬化材料在該犧牲層的頂部上、移除該犧牲層、以及沉積密封層。
該第二金屬化材料是由TiN及/或W組成,而該保護層的材料是例如SiN。該密封層是沉積在該頂部電極和該平坦化ESL上,以為了保護該頂部電極,並且也作為最終鈍化(passivation)。
該前述的目的復由遵循依據該改進的概念(例如,依據上方所描述的實施例的一者)的該製造方法所製造的電容式MEMS感測器加以解決。該感測器包含基底(特別是CMOS基底),第一平坦化層是配置在該基底的頂部上。該第一平坦化層包含結構化金屬化材料和在該結構化的金屬化材料的空隙中的填充材料。在該第一平坦化層的頂部上,是配置具有低HF蝕刻率的ESL材料的平坦化ESL,其中,該平坦化ESL具有低表面粗糙度及小於150nm的厚度,特別是小於100nm的厚度。該感測器復包含結構化第二金屬化材料的中止層在該ESL上方。
對於熟習技術的讀者從上方所描述的該製造方法的該實施例而言,該感測器的另外實施例變得明顯。
1‧‧‧感測器
10‧‧‧基底
11‧‧‧底部電極
12‧‧‧平坦化金屬化層
13‧‧‧平坦化蝕刻停止層
14‧‧‧錨件材料
15‧‧‧頂部電極
16‧‧‧犧牲層
17‧‧‧第一平坦化層
20‧‧‧金屬化材料
21‧‧‧CMP ESL材料
22‧‧‧填充材料
23‧‧‧ESL材料
24‧‧‧額外材料
25‧‧‧犧牲材料
26‧‧‧密封層
接下來的範例實施例的描述和圖式可復例示和解釋該改進的概念的態樣。該製造方法分別具有相同結構和相同效應的元件以等效的參照符號出現。關於該方法的元件在不同的圖式中彼此在功能上對應,其描述在接下來的圖式的各者中沒有重複。
第1A至1C圖顯示依據該改進的概念的該方法的範例實施例;第2A至2C圖顯示在第1A至1C圖中所顯示的該範例實施例的變體;第3A至3D顯示依據該改進的概念的該方法的另外範例實施例;第4A至4C顯示依據該改進的概念的該方法的另外範例實施例;第5A至5C圖顯示在第4A至4C圖中所顯示的該範例實施例的變體;第6A至6D顯示依據該改進的概念的該方法的另外範例實施例;以及第7A至7D圖顯示依據該改進的概念最終化該感測器的製造的該方法的範例實施例。
第1A至1C顯示用來形成用於氫氟酸(HF)氣相蝕刻程序的平坦化蝕刻停止層(ESL)的方法的範例實施例。在此範例實施例中,例如化 學機械平坦化(CMP)實現該第一層的平坦化。該實施例採用用於CMP程序的額外ESL。
如第1A圖所顯示的,該額外ESL是由CMP ESL材料21(其是沉積在基底(未顯示)的頂部表面的暴露部分的頂部上)及結構化第一材料作成。在此實施例中,該第一材料為金屬化材料20,其形成底部電極。該CMP ESL材料21可例如為SiN,特別是富矽SiN,並具有關於CMP蝕刻的低蝕刻率。該金屬化材料20可例如由Ti、TiN、AlCu及/或TiTiN組成。作為第二材料,填充材料22是沉積在該CMP ESL材料21的頂部上,特別是填充包含該金屬化材料20的該層中的空隙。該填充材料22可為介電質材料,例如,SiO2。
第1B圖顯示實施CMP後的第一平坦化層,其於到達由該CMP ESL材料21所作成的該額外ESL時中止。當CMP瞄準它所施加至的平坦化該表面時,該結構的形貌,特別是在沉積該填充材料22後,並不重要。
第1C圖顯示施加形成該預期的平坦化ESL的該ESL材料23在該平坦化第一層的頂部上。該ESL材料23可為SiN,特別是富矽SiN,其關於HF蝕刻劑具有低蝕刻率。就一些CMP程序而言,可視情況採用用於該CMP的額外ESL。
第2A至2C圖顯示第1A至1C圖中所描述的該實施例的變體。在此變體中,該CMP ESL材料21與該金屬化材料20在沉積該填充材料22前一起被圖案化和結構化。
特別是,該CMP ESL材料21可作為遮罩,因此不需要光阻以在施加該CMP ESL材料21前圖案化和結構化該金屬化材料20,如第1A至1C圖中所顯示的。
該CMP程序在此變體中也在到達該CMP ESL材料21時中止,並因此形成該第一平坦化層,如第2B圖中所顯示的。
第2C圖因此顯示用於形成該平坦化ESL的該ESL材料23的沉積。
第3A至3D圖例示該程序的變體以作為依據該改進的概念的該方法的不同實施例。相較於第1A至1C圖和第2A至2C圖中所描述的該實施例,該第一材料和該第二材料是交換的。
就此實施例而言,該填充材料22是沉積成該第一材料在該基底的表面上,並且接續地被圖案化和結構化,如第3A圖中所顯示的。
第3B圖顯示沉積該金屬化材料20成該第二材料,以定義該填充材料22的該層中的底部電極。
在此案例中,可選擇該填充材料22具有關於CMP的低蝕刻率,使得該第一層的平坦化於到達該填充材料22時中止,如第3C圖中所例示的。
第3D圖顯示在沉積該ESL材料23以形成該平坦化ESL後的該結構。
第4A至4C圖顯示該方法形成該平坦化ESL在該平坦化第一層的頂部上的不同實施例。
在此實施例中,該金屬化材料20與犧牲材料25一起被圖案化和結構化成該第一材料,如第4A圖中所顯示的。該犧牲材料25可例如為光阻材料,其於結構化該金屬化材料20後沒有被移除。該金屬化材料20和該犧牲材料25的圖案化和結構化例如由錐形化電漿程序加以實現,特別是達成該犧牲材料25的錐形化側壁26。
第4B圖顯示沉積該填充材料22成第二材料,其可被良好地控制,特別是填充包含該金屬化材料20的該第一層中的空隙,以使該填充材料22的厚度對應於該金屬化材料20的厚度。
第4C圖顯示經由剝離程序移除該犧牲材料25後的結果,例如,形成該平坦化第一層,作為該ESL材料23的該平坦化ESL在該第一層的頂部上的的基礎。
第5A至5C圖顯示反向程序,以作為第4A至4C圖中所顯示的該方法的不同實施例,其中,該第一材料和該第二材料是交換的。
此實施例的原則是相同於第3A至3D圖中所顯示的程序,其中,在第一步驟中,該填充材料22和犧牲材料25一起被圖案化和結構化成在該填充材料22的頂部上的該第一材料,如第5A圖中所顯示的。同樣在此實施例中,該犧牲材料25可例如為於結構化該填充材料22後沒有被移除的光阻。
第5B圖顯示在沉積該金屬化材料20成該第二材料,特別是在該基底的該表面的暴露部分上使得該金屬化材料20的厚度對應於該填充材料22的厚度後的該結構。
第5C圖顯示透過剝離程序移除該犧牲材料25後的結果,例如,形成該平坦化第一層作為該第一層的頂部上的該ESL材料23的該平坦化ESL的基礎。
第6A至6D圖顯示該方法用以形成該平坦化ESL在該平坦化第一層的頂部上的另外不同實施例。相同於第1A和2A圖中所顯示的該程序,在此實施例中的該填充材料22是設置在結構化的該金屬化材料20和該基底的該表面的暴露部分上,特別是用以填充包含該金屬化材料20的該層中的空隙,如第6A圖中所顯示的。
接著,第6B圖顯示沉積額外材料24在該填充材料22的頂部上,使得該額外材料24的該頂部表面是平坦的。舉例來說,該額外材料可為例如經由旋塗而具有平坦頂部表面的光阻。
第6C圖顯示非選擇性電漿蝕刻後的該平坦化第一層。此蝕刻意圖以類似、特別是相等的速率蝕刻該填充材料22並連同該額外材料24,以為了達成該第一層的平坦化表面。該電漿蝕刻可良好地控制,使得過蝕刻得以防止。
第6D圖再次地顯示沉積該ESL材料23以形成該平坦化ESL在該平坦化第一層的頂部上的該結構。
第7A至7D圖顯示形成該平坦化ESL以製作包含平坦化ESL的MEMS感測器後的範例步驟。
開始點是第7A圖,其顯示該ESL材料23的該平坦化ESL 13在該平坦化第一層的頂部上,該平坦化第一層包含該金屬化材料20的底部電極11以及在該底部電極11之間的間隙中的填充材料22。該第一層是配置在基底10的表面的頂部上,例如,具有通孔在該鈍化中用以電性連接的CMOS基底。
第7B圖顯示沉積另外材料的平坦化犧牲層16後的該結構。該另外材料關於HF氣相蝕刻劑,具有相較於該ESL材料23的高蝕刻率。舉例來說,該另外材料可相同於該填充材料22,特別是SiO2。SiO2由關於HF蝕刻劑相較於SiN的高選擇性加以特性化。SiN,特別是富矽SiN,是較佳的ESL材料23。
第7C圖顯示該犧牲層16內側的溝槽14。此溝槽在第二金屬化材料的平坦化金屬化層12被沉積在該犧牲層16的頂部上前,由例如金屬化材料的導電性錨件材料所填充。
在圖案化和結構化該平坦化金屬化層12以形成該頂部電極15後,該犧牲層16經由中止該頂部電極15的HF氣相蝕刻程序予以移除,現在形成中止膜,如第7D圖中所顯示的。該平坦化ESL 13作為該HF蝕刻的阻障件,並且因此停止該蝕刻程序,而沒有影響該下方的底部電極11、填充材料22和該基底10。在該頂部電極15和該平坦化ESL 13的頂部上,沉積密封層26,以保護該頂部電極15並作為最終鈍化。
遵循依據該改進的概念的該方法的此實施例製作的該範例電容式感測器1是特定的範例,並且可例如是壓力感測器。該方法可被應用至類似的感測器製造程序,在該感測器製造程序中,希望平坦且薄的ESL。此特別就是該案例,如果該ESL仍然在該最終的感測器上,並且例如顯著地減少的電性性質將被防止。
1‧‧‧感測器
10‧‧‧基底
11‧‧‧底部電極
13‧‧‧平坦化蝕刻停止層
14‧‧‧錨件材料
15‧‧‧頂部電極
17‧‧‧第一平坦化層
22‧‧‧填充材料
26‧‧‧密封層

Claims (17)

  1. 一種用來製造適合於氫氟酸(HF)氣相蝕刻程序的平坦化蝕刻停止層(ESL)(13)之方法,,該方法包含:提供第一平坦化層(17)在基底(10)的表面的頂部上,該第一平坦化層(17)包含圖案化和結構化金屬化材料(20)及填充材料(22);以及在該第一平坦化層(17)的頂部上沉積具有低HF蝕刻率的ESL材料(23)的平坦化ESL(13),其中,該平坦化ESL(13)的厚度小於150nm,特別是小於100nm。
  2. 如申請專利範圍第1項所述之方法,其中,實施化學機械平坦化、剝離處理和非選擇性電漿蝕刻的一者來實現該第一平坦化層(17)的平坦化。
  3. 如申請專利範圍第1或2項所述之方法,其中,該方法是CMOS-相容製作程序的一部分。
  4. 如申請專利範圍第1或2項所述之方法,其中,該方法是適合用來製造MEMS裝置,特別是電容式MEMS感測器裝置。
  5. 如申請專利範圍第1或2項所述之方法,其中,該ESL材料(23)是例如碳化矽的半導體、或例如氮化矽的介電質,特別是富矽氮化矽。
  6. 如申請專利範圍第1或2項所述之方法,其中,該基底(10)上的該第一平坦化層(17)由下列步驟所提供:沉積第一材料在該基底(10)的該表面的頂部上;圖案化和結構化該第一材料;沉積第二材料在該第一材料的頂部上,特別是結構化第一材料,以及在該基底(10)的該表面的暴露部分上;以及 實施化學機械平坦化(CMP)。
  7. 如申請專利範圍第6項所述之方法,其中,CMP ESL材料(21)被配置在該第一材料與該第二材料之間,特別是在該結構化第一材料與該第二材料之間,其中,該CMP ESL材料(21)具有低CMP蝕刻率。
  8. 如申請專利範圍第7項所述之方法,其中,該CMP ESL材料(21)是相同於該ESL材料(23)。
  9. 如申請專利範圍第1或2項所述之方法,其中,該基底(10)上的該第一平坦化層(17)由下列步驟所提供:沉積第一材料在該基底(10)的表面的頂部上;沉積犧牲材料(25)在該第一材料的頂部上;圖案化和結構化該第一材料和該犧牲材料(25);沉積第二材料在結構化犧牲材料(25)的頂部及在該基底(10)的該表面的暴露部分上;以及實施該犧牲材料(25)的溼蝕刻。
  10. 如申請專利範圍第9項所述之方法,其中,該結構化犧牲材料(25)的側壁被錐形化。
  11. 如申請專利範圍第6項所述之方法,其中,該第一材料是該金屬化材料(20),而該第二材料是該填充材料(22);或者該第一材料是該填充材料(22),而該第二材料是該金屬化材料(20)。
  12. 如申請專利範圍第1或2項所述之方法,其中,該基底(10)上的該第一平坦化層(17)由下列步驟所提供:沉積、圖案化和結構化該金屬化材料(20)在該基底(10)的該表面的頂部上; 沉積該填充材料(22)在該結構化金屬化材料(20)的頂部和該基底(10)的該表面的暴露部分上;沉積額外材料(24)的平坦化層在該填充材料(22)的頂部上;以及實施非選擇性電漿蝕刻的程序,其中,關於非選擇性電漿蝕刻,該額外材料(24)與該填充材料(22)具有類似的蝕刻率。
  13. 如申請專利範圍第1或2項所述之方法,其中,該方法復包含沉積另外材料的平坦化犧牲層(16)在該平坦化ESL(13)上,其中,該另外材料相較於該ESL材料(23)具有高HF蝕刻選擇性。
  14. 如申請專利範圍第13項所述之方法,其中,該另外材料是介電質,特別是二氧化矽。
  15. 如申請專利範圍第13項所述之方法,其中,該方法復包含:形成溝槽在該犧牲層(16)中;以導電性錨件材料(14),特別是金屬,填充該溝槽;沉積、圖案化和結構化第二金屬化材料在該犧牲層(16)的頂部上;移除該犧牲層(16);以及沉積密封層(26)在該第二金屬化材料和該平坦化ESL(13)的頂部上。
  16. 一種電容式MEMS感測器(1),包含:基底(10),特別是CMOS基底;第一平坦化層(17),配置在該基底(10)的表面上,該第一平坦化層(17)包含:結構化金屬化材料(20);以及填充材料(22),在該結構化金屬化材料(20)的空隙中; 在該第一平坦化層(17)的頂部上,具有低HF蝕刻率的ESL材料(23)的平坦化蝕刻停止層(ESL)(13),其中,該ESL(13)的厚度小於150nm,特別是小於100nm;以及結構化第二金屬化材料的中止層,在該ESL(13)上方。
  17. 如申請專利範圍第16項所述之電容式MEMS感測器(1),復包含在該中止層和該平坦化ESL(13)的頂部上的密封層(26)。
TW108115388A 2018-05-18 2019-05-03 製造蝕刻停止層之方法及包含蝕刻停止層之微機電系統感測器 TWI803632B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18173267.8 2018-05-18
EP18173267.8A EP3569568B1 (en) 2018-05-18 2018-05-18 Method for manufacturing an etch stop layer and mems sensor comprising an etch stop layer

Publications (2)

Publication Number Publication Date
TW202004909A true TW202004909A (zh) 2020-01-16
TWI803632B TWI803632B (zh) 2023-06-01

Family

ID=62222407

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115388A TWI803632B (zh) 2018-05-18 2019-05-03 製造蝕刻停止層之方法及包含蝕刻停止層之微機電系統感測器

Country Status (5)

Country Link
US (1) US11572271B2 (zh)
EP (1) EP3569568B1 (zh)
CN (1) CN112512958B (zh)
TW (1) TWI803632B (zh)
WO (1) WO2019219479A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211254B2 (en) * 2019-12-19 2021-12-28 Stmicroelectronics Pte Ltd Process for integrated circuit fabrication using a buffer layer as a stop for chemical mechanical polishing of a coupled dielectric oxide layer
CN112614810A (zh) * 2020-12-18 2021-04-06 江苏能华微电子科技发展有限公司 一种平坦化金属叠层的方法及器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789264A (en) * 1996-03-27 1998-08-04 Daewoo Electronics Co., Ltd. Method for manufacturing a thin film actuated mirror having a flat light reflecting surface
US6203715B1 (en) * 1999-01-19 2001-03-20 Daewoo Electronics Co., Ltd. Method for the manufacture of a thin film actuated mirror array
US6777258B1 (en) * 2002-06-28 2004-08-17 Silicon Light Machines, Inc. Conductive etch stop for etching a sacrificial layer
JP4202091B2 (ja) 2002-11-05 2008-12-24 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置の作製方法
US20070057305A1 (en) * 2005-09-13 2007-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor integrated into the damascene structure and method of making thereof
WO2010147839A2 (en) * 2009-06-18 2010-12-23 Analog Devices, Inc. Silicon-rich nitride etch stop layer for vapor hf etching in mems device fabrication
DE112012004523T5 (de) * 2011-10-28 2014-08-14 Stmicroelectronics S.R.L. Verfahren zur Herstellung einer Schutzschicht gegen HF-Ätzen, mit der Schutzschicht ausgestattete Halbleitervorrichtung, und Verfahren zur Herstellung der Halbleitervorrichtung
US9218065B2 (en) * 2013-03-11 2015-12-22 Intel Corporation Stress tolerant MEMS accelerometer
EP2806258B1 (en) 2013-05-20 2018-09-12 ams international AG Differential pressure sensor
US9059259B2 (en) * 2013-07-19 2015-06-16 Taiwan Semiconductor Manufacturing Company Limited Hard mask for back-end-of-line (BEOL) interconnect structure
US9340412B2 (en) 2014-07-28 2016-05-17 Ams International Ag Suspended membrane for capacitive pressure sensor
US9659864B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming self-aligned via with selectively deposited etching stop layer
US9679850B2 (en) * 2015-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating semiconductor structure
US9663346B1 (en) * 2016-02-17 2017-05-30 Globalfoundries Inc. MEMs-based resonant FinFET
EP3650826B1 (en) 2018-11-07 2023-08-16 Sciosense B.V. Semiconductor transducer device with multilayer diaphragm and method of manufacturing a semiconductor transducer device with multilayer diaphragm

Also Published As

Publication number Publication date
US11572271B2 (en) 2023-02-07
CN112512958B (zh) 2024-09-17
WO2019219479A1 (en) 2019-11-21
EP3569568B1 (en) 2023-08-02
TWI803632B (zh) 2023-06-01
EP3569568A1 (en) 2019-11-20
US20210214216A1 (en) 2021-07-15
CN112512958A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
CN105492371A (zh) 用于有源电路封装的微型机电系统(mems)装置防静摩擦的装置和方法
JP2009160728A (ja) 単結晶シリコンで作製されるmems又はnems構造の機械部品の製造方法
CN105321953B (zh) 用于压电层布置的制造方法和相应的压电层布置
JP6282227B2 (ja) 犠牲スラブを用いて幅広のトレンチを形成する方法
CN113336187A (zh) Mems器件封装方法及封装结构
CN112997056B (zh) 具有多层膜片的半导体换能器装置以及制造具有多层膜片的半导体换能器装置的方法
US8551856B2 (en) Embedded capacitor and method of fabricating the same
TW202004909A (zh) 製造蝕刻停止層之方法及包含蝕刻停止層之微機電系統感測器
JP6331552B2 (ja) Memsデバイス及びその製造方法
CN111684252B (zh) 具有悬浮膜并在锚边缘具有圆角的电容式压力传感器和其他器件
CN104843634B (zh) 用于结构化由两个半导体层组成的层结构的方法及微机械部件
US11878906B2 (en) Method for manufacturing an integrated MEMS transducer device and integrated MEMS transducer device
TWI829795B (zh) 製造具多層膜片的半導體傳感器裝置之方法及具多層膜片的半導體傳感器裝置
TW201811660A (zh) 用於製造具有裸露的壓力感測裝置的微機械構件之方法及微機械構件
JPH11214626A (ja) 半導体装置および半導体装置の製造方法
CN114792757B (zh) 电容孔、电容器、dram及其制备方法
CN100378907C (zh) 半导体元件的制造方法及在其内制造电容器的方法
JPH11238852A (ja) 半導体装置のキャパシタ及びその製造方法
JP2005167124A (ja) 半導体装置及びその製造方法
JP2001093972A (ja) 半導体装置の製造方法
JP2013222717A (ja) 半導体装置及び半導体装置の製造方法
JP2002237570A (ja) シリンダ型キャパシタ及びシリンダ型キャパシタの製造方法
JP2008149394A (ja) Memsデバイスの製造方法
JP2008218844A (ja) 半導体装置の製造方法
KR20090104313A (ko) 반도체 소자의 제조방법