CN112614810A - 一种平坦化金属叠层的方法及器件 - Google Patents
一种平坦化金属叠层的方法及器件 Download PDFInfo
- Publication number
- CN112614810A CN112614810A CN202011506746.1A CN202011506746A CN112614810A CN 112614810 A CN112614810 A CN 112614810A CN 202011506746 A CN202011506746 A CN 202011506746A CN 112614810 A CN112614810 A CN 112614810A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- photoresist
- photoresist layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W20/081—
-
- H10P76/2041—
-
- H10W20/056—
-
- H10W20/062—
-
- H10W20/435—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种平坦化金属叠层的方法，包括在金属底层上沉积电介质层，使用负性光刻胶：在电介质层上形成光刻胶层，通过光刻在光刻胶层上形成图案，并蚀刻掉该部分的电介质，并使光刻胶层的开口角度θ≥90°，沉积金属层，剥离光刻胶层、位于光刻胶层上的金属层，沉积金属覆盖层，使金属覆盖层的上表面为平面。一种器件，其包括由平坦化金属叠层的方法形成的结构。本发明在不使用CMP、钨塞（化学机械研磨）、铜（双）镶嵌工艺的情况下，大大改善金属层的平坦度，极大的简化了工艺流程，提高了器件的性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种平坦化金属叠层的方法及器件。
背景技术
在现代CMOS（互补金属氧化物半导体）器件工艺流程中，通常的做法是在各个步骤中使用CMP（化学机械研磨）工艺，以在通孔内与钨塞或铜双镶嵌塞（大马士革镶嵌）一起实现平坦化的金属化堆叠，如图1-1、1-1a、1-1b所示。
钨塞形成的常用方法包括：在介质层上形成通孔；沉积金属钨覆盖所有的通孔和介质层；采用CMP（化学机械研磨）工艺将金属钨研磨直至通孔中的金属钨凸伸出介质层的表面。
铜双镶嵌塞的常用方法包括：沉积介质层并以干法蚀刻完成铜双镶嵌结构之图型后，沉积一层扩散阻障层，一般为TaN；进行金属沉积，如PVD、CVD，或电镀6；再进行CMP（化学机械研磨）即告完成。
相比之下，对于功率MOSFET（金属-氧化物半导体场效应晶体管）器件，放宽了金属化设计规则。这样，通常不必强制使用昂贵的CMP和/或钨/铜塞工艺，取而代之的是，铝基金属化仍然在设备制造商中流行。例如通过电子束蒸发或溅射来沉积铝，但是其间隙填充（孔填充）能力差，即使通过以45°或更大的斜度逐渐缩小间隙/孔的轮廓，如图2-1、2-2所示，可以在某种程度上提高铝的金属填充能力，但由于下面的形貌，仍然存在一些金属层台阶。
发明内容
本发明的一个目的是提供一种平坦化金属叠层的方法，可以在不使用CMP、钨塞（化学机械研磨）、铜（双）镶嵌工艺的情况下，大大改善金属层的平坦度。
为达到上述目的，本发明采用的技术方案是：
一种平坦化金属叠层的方法，包括以下步骤：
步骤1：
在金属底层上沉积电介质层，
步骤2：
（1）、使用负性光刻胶：在电介质层上形成光刻胶层，
（2）、通过光刻在光刻胶层上形成图案，并蚀刻掉该部分的电介质，并使光刻胶层的开口角度θ≥90°，
步骤3：
沉积金属层，
步骤4：
剥离光刻胶层、位于光刻胶层上的金属层，
步骤5：
沉积金属覆盖层，使金属覆盖层的上表面为平面。
优选地，在步骤3、步骤5中使用同一金属沉积金属层、金属覆盖层。
进一步优选地，所述的金属采用铝。
优选地，在步骤2中：光刻胶层的开口角度θ＞90°。
优选地，在步骤2中：使用双层liftoff光刻胶堆叠。
优选地，在步骤2中：通过电子束或溅射方式沉积金属层。
优选地，在步骤3中：沉积在电介质层开口内的金属层的厚度与电介质层的厚度接近。
优选地，在步骤4中：采用Liftoff工艺对光刻胶层进行剥离。
优选地，所述的电介质层采用SiO2或SiN。
本发明的另一个目的是提供一种器件。
为达到上述目的，本发明采用的技术方案是：
一种器件，其包括由所述的平坦化金属叠层的方法形成的结构。
由于上述技术方案运用，本发明与现有技术相比具有下列优点：
本发明在不使用CMP、钨塞（化学机械研磨）、铜（双）镶嵌工艺的情况下，大大改善金属层的平坦度，极大的简化了工艺流程，提高了器件的性能。
附图说明
附图1-1为带有CMP钨塞的CMOS器件金属化结构图；
附图1-1a、1-1b为带有CMP铜双镶嵌塞的CMOS器件金属化结构图；
附图2-1、2-2为金属填充具有垂直或锥形间隙/孔的轮廓示意图；
附图3-1至3-5为本实施例中平坦化金属叠层的工艺流程图。
以上附图中：
1、金属底层；2、电介质层；3、金属层；30、金属层；31、金属覆盖层；4、光刻胶层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种平坦化金属叠层的方法，包括以下步骤：
步骤1：
在金属底层1上沉积电介质层2，电介质层2采用如SiO2或SiN，如图3-1所示。
步骤2：
（1）、使用负性光刻胶：在电介质层2上形成光刻胶层4，或者使用双层liftoff光刻胶堆叠，
（2）、通过标注光刻技术在光刻胶层4上形成图案，并蚀刻掉该部分的光刻胶层4、电介质，在电介质层2上形成开口，并露出金属底层1，并使光刻胶层4的开口角度θ≥90°，优选地，图示的光刻胶层4的开口角度θ＞90°，如图3-2所示。
步骤3：
采用金属铝，通过电子束或溅射方式沉积金属层30，金属层30覆盖光刻胶层4，填充电介质层2的开口，沉积在电介质层2开口内的金属层30的厚度与电介质层2的厚度接近，图示中金属层30的厚度较电介质层2的厚度略厚，并凸出一点电介质层，如图3-3所示。
步骤4：
剥离光刻胶层4、位于光刻胶层4上的金属层30，具体可以采用如Liftoff工艺，如图3-4所示。
步骤5：
采用金属铝，通过电子束或溅射方式沉积金属覆盖层31，金属覆盖层31覆盖电介质层2、金属层30，使金属覆盖层31的上表面为平面，从而形成上表面平坦的金属层叠结构，如图3-5所示。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种平坦化金属叠层的方法，其特征在于：包括以下步骤：
步骤1：
在金属底层上沉积电介质层，
步骤2：
（1）、使用负性光刻胶：在电介质层上形成光刻胶层，
（2）、通过光刻在光刻胶层上形成图案，并蚀刻掉该部分的电介质，并使光刻胶层的开口角度θ≥90°，
步骤3：
沉积金属层，
步骤4：
剥离光刻胶层、位于光刻胶层上的金属层，
步骤5：
沉积金属覆盖层，使金属覆盖层的上表面为平面。
2.根据权利要求1所述的平坦化金属叠层的方法，其特征在于：在步骤3、步骤5中使用同一金属沉积金属层、金属覆盖层。
3.根据权利要求2所述的平坦化金属叠层的方法，其特征在于：所述的金属采用铝。
4.根据权利要求1所述的平坦化金属叠层的方法，其特征在于：在步骤2中：光刻胶层的开口角度θ＞90°。
5.根据权利要求1所述的平坦化金属叠层的方法，其特征在于：在步骤2中：使用双层liftoff光刻胶堆叠。
6.根据权利要求1所述的平坦化金属叠层的方法，其特征在于：在步骤2中：通过电子束或溅射方式沉积金属层。
7.根据权利要求1所述的平坦化金属叠层的方法，其特征在于：在步骤3中：沉积在电介质层开口内的金属层的厚度与电介质层的厚度接近。
8.根据权利要求1所述的平坦化金属叠层的方法，其特征在于：在步骤4中：采用Liftoff工艺对光刻胶层进行剥离。
9.根据权利要求1所述的平坦化金属叠层的方法，其特征在于：所述的电介质层采用SiO2或SiN。
10.一种器件，其特征在于：其包括权利要求1至9中任意一项权利要求所述的方法形成的结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011506746.1A CN112614810A (zh) | 2020-12-18 | 2020-12-18 | 一种平坦化金属叠层的方法及器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011506746.1A CN112614810A (zh) | 2020-12-18 | 2020-12-18 | 一种平坦化金属叠层的方法及器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112614810A true CN112614810A (zh) | 2021-04-06 |
Family
ID=75240673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011506746.1A Pending CN112614810A (zh) | 2020-12-18 | 2020-12-18 | 一种平坦化金属叠层的方法及器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112614810A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030049586A (ko) * | 2001-12-15 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| CN101442029A (zh) * | 2008-12-18 | 2009-05-27 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN103456685A (zh) * | 2013-09-13 | 2013-12-18 | 华进半导体封装先导技术研发中心有限公司 | 一种不需使用cmp的tsv与第一层再布线层的制造方法 |
| WO2019219479A1 (en) * | 2018-05-18 | 2019-11-21 | Ams Ag | Method for manufacturing an etch stop layer and mems sensor comprising an etch stop layer |
| US20200083436A1 (en) * | 2018-09-11 | 2020-03-12 | International Business Machines Corporation | Contact via structures |
-
2020
- 2020-12-18 CN CN202011506746.1A patent/CN112614810A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030049586A (ko) * | 2001-12-15 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| CN101442029A (zh) * | 2008-12-18 | 2009-05-27 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN103456685A (zh) * | 2013-09-13 | 2013-12-18 | 华进半导体封装先导技术研发中心有限公司 | 一种不需使用cmp的tsv与第一层再布线层的制造方法 |
| WO2019219479A1 (en) * | 2018-05-18 | 2019-11-21 | Ams Ag | Method for manufacturing an etch stop layer and mems sensor comprising an etch stop layer |
| US20200083436A1 (en) * | 2018-09-11 | 2020-03-12 | International Business Machines Corporation | Contact via structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106935544B (zh) | 半导体装置与其形成方法 | |
| US6143641A (en) | Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures | |
| CN105321925B (zh) | 金属线结构和方法 | |
| US20160218062A1 (en) | Thin film resistor integration in copper damascene metallization | |
| TW201727709A (zh) | 具有楔形鑲嵌孔洞之半導體結構及其製造方法 | |
| US6576550B1 (en) | ‘Via first’ dual damascene process for copper metallization | |
| US7279411B2 (en) | Process for forming a redundant structure | |
| US9269663B2 (en) | Single pattern high precision capacitor | |
| TWI232523B (en) | Damascene process and structure thereof | |
| US11450608B2 (en) | Integrated circuit devices including metal wires having etch stop layers on sidewalls thereof | |
| KR20090045198A (ko) | 상호접속 구조물 및 상호접속 구조물의 제조 공정 | |
| US9570397B1 (en) | Local interconnect structure including non-eroded contact via trenches | |
| CN102569176A (zh) | 制备双大马士革结构的方法 | |
| US11056426B2 (en) | Metallization interconnect structure formation | |
| TW200303599A (en) | Manufacturing method of semiconductor device | |
| CN110838464A (zh) | 金属内连线结构及其制作方法 | |
| US11776924B2 (en) | Method of manufacturing semiconductor device | |
| US20200126841A1 (en) | Semiconductor device and method of forming the same | |
| CN112614810A (zh) | 一种平坦化金属叠层的方法及器件 | |
| TWI819796B (zh) | 半導體結構的形成方法 | |
| CN103794545B (zh) | 一种制作金属互连线的方法 | |
| CN114121881A (zh) | 具有气隙的互连结构及方法 | |
| KR100833424B1 (ko) | 반도체 메모리 소자의 금속배선 제조방법 | |
| KR100779387B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 제조 방법 | |
| TWI512894B (zh) | 金屬內連線結構及其製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210406 |