[go: up one dir, main page]

TW201946226A - 具襯墊間隙壁的閘極切割結構及相關方法 - Google Patents

具襯墊間隙壁的閘極切割結構及相關方法 Download PDF

Info

Publication number
TW201946226A
TW201946226A TW108104451A TW108104451A TW201946226A TW 201946226 A TW201946226 A TW 201946226A TW 108104451 A TW108104451 A TW 108104451A TW 108104451 A TW108104451 A TW 108104451A TW 201946226 A TW201946226 A TW 201946226A
Authority
TW
Taiwan
Prior art keywords
gate
gate cutting
spacer
fin
opening
Prior art date
Application number
TW108104451A
Other languages
English (en)
Other versions
TWI693677B (zh
Inventor
夏希Ｍ 潘迪
舒傑輝
輝 臧
米克斯 雷亞提斯 艾可納
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201946226A publication Critical patent/TW201946226A/zh
Application granted granted Critical
Publication of TWI693677B publication Critical patent/TWI693677B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P50/285—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

此揭露係有關一種用於鰭型場效電晶體的閘極切割結構及相關方法。該閘極切割結構將一第一鰭型場效電晶體的第一金屬閘極導體的端部從一第二鰭型場效電晶體的第二金屬閘極導體的端部分開並電性隔離。該閘極切割結構包括一主體，其接觸該第一金屬閘極導體及該第二金屬閘極導體的端部。一襯墊間隙壁將該主體的下部分從一層間介電層(ILD，interlayer dielectric)分開，且該主體的上部分接觸該層間介電層。在形成期間，該襯墊間隙壁允許使用一更大的閘極切割開口，以允許該閘極切割開口的高品質清理，但也減小了該等鰭型場效電晶體的金屬閘極導體端部之間的間距之尺寸。在一個範例中，該主體可具有一下部分，其寬度小於該主體之上部分。

Description

具襯墊間隙壁的閘極切割結構及相關方法
本發明係關於積體電路(IC，integrated circuit)製造，更特別關於一對鰭型場效電晶體(finFET)的閘極切割結構，其使用一襯墊以允許更小的臨界尺寸(critical dimension)。
鰭型場效電晶體(finFET)係藉由在一基板上建立多個半導體鰭片並將一閘極導體垂直地橫跨置於該等鰭片上而形成。一鰭型場效電晶體係藉由在鰭片中閘極下方形成一通道區域的閘極以及形成在該閘極旁的鰭片中的源極/汲極區域而建立。為了根據替代金屬閘極(RMG，replacement metal gate)方式形成鰭型場效電晶體的各個部分，一細長的虛閘極(dummy gate)係放置在金屬閘極導體最終將垂直橫跨置於鰭片上的位置。虛閘極允許執行諸如退火(anneal)製程而不會損壞最終的閘極導體材料。虛閘極及鰭片之間的空間填充有一層間介電層。虛閘極通常由多晶矽或非晶矽製成，並具有諸如氮化鈦的襯墊間隙壁。在製程的一部分中，一閘極切割開口係形成在虛閘極中，接著由一閘極切割填充材料所填充。為了形成鰭型場效電晶體，該虛閘極被移除，並由延伸在相鄰鰭片上的一金屬閘極導體所替代。該閘極切割填充材料建立了一結構，該結構在相鄰鰭型場效電晶體的閘極間提供一電性絕緣，以電性地隔離該等鰭型場效電 晶體。
隨著積體電路製造繼續擴展到更小的技術節點，例如：7奈米(nm)及其更甚者，結構之間的間距持續縮減。例如：在鰭型場效電晶體形成期間，接地規則及圖案變化性導致閘極切割開口的間距極為緊密。形成閘極切割的特殊挑戰是建立具有所需尺寸的開口。例如，當前閘極切割開口的寬度通常為約30奈米(nm)，其允許足夠的空間從該開口移除任何殘留物。然而，對於7奈米技術節點的鰭型場效電晶體而言，該開口的尺寸卻顯得太大。亦即，閘極切割填充材料尺寸需要小於30奈米，以提供足夠的間距，並且確保金屬閘極導體在7奈米技術節點中替代金屬導體之後分開。更具體而言，在7奈米技術節點中，非晶矽及襯墊間隙壁在一窄閘極切割中夾斷，使得利用習知反應性離子蝕刻(RIE，reactive ion etch)技術很難移除在該開口底部的非晶矽殘留物。在一種方法中，高偏壓功率的RIE超蝕刻係被應用，但是此種蝕刻在閘極切割開口中產生了弓形側壁，其可能與閘極導體端部產生短路。此種方法在其他製程中產生離子陰影效應，並容許氧挖削(oxygen gouging)，其最終可能導致互連問題。
本發明的第一態樣涉及一種方法，其包括：形成一第一半導體鰭片及一第二半導體鰭片在一基板上，及一空間分隔該第一半導體鰭片及該第二半導體鰭片；形成一虛閘極延伸在該第一半導體鰭片及該第二半導體鰭片的每一個上；形成一層間介電層在該第一半導體鰭片、該第二半導體鰭片及該虛閘極的周圍上；形成一閘極切割開口在該第一半導體鰭片及該第二半導體鰭片間的空間中的虛閘極上，該閘極切割開口具有一內側壁表面；形成一襯墊間隙壁層在該閘極切割開口中，該襯墊間隙壁層至少覆蓋該閘極切割開口的內側壁表面；以一閘極切割填充材料填充該閘極切割開口，從而建立一閘極切割主體；移除該虛閘極，建立一虛閘極開口， 其暴露該閘極切割填充材料上的該襯墊間隙壁層的外側，及暴露該第一半導體鰭片及該第二半導體鰭片；藉由從該閘極切割填充材料上移除暴露在該虛閘極開口中的襯墊間隙壁層，形成一襯墊間隙壁在該閘極切割主體及該層間介電層之間；以及形成一金屬閘極導體在該虛閘極開口中及在該第一半導體鰭片與該第二半導體鰭片上，其中該閘極切割主體將該第一半導體鰭片上的金屬閘極導體與該第二半導體鰭片上的金屬閘極導體隔離。本發明的第二態樣包括一鰭型場效電晶體(finFET)結構，其包括：一基板；一第一鰭型場效電晶體，位在該基板上，且具有一第一半導體鰭片及一第一金屬閘極導體在該第一半導體鰭片上；一第二鰭型場效電晶體，位在該基板上，且具有一第二半導體鰭片及一第二金屬閘極導體在該第二半導體鰭片上；一層間介電層，位在該第一鰭型場效電晶體及該第二鰭型場效電晶體的周圍；及一閘極切割結構，其電性隔離該第一金屬閘極導體的一端部與該第二金屬閘極導體的一端部，以電性隔離該第一鰭型場效電晶體及該第二鰭型場效電晶體，其中該閘極填充結構包括一主體及一襯墊間隙壁，其中該主體具有一下部分及一上部分，其中該主體的上部分接觸該層間介電層，且該襯墊間隙壁將該主體的下部分從該層間介電層分開。
本發明的第三態樣關於一用於鰭型場效電晶體(finFET)的閘極切割結構，該閘極切割結構包括：一閘極切割結構，其電性隔離一第一鰭型場效電晶體的一第一金屬閘極導體的一端部與一第二鰭型場效電晶體的一第二金屬閘極導體的一端部，其中該閘極切割結構包括一主體，其接觸該第一金屬閘極導體的端部及該第二金屬閘極導體的端部，以及一襯墊間隙壁，其僅將該主體的一部分從延伸於該第一及第二鰭型場效電晶體周圍的一層間介電層分開。
由以下本發明具體實施例的更具體描述，將可更清楚理解本發明的前述及其他特徵。
100‧‧‧閘極切割結構
110‧‧‧半導體鰭片
110A‧‧‧半導體鰭片
110B‧‧‧半導體鰭片
112‧‧‧基板
114‧‧‧空間
116‧‧‧虛閘極
120‧‧‧淺溝槽隔離區(STI)
124‧‧‧層間介電層(ILD)
130‧‧‧閘極切割開口
132‧‧‧內側壁表面
134‧‧‧硬式遮罩
136‧‧‧底表面
140‧‧‧襯墊間隙壁
142‧‧‧襯墊間隙壁層
142U‧‧‧襯墊間隙壁層
150‧‧‧下部分
152‧‧‧上部分
154‧‧‧犧牲材料
160‧‧‧閘極切割填充材料
162‧‧‧閘極切割主體
164‧‧‧虛閘極開口
166‧‧‧外側
170‧‧‧金屬閘極導體
170A‧‧‧金屬閘極導體
170B‧‧‧金屬閘極導體
172A‧‧‧第一鰭型場效電晶體
172B‧‧‧第二鰭型場效電晶體
174‧‧‧下部分
176‧‧‧上部分
180A‧‧‧端部
180B‧‧‧端部
190‧‧‧下部分
192‧‧‧上部分
200‧‧‧鰭型場效電晶體(finFET)結構
W1‧‧‧寬度
W2‧‧‧寬度
本發明的具體實施例將參考以下附圖做詳細描述，其中相同的代號表示相同的元件，且其中：
圖1顯示了根據本發明之具體實施例形成並使用一閘極切割結構之一整體佈局的平面視圖。
圖2及圖3顯示了沿著根據本發明之具體實施例形成閘極切割開口及襯墊間隙壁層之方法的圖1中橫截面視圖線段Y-Y的橫截面視圖。
圖4至圖6顯示了沿著根據本發明之第一具體實施例修改襯墊間隙壁層之方法的圖1中橫截面視圖線段Y-Y的橫截面視圖。
圖7至圖9顯示了沿著根據本發明之第一具體實施例形成一閘極切割結構的圖1中橫截面視圖線段Y-Y的橫截面視圖。
圖10顯示了沿著根據本發明之具體實施例的一虛閘極開口的圖9、圖17及圖23中橫截面視圖線段A-A的一橫截面視圖。
圖11顯示了沿著根據本發明之第一具體實施例形成一閘極切割結構之方法的圖1中橫截面視圖線段X-X的一橫截面視圖。
圖12顯示了沿著根據本發明之第一具體實施例形成閘極之方法的圖1中橫截面視圖線段Y-Y的一橫截面視圖。
圖13至圖14顯示了沿著根據本發明之第二具體實施例修改一襯墊間隙壁層之方法的圖1中橫截面視圖線段Y-Y的橫截面視圖。
圖15至圖17顯示了沿著根據本發明之第二具體實施例形成一閘極切割結構之方法的圖1中橫截面視圖線段Y-Y的橫截面視圖。
圖18顯示了沿著根據本發明之第二具體實施例形成一閘極切割結構之方法的圖1中橫截面視圖線段X-X的一橫截面視圖。
圖19顯示了沿著根據本發明之第二具體實施例形成閘極之方法的圖1中橫截面視圖線段Y-Y的一橫截面視圖。
圖20顯示了沿著根據本發明之第三具體實施例修改一襯墊 間隙壁層之方法的圖1中橫截面視圖線段Y-Y的一橫截面視圖。
圖21至圖23顯示了沿著根據本發明之第三具體實施例形成一閘極切割結構之方法的圖1中橫截面視圖線段Y-Y的橫截面視圖。
圖24顯示了沿著根據本發明之第三具體實施例形成一閘極切割結構之方法的圖1中橫截面視圖線段X-X的一橫截面視圖。
圖25顯示了沿著根據本發明之第三具體實施例形成閘極之方法的圖1中橫截面視圖線段Y-Y的一橫截面視圖。
應注意，本發明的圖式未按比例繪製。圖式旨在僅描繪本發明的典型態樣，因此不應視為限制本發明的範圍。在圖式中，相同的編號表示圖式間的相同元件。
本發明的具體實施例提供一用於鰭型場效電晶體的閘極切割結構、一相關的鰭型場效電晶體結構及一相關方法。該閘極切割結構將一第一鰭型場效電晶體的一第一金屬閘極導體的一端部從一第二鰭型場效電晶體的一第二金屬閘極導體的一端部分開並電性隔離。該閘極切割結構包括一主體，其接觸該第一金屬閘極導體的端部及該第二金屬閘極導體的端部，以及一襯墊間隙壁，其僅將該主體的一部分(例如：下部分)從延伸於該第一及第二鰭型場效電晶體周圍的一層間介電層分開。在使用一替代金屬閘極(RMG)製程的形成期間，一閘極切割開口的尺寸可以在一虛閘極中調整，以允許該閘極切割開口的高品質清理，例如：移除殘留物。之後，該襯墊間隙壁層可用來減小該等鰭型場效電晶體的金屬閘極導體端部之間的閘極切割開口的至少一下部分中的間距之尺寸。以此方式，可形成一高品質的閘極切割結構，但是其在替代該虛閘極的金屬閘極導體之間具有一較小的間距，以容納7奈米技術節點及其更甚者的技術節點中的間距。在一範例中，該主體可具有一下部分，該下部分具有小於該主體上部 分的一寬度(例如：小於或等於約24奈米)。
參考圖式，現將描述形成一閘極切割結構100之方法的具體實施例。基於描述的目的，圖1顯示了形成並使用閘極切割結構100的一整體佈局的平面視圖。圖1包括每一圖例在X方向上的橫截面視圖線段X-X，以及每一圖例在Y方向上的橫截面視圖線段Y-Y。應注意，圖1顯示了在本文描述的方法執行期間可採用不同事物形式的某一結構，例如：中心矩形可以是一閘極切割開口130、一閘極切割填充材料160或一閘極切割主體162。圖2及圖3顯示了沿著圖1中橫截面視圖線段Y-Y的橫截面視圖。
首先，如圖2及圖3所示，該方法包括形成一第一半導體鰭片及一第二半導體鰭片110在一基板112上。鰭片110在圖中的Y方向上延伸。基板112可包括、但不限於矽、鍺、矽鍺、碳化矽、以及實質上由一種或多種具有由化學式AlX1GaX2InX3AsY1PY2NY3SbY4定義的組合物之III-V族化合物半導體組成者，其中X1、X2、X3、Y1、Y2、Y3及Y4表示相對比例，每一者大於或等於零，且X1+X2+X3+Y1+Y2+Y3+Y4=1(1是總相對莫耳量)。其他合適的基板包括具有組合物ZnA1CdA2SeB1TeB2的II-VI族化合物半導體，其中A1、A2、B1及B2是相對比例，每一者大於或等於零，且A1+A2+B1+B2=1(1是總莫耳量)。此外，部分或整個半導體基板可以是形變的(strained)。半導體鰭片110可包括用於基板112的任何所列材料。半導體鰭片110可使用任何當前已知或將開發的技術而製得，例如：從基板112外延生長鰭片、或從基板112蝕刻鰭片。雖然顯示了多個鰭片110，但為了描述本發明的目的，將會參考一第一半導體鰭片110A及一第二半導體鰭片110B。
如圖2中最佳所示，一空間114將第一半導體鰭片110A及第二半導體鰭片110B分開。一淺溝槽隔離區(STI，shallow trench isolation)120亦可以形成在基板112中或基板112上，以電性隔離半導體鰭片110A、 110B。一般而言，淺溝槽隔離區120可以藉由將一絕緣材料沉積到基板112中或基板112上的一溝槽中形成，以將該等鰭片彼此隔離開。給定極性的一個或多個鰭型場效電晶體可以設置在由淺溝槽隔離區120隔離的區域內。每一淺溝槽隔離區120可以由任何當前已知或將開發用於提供電絕緣的物質形成，且作為範例者可包括：氮化矽(Si3N4)、二氧化矽、氟化二氧化矽(FSG)、氫化碳氧化矽(SiCOH)、多孔(porous)氫化碳氧化矽、硼磷矽酸鹽玻璃(BPSG，boro-phospho-silicate glass)、半矽氧烷(silsesquioxanes)、含矽(Si)、碳(C)、氧(O)及/或氫(H)原子的碳(C)摻雜氧化物(即有機矽酸鹽)、熱固性聚亞芳基醚(thermosetting polyarylene ethers)、含旋塗矽-碳(spin-on silicon-carbon)聚合物材料、近無摩擦碳(NFC，near frictionless carbon)或其層體(layers)。
圖2及圖3亦顯示了形成延伸在第一半導體鰭片110A及第二半導體鰭片110B中的每一個上之一虛閘極116。虛閘極116在圖中的X方向上延伸。虛閘極116可包括任何當前已知或將開發用於此種用途的犧牲材料，例如：多晶矽或非晶矽。如圖1所示，虛閘極116橫跨許多鰭片110。如本領域所理解的，虛閘極116用來為後續形成的金屬閘極導體(圖12、圖19及圖25中的170)保留一位置，該金屬閘極導體將替代虛閘極116。虛閘極116是用來替代一金屬閘極導體，以防止在某些製程期間(例如：用以在半導體鰭片110中形成源極/汲極區域的摻雜劑退火製程期間)損壞該金屬閘極導體。一旦潛在的損壞性製程完成(通常發生在根據本發明的製程之前)，如下將描述，虛閘極116被移除，並由形成鰭型場效電晶體之最終閘極的一金屬閘極導體所替代。虛閘極116可使用任何當前已知或將開發的技術形成。例如：虛閘極116材料可被沉積、圖案化及蝕刻來移除無關的材料。
「沉積」可包括適合於待沉積材料的任何當前已知或將開發的技術，其包括、但不限於，例如：化學氣相沉積(Chemical vapor deposition， CVD)、低壓化學氣相沉積(LPCVD，low-pressure CVD)、電漿增強化學氣相沉積(PECVD，plasma-enhanced CVD)、半常壓化學氣相沉積(SACVD，semi-atmosphere CVD)及高密度電漿化學氣相沉積(HDPCVD，high density plasma CVD)、快速熱化學氣相沉積(RTCVD，rapid thermal CVD)、超高真空化學氣相沉積(UHVCVD，ultra-high vacuum CVD)、有限反應處理化學氣相沉積(LRPCVD，limited reaction processing CVD)、金屬有機化學氣相沉積(MOCVD，metalorganic CVD)、濺鍍沉積、離子束沉積、電子束沉積、雷射輔助沉積、熱氧化、熱氮化、旋塗(spin-on)方法、物理氣相沉積(PVD，physical vapor deposition)、原子層沉積(ALD，atomic layer deposition)、化學氧化、分子束磊晶生長(MBE，molecular beam epitaxy)、電鍍、蒸鍍。虛閘極116材料可例如使用ALD而沉積。
蝕刻一般是指從一基板(或基板上形成的結構)上移除材料，並且通常以一定位的遮罩來執行，使得材料可以選擇性地從基板的某些區域上被移除，同時在基板的其他區域中留下未受影響的材料。一般有兩類蝕刻分類：(i)濕蝕刻及(ii)乾蝕刻。濕蝕刻是用溶劑(諸如：酸)來進行，該溶劑可針對其選擇性溶解一給定材料(諸如：氧化物)並同時使另一材料(例如：多晶矽)相對完好無缺的能力而被選擇。此種選擇性蝕刻給定材料的能力是許多半導體製程的基礎。濕蝕刻一般會等向性地蝕刻一均質材料(例如：氧化物)，但濕蝕刻亦能異向性地蝕刻單晶材料(例如：矽晶片)。乾蝕刻可用電漿來進行。電漿系統可藉由調整電漿的參數而以數種模式操作。普通電漿蝕刻產生電中性(neutrally charged)的能量自由基，其在晶片表面產生反應。由於中性粒子從各個角度侵蝕晶片，所以此製程是等向性的。離子研磨(ion milling)或濺鍍蝕刻用惰性氣體的能量離子轟擊晶片，而惰性氣體的能量離子大致從一個方向接近晶片，所以此製程是高度異向性的。反應性離子蝕刻(RIE)在濺鍍蝕刻及電漿蝕刻之間的中間條件下操作，並且可以用於產生深、窄的特徵，例如：淺溝槽隔離 區的溝槽。虛閘極116可例如：使用RIE而蝕刻成。
回至圖1，一層間介電層(ILD)124形成在第一半導體鰭片110A、第二半導體鰭片110B及虛閘極116的周圍。亦即，層間介電層124填充第一半導體鰭片110、第二半導體鰭片110及虛閘極116之間的空間。層間介電層124位於圖2至圖3中之虛閘極116的後方及前方(進頁面內及出頁面外)。層間介電層124可包括、但不限於：碳摻雜二氧化矽材料；氟化矽酸鹽玻璃(FSG，fluorinated silicate glass)；有機聚合物熱固性材料；碳氧化矽；氫化碳氧化矽介電質；氟摻雜氧化矽；旋塗玻璃；半矽氧烷，其包括氫半矽氧烷(HSQ，hydrogen silsesquioxane)、甲基半矽氧烷(MSQ，methyl silsesquioxane)以及氫半矽氧烷與甲基半矽氧烷的混合物或共聚物；苯並環丁烯(BCB，benzocyclobutene)系聚合物介電質，以及任何含矽的低k(low-k)介電質。採用半矽氧烷化學性質並具有氫化碳氧化矽型合成物的旋塗低k膜範例包括HOSPTM〔可從霍尼韋爾公司(Honeywell)獲得〕、JSR 5109及5108〔可從日本合成橡膠公司(Japan Synthetic Rubber)獲得〕、ZirkonTM〔可從羅門哈斯公司(Rohm and Haas)的一個部門一希普利微電子(Shipley Microelectronics)獲得〕、及多孔低k(ELk)材料〔可從應用材料公司(Applied Materials)獲得〕。碳摻雜二氧化矽材料或有機矽烷範例包括Black DiamondTM(可從應用材料公司獲得)及CoralTM〔可從科林研發公司(Lam Research)獲得〕。氫半矽氧烷材料的一範例是FOxTM〔可從道康寧公司(Dow Corning)獲得〕。層間介電層124可使用任何適當的沉積技術(例如：原子層沉積)而沉積形成。
繼續圖2，其顯示了在第一半導體鰭片110A及第二半導體鰭片110B間的空間114中的虛閘極116上形成一閘極切割開口130。閘極切割開口130具有一內側壁表面132。閘極切割開口130可以使用任何當前已知或將開發的技術而形成。例如：一硬式遮罩134(例如：氮化矽的硬式遮罩)可被形成並圖案化，且閘極切割開口130可例如：使用反應性離子 蝕刻而蝕刻成。閘極切割開口130可具有一寬度W1(橫跨在頁面上顯示，但類似地進頁面內)，其足以在閘極切割開口130形成之後執行閘極切割開口130之底表面136的習知清理。該清理可從閘極切割開口的底表面136移除虛閘極116的殘留物(例如：多晶矽或非晶矽)。寬度W2可以是例如：約30奈米。該清理可包括適用於虛閘極116材料的任何當前已知或將開發的灰化製程(ashing process)。
習知上，在此階段中，閘極切割開口130將填充有諸如氮化矽的閘極切割填充材料。如上所述，閘極切割開口130比7奈米技術節點及其更甚者的技術節點所需更大。根據本發明的具體實施例，如下將描述，一襯墊間隙壁層142(參見例如：圖4至圖8)係被建立，其允許減小閘極切割開口130的尺寸，並因此減小閘極切割填充材料160(圖7)的尺寸，最終將電性隔離相鄰鰭型場效電晶體的金屬閘極導體的端部。
如圖3所示，一襯墊間隙壁層142係例如使用原子層沉積而沉積在閘極切割開口130中。如圖所示，襯墊間隙壁層142至少覆蓋閘極切割開口130的內側壁表面132，並且通常亦覆蓋閘極切割開口130的一底表面136。襯墊間隙壁層142亦可沉積橫跨在虛閘極116(及層間介電層124，未顯示)上。襯墊間隙壁層142可包括例如氧化鉿(HfO2)、氧化鈦(TiO2)或氧化鋁(Al2O3)。襯墊間隙壁層142可具有例如約5奈米至約10奈米之範圍內的厚度。如圖3所示，襯墊間隙壁層142將閘極切割開口130的寬度W2縮小到例如小於或等於約24奈米。在一個特定範例中，閘極切割開口130的寬度為W1(圖2)，沉積具有約5奈米厚度的襯墊間隙壁層142產生約20奈米的寬度W2，即30奈米減(2x5)奈米。在另一個範例中，沉積具有約10奈米厚度的襯墊間隙壁層142產生約10奈米的寬度W2，即30奈米減(2x10)奈米。如下將描述，寬度W2用於限定閘極切割結構100(圖1、圖12、圖19及圖25)的尺寸，閘極切割結構100電性隔離相鄰鰭型場效電晶體的金屬閘極導體。襯墊間隙壁層142的厚度可 客製化，以建立用於閘極切割開口130的一所需寬度W2。
襯墊間隙壁層142亦即可在沉積閘極切割填充材料160於閘極切割開口130中之前以多種方式修改，以產生各種不同的襯墊間隙壁140(參見例如：圖1、圖11至圖12、圖18至圖19及圖24至圖25)。圖4至圖12中顯示了用於修改襯墊間隙壁層142的一個具體實施例。
圖4至圖6顯示了沿著圖1中橫截面視圖線段Y-Y的橫截面視圖。在此具體實施例中，如圖4所示，襯墊間隙壁層142可從閘極切割開口130的底表面136而被蝕刻。此蝕刻可包括例如：適用於襯墊間隙壁層142材料的乾蝕刻，如：用於氧化鉿(HfO2)的反應性離子蝕刻。如圖所示，此蝕刻亦可從虛閘極116及層間介電層124(圖1)上移除襯墊間隙壁層142。圖5顯示了以一犧牲材料154(亦即，尚未被襯墊間隙壁層142填充的部分)填充閘極切割開口130的一下部分150。由犧牲材料154所填充的閘極切割開口130的下部分150之高度(Z方向)可以是例如：約40奈米(nm)到約100奈米。犧牲材料154可以是任何當前已知或將開發用於半導體製程期間進行位置填充(place-filling)的軟性材料，諸如但不限於：氧化矽混合物(SOH，silicon oxido hybrid)或氧化矽(SiO2)。圖6顯示了從犧牲材料154(虛線所指處)上方的閘極切割開口130的內側壁表面132上(亦即在閘極切割開口130的上部分152上)蝕刻移除襯墊間隙壁層142。此蝕刻可包括任何用來移除襯墊間隙壁層142但不會移除犧牲材料154的適當乾蝕刻，例如：基於氟或鹵素的蝕刻。圖6亦顯示了移除犧牲材料154的另一步驟。此蝕刻可以包括例如：適用於犧牲材料154的濕蝕刻。此蝕刻在沿著閘極切割開口130之僅下部分150的內側壁表面132上留住襯墊間隙壁層142。
圖7至圖12顯示了使用圖4至圖6具體實施例形成閘極切割結構100(圖1、圖11及圖12)。圖7至圖9及圖12顯示了沿著圖1中橫截面視圖線段Y-Y的橫截面視圖，圖10顯示了沿著圖9中橫截面視圖線 段A-A的一橫截面視圖，及圖11顯示了沿著圖1中橫截面視圖線段X-X的一橫截面視圖。圖7顯示了以閘極切割填充材料160填充閘極切割開口130，從而建立閘極切割結構100的閘極切割主體162(圖1、圖11至圖12)。閘極切割填充材料160可包括例如：氮化矽(Si3N4)、氮氧化矽(SiON)、碳氮化矽(SiCN)或氮氧碳化矽(SiOCN)。閘極切割開口130的填充可包括一平面化步驟，以移除任何附加材料。平面化是指使表面更平面化(即更平坦及/或平滑)的各種製程。化學機械拋光(CMP，chemical-mechanical-polishing)是一種目前習知的平面化製程，其通過化學反應及機械力的組合使表面平面化。化學機械拋光使用了包括具研磨及腐蝕性化學成分的漿料，並連同使用了一拋光墊及一通常具有比晶片更大直徑的定位環(retaining ring)。該拋光墊及晶片藉由一動態拋光頭壓在一起，並藉由一塑膠定位環固定住。該動態拋光頭以不同的旋轉軸旋轉(亦即，不是同心的)。此製程移除了材料並且趨使任何「地形(topography)」變平，以使晶圓變平坦與平面。其他目前習知的平面化技術可包括：(i)氧化；(ii)化學蝕刻；(iii)離子植入損害的錐度控制；(iv)低熔點玻璃薄膜沉積；(v)沉積薄膜再濺鍍使其平滑；(vi)感光聚醯亞胺(PSPI)薄膜；(vii)新樹脂；(viii)低黏度液體環氧樹脂；(ix)旋塗玻璃(SOG，Spin-on glass)材料；及/或(x)犧牲回蝕。
圖8顯示了移除虛閘極116(圖7)，建立一虛閘極開口164，其暴露閘極切割填充材料160上的襯墊間隙壁層142的外側166，及第一半導體鰭片110A與第二半導體鰭片110B。亦即，虛閘極開口164暴露襯墊間隙壁層142上面向該開口的外側166。在圖8中，隨著虛閘極開口164的出現，可看見層間介電層124。虛閘極116可使用例如：氫氯酸(HCl)乾蝕刻、或用於非晶矽的反應性離子蝕刻、或用於多晶矽的熱氨(NH3)濕蝕刻、或當前已知或將開發的適用於虛閘極116材料的蝕刻製程來移除。
圖9至圖11顯示了藉由從閘極切割填充材料160上移除暴 露在虛閘極開口164中的襯墊間隙壁層142，而在閘極切割主體162及層間介電層124之間形成襯墊間隙壁140(圖11)。此製程可包括任何當前已知或將開發的適用於襯墊間隙壁層142材料的蝕刻製程，例如：用於氧化鉿(HfO2)、氧化鈦(TiO2)或氧化鋁(Al2O3)的反應性離子蝕刻。如藉由比較圖8及圖9可觀察到，此蝕刻作用在襯墊間隙壁層142之暴露的外側166上並朝向閘極切割填充材料160，以從閘極切割主體162上移除襯墊間隙壁層142。然而，如在圖11的橫截面視圖中(沿著圖1的橫截面視圖線段Y-Y)及沿著圖9中橫截面視圖線段A-A截取的圖10之橫截面視圖中所示，該蝕刻不影響閘極切割主體162及層間介電層124之間的襯墊間隙壁層142。在閘極切割主體162及層間介電層124之間的剩餘襯墊間隙壁層142建立了襯墊間隙壁140。襯墊間隙壁140僅位在主體162的一部分〔即一下部分190(圖11)〕及層間介電層124之間。
圖12顯示了沿著圖1中橫截面視圖線段Y-Y的一橫截面視圖，其中一金屬閘極導體170形成在虛閘極開口164(圖9)中及第一半導體鰭片110A與第二半導體鰭片110B上。金屬閘極導體170的形成可包括以習知方式沉積任何當前已知或將開發的金屬導體，例如：銅。任何必要的及習知的閘極介電材料(未顯示)亦可以在半導體鰭片110A與半導體鰭片110B上形成，以作為金屬閘極導體170形成的一部分。此外，在金屬閘極導體170及例如層間介電層124之間的任何習知襯墊材料(未顯示)亦可形成為此製程的一部分。一平面化步驟可被執行，以從該結構的上表面移除不需要的金屬。如圖12所示，閘極切割結構100的閘極切割主體162將第一半導體鰭片110A上的金屬閘極導體170A與第二半導體鰭片110B上的金屬閘極導體170B隔離。如所理解的，隨著半導體鰭片110A、110B中源極/汲極(未顯示)的形成，第一半導體鰭片110A上方的金屬閘極導體170A形成一第一鰭型場效電晶體172A，且第二半導體鰭片110B上方的金屬閘極導體170B形成一第二鰭型場效電晶體172B。如所理解的，每 一鰭型場效電晶體172A、172B可包括多於一個的半導體鰭片110。閘極切割結構100的閘極切割主體162的一下部分174可具有小於或等於例如約24奈米的一寬度W2，其小於目前製程允許的範圍。閘極切割結構100的閘極切割主體162的一上部分176可具有大於例如約24奈米的一寬度，亦即，如用以允許清理閘極切割開口130(圖2)之所需尺寸。
參考圖13至圖19，其顯示了在閘極切割開口130中沉積閘極切割填充材料160之前修改襯墊間隙壁層142的另一具體實施例。圖13的製程發生在圖3之後。
圖13至圖14顯示了沿著圖1中橫截面視圖線段Y-Y的橫截面視圖。在此具體實施例中，如圖13所示，相較於前一具體實施例，襯墊間隙壁層142未從閘極切割開口130的底表面136上被蝕刻。圖13顯示了用犧牲材料154填充閘極切割開口130的下部分150。閘極切割開口130的下部分150的高度(Z方向)可以是例如約40奈米至約100奈米。如上所述，犧牲材料154可以是任何當前已知或將開發的用於半導體製程期間進行位置填充的軟性材料，諸如但不限於：氧化矽混合物(SOH)或氧化矽(SiO2)。圖14顯示了從犧牲材料154(虛線所指處)上方的閘極切割開口130的內側壁表面132上(亦即在閘極切割開口130的上部分152上)蝕刻移除襯墊間隙壁層142。此蝕刻可包括任何用來移除襯墊間隙壁層142但不會移除犧牲材料154的適當乾蝕刻，例如：基於氟或鹵素的蝕刻。圖14亦顯示了移除犧牲材料154。此蝕刻可以包括例如：適用於犧牲材料154的濕蝕刻。此蝕刻在閘極切割開口130之內側壁表面132的下部分150與閘極切割開口130之底表面136上留住襯墊間隙壁層142。亦即，襯墊間隙壁層142留在底表面136上與在沿著閘極切割開口130的僅下部分150的內側壁表面132上。
圖15至圖19顯示了使用圖13至圖14具體實施例形成閘極切割結構100(圖1、圖18及圖19)。圖15至圖17及19顯示了沿著圖1 中橫截面視圖線段Y-Y的橫截面視圖，及圖18顯示了沿著圖1中橫截面視圖線段X-X的一橫截面視圖。圖15顯示了以閘極切割填充材料160填充閘極切割開口130，從而形成閘極切割結構100的閘極切割主體162(圖1、圖18及圖19)。閘極切割填充材料160可包括例如：氮化矽(Si3N4)、氮氧化矽(SiON)、碳氮化矽(SiCN)或氮氧碳化矽(SiOCN)。閘極切割開口130的填充可包括一平面化步驟，以移除任何附加材料。
圖16顯示了移除虛閘極116(圖15)，建立虛閘極開口164，其暴露閘極切割填充材料160上的襯墊間隙壁層142的外側166，及第一半導體鰭片110A與第二半導體鰭片110B。亦即，虛閘極開口164暴露襯墊間隙壁層142上面向該開口的外側166。在圖16中，可看見層間介電層124。
圖17至圖19顯示了藉由從閘極切割填充材料160上移除暴露在虛閘極開口164中的襯墊間隙壁層142，而在閘極切割主體162及層間介電層124之間形成襯墊間隙壁140(圖18與圖19)。此製程可包括任何當前已知或將開發的適用於襯墊間隙壁層142材料的蝕刻製程，例如：用於氧化鉿(HfO2)、氧化鈦(TiO2)或氧化鋁(Al2O3)的反應性離子蝕刻。如藉由比較圖16及圖17可觀察到，此蝕刻作用在襯墊間隙壁層142之暴露的外側166上並朝向閘極切割填充材料160，以從閘極切割主體162上移除襯墊間隙壁層142。然而，如在圖18的橫截面視圖中(沿著圖1的橫截面視圖線段X-X)及圖10的橫截面視圖中(除了圖9之外，此視圖與沿著圖17中橫截面視圖線段A-A所示的結構相配)所示，該蝕刻不影響閘極切割主體162及層間介電層124之間的襯墊間隙壁層142。此外，該蝕刻不影響在閘極切割主體162下方(即在閘極切割主體162及淺溝槽隔離區120之間)的一襯墊間隙壁層142U(圖17)。亦即，從閘極切割填充材料160移除襯墊間隙壁層142的暴露的外側166留住了在閘極切割填充材料160下方、淺溝槽隔離區120上方的襯墊間隙壁層142U(圖17)。在閘極切割主體162及層間介電層124之間的剩餘襯墊間隙壁層142與在閘極切割主 體162及淺溝槽隔離區120之間的剩餘襯墊間隙壁層142U(圖17)建立了襯墊間隙壁140。
圖19顯示了沿著圖1中橫截面視圖線段Y-Y的一橫截面視圖，其中金屬閘極導體170形成在虛閘極開口164(圖17)中及第一半導體鰭片110A與第二半導體鰭片110B上。金屬閘極導體170的形成可包括相對於圖12所描述的任何製程。如圖18及圖19所示，閘極切割填充結構100與圖12所示者具有大致上相同的結構，除了如圖19所示，襯墊間隙壁140亦延伸在閘極切割主體162下方。亦即，襯墊間隙壁140沿著閘極切割填充材料160的一側面的下部分150(圖18)與閘極切割填充材料160的下方(圖18)延伸。
參考圖20至圖25，其顯示了在閘極切割開口130中沉積閘極切割填充材料160之前修改襯墊間隙壁層142的另一具體實施例。圖20的製程發生在圖3之後。
圖20顯示了沿著圖1中橫截面視圖線段Y-Y的一橫截面視圖。在此具體實施例中，襯墊間隙壁層142係從閘極切割開口130的底表面136而被蝕刻。在此，相較於頭幾個具體實施例，襯墊間隙壁層142未從閘極切割開口130的上部分152上移除，並且未在閘極切割開口130中形成犧牲材料154。亦即，襯墊間隙壁層142被留在沿著閘極切割開口130的內側壁表面132上。此蝕刻可包括任何用來從底表面136移除襯墊間隙壁層142的適當乾蝕刻，例如：基於氟或鹵素的蝕刻。襯墊間隙壁層142延伸閘極切割開口130的整個(Z)高度。
圖21至圖25顯示了使用圖20具體實施例形成閘極切割結構100(圖1、圖24及圖25)。圖21至圖23及圖25顯示了沿著圖1中橫截面視圖線段Y-Y的橫截面視圖，及圖24顯示了沿著圖1中橫截面視圖線段X-X的一橫截面視圖。圖21顯示了以閘極切割填充材料160填充閘極切割開口130，從而形成閘極切割結構100的閘極切割主體162(圖1、圖24 及圖25)。閘極切割填充材料160可包括例如：氮化矽(Si3N4)、氮氧化矽(SiON)、碳氮化矽(SiCN)或氮氧碳化矽(SiOCN)。閘極切割開口130的填充可包括一平面化步驟，以移除任何附加材料。圖22顯示了移除虛閘極116(圖21)，建立虛閘極開口164，其暴露閘極切割填充材料160上的襯墊間隙壁層142的外側166，及第一半導體鰭片110A與第二半導體鰭片110B。亦即，虛閘極開口164暴露襯墊間隙壁層142上面向該開口的外側166。在圖22及圖23中，隨著虛閘極開口164的出現，可看見層間介電層124。
圖23至圖25顯示了藉由從閘極切割填充材料160上移除暴露在虛閘極開口164中的襯墊間隙壁層142，而在閘極切割主體162及層間介電層124之間形成襯墊間隙壁140(圖24與圖25)。此製程可包括任何當前已知或將開發的適用於襯墊間隙壁層142材料的蝕刻製程，例如：用於氧化鉿(HfO2)、氧化鈦(TiO2)或氧化鋁(Al2O3)的反應性離子蝕刻。如藉由比較圖22及圖23可觀察到，此蝕刻作用在襯墊間隙壁層142之暴露的外側166上並朝向閘極切割填充材料160，以從閘極切割主體162上移除襯墊間隙壁層142。然而，如在圖23的橫截面視圖中(沿著圖1的橫截面視圖線段Y-Y)及圖10的橫截面視圖中(除了圖9與17之外，此視圖與沿著圖23中橫截面視圖線段A-A所示的結構相配)所示，該蝕刻不影響閘極切割主體162及層間介電層124之間的襯墊間隙壁層142。在閘極切割主體162及層間介電層124之間的剩餘襯墊間隙壁層142建立了襯墊間隙壁140。
圖25顯示了沿著圖1中橫截面視圖線段Y-Y的一橫截面視圖，其中金屬閘極導體170形成在虛閘極開口164(圖23)中及第一半導體鰭片110A與第二半導體鰭片110B上。金屬閘極導體170的形成可包括相對於圖12所描述的任何製程。如圖24及圖25所示，閘極切割填充結構100與圖12所示者具有大致上相同的結構，除了如圖24所示，襯墊間隙壁 140亦延伸閘極切割結構100的整個高度。亦即，襯墊間隙壁140延伸在閘極切割填充材料160及層間介電層124之間整個閘極切割填充材料160的高度。在此，相較於頭幾個具體實施例，閘極切割填充材料160可具有一寬度，其小於或等於約沿其整個高度的24奈米。
圖1、圖11至圖12、圖18至圖19及圖24至圖25顯示了根據本發明之具體實施例的一鰭型場效電晶體(finFET)結構200。鰭型場效電晶體結構200包括基板112，基板112上具有一第一鰭型場效電晶體172A及一第二鰭型場效電晶體172B。圖1顯示了層間介電層124位於第一鰭型場效電晶體172A及第二鰭型場效電晶體172B的周圍，以隔離該等鰭型場效電晶體。如圖12、圖19及25所示，第一鰭型場效電晶體172A具有一第一半導體鰭片110A及一第一金屬閘極導體170A位於該第一半導體鰭片上，以及第二鰭型場效電晶體172B具有一第二半導體鰭片110B及一第二金屬閘極導體170B位於該第二半導體鰭片上。閘極切割結構100將第一金屬閘極導體170A的一端部180A與第二金屬閘極導體170B的一端部180B電性隔離，以電性隔離第一鰭型場效電晶體172A及第二鰭型場效電晶體172B。閘極切割結構100包括主體162及襯墊間隙壁140。主體162接觸第一金屬閘極導體170A的端部180A及第二金屬閘極導體170B的端部180B。
如圖11及圖18所示，主體162可具有一下部分190及一上部分192。相較於習知結構，襯墊間隙壁140僅將主體162的一部分與層間介電層124分開，例如：下部分190，其未面對金屬閘極導體170A、170B。主體162的一上部分192接觸層間介電層124。亦即，主體162的上部分192接觸層間介電層124，且襯墊間隙壁140將主體162的下部分190從層間介電層124分開。主體162的下部分190可具有小於主體162的上部分192的一寬度。在一個具體實施例中，主體162的下部分190可以具有小於或等於例如約24奈米的一寬度，以使主體162與例如7奈米技術節點及其 更甚者相配合。主體162的上部分192可具有大於例如約24奈米的一寬度，以例如：允許在形成期間對閘極切割開口130進行殘留物清理。在此強調雖然本文已描述了一特定寬度，但是未來的技術可能允許更小的寬度，其同樣可認定落於本發明的範圍內。如在圖12及圖19中最佳觀察到，閘極切割結構100的主體162亦可具有一T形橫截面。更具體地，該T形橫截面的一水平頂部可以延伸：在閘極導體170A、170B的端部180A、180B上(在XZ平面中，如圖12及圖19中所示)，以及在襯墊間隙壁140上(在YZ平面中，如圖11及圖18所示)。換言之，閘極切割結構100的主體162可具有一釘頭橫截面形狀。在圖18的具體實施例中，襯墊間隙壁140延伸在主體162下方，即在主體162及淺溝槽隔離區120之間。在圖24的具體實施例中，主體162在沿整個主體162的高度上具有位在主體162及層間介電層124之間的襯墊間隙壁140。在此，主體162的整體可具有小於或等於例如約24奈米的一寬度W2。又，主體162具有襯墊間隙壁140的一內表面之形狀，例如一般為圓柱形。如上所述，襯墊間隙壁140可包括例如：氧化鉿(HfO2)、氧化鈦(TiO2)或氧化鋁(Al2O3)，並可具有約5奈米至約10奈米範圍的一厚度。
本發明的具體實施例亦包括用於鰭型場效電晶體172A、172B的閘極切割結構100。如上所述，閘極切割結構100將第一鰭型場效電晶體172A的第一金屬閘極導體170A的端部180A與第二鰭型場效電晶體172B的第二金屬閘極導體170B的端部180B電性隔離。閘極切割結構100包括例如氮化矽的主體162，其接觸第一金屬閘極導體170A的端部180A及第二金屬閘極導體170B的端部180B。如圖11及圖18的具體實施例所示，閘極切割結構100亦可包括襯墊間隙壁140，其將主體162的下部分190從延伸在第一及第二鰭型場效電晶體172A、172B周圍的層間介電層124分開。襯墊間隙壁140用來減小閘極切割開口130的尺寸，以允許用於7奈米技術節點結構及其更甚者的結構。相較於習知結構，如上所述， 下部分190可具有小於上部分192的一寬度W2(例如：小於或等於約24奈米)。
如上所述的方法係用於製造積體電路晶片。由其所製造的積體電路晶片可由製造商以原始晶圓形式(亦即，如具多個未封裝晶片的單一晶圓)如：一裸晶、或以一封裝形式而被分配。在後種情況下，晶片安裝在單一晶片封裝中(例如：一塑料載體，其具有固定到一主機板或其他更高階載體的引腳)或在一多晶片封裝中(例如：一陶瓷載體，其具有任一或兩個表面互連或埋置互連)。在任何情況下，晶片後續集成至其他晶片、分立電路元件及/或其他信號處理裝置，以作為(a)一中間產品(例如：一主機板)或(b)一終端產品的一部分。該終端產品可以是包括積體電路晶片及中央處理器的任何產品，其範圍從玩具與其他低端應用到具有顯示器、鍵盤或其他輸入裝置的高級電腦產品。
在此使用的術語僅用於描述特定具體實施例的目的，並不旨在限制本發明。如在本文中所使用，單數形式「一」、及「該」旨在亦包括複數形式，除非上下文另有明確說明。將進一步理解到，在此說明書中使用的術語「包括」及/或「包含」指的是所述特徵、整數、步驟、操作、元件及/或部件的存在，但不排除一個或多個其他特徵、整數、步驟、操作、元件、部件及/或其群組的存在或添加。「選擇的」或「選擇性地」表示隨後所描述的事件或情況可能發生或可能不發生，並且該描述包括事件發生的例子及事件不發生的例子。
在整份說明書與申請專利範圍中使用的近似語言可用於修改任何可以允許變化的量化表示，而不會導致其相關基本功能上的變化。因此，由一個或多個術語(例如：「大約」、「約」及「大致上」)所修飾的數值不限於所指定的精確數值。在至少一些情況下，近似語言可對應於用在測量數值的儀器的精確度。在此及整份說明書與申請專利範圍中，範圍限制可以被組合及/或互換，如此的範圍可被識別並包括其所包含的所有子 範圍，除非上下文或語言上另有說明。如應用於一範圍之特定數值的「約」適用於兩個數值，且除非另外取決於測量數值的儀器精確度，否則其可指所述數值的+/- 5%。
以下申請專利範圍中所有裝置或步驟加功能元件的對應結構、材料、動作及等效物，旨在包括已具體要求保護的用於執行與其他要求保護元件結合的功能之任何結構、材料或動作。本發明的描述已為例示及描述的目的而呈現，但其並不旨在窮舉或將本發明限制於所揭露的形式。在不脫離本發明的範圍及精神的情況下，許多修改及變化對於所屬技術領域中通常技藝者將是顯而易見的。具體實施例的選擇及描述是為了最佳解釋本發明的原理及實際應用，並使所屬技術領域中其他通常技藝者能夠理解本發明的各種具體實施例及適用於所考慮特定用途的各種修改。

Claims (20)

  1. 一種方法，包括：形成一第一半導體鰭片及一第二半導體鰭片在一基板上，及一空間分隔該第一半導體鰭片及該第二半導體鰭片；形成一虛閘極延伸在該第一半導體鰭片及該第二半導體鰭片的每一個上；形成一層間介電層在該第一半導體鰭片、該第二半導體鰭片及該虛閘極的周圍上；形成一閘極切割開口在該第一半導體鰭片及該第二半導體鰭片間的空間中的虛閘極上，該閘極切割開口具有一內側壁表面；形成一襯墊間隙壁層在該閘極切割開口中，該襯墊間隙壁層至少覆蓋該閘極切割開口的內側壁表面；以一閘極切割填充材料填充該閘極切割開口，從而建立一閘極切割主體；移除該虛閘極，建立一虛閘極開口，其暴露該閘極切割填充材料上的該襯墊間隙壁層的外側，及暴露該第一半導體鰭片及該第二半導體鰭片；藉由從該閘極切割填充材料上移除暴露在該虛閘極開口中的襯墊間隙壁層，形成一襯墊間隙壁在該閘極切割主體及該層間介電層之間；及形成一金屬閘極導體在該虛閘極開口中及在該第一半導體鰭片與該第二半導體鰭片上，其中該閘極切割主體將該第一半導體鰭片上的金屬閘極導體與該第二半導體鰭片上的金屬閘極導體隔離。
  2. 如申請專利範圍第1項所述之方法，其中該襯墊間隙壁層覆蓋該閘極切割開口的一底表面，且該方法在填充該閘極切割開口之前更包括： 從該閘極切割開口的底表面上，蝕刻移除該襯墊間隙壁層；以一犧牲材料，填充該閘極切割開口的一下部分；從該犧牲材料上方的該閘極切割開口的內側壁表面上，蝕刻移除該襯墊間隙壁層；及移除該犧牲材料，並沿著該閘極切割開口的下部分的內側壁表面留住該襯墊間隙壁層。
  3. 如申請專利範圍第1項所述之方法，其中該閘極切割主體的下部分具有小於該閘極切割主體的上部分之一寬度。
  4. 如申請專利範圍第1項所述之方法，其在填充該閘極切割開口之前更包括：以一犧牲材料，填充該閘極切割開口的一下部分及該襯墊間隙壁層；從該犧牲材料上方的該閘極切割開口的內側壁表面上，蝕刻移除該襯墊間隙壁層；及移除該犧牲材料，並在該閘極切割開口的內側壁表面的一下部分上及該閘極切割開口的底表面上留住該襯墊間隙壁層。
  5. 如申請專利範圍第4項所述之方法，其中在移除該虛閘極之後，該襯墊間隙壁沿著該閘極切割主體的一側面的下部分與該閘極切割主體的下方延伸，及其中從該閘極切割主體上移除該襯墊間隙壁層的暴露的外側留住了在該閘極切割主體下方的襯墊間隙壁層。
  6. 如申請專利範圍第5項所述之方法，其中該閘極切割主體的下部分具有小於該閘極切割主體的上部分之一寬度。
  7. 如申請專利範圍第1項所述之方法，其中該襯墊間隙壁層覆蓋該閘極切割開口的一底表面，且該方法在填充該閘極切割開口之前更包括：從該閘極切割開口的底表面上，蝕刻移除該襯墊間隙壁層，及沿著該閘極切割開口的內側壁表面留住該襯墊間隙壁層。
  8. 如申請專利範圍第7項所述之方法，其中該閘極切割主體具有小於或等於約24奈米之寬度的一下部分。
  9. 如申請專利範圍第1項所述之方法，其中該襯墊間隙壁係由：氧化鉿(HfO 2)、氧化鈦(TiO 2)及氧化鋁(Al 2O 3)所組成的群組中選出，及其中該閘極切割填充材料包括氮化矽(Si 3N 4)。
  10. 如申請專利範圍第1項所述之方法，其中該襯墊間隙壁具有約5奈米至約10奈米之範圍內的厚度。
  11. 如申請專利範圍第1項所述之方法，更包括在形成該閘極切割開口之後，進行該閘極切割開口的底表面清理。
  12. 一種鰭型場效電晶體(finFET)結構，包括：一基板；一第一鰭型場效電晶體，位在該基板上，且具有一第一半導體鰭片及一第一金屬閘極導體在該第一半導體鰭片上；一第二鰭型場效電晶體，位在該基板上，且具有一第二半導體鰭片及一第二金屬閘極導體在該第二半導體鰭片上；一層間介電層，位在該第一鰭型場效電晶體及該第二鰭型場效電晶 體的周圍；及一閘極切割結構，其電性隔離該第一金屬閘極導體的一端部與該第二金屬閘極導體的一端部，以電性隔離該第一鰭型場效電晶體及該第二鰭型場效電晶體，其中該閘極切割結構包括一主體及一襯墊間隙壁；其中該主體具有一下部分及一上部分；其中該主體的上部分接觸該層間介電層，且該襯墊間隙壁將該主體的下部分從該層間介電層分開。
  13. 如申請專利範圍第12項所述之鰭型場效電晶體結構，其中該主體的上部分及下部分接觸該第一金屬閘極導體的端部與該第二金屬閘極導體的端部。
  14. 如申請專利範圍第12項所述之鰭型場效電晶體結構，其中該主體的下部分具有小於該主體的上部分的一寬度。
  15. 如申請專利範圍第14項所述之鰭型場效電晶體結構，其中該下部分具有小於或等於約24奈米的一寬度。
  16. 如申請專利範圍第12項所述之鰭型場效電晶體結構，其中該襯墊間隙壁延伸在該主體下方。
  17. 如申請專利範圍第12項所述之鰭型場效電晶體結構，其中主體具有一T形橫截面。
  18. 一種用於鰭型場效電晶體(finFET)的閘極切割結構，該閘極切割結構包括： 一閘極切割結構，其電性隔離一第一鰭型場效電晶體的一第一金屬閘極導體的一端部與一第二鰭型場效電晶體的一第二金屬閘極導體的一端部，其中該閘極切割結構包括一主體，其接觸該第一金屬閘極導體的端部及該第二金屬閘極導體的端部，以及一襯墊間隙壁，其僅將該主體的一部分從延伸於該第一及第二鰭型場效電晶體周圍的一層間介電層分開。
  19. 如申請專利範圍第18項所述之閘極切割結構，其中該主體具有一下部分及一上部分，該下部分具有小於該上部分的一寬度。
  20. 如申請專利範圍第19項所述之閘極切割結構，其中該主體的上部分接觸該層間介電層，且該襯墊間隙壁將該主體的下部分從該層間介電層分開。
TW108104451A 2018-03-12 2019-02-11 具襯墊間隙壁的閘極切割結構及相關方法 TWI693677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/917,940 US10236213B1 (en) 2018-03-12 2018-03-12 Gate cut structure with liner spacer and related method
US15/917,940 2018-03-12

Publications (2)

Publication Number Publication Date
TW201946226A true TW201946226A (zh) 2019-12-01
TWI693677B TWI693677B (zh) 2020-05-11

Family

ID=65721731

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108104451A TWI693677B (zh) 2018-03-12 2019-02-11 具襯墊間隙壁的閘極切割結構及相關方法

Country Status (3)

Country Link
US (1) US10236213B1 (zh)
DE (1) DE102019201354B4 (zh)
TW (1) TWI693677B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780799B (zh) * 2020-07-08 2022-10-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US12009266B2 (en) 2019-12-18 2024-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for fringing capacitance control

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396206B2 (en) * 2017-07-07 2019-08-27 Globalfoundries Inc. Gate cut method
CN109585293B (zh) * 2017-09-29 2021-12-24 台湾积体电路制造股份有限公司 切割金属工艺中的基脚去除
US11114549B2 (en) 2017-11-29 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
US10388771B1 (en) * 2018-06-28 2019-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and device for forming cut-metal-gate feature
US10522538B1 (en) * 2018-07-11 2019-12-31 Globalfoundries Inc. Using source/drain contact cap during gate cut
US20200035674A1 (en) * 2018-07-26 2020-01-30 Qualcomm Incorporated Gate cut last processing with self-aligned spacer
US11069791B2 (en) 2018-10-31 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11217486B2 (en) 2018-10-31 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11349028B2 (en) 2019-09-11 2022-05-31 Globalfoundries U.S. Inc. Semiconductor device with gate cut structure
US11133217B1 (en) 2020-03-27 2021-09-28 International Business Machines Corporation Late gate cut with optimized contact trench size
TWI752464B (zh) * 2020-04-14 2022-01-11 華邦電子股份有限公司 半導體結構及其形成方法
US11532744B2 (en) * 2020-10-26 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Gate cut structure and method of forming the same
US11916014B2 (en) 2021-09-23 2024-02-27 International Business Machines Corporation Gate contact inside gate cut trench
US12527047B2 (en) * 2022-02-24 2026-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure for transistors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492206B2 (en) 2011-08-22 2013-07-23 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for manufacturing the same
US9324710B2 (en) * 2014-02-24 2016-04-26 International Business Machines Corporation Very planar gate cut post replacement gate process
US9064932B1 (en) 2014-05-02 2015-06-23 Globalfoundries Inc. Methods of forming gate structures by a gate-cut-last process and the resulting structures
US9293459B1 (en) * 2014-09-30 2016-03-22 International Business Machines Corporation Method and structure for improving finFET with epitaxy source/drain
KR102290793B1 (ko) 2014-12-18 2021-08-19 삼성전자주식회사 반도체 장치, 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법
US9722043B2 (en) * 2015-06-15 2017-08-01 International Business Machines Corporation Self-aligned trench silicide process for preventing gate contact to silicide shorts
US9659786B2 (en) 2015-07-14 2017-05-23 International Business Machines Corporation Gate cut with high selectivity to preserve interlevel dielectric layer
US9659930B1 (en) 2015-11-04 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10340348B2 (en) * 2015-11-30 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing finFETs with self-align contacts
US9431399B1 (en) * 2015-12-15 2016-08-30 International Business Machines Corporation Method for forming merged contact for semiconductor device
US9917085B2 (en) 2016-05-31 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate isolation structure and method forming same
US10083961B2 (en) 2016-09-07 2018-09-25 International Business Machines Corporation Gate cut with integrated etch stop layer
US9812365B1 (en) 2016-10-05 2017-11-07 Globalfoundries Inc. Methods of cutting gate structures on transistor devices
US9818836B1 (en) 2017-04-13 2017-11-14 Globalfoundries Inc. Gate cut method for replacement metal gate integration
CN109585293B (zh) 2017-09-29 2021-12-24 台湾积体电路制造股份有限公司 切割金属工艺中的基脚去除

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009266B2 (en) 2019-12-18 2024-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for fringing capacitance control
US12020989B2 (en) 2019-12-18 2024-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for fringing capacitance control
TWI850499B (zh) * 2019-12-18 2024-08-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TWI780799B (zh) * 2020-07-08 2022-10-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11495464B2 (en) 2020-07-08 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US12068162B2 (en) 2020-07-08 2024-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
DE102019201354A1 (de) 2019-09-12
TWI693677B (zh) 2020-05-11
DE102019201354B4 (de) 2022-03-03
US10236213B1 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
TWI693677B (zh) 具襯墊間隙壁的閘極切割結構及相關方法
US11610965B2 (en) Gate cut isolation including air gap, integrated circuit including same and related method
TWI689043B (zh) 電晶體及其製造方法
KR101801006B1 (ko) 반도체 디바이스 및 그 제조 방법
CN104835780B (zh) 半导体结构及其制造方法
TWI624876B (zh) 具有凹口鰭片的ｆｉｎｆｅｔ及其形成方法
US11637042B2 (en) Self-aligned metal gate for multigate device
US11705396B2 (en) Method to form air gap structure with dual dielectric layer
US9953857B2 (en) Semiconductor device with buried local interconnects
CN107369646A (zh) 位于晶体管栅极上方的气隙以及相关方法
TWI882052B (zh) 半導體裝置及其製造方法
US9685434B2 (en) Inter-level dielectric layer in replacement metal gates and resistor fabrication
CN103915494A (zh) FinFET的新型鳍结构
US11056398B2 (en) Forming interconnect without gate cut isolation blocking opening formation
TW202209678A (zh) 具有不同通道層的多重閘極裝置
CN108074817A (zh) 半导体装置的形成方法
CN109309126B (zh) 在vfet结构的处理期间在栅极区中长度的控制
US10153232B2 (en) Crack stop with overlapping vias
CN108321083B (zh) 半导体结构及其形成方法
TWI755002B (zh) 半導體結構及其形成方法
TWI240375B (en) Integrated circuit structure and method of fabrication
US10991689B2 (en) Additional spacer for self-aligned contact for only high voltage FinFETs
US11195761B2 (en) IC structure with short channel gate structure having shorter gate height than long channel gate structure
TWI866246B (zh) 半導體裝置及其形成方法
US20260006872A1 (en) Semiconductor devices using oxygen-based treatment during etching