[go: up one dir, main page]

TW201934810A - 半導體裝置之形成方法 - Google Patents

半導體裝置之形成方法 Download PDF

Info

Publication number
TW201934810A
TW201934810A TW108105103A TW108105103A TW201934810A TW 201934810 A TW201934810 A TW 201934810A TW 108105103 A TW108105103 A TW 108105103A TW 108105103 A TW108105103 A TW 108105103A TW 201934810 A TW201934810 A TW 201934810A
Authority
TW
Taiwan
Prior art keywords
metal layer
substrate
layer
depositing
requested
Prior art date
Application number
TW108105103A
Other languages
English (en)
Inventor
河阪俊行
倉知俊介
Original Assignee
日商住友電工器件創新股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友電工器件創新股份有限公司 filed Critical 日商住友電工器件創新股份有限公司
Publication of TW201934810A publication Critical patent/TW201934810A/zh

Links

Classifications

    • H10W95/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H10P14/44—
    • H10P14/46—
    • H10W20/023—
    • H10W20/0234—
    • H10W20/0242—
    • H10W20/0261—
    • H10W20/056—
    • H10W99/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H10W72/019—
    • H10W72/0198—
    • H10W72/07352—
    • H10W72/07353—
    • H10W72/321—
    • H10W72/325—
    • H10W72/331—
    • H10W72/334—
    • H10W72/352—
    • H10W72/354—
    • H10W72/387—
    • H10W72/59—
    • H10W72/923—
    • H10W72/931—
    • H10W72/952—
    • H10W90/724—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明揭示一種形成半導體裝置之方法，其中該半導體裝置提供基板。該方法包括以下步驟：(a)使含有鎳(Ni)之第一金屬層沈積於該基板之次要表面中及設置於該基板中之基板導通孔內；(b)藉由電解電鍍使第二金屬層沈積於該第一金屬層上；(c)使第三金屬層沈積於該第二金屬層上，其中該第三金屬層含有Ni及鈦(Ti)中之至少一者；(d)在除了基板導通孔及基板導通孔之周邊以外的部分中藉由部分移除該第三金屬層而暴露該第二金屬層；以及(e)藉由在該基板之次要表面與裝配基板之間插入焊料而將該半導體裝置晶粒接合於該裝配基板上。

Description

半導體裝置之形成方法
本發明係關於一種形成半導體裝置之方法，詳言之，本發明係關於一種形成半導體裝置之背墊金屬之配置的方法。
半導體裝置通常使用焊料，詳言之諸如金錫(AuSn)之共熔焊料晶粒接合於裝配基板上。揭露為第JP2015-035495A號之日本專利申請案揭示一種用於形成背墊金屬之方法。並且，刺穿基板之基板導通孔為穩定連接至源極墊之接地電位之常見技術，該源極墊連接至半導體裝置類型之場效電晶體(FET)之源極電極。基板導通孔在基板之後表面中將源極電極直接連接至地面。
然而，晶粒接合提供基板導通孔之基板藉由焊料安裝於裝配基板上，該焊料侵入至基板導通孔中且在此處固化。此焊料根據環境溫度之變化反覆收縮及膨脹，這導致半導體裝置與裝配基板解除附接，或減弱相對於裝配基板之晶粒接合強度。
本發明之一態樣係關於一種形成半導體裝置之方法，該半導體裝置提供具有主要表面及與該主要表面相反之次要表面之基板。該主要表面提供半導體主動裝置。該基板具有自該次要表面刺穿至該主要表面中之該半導體主動裝置之基板導通孔。該方法包括以下步驟：(a)使含有鎳(Ni)之第一金屬層沈積於該次要表面中及該基板導通孔內；(b)藉由電解電鍍使第二金屬層沈積於該第一金屬層上；(c)使第三金屬層沈積於該第二金屬層上，其中該第三金屬層含有Ni及鈦(Ti)中之至少一者；(d)在除了該基板導通孔及該基板導通孔之周邊以外的部分中藉由移除該第三金屬層而暴露該第二金屬層；以及(e)藉由在該基板之該次要表面與裝配基板之間插入焊料而將該半導體裝置晶粒接合於該裝配基板上。
接下來，將參看圖式描述根據本發明之一些實施例。在圖式之描述中，彼此相同或類似之數字或符號將在無再次解釋之情況下指代彼此相同或類似之元件。
第一實施例
圖1A為展示根據本發明之第一實施例之半導體裝置100之平面視圖。半導體裝置100為一種類型的場效電晶體(FET)，提供基板10、閘極墊12、閘極指形件13、源極墊14、源極指形件15、汲極墊16，及汲極指形件17。為絕緣基板之基板10可由碳化矽(SiC)、藍寶石(Al2 O3 )等等製成。基板10內形成有由氮化鎵(GaN)製成之通道層、由氮化鋁鎵(AlGaN)製成之障壁層等等，其中該通道層及該障壁層在其間之介面處，確切地在緊鄰該通道層與該障壁層之間的介面的通道層中形成二維電極式氣體(two-dimensional electrode gas，2DEG)。該通道層可作為用於電子傳輸之通道操作。
基板10在其主要表面中提供墊12、14及16與指形件13、15及17。閘極指形件13、源極指形件15及汲極指形件17自各別墊12、14及16延伸。將一個閘極指形件13置於一個源極指形件15與一個汲極指形件17之間以形成一個電晶體元件；且若干元件構成FET 100。源極指形件15及汲極指形件17藉由允許堆疊金屬鈦(Ti)與鋁(Al)而形成，同時源極墊14及汲極墊16主要包括金(Au)層。 Au層覆蓋源極指形件14及汲極指形件16。閘極墊12及閘極指形件13包括鎳(Ni)、鈀(Pd)，及金(Au)之堆疊金屬。
圖1B為沿著圖1A中指示之線Ib-Ib獲取之半導體裝置100之橫截面圖。如圖1A及圖1B中所示，基板10亦提供自其次要表面刺穿至主要表面之基板導通孔10a。主要表面中之源極墊14與基板導通孔10a重疊。如圖1B中所示，基板10之次要表面提供第一金屬層20及第二金屬層22，其中第二金屬層22藉由電鍍形成。覆蓋基板10之次要表面及基板導通孔10a之側面的第一金屬層20與基板10之主要表面中之源極墊14接觸。周繞基板導通孔10a部分地覆蓋第一金屬層20之第二金屬層22可使接地電位穩定，亦即，第二金屬層22在主要表面中之半導體主動裝置中提供接地(GND)。可將第一金屬層20用作晶種金屬藉由電解電鍍形成第二金屬層22。第二金屬層22在基板導通孔10a內且周繞該基板導通孔部分地由第三金屬層24覆蓋，其中第三金屬層24防止焊料32侵入基板導通孔10a內。因此，在基板導通孔10a中留下空位50。
自與基板10之次要表面接觸之一側，第一金屬層20由以下各者堆疊：鎳(Ni)與鉻(Cr)之合金，其經常稱作鎳鉻合金(NiCr)，厚度為50至200 nm；及厚度為50至200 nm之金(Au)；或各自具有與所描述之彼等厚度實質上相同厚度之Ti及Au之堆疊金屬。第二金屬層22可由金(Au)製成。第三金屬層24至少含有Ni，通常亦由鎳鉻合金(NiCr)製成。相較於第三金屬層24，第一金屬層20及第二金屬層22之表面對焊料32具有可濕性。第二金屬層22具有5至10 μm之厚度，而第三金屬層24具有20至200 nm之厚度。
如圖1B中所示，使用焊料32將半導體裝置100安裝在裝配基板30上，該焊料可為諸如金錫(AuSn)、銀(Ag)等等共熔焊料之含有樹脂之細粉末。焊料32與第一金屬層20與第二金屬層22接觸，但受第三金屬層24排斥以在基板導通孔10a中留下空位。
第二實施例
圖2A至圖4F為半導體裝置100在形成裝置100之方法之各別步驟之橫截面圖。如圖2A中所示，該方法首先在基板10之主要表面10c中形成閘極墊12、源極墊14及汲極墊16，其中圖2A省略閘極墊12及汲極墊16。並且，該方法在基板10之主要表面10c中形成閘極指形件13、源極指形件15及汲極指形件17。其後，藉由例如蠟42將基板10附接至支撐基板40，使得其主要表面10c面向且附接至支撐基板40。接著，如圖2B中所示，該方法將基板10之次要表面10d研磨至約100 μm之厚度。接著，通常為濺鍍之物理沈積技術可在基板10之次要表面10d及包括蠟42之表面的支撐基板40之表面及基板10之邊緣及蠟42之邊緣上形成NiCr及金之堆疊金屬層44。
之後，於金屬層44上形成圖案化光阻46，如圖2D中所示，其中圖案化光阻46在與源極墊14重疊之部分中提供島狀物。亦即，圖案化光阻46覆蓋金屬層44中對應於源極墊14之該等部分。將金屬層44用作晶種層而選擇性電解電鍍金(Au)，如圖2E中所示，且移除圖案化光阻46，使由Au製成之金屬遮罩48留在金屬層44上，如圖2F中所示。移除金屬遮罩48之開口中所暴露出之金屬層44，可使金屬遮罩48留在基板10上以便在對應於源極墊14之部分中暴露基板10之次要表面10d。
接下來，如圖3A中所示，使用金屬遮罩48之蝕刻移除金屬層44及基板10中與源極墊14重疊之部分，這形成基板導通孔10a，其寬度可藉由相對於基板10在研磨之後之厚度的縱橫比為0.5比10而決定。在本實施例中，研磨可使基板10薄化至約100 μm，確切地為100 ± 10 μm之厚度，此意謂基板導通孔10a具有約50至10 μm之寬度。在形成基板導通孔10a之後，該方法移除金屬遮罩48及金屬層44，其顯示於圖3B。之後，第二濺鍍連續在基板10之整個次要表面10d、支撐基板40之整個表面、基板導通孔10a之內壁，及源極墊14之表面上形成另一金屬層20，其稱作第一金屬層，其中第一金屬層20可為各自具有約50至200 nm之厚度之NiCr及Au之堆疊金屬，如圖3C中所示。
之後，另一圖案化光阻51部分地覆蓋金屬層20之表面，如圖3D中所示。特定言之，圖案化光阻51可覆蓋基板10之周邊及對應於切割道之區域10b。在形成圖案化光阻51之後進行的選擇性電解電鍍僅在自光阻51暴露之金屬層20上之區域中形成經增厚Au層22，如圖3E中所示。 Au層22將稱作第二金屬層22。移除光阻51可選擇性地留下經電鍍Au層22以便部分地暴露金屬層20，如圖3F中所示。
之後，如圖4A中所示，第三濺鍍以約40 nm之厚度將另一NiCr層24堆疊於第一金屬層20及第二金屬層22上。將稱作第三金屬層之NiCr層24覆蓋支撐基板40之表面、包括基板導通孔10a之內壁的基板10之表面，及源極墊14之表面。並且，第三金屬層24覆蓋對應於切割道之區域10b中之第一金屬層20。之後，又一圖案化光阻52覆蓋基板導通孔10a及基板導通孔10a周圍之第三金屬層24，如圖4B中所示。含有碘(I)之溶液可選擇性地移除自圖案化光阻52暴露之第二金屬層22上之第三金屬層24。由於為切割道準備區域10b，因此區域10b為不必要的，以留下第一金屬層20。然而，本實施例在第一金屬層20之頂部中提供Au層；因此，藉由上文所提及之溶液，使第一金屬層20中之Au層下方之NiCr層保持未經蝕刻。區域10b中留下之第一金屬層20可增強基板10於焊料32之晶粒接合強度。此外，使第三金屬層24留在寬度約為10 μm之基板導通孔10a內及基板導通孔10a之周邊。
在用於切割道，詳言之在其頂部中並不傾向於留下Au層之應用之替代方案中，可在移除第三金屬層24之後藉由濕式蝕刻移除用於切割道之區域10b中之第一金屬層20之頂部中的Au層。第一金屬層20中之頂部Au層之移除亦蝕刻第二金屬層22。然而，後一層22之厚度遠大於其頂部中之前一Au層20之厚度。因此，移除Au層可暴露用於切割道之區域10b中之第一金屬層20之NiCr層。在區域10b未留下金屬之又一替代方案中，在移除區域10b中之Au頂部層之後使用含有碘(I)之溶液之第二蝕刻可移除第一金屬層20中之NiCr層且暴露區域10b中之基板10。
實施例集中於金屬層20及24包括NiCr層之配置；然而，本發明可適用於以下金屬及用於彼等金屬之溶液；亦即，氫氯酸(HCl)溶液取代含有碘(I)之溶液可溶解NiCr，而Au層24及20對於HCl為穩定的。當第一金屬層20提供堆疊金屬NiCr及銅(Cu)，其中Cu設置於其頂部中，而第三金屬層24為NiCr時；氯化鐵(FeCl3 )可溶解NiCr及Cu兩者；但Au層24及20對於FeCl3 仍然為穩定的。並且，第三金屬層24可包括鈦(Ti)。當第一金屬層20具有NiCr/Cu之堆疊金屬而第三金屬層24為Ti，或前一層具有NiCr/Au之堆疊金屬而第三金屬層24為Ti時；第三金屬層24中之Ti可使用氬離子(Ar+ )藉由離子研磨或使用含有氟(F)之反應氣體藉由乾式蝕刻選擇性地移除。除了利用濺鍍以外，第一金屬層20亦可藉由真空蒸發及隨後剝離技術之連續方法形成。
之後，如圖4D中所示，該方法移除圖案化光阻52，且藉由將支撐基板40加熱至溫度100至200℃以使蠟42熔化而使基板10與支撐基板40解除附接。之後，有機溶劑可移除蠟42，即如圖4E。在擴展膠帶54附接至基板10之後表面10d之情況下，該方法可實施與其頂表面10c之切割，即如圖4F中所示，以將基板10劃分成藉由圖4F中之箭頭指示的各別區域10b中之各別半導體晶片。由於諸個區域10b各具有大於分切刀片之寬度W2 之寬度W1 ，其實質上等於切口之寬度；因此金屬層20可甚至在切割之後留在個別半導體晶片之周邊中。亦即，基板10之後表面10d自其周邊至中心暴露第一金屬層20、第二金屬層22，及第三金屬層24。參看圖1B，在將半導體裝置100之次要表面附接至諸如金錫(AuSn)之熔融焊料32之情況下，焊料32散佈於第一金屬層20及第二金屬層22上，但防止其散佈於寬度約為10 μm之基板導通孔10a內及周繞基板導通孔10a散佈，此係由於基板導通孔10a及其周邊覆蓋有對焊料32展示較低可濕性之為NiCr之第三金屬層。在固化焊料32之情況下，半導體裝置100可安裝在裝配基板30上而無需焊料32在基板導通孔10a內穿過以在其中留下空位。
圖5為晶粒接合於裝配基板30上之習知半導體裝置200之橫截面圖。習知半導體裝置200並未提供第三金屬層24，且由無圖4A至圖4C中所示之步驟的方法形成。亦即，習知半導體裝置200在基板導通孔10a及其周邊並未提供第三金屬層24。焊料32可擴展於對焊料32具有良好可濕性之第二金屬層22上且最後填充基板導通孔10a。侵入至基板導通孔10a中之焊料32根據環境溫度之變化反覆收縮及膨脹，且偶爾在基板導通孔10a內引起裂痕。根據本發明的在基板導通孔10a及其周邊內之對焊料32具有較低可濕性之第三金屬層24可有效地防止焊料32侵入至基板導通孔10a中，這可有效地抑制半導體裝置100相對於裝配基板30之晶粒接合強度之降低。
第一金屬層20相對於第三金屬層24較佳地具有蝕刻選擇性以便在移除區域10b中之第三金屬層24期間確實地留下第一金屬層20。例如，第一金屬層20在其頂部中具有Au層，而第三金屬層24具有NiCr，且用於第三金屬層24之蝕刻劑為HCl。此配置可顯示金屬層24相對於金屬層20之充分蝕刻選擇性。
參看圖1B，基板10提供基板導通孔10a，其自內部至基板10之表面覆蓋有第一金屬層20、第二金屬層22，及第三金屬層24。第三金屬層24相較於第一金屬層20及第二金屬層22具有對焊料32之較低可濕性，可有效地防止焊料32侵入基板導通孔10a內。由於根據環境溫度之變化的收縮及膨脹，基板導通孔10a內之侵入焊料32偶爾會引起裂痕。本發明之實施例可有效地防止焊料32侵入至基板導通孔10a中。
第一金屬層20、第二金屬層22，及第三金屬層24依序形成於源極墊14、基板導通孔10a之側，及基板導通孔10a之周邊中之基板10之後表面10d上。第三金屬層24防止焊料32侵入至基板導通孔10a中，這增強藉由焊料32將半導體裝置100晶粒接合於裝配基板30上之晶粒接合強度。
第一金屬層20在其切割之後留在半導體晶片之後表面中之周邊中。因此，焊料32可散佈於半導體晶片之周邊中，這可增強半導體晶片晶粒接合於裝配基板30上之晶粒接合強度。第一金屬層20在其頂部中包括Au，而第三金屬層24包括Ni或Ti。第一金屬層20及第三金屬層24之此類配置可相對顯示第三金屬層24於第一金屬層20之蝕刻選擇性。
頂部中之第一金屬層20及第二金屬層22較佳地具有彼此相同之材料。例如，第一金屬層20及第二金屬層22之頂部可為Au，其對焊料32展示良好可濕性。第一金屬層20之頂部可為Au，而第三金屬層24可為NiCr。第一金屬層20及第二金屬層22之頂部可為銅(Cu)。第三金屬層24可為Ti。
半導體裝置100中之基板10包括主要由氮化物半導體材料製成之半導體主動裝置類型之FET，該等氮化物半導體材料為含有氮(N)之半導體材料，例如，氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化銦(InN)，及/或氮化鋁銦鎵(AlInGaN)。除了氮化物半導體材料以外，基板10可為含有諸如砷化鎵(GaAs)之砷化物(As)之半導體材料。半導體層中之半導體裝置可為除了FET以外的半導體裝置。基板10可為碳化矽(SiC)、矽(Si)、藍寶石(Al2 O3 )等等。
儘管本文中詳細描述本發明之若干實施例及變化形式，但一般技術人員應顯而易見，本發明之揭示內容及教示將向熟習此項技術者提出許多替代設計。
相關申請案之交叉參考
預設申請案主張2018年2月16日申請的日本專利申請案JP2018-025680之優先權，該日本專利申請案之揭示內容以全文引用之方式併入本文中。
10‧‧‧基板
10a‧‧‧基板導通孔
10b‧‧‧區域
10c‧‧‧主要表面/頂表面
10d‧‧‧次要表面/後表面
12‧‧‧閘極墊/墊
13‧‧‧閘極指形件/指形件
14‧‧‧源極墊/墊
15‧‧‧源極指形件/指形件
16‧‧‧汲極墊/墊
17‧‧‧汲極指形件/指形件
20‧‧‧第一金屬層/Au層
22‧‧‧第二金屬層/Au層
24‧‧‧第三金屬層/NiCr層
30‧‧‧裝配基板
32‧‧‧焊料
40‧‧‧支撐基板
42‧‧‧蠟
44‧‧‧堆疊金屬層/金屬層
46‧‧‧圖案化光阻
48‧‧‧金屬遮罩
50‧‧‧空位
51‧‧‧圖案化光阻/光阻
52‧‧‧圖案化光阻
54‧‧‧擴展膠帶
100‧‧‧半導體裝置/FET
200‧‧‧習知半導體裝置
Ib‧‧‧ 線
W1‧‧‧寬度
W2‧‧‧寬度
為了實施例之較佳理解，現將僅藉助於實例參考附圖，其中：
圖1A為根據實施例之半導體裝置之平面視圖，且圖1B為沿著圖1A中指示之線IB-IB獲取之半導體裝置之橫截面圖；
圖2A至圖2F為圖1B中所示之半導體裝置在形成半導體裝置之方法之各別步驟處之橫截面圖；
圖3A至圖3F為圖1B中所示之半導體裝置在方法之在圖2F中所示之步驟之後的各別步驟處之橫截面圖；
圖4A至圖4F為圖1B中所示之半導體裝置在方法之在圖3F中所示之步驟之後的各別步驟處之橫截面圖；以及
圖5為習知半導體裝置之橫截面圖。

Claims (11)

  1. 一種形成半導體裝置之方法，該半導體裝置提供具有主要表面及與該主要表面相反之次要表面之基板，該主要表面在其中提供半導體主動裝置，該基板具有自該次要表面刺穿至該主要表面中之該半導體主動裝置之基板導通孔，該方法包含以下步驟： 使含有鎳(Ni)之第一金屬層沈積於該次要表面中及該基板導通孔內； 藉由電解電鍍使第二金屬層沈積於該第一金屬層上； 使第三金屬層沈積於該第二金屬層上，該第三金屬層含有Ni及鈦(Ti)中之至少一者； 在除了該基板導通孔及該基板導通孔之周邊以外的部分中藉由部分移除該第三金屬層而暴露該第二金屬層；以及 藉由在該基板之該次要表面與裝配基板之間插入焊料而將該半導體裝置晶粒接合於該裝配基板上。
  2. 如請求項1之方法， 其中沈積該第一金屬層之該步驟係依序沈積各別厚度為50至200 nm之鎳與鉻之合金(NiCr)及金(Au)層。
  3. 如請求項2之方法， 其中沈積該第二金屬層之該步驟在除了對應於切割道之區域以外的部分中實施金(Au)之選擇性電鍍； 其中暴露該第二金屬層之該步驟進一步包括在部分暴露該第二金屬層之該步驟之後，藉由移除該第一金屬層中之該Au層而暴露該第一金屬層中之該NiCr層之步驟。
  4. 如請求項3之方法， 其中暴露該第二金屬層之該步驟進一步包括在暴露該NiCr層之該步驟之後，移除該第一金屬層中之該NiCr層以暴露該基板之該次要表面之步驟，對應於該等切割道之該等區域中未留下金屬。
  5. 如請求項1之方法， 其中沈積該第三金屬層之該步驟係沈積厚度為20至200 nm之Ni與Cr之合金。
  6. 如請求項1之方法， 其中暴露該第二金屬層之該步驟使該第三金屬層留在寬度至少為10 μm之該基板導通孔之該周邊中。
  7. 如請求項1之方法， 其中沈積該第二金屬層之該步驟在選擇性電鍍中將該第一金屬層用作晶種層而實施該電解電鍍。
  8. 如請求項7之方法， 其中沈積該第二金屬層之該步驟係沈積厚度為5至10 μm之Au層。
  9. 如請求項1之方法， 其在沈積該第一金屬層之該步驟之前，進一步包括以下步驟： 使晶種金屬層沈積於該基板之該次要表面中； 將該晶種金屬層用作晶種金屬藉由電解電鍍選擇性地形成金屬遮罩，該金屬遮罩具有使該晶種金屬層中待形成該基板導通孔之部分暴露出之開口；以及 將該晶種金屬層及該基板依序蝕刻至形成於該基板之該主要表面中之該半導體主動裝置。
  10. 如請求項9之方法， 其在形成該基板導通孔之該步驟之前，進一步包括將該基板薄化至厚度相對於該開口之寬度之縱橫比為0.5比10的步驟。
  11. 如請求項1之方法， 其中晶粒接合該半導體裝置之該步驟未在該基板導通孔中留下焊料。
TW108105103A 2018-02-16 2019-02-15 半導體裝置之形成方法 TW201934810A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018025680A JP2019145546A (ja) 2018-02-16 2018-02-16 半導体装置の製造方法
JP2018-025680 2018-02-16

Publications (1)

Publication Number Publication Date
TW201934810A true TW201934810A (zh) 2019-09-01

Family

ID=67618091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108105103A TW201934810A (zh) 2018-02-16 2019-02-15 半導體裝置之形成方法

Country Status (4)

Country Link
US (2) US10957591B2 (zh)
JP (1) JP2019145546A (zh)
CN (2) CN110164816A (zh)
TW (1) TW201934810A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152325B2 (en) * 2019-08-22 2021-10-19 Cree, Inc. Contact and die attach metallization for silicon carbide based devices and related methods of sputtering eutectic alloys
CN111128685B (zh) * 2019-12-30 2021-09-03 广州粤芯半导体技术有限公司 半导体器件及其制造方法
JP7697761B2 (ja) 2021-10-01 2025-06-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US20230253359A1 (en) * 2022-02-04 2023-08-10 Wolfspeed, Inc. Semiconductor die including a metal stack
JP2024000603A (ja) 2022-06-21 2024-01-09 住友電工デバイス・イノベーション株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388371A (ja) 1989-08-31 1991-04-12 Fujitsu Ltd 半導体装置
JPH0642363Y2 (ja) * 1989-12-26 1994-11-02 富士通株式会社 薄膜回路基板
JPH07176760A (ja) 1993-12-17 1995-07-14 Oki Electric Ind Co Ltd Ｐｈｓ構造を有するウエハおよびその製造方法
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
JP2868008B1 (ja) * 1997-11-21 1999-03-10 日本電気株式会社 半導体装置及びその製造方法
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP2003007708A (ja) 2001-06-19 2003-01-10 Toshiba Corp 半導体装置及びその製造方法
JP3587806B2 (ja) * 2001-07-31 2004-11-10 ユーディナデバイス株式会社 半導体装置及び製造方法
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
JP4877722B2 (ja) * 2004-11-30 2012-02-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4932268B2 (ja) * 2005-02-10 2012-05-16 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP4884791B2 (ja) * 2005-02-10 2012-02-29 株式会社半導体エネルギー研究所 記憶素子及びその作製方法
JP4822155B2 (ja) * 2005-09-26 2011-11-24 Ｄｏｗａエレクトロニクス株式会社 サブマウント及びその製造方法
JP4844109B2 (ja) * 2005-12-07 2011-12-28 ヤマハ株式会社 熱電変換モジュール
US8440272B2 (en) * 2006-12-04 2013-05-14 Megica Corporation Method for forming post passivation Au layer with clean surface
US20080296567A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials
US8003525B2 (en) 2007-06-29 2011-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP5298559B2 (ja) * 2007-06-29 2013-09-25 富士通株式会社 半導体装置及びその製造方法
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
JP2010003796A (ja) * 2008-06-19 2010-01-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5758065B2 (ja) 2009-03-25 2015-08-05 関東化学株式会社 金とニッケルの選択エッチング液
JP5546194B2 (ja) 2009-10-01 2014-07-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8405201B2 (en) * 2009-11-09 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure
JP5589243B2 (ja) * 2010-07-30 2014-09-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8836116B2 (en) * 2010-10-21 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates
US8673689B2 (en) * 2011-01-28 2014-03-18 Marvell World Trade Ltd. Single layer BGA substrate process
US9177893B2 (en) * 2011-05-17 2015-11-03 Infineon Technologies Ag Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof
JP6028449B2 (ja) * 2011-10-05 2016-11-16 富士通株式会社 半導体装置、電子装置、半導体装置の製造方法
CN104221480B (zh) * 2012-04-19 2017-09-08 松下知识产权经营株式会社 电子零件安装方法及电子零件安装线
US8970010B2 (en) * 2013-03-15 2015-03-03 Cree, Inc. Wafer-level die attach metallization
JP2014209508A (ja) * 2013-04-16 2014-11-06 住友電気工業株式会社 はんだ付半導体デバイス、実装はんだ付半導体デバイス、はんだ付半導体デバイスの製造方法および実装方法
US20140339568A1 (en) * 2013-05-16 2014-11-20 Sumitomo Electric Industries, Ltd. Semiconductor device with substrate via hole and method to form the same
JP2015035495A (ja) 2013-08-08 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP6277693B2 (ja) * 2013-11-29 2018-02-14 三菱電機株式会社 半導体装置
US9362198B2 (en) * 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication
KR102327141B1 (ko) * 2014-11-19 2021-11-16 삼성전자주식회사 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
JP6863574B2 (ja) 2017-02-22 2021-04-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN112864028B (zh) 2024-11-29
JP2019145546A (ja) 2019-08-29
US11515208B2 (en) 2022-11-29
US20210193520A1 (en) 2021-06-24
CN110164816A (zh) 2019-08-23
CN112864028A (zh) 2021-05-28
US10957591B2 (en) 2021-03-23
US20190259662A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
TW201934810A (zh) 半導體裝置之形成方法
JP6169783B2 (ja) 集積回路冷却システムのための選択的半田シールインタフェースを作製する方法
JP7035223B2 (ja) Ｉｉｉ－ｖ族電界効果トランジスタのゲート構造を形成する方法
US6955947B2 (en) Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
CN100334711C (zh) 用于与散热器有效热接触的、微电子管芯侧面上的背面金属化
JP5970736B2 (ja) 半導体装置の製造方法
TW200524025A (en) Semiconductor device and method of fabricating the same
JP3350152B2 (ja) 半導体装置およびその製造方法
US20250359209A1 (en) Semiconductor device and method of manufacturing the same
CN208315529U (zh) 半导体器件
JP2020136459A (ja) 半導体装置の製造方法および半導体装置
JP2009004703A (ja) 半導体装置の製造方法
CN108461408B (zh) 形成安装在基板上的半导体器件的方法
TWI433279B (zh) 半導體封裝及其形成方法
JP7459973B2 (ja) 半導体装置及びその製造方法
US9991160B2 (en) Process of forming semiconductor device having interconnection formed by electro-plating
JP2022523791A (ja) パターン化されたウェハハンダ拡散障壁
CN105789162B (zh) 半导体芯片和处理半导体芯片的方法
JPH05326697A (ja) 半導体装置の製造方法
JP2019207984A (ja) 半導体装置およびその製造方法
JPS59172252A (ja) 半導体装置
JP2006351717A (ja) 半導体装置及びその製造方法