[go: up one dir, main page]

CN111128685B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN111128685B
CN111128685B CN201911403450.4A CN201911403450A CN111128685B CN 111128685 B CN111128685 B CN 111128685B CN 201911403450 A CN201911403450 A CN 201911403450A CN 111128685 B CN111128685 B CN 111128685B
Authority
CN
China
Prior art keywords
substrate
backside
grooves
semiconductor device
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911403450.4A
Other languages
English (en)
Other versions
CN111128685A (zh
Inventor
韩瑞津
陈忠奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN201911403450.4A priority Critical patent/CN111128685B/zh
Publication of CN111128685A publication Critical patent/CN111128685A/zh
Application granted granted Critical
Publication of CN111128685B publication Critical patent/CN111128685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P90/124
    • H10P14/40

Landscapes

  • Weting (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法,所述半导体器件的制造方法包括:提供一衬底;对所述衬底的背面进行织构化处理,以在所述衬底的背面形成多个有序排列的凹槽;以及,形成金属层于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,以增强所述衬底的背面与所述金属层之间的结合力。本发明的技术方案使得在增强所述衬底的背面与所述金属层之间的结合力的同时,还能避免导致半导体器件的失效。

Description

半导体器件及其制造方法
技术领域
本发明涉及集成电路制造领域,特别涉及一种半导体器件及其制造方法。
背景技术
由于大多数半导体功率器件的工作电流和电压分别在安培、几十致千伏级,其设计通常采用纵向结构以最大限度的减少导通电阻及其它寄生感应。一个典型的例子是在沟道式金属-氧化物-半导体器件中,源极和栅极在硅衬底的正面,漏极在硅衬底的背面(用于外接正电压);在上述结构的生产工艺中,硅衬底背面的漏极通过物理溅射金属膜形成。而在物理溅射金属膜之前,硅衬底的背部表面需要经过粗糙化处理,以增大接触面积,进而使得在降低接触电阻的同时还能够提高金属与硅界面的结合力。现行的对硅衬底的背部表面进行粗糙化的方法是用氢氟酸、硝酸、硫酸和水的混合液对硅表面进行刻蚀,粗糙化的原理是通过硅和硝酸的氧化还原反应中产生的氢气泡作为微掩膜,以对硅衬底的表面进行区域化刻蚀。但是在现行的方法中,由于化学反应的起始点与硅表面接触原子活化能、悬挂键有关并具有随机性,再加上氢气泡在化学反应溶剂中的增长以及与邻近气泡的联并的非线性特征,导致化学反应后的硅衬底表面呈现出难以控制的非均匀以及在球形体交汇界面处产生棱边及锐角,如图1a和1b所示的分别是将粗糙化之后的硅衬底的表面放大2500倍和放大20000倍之后的扫描电子显微镜图,图1c所示的为粗糙化之后的硅衬底的表面的原子力显微镜图,从图中可看出,粗糙化之后的硅衬底表面具有明显的棱边和锐角以及明显的不均匀性。而在锐角附近,不仅薄膜的应力会增大,附近的电场强度也会陡增。对于锥形体,电场强度与锐角的曲率半径成反比(“锥尖棒-平板间隙电场不均匀系数的近似公式”,周黎明,吴正宇,邱疏昌,《电工技术学报》,1994年5月),如下是最大电场强度Emax的近似公式:
Emax=2V/[rln(1+4d/r)];
式中,V-外施电场,d-间隙距离,r-尖电极端部曲率半径。
根据上述最大电场强度Emax的近似公式,最大电场强度产生在锐角的顶点处。对半导体功率器件而言,电荷会在电场最强点处集中释放形成大束流;大电流带来局部过热,在长时间的局部过热下会引起硅衬底和金属薄膜的分层,使得该处电阻增大,热效应增强,导致该点脱层或烧穿;最终导致器件失效,严重会造成安全隐患。
因此,需要提出一种新的方法,以在增强硅衬底的表面与金属薄膜之间的结合力的同时,还能避免导致半导体器件的失效。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法,使得在增强所述衬底的背面与所述金属层之间的结合力的同时,还能避免导致半导体器件的失效。
为实现上述目的,本发明提供了一种半导体器件的制造方法,包括:
提供一衬底;
对所述衬底的背面进行织构化处理,以在所述衬底的背面形成多个有序排列的凹槽;以及,
形成金属层于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,以增强所述衬底的背面与所述金属层之间的结合力。
可选的,对所述衬底的背面进行织构化处理的步骤包括:
对所述衬底的背面进行斥水性处理;
在斥水性的所述衬底的背面上形成多个有序排列的亲水性区域;以及,
喷淋刻蚀液滴于所述衬底的背面上,并使得所述刻蚀液滴滑落在所述亲水性区域,以与所述亲水性区域的所述衬底表面部分厚度进行化学反应后形成所述凹槽,进而在所述衬底的背面形成多个有序排列的所述凹槽。
可选的,对所述衬底的背面进行斥水性处理的步骤包括:采用氢氟酸溶液清洗或采用含氢等离子体处理所述衬底的背面。
可选的,在斥水性的所述衬底的背面上形成多个有序排列的所述亲水性区域的步骤包括:采用激光打印的方法对所述衬底的背面进行点状照射,以使得所述衬底的背面被点状照射到的区域由斥水性转变为亲水性,从而获得相应的所述亲水性区域。
可选的,所述激光打印所采用的激光束的束宽为0.1μm~0.3μm,以使得形成的所述亲水性区域的直径为0.1μm~0.3μm。
可选的,采用电喷雾喷淋的方法将所述刻蚀液滴喷淋于所述衬底的背面上,所述电喷雾为单一液滴生成器或者为主要由至少两个液滴生成器在空间中有序排布而构成的结构。
可选的,所述刻蚀液滴的直径为0.1μm~1.0μm。
可选的,对所述衬底的背面进行织构化处理的步骤还包括:采用去离子水喷淋所述衬底的背面,以终止所述刻蚀液滴与所述亲水性区域的衬底之间的化学反应;以及,先后采用氨水、双氧水和去离子水的混合液以及去离子水对所述衬底的背面进行清洗,以去除所述衬底的背面的斥水性区域上的颗粒污染。
可选的,对所述衬底的背面进行织构化处理的步骤包括:
形成光刻胶层于所述衬底的背面上;
采用图形化的光罩对所述光刻胶层进行曝光和显影,以形成图形化的光刻胶层;以及,
以所述图形化的光刻胶层为掩膜,对所述衬底的背面进行刻蚀,以在所述衬底的背面形成多个有序排列的凹槽。
本发明还提供了一种半导体器件,包括:
衬底,所述衬底的背面具有织构化的结构,所述织构化的结构为多个有序排列的凹槽;以及,
金属层,形成于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,以增强与所述衬底的背面之间的结合力。
可选的,所述凹槽的横剖面的形状为圆弧形;所述凹槽的顶部开口的大小为0.1μm~0.3μm。
可选的,相邻两个所述凹槽的间距为0.3μm~0.8μm。
与现有技术相比,本发明的技术方案具有以下有益效果:
1、本发明的半导体器件的制造方法,通过对衬底的背面进行织构化处理,以在所述衬底的背面形成多个有序排列的凹槽;以及,形成金属层于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,使得能够在增强所述衬底的背面与所述金属层之间的结合力的同时,还能避免因不均匀电场导致局部过热而引起的半导体器件的失效。
2、本发明的半导体器件,由于包括背面具有织构化的结构的衬底,且所述织构化的结构为多个有序排列的凹槽;以及,形成于所述衬底的背面上的金属层,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,使得能够在增强所述衬底的背面与所述金属层之间的结合力的同时,还能避免因不均匀电场导致局部过热而引起的半导体器件的失效。
附图说明
图1a~1c是采用现有的方法对硅衬底的表面进行粗糙化之后的表面形貌图;
图2是本发明一实施例的半导体器件的制造方法的流程图;
图3是本发明一实施例的斥水性的衬底背面形成的有序排列的亲水性区域的示意图;
图4是本发明一实施例的具有织构化结构的衬底背面的三维仿真示意图;
图5是本发明一具体实施案例的具有织构化结构的衬底背面的扫描电子显微镜图。
其中,附图1a~5的附图标记说明如下:
10-衬底;11-斥水性区域;12-亲水性区域;13-凹槽。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图2~5对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件的制造方法,参阅图2,图2是本发明一实施例的半导体器件的制造方法的流程图,所述半导体器件的制造方法包括:
步骤S1,提供一衬底;
步骤S2,对所述衬底的背面进行织构化处理,以在所述衬底的背面形成多个有序排列的凹槽;
步骤S3,形成金属层于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,以增强所述衬底的背面与所述金属层之间的结合力。
下面参阅图3~5更为详细的介绍本实施例提供的半导体器件的制造方法。
按照步骤S1,提供一衬底。所述衬底的正面形成有不同的器件结构(例如栅极、源极和金属互连结构等),所述衬底的材质可以为本领域技术人员熟知的任意合适的底材,例如可以为硅、锗、锗硅、碳硅、碳锗硅、砷化铟和砷化镓等。
按照步骤S2,对所述衬底的背面进行织构化处理,以在所述衬底的背面形成多个有序排列的凹槽,所述凹槽可以周期性或非周期性地排列于所述衬底的背面。所有的所述凹槽可以在所述衬底的背面有序排列成多行和多列,所述凹槽周期性地排列于所述衬底的背面即是指所有的相邻两个所述凹槽的间距相等;所述凹槽非周期性地排列于所述衬底的背面,可以指位于每一行中的相邻两个所述凹槽的间距相等,以及位于每一列中的相邻两个所述凹槽的间距相等,但是位于行中的相邻两个所述凹槽的间距与位于列中的相邻两个所述凹槽的间距不相等。所述凹槽的横剖面(包含凹槽的顶部开口)的形状为圆弧形,例如圆形或椭圆形,以使得所述凹槽的表面光滑,无棱边和锐角;所述凹槽的顶部开口的大小(直径或宽度)可以为0.1μm~0.3μm(例如为0.15μm、0.2μm、0.25μm等),相邻两个所述凹槽的间距可以为0.3μm~0.8μm(例如为0.4μm、0.6μm等)。需要说明的是,所述凹槽的顶部开口的大小和相邻两个所述凹槽的间距不仅限于上述的范围,可以根据所述衬底的背面与后续形成的金属层之间的结合力的需求进行调整。并且,在对所述衬底的背面进行织构化处理之前,可以对所述衬底的背面进行减薄处理。
对所述衬底的背面进行织构化处理的步骤包括:首先,对所述衬底的背面进行斥水性处理;然后,在斥水性的所述衬底的背面上形成多个有序排列的亲水性区域;接着,喷淋刻蚀液滴于所述衬底的背面上,并使得所述刻蚀液滴滑落在所述亲水性区域,以使得所述刻蚀液滴与所述亲水性区域的所述衬底表面部分厚度进行化学反应后形成所述凹槽,进而在所述衬底的背面形成多个有序排列的所述凹槽。
其中,对所述衬底的背面进行斥水性处理的步骤包括:采用氢氟酸溶液清洗或采用含氢等离子体处理所述衬底的背面。当所述衬底的材质为硅时,采用氢氟酸溶液清洗或采用含氢等离子体处理所述衬底的背面之后,在所述衬底的背面会形成硅-氢键,进而使得所述衬底的背面具有斥水性。氢氟酸溶液中的氟化氢与水的体积比可以为1:500~1:50,但是不限于上述的配比范围,可以根据工艺需求进行调整。
在斥水性的所述衬底的背面上形成多个有序排列的所述亲水性区域的步骤包括:采用激光打印的方法对所述衬底的背面进行点状照射,以使得所述衬底的背面被点状照射到的区域由斥水性转变为亲水性,从而获得相应的所述亲水性区域。其中,可以采用一束或者至少两束激光通过印刷设计以打印的方式在所述衬底的背面进行点状照射,使得被激光照射到的斥水性区域的硅-氢键解离而挥发,释放硅-氢键中的氢原子,致使被激光照射到的斥水性区域中的硅的游离键与空气中的氧分子结合形成亲水性的氧化硅,进而使得被激光照射到的斥水性区域转变为亲水性区域,从而在斥水性的所述衬底的背面形成多个有序排列的亲水性区域。所述激光打印所采用的激光束的束宽可以为0.1μm~0.3μm(例如为0.15μm、0.2μm、0.25μm等),以使得形成的所述亲水性区域的直径为0.1μm~0.3μm。如图3所示,在所述衬底(未图示)的背面,斥水性区域11中形成有多个有序排列的亲水性区域12,亲水性区域12的直径为0.2μm。需要说明的是,所述激光束的束宽和所述亲水性区域的直径不仅限于上述的范围,可以根据所述衬底的背面的所述凹槽的尺寸需求进行调整。
另外,可以采用电喷雾喷淋的方法产生直径位于0.1μm~1.0μm之间的某特定值的单分散性的刻蚀液滴,由于所述刻蚀液滴带有相同的电荷,使得所述刻蚀液滴之间相互排斥,进而使得所述刻蚀液滴在向所述衬底的背面沉淀的过程中不会发生碰撞后聚结(形成大的液滴)。所述电喷雾可以为单一液滴生成器或者为主要由至少两个液滴生成器在空间中有序排布而构成的结构。
当所述刻蚀液滴被喷淋到所述衬底的背面上之后,所述刻蚀液滴在斥水性表面的接触角通常大于135度,导致所述刻蚀液滴在斥水性区域处于不稳定态;而所述刻蚀液滴在亲水性表面的接触角通常小于10度(由于钉扎效应),使得所述刻蚀液滴在亲水性区域处于稳定态;并且,由于所述刻蚀液滴具有亲水性且表面张力大于水的表面张力,使得当单分散性的所述刻蚀液滴位于斥水性区域和亲水性区域的交界处时,接触角产生的推力和拉力使得所述刻蚀液滴自然滑落到亲水性区域,进而使得所述刻蚀液滴仅与所述亲水性区域的所述衬底表面部分厚度进行化学反应后形成所述凹槽,而不会与斥水性区域的衬底发生化学反应,从而使得在所述衬底的背面形成多个有序排列的所述凹槽。并且,所述刻蚀液滴与所述衬底表面部分厚度进行化学反应的反应速度可以通过所述刻蚀液滴中的氧化-还原剂的浓度、液滴的温度或承载所述衬底的卡盘温度进行调节和控制。所述凹槽的深度可以通过所述刻蚀液滴与所述衬底表面部分厚度进行化学反应的反应时间进行调节和控制。
另外,对所述衬底的背面进行织构化处理的步骤还包括:采用去离子水喷淋所述衬底的背面,以终止所述刻蚀液滴与所述亲水性区域的衬底之间的化学反应;以及,先后采用氨水、双氧水和去离子水的混合液以及去离子水对所述衬底的背面进行清洗,以去除所述衬底的背面的斥水性区域上的颗粒污染。其中,氨水、双氧水和去离子水的混合液中,氨水、双氧水和去离子水的体积比可以为1:2:100~1:2:40。
另外,还可采用如下的步骤对所述衬底的背面进行织构化处理:首先,形成光刻胶层于所述衬底的背面上;然后,采用图形化的光罩对所述光刻胶层进行曝光和显影,以形成图形化的光刻胶层;接着,以所述图形化的光刻胶层为掩膜,对所述衬底的背面进行刻蚀,以在所述衬底的背面形成多个有序排列的凹槽,且刻蚀完成后去除所述图形化的光刻胶层,并对所述衬底的背面进行清洗和干燥。其中,所述图形化的光罩上的图形与所述衬底背面的有序排列的所述凹槽对应。
参阅图4,图4是采用MATLAB对具有织构化结构的衬底的背面进行三维仿真的示意图,从图4中可看出,所述衬底10的背面为有序的织构面,即所述衬底10的背面形成有多个有序排列的凹槽13;所述凹槽13的横剖面(包含顶部开口)的形状为圆弧形,所述凹槽13从顶部至底部的宽度或直径逐渐减小。参阅图5,图5是本发明一具体实施案例的具有织构化结构的衬底背面的扫描电子显微镜图,其中,以图形化的光刻胶层为掩膜,采用硝酸和氢氟酸组成的刻蚀液对减薄后的硅衬底的背面进行刻蚀,以在硅衬底背面形成多个有序排列的凹槽13;刻蚀液由浓度70%的硝酸和浓度49%的氢氟酸按照体积200:1的比例配置而成,刻蚀温度为25℃,刻蚀速率为0.15μm/min,刻蚀时间为80s,刻蚀后形成的凹槽13的顶部开口的直径为0.3μm,相邻两个凹槽13的间距为0.3μm,且凹槽13的顶部开口的形状为圆弧形,且凹槽13的内部的横剖面的形状也为圆弧形,凹槽13的表面光滑,无棱边和锐角。
按照步骤S3,形成金属层于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,以增强所述衬底的背面与所述金属层之间的结合力。可以采用真空蒸镀、溅射镀膜等物理气相沉积的方法形成所述金属层于所述衬底的背面上。
由于对所述衬底的背面进行织构化处理之后,在所述衬底的背面形成了多个有序排列的所述凹槽,使得所述金属层与所述衬底的背面之间的接触面积增大,进而减小了接触电阻,增强了所述衬底的背面与所述金属层之间的总体结合力(即附着力);并且,由于所有的所述凹槽在所述衬底的背面为有序排列,且每个所述凹槽的横剖面的形状为圆弧形,表面光滑,不存在棱边及锐角,使得所述金属层的应力分布均匀,电场强度也分布均匀,避免了因电场强度分布不均而导致局部过热的问题,进而避免导致所述衬底与所述金属层的分层,从而避免导致半导体器件的失效。
综上所述,本发明提供的半导体器件的制造方法,包括:提供一衬底;对所述衬底的背面进行织构化处理,以在所述衬底的背面形成多个有序排列的凹槽;以及,形成金属层于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,以增强所述衬底的背面与所述金属层之间的结合力。本发明的半导体器件的制造方法能够在增强所述衬底的背面与所述金属层之间的结合力的同时,还能避免导致半导体器件的失效。
本发明一实施例提供一种半导体器件,所述半导体器件包括衬底和金属层,所述衬底的背面具有织构化的结构,所述织构化的结构为多个有序排列的凹槽;所述金属层形成于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,以增强与所述衬底的背面之间的结合力。所述半导体器件可以采用上述步骤S1至步骤S3的半导体器件的制造方法制造。
下面详细描述本实施例提供的半导体器件:
所述衬底的背面具有织构化的结构,所述织构化的结构为多个有序排列的凹槽。所述衬底的正面形成有不同的器件结构(例如栅极、源极和金属互连结构等),所述衬底的材质可以为本领域技术人员熟知的任意合适的底材,例如可以为硅、锗、锗硅、碳硅、碳锗硅、砷化铟和砷化镓等。
所述凹槽可以周期性或非周期性地排列于所述衬底的背面,所有的所述凹槽可以在所述衬底的背面有序排列成多行和多列,所述凹槽周期性地排列于所述衬底的背面即是指所有的相邻两个所述凹槽的间距相等;所述凹槽非周期性地排列于所述衬底的背面,可以指位于每一行中的相邻两个所述凹槽的间距相等,以及位于每一列中的相邻两个所述凹槽的间距相等,但是位于行中的相邻两个所述凹槽的间距与位于列中的相邻两个所述凹槽的间距不相等。所述凹槽的横剖面(包含凹槽的顶部开口)的形状为圆弧形,例如圆形或椭圆形,以使得所述凹槽的表面光滑,无棱边和锐角;所述凹槽的顶部开口的大小(直径或宽度)可以为0.1μm~0.3μm(例如为0.15μm、0.2μm、0.25μm等),相邻两个所述凹槽的间距可以为0.3μm~0.8μm(例如为0.4μm、0.6μm等)。需要说明的是,所述凹槽的顶部开口的大小和相邻两个所述凹槽的间距不仅限于上述的范围,可以根据所述衬底的背面与金属层之间的结合力的需求进行调整。
参阅图4,图4是采用MATLAB对具有织构化结构的衬底的背面进行三维仿真的示意图,从图4中可看出,所述衬底10的背面为有序的织构面,即所述衬底10的背面形成有多个有序排列的凹槽13;所述凹槽13的横剖面(包含顶部开口)的形状为圆弧形,所述凹槽13从顶部至底部的宽度或直径逐渐减小。参阅图5,图5是本发明一具体实施案例的具有织构化结构的衬底背面的扫描电子显微镜图,从图5中可看出,在硅衬底背面形成有多个有序排列的凹槽13,凹槽13的顶部开口的形状为圆弧形,且凹槽13的内部的横剖面的形状也为圆弧形,凹槽13的表面光滑,无棱边和锐角。
金属层,形成于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,以增强与所述衬底的背面之间的结合力。
由于所述衬底的背面具有织构化的结构,即在所述衬底的背面形成有多个有序排列的凹槽,使得所述金属层与所述衬底的背面之间的接触面积增大,进而减小了接触电阻,增强了所述衬底的背面与所述金属层之间的总体结合力(即附着力);并且,由于所有的所述凹槽在所述衬底的背面为有序排列,且每个所述凹槽的横剖面的形状为圆弧形,表面光滑,不存在棱边及锐角,使得所述金属层的应力分布均匀,电场强度也分布均匀,避免了因电场强度分布不均而导致局部过热的问题,进而避免导致所述衬底与所述金属层的分层,从而避免导致半导体器件的失效。
综上所述,本发明提供的半导体器件,包括:衬底,所述衬底的背面具有织构化的结构,所述织构化的结构为多个有序排列的凹槽;以及,金属层,形成于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,以增强与所述衬底的背面之间的结合力。本发明的半导体器件使得在增强所述衬底的背面与所述金属层之间的结合力的同时,还能避免导致半导体器件的失效。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (11)

1.一种半导体器件的制造方法,其特征在于,包括:
提供一衬底;
对所述衬底的背面进行织构化处理,以在所述衬底的背面形成多个有序排列的凹槽,所述凹槽的横剖面的形状为圆弧形;以及,
形成金属层于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,以增强所述衬底的背面与所述金属层之间的结合力;
对所述衬底的背面进行织构化处理的步骤包括:
对所述衬底的背面进行斥水性处理;
在斥水性的所述衬底的背面上形成多个有序排列的亲水性区域;以及,
喷淋刻蚀液滴于所述衬底的背面上,并使得所述刻蚀液滴滑落在所述亲水性区域,以与所述亲水性区域的所述衬底表面部分厚度进行化学反应后形成所述凹槽,进而在所述衬底的背面形成多个有序排列的所述凹槽。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,对所述衬底的背面进行斥水性处理的步骤包括:采用氢氟酸溶液清洗或采用含氢等离子体处理所述衬底的背面。
3.如权利要求1所述的半导体器件的制造方法,其特征在于,在斥水性的所述衬底的背面上形成多个有序排列的所述亲水性区域的步骤包括:采用激光打印的方法对所述衬底的背面进行点状照射,以使得所述衬底的背面被点状照射到的区域由斥水性转变为亲水性,从而获得相应的所述亲水性区域。
4.如权利要求3所述的半导体器件的制造方法,其特征在于,所述激光打印所采用的激光束的束宽为0.1μm~0.3μm,以使得形成的所述亲水性区域的直径为0.1μm~0.3μm。
5.如权利要求1所述的半导体器件的制造方法,其特征在于,采用电喷雾喷淋的方法将所述刻蚀液滴喷淋于所述衬底的背面上,所述电喷雾为单一液滴生成器或者为由至少两个液滴生成器在空间中有序排布而构成的结构。
6.如权利要求1所述的半导体器件的制造方法,其特征在于,所述刻蚀液滴的直径为0.1μm~1.0μm。
7.如权利要求1所述的半导体器件的制造方法,其特征在于,对所述衬底的背面进行织构化处理的步骤还包括:采用去离子水喷淋所述衬底的背面,以终止所述刻蚀液滴与所述亲水性区域的衬底之间的化学反应;以及,先后采用氨水、双氧水和去离子水的混合液以及去离子水对所述衬底的背面进行清洗,以去除所述衬底的背面的斥水性区域上的颗粒污染。
8.如权利要求1所述的半导体器件的制造方法,其特征在于,对所述衬底的背面进行织构化处理的步骤包括:
形成光刻胶层于所述衬底的背面上;
采用图形化的光罩对所述光刻胶层进行曝光和显影,以形成图形化的光刻胶层;以及,
以所述图形化的光刻胶层为掩膜,对所述衬底的背面进行刻蚀,以在所述衬底的背面形成多个有序排列的凹槽。
9.一种半导体器件,其特征在于,包括:
衬底,所述衬底的背面具有织构化的结构,所述织构化的结构为多个有序排列的凹槽,所述凹槽的横剖面的形状为圆弧形;以及,
金属层,形成于所述衬底的背面上,且所述金属层覆盖所有的所述凹槽的表面以及所述凹槽周围的衬底表面,以增强与所述衬底的背面之间的结合力;
对所述衬底的背面进行织构化处理的步骤包括:
对所述衬底的背面进行斥水性处理;
在斥水性的所述衬底的背面上形成多个有序排列的亲水性区域;以及,
喷淋刻蚀液滴于所述衬底的背面上,并使得所述刻蚀液滴滑落在所述亲水性区域,以与所述亲水性区域的所述衬底表面部分厚度进行化学反应后形成所述凹槽,进而在所述衬底的背面形成多个有序排列的所述凹槽。
10.如权利要求9所述的半导体器件,其特征在于,所述凹槽的顶部开口的大小为0.1μm~0.3μm。
11.如权利要求9所述的半导体器件,其特征在于,相邻两个所述凹槽的间距为0.3μm~0.8μm。
CN201911403450.4A 2019-12-30 2019-12-30 半导体器件及其制造方法 Active CN111128685B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911403450.4A CN111128685B (zh) 2019-12-30 2019-12-30 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911403450.4A CN111128685B (zh) 2019-12-30 2019-12-30 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111128685A CN111128685A (zh) 2020-05-08
CN111128685B true CN111128685B (zh) 2021-09-03

Family

ID=70505930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911403450.4A Active CN111128685B (zh) 2019-12-30 2019-12-30 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111128685B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141705B (zh) * 2021-11-29 2025-10-17 北海惠科光电技术有限公司 阵列基板及其制作方法和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004330440A (ja) * 2003-04-30 2004-11-25 Fuji Photo Film Co Ltd 画像形成方法及びパターン形成方法
CN102270570A (zh) * 2010-06-03 2011-12-07 三星移动显示器株式会社 使硅层结晶的方法及使用该方法形成薄膜晶体管的方法
JP2013051391A (ja) * 2011-07-29 2013-03-14 Fujifilm Corp 多層基板の製造方法
CN105428209A (zh) * 2014-09-12 2016-03-23 英飞凌科技股份有限公司 半导体器件装置和用于形成半导体器件装置的方法
CN107527817A (zh) * 2016-06-21 2017-12-29 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN110164816A (zh) * 2018-02-16 2019-08-23 住友电工光电子器件创新株式会社 形成半导体器件的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9339853B2 (en) * 2012-12-04 2016-05-17 The Boeing Company Surface materials for decontamination with decontaminants

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004330440A (ja) * 2003-04-30 2004-11-25 Fuji Photo Film Co Ltd 画像形成方法及びパターン形成方法
CN102270570A (zh) * 2010-06-03 2011-12-07 三星移动显示器株式会社 使硅层结晶的方法及使用该方法形成薄膜晶体管的方法
JP2013051391A (ja) * 2011-07-29 2013-03-14 Fujifilm Corp 多層基板の製造方法
CN105428209A (zh) * 2014-09-12 2016-03-23 英飞凌科技股份有限公司 半导体器件装置和用于形成半导体器件装置的方法
CN107527817A (zh) * 2016-06-21 2017-12-29 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN110164816A (zh) * 2018-02-16 2019-08-23 住友电工光电子器件创新株式会社 形成半导体器件的方法

Also Published As

Publication number Publication date
CN111128685A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US9934981B2 (en) Techniques for processing substrates using directional reactive ion etching
CN103219228B (zh) 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法
TW201628045A (zh) 使用離子束蝕刻以產生環繞式閘極結構
US20220267889A1 (en) Fabrication method of silicon nanoneedle array with ultra-high aspect ratio
KR100232711B1 (ko) 반도체장치의 제조방법
CN110945623B (zh) 用于图案化处理的装置和方法
CN106601826A (zh) 一种快恢复二极管及其制作方法
CN103730359A (zh) 复合栅介质SiC MISFET器件的制作方法
CN103177936A (zh) 半导体器件制造方法
US20110100443A1 (en) Photovoltaic solar cell device manufacture
CN114429902A (zh) 改善深硅刻蚀底部粗糙度的方法
CN111128685B (zh) 半导体器件及其制造方法
WO2005053037A1 (de) Verfahren zur verminderung der reflexion an halbleiteroberflächen
Yu et al. Preparation of Silicon Nanopillar Arrays Using Reactive Ion Etching with a Faraday Cage
JP3901460B2 (ja) 薄膜トランジスタの製造方法
JPH09512667A (ja) 薄膜半導体部品の側面をパッシベーション処理する方法
US20050139819A1 (en) Process for fabricating nanoelectronic device by intermittent exposure
CN113299735B (zh) 一种带有斜坡的半导体器件终端结构及其制造方法
CN103738911B (zh) 基于摩擦诱导选择性刻蚀的砷化镓表面微纳米加工方法
CN111725040B (zh) 一种场发射晶体管的制备方法、场发射晶体管及设备
JP3663657B2 (ja) 半導体装置の製造方法
CN114620675A (zh) 一种多维度图案化硅基纳米草制备方法及其应用
CN100492664C (zh) 一种soi基顶栅单电子晶体管的制备方法
JP2004109432A (ja) シリコン構造体およびその製造方法
Ghotbi Integrated vacuum transistors and field emitter arrays

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 510000 room 701, No. 333, jiufo Jianshe Road, Zhongxin Guangzhou Knowledge City, Guangzhou City, Guangdong Province (self declaration)

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510000 room 701, No. 333, jiufo Jianshe Road, Zhongxin Guangzhou Knowledge City, Guangzhou City, Guangdong Province (self declaration)

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder