[go: up one dir, main page]

TW201926474A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201926474A
TW201926474A TW107141351A TW107141351A TW201926474A TW 201926474 A TW201926474 A TW 201926474A TW 107141351 A TW107141351 A TW 107141351A TW 107141351 A TW107141351 A TW 107141351A TW 201926474 A TW201926474 A TW 201926474A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
gate electrode
gate
semiconductor device
Prior art date
Application number
TW107141351A
Other languages
English (en)
Inventor
津田是文
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201926474A publication Critical patent/TW201926474A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/696—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes having at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P30/2042—
    • H10P30/222—

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本發明之目的在於令半導體裝置的性能提高。為了達成上述目的，在半導體基板SB的一部分（亦即肋部FA）上形成複數個閘極圖案GP1，並在鄰接的閘極圖案GP1之間，形成含有氧化金屬膜的閘極絕緣膜GF1。接著，以埋入鄰接的閘極圖案GP1之間的方式，在閘極絕緣膜GF1上，形成記憶體閘極電極（MG）。接著，將複數個閘極圖案GP1選擇性地除去，藉此，於記憶體閘極電極（MG）的側面，隔著閘極絕緣膜GF1，形成閘極圖案（GP2）。接著，對從記憶體閘極電極（MG）以及閘極圖案（GP2）露出的肋部FA植入離子，藉此，於肋部FA形成延伸區域（EXD）。在形成延伸區域（EXD）時，於肋部FA的側面並未形成閘極絕緣膜GF1，故離子植入不會受到阻礙。

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置以及其製造方法，尤其係關於一種適用於包含肋部型電晶體在內的半導體裝置的有效技術。
關於可達到動作速度的高速化、洩漏電流以及消耗電力的降低，還有，半導體元件的細微化等目的之電場效應電晶體，肋部型電晶體已為人所習知。肋部型電晶體（FINFET，FIN Field Effect Transistor，肋部型電場效應電晶體），例如，係具有在半導體基板上突出的半導體層作為通道區域，並具有以跨在該突出之半導體層上的方式形成的閘極電極的半導體元件。
另外，關於可電性寫入、消去的非揮發性記憶體，快閃記憶體或是EEPROM（Electrically Erasable and Programmable Read Only Memory，電子可抹除可程式化唯讀記憶體），為吾人所廣泛使用。該等記憶裝置，係在MISFET（Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣體半導體場效電晶體）的閘極電極之下，具有被氧化膜所包圍的導電性的浮遊閘極電極或是捕集性絕緣膜，並以浮遊閘極或是捕集性絕緣膜的電荷累積狀態作為記憶資訊，而將其讀出作為電晶體的閾值者。該捕集性絕緣膜，為可累積電荷的絕緣膜，可列舉出氮化矽膜等作為一例。藉由對該等電荷累積層的電荷植入以及釋出，令MISFET的閾值改變，以令其作為記憶元件而運作。該快閃記憶體，亦稱為MONOS（Metal-Oxide-Nitride-Oxide-Semiconductor，金屬-氧化物-氮化物-氧化物-半導體）型電晶體。另外，以MONOS型電晶體作為記憶體用電晶體使用且更增設了控制用電晶體的分裂閘極型記憶體單元，為吾人所廣泛使用。
於專利文獻1，揭示了「以FINFET構造形成包含MONOS型電晶體在內的分裂閘極型記憶體單元」的技術。
於專利文獻2，揭示了「在分裂閘極型記憶體單元中，藉由將MONOS型電晶體的閘極電極埋入控制用電晶體的閘極電極與暫置圖案之間以形成之」的技術。
[先前技術文獻]
[專利文獻]
[專利文獻1] 日本特開2017－045860號公報
[專利文獻2] 日本特開2016－165010號公報
[發明所欲解決的問題]
當以肋部構造形成包含MONOS型電晶體在內的分裂閘極型記憶體單元時，為了令記憶體單元的性能提高，提高對肋部的離子植入的控制性的技術，或是，於肋部表面穩定地形成磊晶層的技術等，為吾人所期望。
其他之目的與新穎性特徴，根據本說明書的記述以及所附圖式應可明瞭。
[解決問題的手段]
若簡單説明在本案所揭示的實施態樣之中的代表性者的概要內容，則如以下所述。
本發明一實施態樣之半導體裝置的製造方法，包含：在半導體基板的一部分（亦即突出部）上形成複數個第1閘極圖案的步驟；在鄰接的第1閘極圖案之間，形成包含氧化金屬膜在內的第1閘極絕緣膜的步驟；以及以埋入鄰接的第1閘極圖案之間的方式，在第1閘極絕緣膜上，形成記憶體閘極電極的步驟。另外，本發明之半導體裝置的製造方法，更包含：將複數個第1閘極圖案選擇性地除去，以於記憶體閘極電極的側面，隔著第1閘極絕緣膜，形成第2閘極圖案的步驟；以及對從記憶體閘極電極以及第2閘極圖案露出的突出部植入離子，以於突出部形成雜質區域的步驟。
[發明的功效]
若根據本發明一實施態樣，便可令半導體裝置的性能提高。
在以下的實施態樣中，於便宜作法上有其必要時，會分割成複數個段落或實施態樣進行説明，惟除了特別明示的情況之外，該等內容並非互無相關，而係具有其中一方為另一方的部分或全部的變化實施例、詳細說明、補充説明等的關係。另外，在以下的實施態樣中，當提及要件的數目等（包含個數、數値、數量、範圍等）時，除了特別明示的情況以及在原理上明顯限定於特定數值的情況等之外，並非僅限於該特定的數值，在特定的數值以上或以下均可。再者，在以下的實施態樣中，其構成要件（亦包含要件步驟等），除了特別明示的情況以及認為在原理上明顯為必須的情況等之外，並非一定為必要構件，自不待言。同樣地，在以下的實施態樣中，當提及構成要件等的形狀、位置關係等時，除了特別明示的情況以及認為在原理上明顯並非如此的情況等之外，亦包含實質上與該形狀等近似或類似的態樣等。此點，針對上述數値以及範圍也是同樣。
以下，根據圖式詳細説明實施態樣。另外，在用來說明實施態樣的全部圖式中，具有相同功能的構件會附上相同的符號，其重複的説明省略。另外，在以下的實施態樣中，除了特別有其必要時以外相同或同樣的部分的説明原則上不重複。
另外，在實施態樣所使用的圖式中，為了令圖式容易檢視有時也會省略影線。
（實施態樣1）
針對本實施態樣之具有非揮發性記憶體的半導體裝置一邊參照圖式一邊進行説明。首先，針對形成了包含非揮發性記憶體在內的系統的半導體裝置（半導體晶片）的布局構造進行説明。圖1，係表示本實施態樣之半導體晶片CHP的布局構造例的概略圖。在圖1中，半導體晶片CHP，具有：非揮發性記憶體電路C1、CPU（Central Processing Unit，中央處理單元）電路C2、RAM（Random Access Memory，隨機存取記憶體）電路C3、類比電路C4以及I／O（Input／Output，輸入／輸出）電路C5。
非揮發性記憶體電路C1，係具有可電性改寫記憶資訊的EEPROM以及快閃記憶體等，並形成了例如MONOS型電晶體作為半導體元件的區域。
CPU電路C2，係具有以1.5V左右的電壓驅動的邏輯電路，並形成了耐壓較低且動作較快的低耐壓MISFET作為半導體元件的區域。
RAM電路C3，係具有SRAM（Static RAM，靜態隨機存取記憶體），並形成了與CPU電路C2大致相同之構造的低耐壓MISFET作為半導體元件的區域。
類比電路C4，係具有類比電路，並形成了耐壓比低耐壓MISFET更高且以6V左右的電壓驅動的高耐壓MISFET、電容元件、電阻元件以及雙極電晶體等作為半導體元件的區域。
I／O電路C5，係具有輸入輸出電路，並形成了與類比電路C4大致相同之高耐壓MISFET作為半導體元件的區域。
＜半導體裝置的裝置構造＞
以下，用圖2～圖4，針對本實施態樣之半導體裝置的構造進行説明。圖2，係圖1的非揮發性記憶體電路C1的一部分的俯視圖。圖3，係非揮發性記憶體電路C1的一部分（亦即2個記憶體單元MC）的立體圖。圖4，顯示出對應圖2的A－A線以及B－B線的剖面圖。
如圖2～圖4所示的，於非揮發性記憶體電路C1，在X方向上延伸的複數個肋部FA，在Y方向上等間隔配置。X方向以及Y方向，係沿著半導體基板SB的主面的方向，X方向與Y方向正交。亦即，X方向係肋部FA的長邊方向，Y方向係肋部FA的短邊方向。肋部FA，係半導體基板SB的一部分，且係從半導體基板SB的主面選擇性地突出的長方體的突出部（凸部）。
在複數個肋部FA之間的半導體基板SB上，形成了元件分離部STI。元件分離部STI的頂面的位置，比肋部FA的頂面的位置更低。換言之，肋部FA的一部分，比元件分離部STI更突出。在本實施態樣中，有時會將位於比元件分離部STI的頂面更高之位置的肋部FA，稱為肋部FA的上部，並將位於比元件分離部STI的頂面更低之位置的肋部FA，稱為肋部FA的下部。亦即，各肋部FA的上部，因為元件分離部STI而絕緣分離。
肋部FA的上部，主要係用來形成記憶體單元MC的活性區域。亦即，在半導體基板SB之中，被元件分離部STI所區劃的區域為活性區域。
另外，肋部FA，並不一定必須為長方體，在短邊方向的剖視圖中，長方形的角部亦可帶有圓形。另外，肋部FA的側面可相對於半導體基板SB的主面垂直，亦可具有接近垂直的傾斜角度。亦即，肋部FA的剖面形狀，為長方體，或梯形。
在複數個肋部FA上，配置了在Y方向上延伸的複數個記憶體閘極電極MG以及複數個控制閘極電極CG。複數個記憶體閘極電極MG以及複數個控制閘極電極CG，分別隔著閘極絕緣膜GF1以及閘極絕緣膜GF2，覆蓋肋部FA的頂面以及側面，亦形成在元件分離部STI上。
以在X方向上夾著肋部FA之中的被控制閘極電極CG以及記憶體閘極電極MG所覆蓋的部位的方式，形成了形成於控制閘極電極CG側的肋部FA且作為汲極區域的一部分的n型的擴散區域MD，以及形成於記憶體閘極電極MG側的肋部FA且作為源極區域的一部分的n型的擴散區域MS。亦即，在X方向上，1個控制閘極電極CG以及1個記憶體閘極電極MG，位於擴散區域MS與擴散區域MD之間。
另外，擴散區域MD，形成於在X方向上相鄰的2個控制閘極電極CG之間；擴散區域MS，形成於在X方向上相鄰的2個記憶體閘極電極MG之間。像這樣，在X方向上鄰接的2個記憶體單元MC，共有擴散區域MD或擴散區域MS。共有擴散區域MD的2個記憶體單元MC，以擴散區域MD為軸在X方向上線對稱；共有擴散區域MS的2個記憶體單元MC，以擴散區域MS為軸在X方向上線對稱。
另外，於控制閘極電極CG側的肋部FA，形成了具有比擴散區域MD更低的雜質濃度的n型的延伸區域EXD，作為汲極區域的一部分；於記憶體閘極電極MG側的肋部FA，形成了具有比擴散區域MS更低的雜質濃度的n型的延伸區域EXS，作為源極區域的一部分。延伸區域EXD，與擴散區域MD連接，並延伸到控制閘極電極CG側的側壁間隔部SW之下；延伸區域EXS，與擴散區域MS連接，並延伸到記憶體閘極電極MG側的側壁間隔部SW之下。
本實施態樣之記憶體單元MC，係具有記憶體閘極電極MG、閘極絕緣膜GF1、控制閘極電極CG、閘極絕緣膜GF2、擴散區域MD、延伸區域EXD、擴散區域MS以及延伸區域EXS的MISFET，且係非揮發性記憶體單元。
在各記憶體單元MC上，形成了層間絕緣膜IL1、IL2，於層間絕緣膜IL1、IL2形成了栓塞PG。另外，在圖2以及圖3中，省略了層間絕緣膜IL1、IL2的圖式。栓塞PG，係為了令各記憶體單元MC的擴散區域MD以及擴散區域MS，分別電連接於與位元線連接的配線M1，以及與源極線連接的配線M1而設置者。
以下，用圖4，詳細説明本實施態樣之半導體裝置的剖面構造。如上所述的，圖4，係對應圖2的A－A線以及B－B線的剖面圖，A－A線，顯示出在X方向上鄰接的2個記憶體單元MC，B－B線，顯示出成為汲極區域的2個肋部FA。
於包含肋部FA在內的半導體基板SB，形成了具有p型的導電性的半導體區域，亦即井區域PW。
在從元件分離部STI突出的肋部FA的上部中，在肋部FA的頂面上，隔著閘極絕緣膜GF1形成了記憶體閘極電極MG，且隔著閘極絕緣膜GF2形成了控制閘極電極CG。在X方向上，在記憶體閘極電極MG與控制閘極電極CG之間，隔設著閘極絕緣膜GF1以及閘極絕緣膜GF2，控制閘極電極CG與記憶體閘極電極MG，被閘極絕緣膜GF1以及閘極絕緣膜GF2電性分離。另外，閘極絕緣膜GF1以覆蓋記憶體閘極電極MG的兩側面以及底面的方式連續地形成，閘極絕緣膜GF2以覆蓋控制閘極電極CG的兩側面以及底面的方式連續地形成。
閘極絕緣膜GF1，係由絕緣膜X1、形成在絕緣膜X1上的電荷累積層CSL，以及形成在電荷累積層CSL上的絕緣膜X2的堆疊膜所構成。絕緣膜X1，例如係藉由將肋部FA的頂面以及側面熱氧化所形成的氧化矽膜，具有4nm左右的膜厚。電荷累積層CSL，係捕集性絕緣膜，例如係含有鉿（Hf）以及矽（Si）的絕緣膜，具有4nm左右的膜厚。在本實施態樣中，代表性地例示出矽酸鉿膜（HfSiO膜）作為電荷累積層CSL。絕緣膜X2，例如係含有鋁（Al）的絕緣膜，具有5nm左右的膜厚。在本實施態樣中，代表性地例示出氧化鋁膜（AlO膜）作為絕緣膜X2。該等電荷累積層CSL以及絕緣膜X2，係由氧化金屬膜所構成，係介電常數比氧化矽更高的絕緣材料膜，亦即所謂的高介電常數膜（High－k膜）。
電荷累積層CSL，係為了累積記憶體單元MC的資料而設置的膜層，係具備可保持電荷之捕集位準的絕緣膜。另外，為了增加捕集位準，亦可在絕緣膜X1與電荷累積層CSL之間，形成氮化矽膜等具備捕集位準的其他絕緣膜。
另外，電荷累積層CSL，亦可取代矽酸鉿膜（HfSiO膜），而為氧化鉿膜（HfO2 膜）、氧化鋯膜（ZrO2 膜）、氮氧化鋯膜（ZrON膜）、氮化鋁膜（AlN膜）、氮氧化鉿膜（HfON膜）、氧化鋁膜（Al2 O3 膜）、鋁酸鉿膜（HfAlO2 膜）、氧化釔膜（Y2 O3 膜）、氧化鋱膜（Tb2 O3 膜）、氧化鉭膜（Ta2 O5 膜）、氧化鉬膜（MoOx 膜）、氧化鐠膜（Pr2 O3 膜）、氧化鈮膜（Nb2 O3 膜）、氧化鉺膜（Er2 O3 膜）、鈦酸鍶膜（SrTiO2 膜），或者，鈦酸鋇膜（BaTiO3 膜），或是該等膜層的堆疊膜。
絕緣膜X2，係為了令電荷累積層CSL與記憶體閘極電極MG之間的絕緣耐壓提高而設置的膜層。絕緣膜X2，亦可為氧化矽膜，惟為了令氧化矽轉換膜厚較大且物理膜厚較薄，便適用上述的高介電常數膜。
另外，絕緣膜X2，亦可取代氧化鋁膜（AlO膜），而為氧化鉿膜（HfO2 膜）、氧化鋯膜（ZrO2 膜）、氧化鉭膜（Ta2 O5 膜）、氧化鑭膜（La2 O3 膜）、鈦酸鍶膜（SrTiO2 膜）、矽酸鉿膜（HfSiO膜）、氮氧化矽酸鋯膜（ZrSiON膜）、氮化矽酸鉿膜（HfSiON膜）、氧化釔膜（Y2 O3 膜）、氧化鎵膜（Ga2 O3 膜）、氧化鉭膜（Ta2 O5 膜）、氧化鎵鋁膜（GaAlO3 膜）、矽酸鋯膜（ZrSiO4 膜）、氮化鋁膜（AlN膜），或者，鋁鎵氮化物膜（AlGaN膜），或是該等膜層的堆疊膜。
另外，在本實施態樣的圖式中，為了簡化説明，省略絕緣膜X1、電荷累積層CSL以及絕緣膜X2的詳細圖式，並將該等膜層的堆疊膜圖示為閘極絕緣膜GF1。
記憶體閘極電極MG，例如係由具有n型的導電性的多晶矽膜所構成的導電性膜。另外，在記憶體閘極電極MG上，形成了矽化物層SI2。矽化物層SI2，例如係由鎳矽化物（NiSi）、鎳鉑矽化物（NiPtSi），或者，鈷矽化物（CoSi2 ）所構成。
閘極絕緣膜GF2，係由氧化金屬膜所構成，且係介電常數比氧化矽更高的絕緣材料膜，亦即所謂的高介電常數膜（High－k膜）。閘極絕緣膜GF2，例如為含鉿氧化膜、含鋯氧化膜、含鋁氧化膜、含鉭氧化膜，或含鑭氧化膜，並具有1～2nm的膜厚。具體而言，閘極絕緣膜GF2，為氧化鉿膜（HfO2 膜）、氧化鋯膜（ZrO2 膜）、氧化鋁膜（Al2 O3 膜）、氧化鉭膜（Ta2 O5 膜），或氧化鑭膜（La2 O3 膜）。另外，亦可在閘極絕緣膜GF2與肋部FA之間，形成具有1nm左右的膜厚的氧化矽膜，作為用以令界面位準穩定的絕緣膜。
控制閘極電極CG，例如，係由氮化鉭膜、鈦鋁膜、氮化鈦膜、鎢膜，或者，由鋁膜所構成的單層金屬膜，或是，由該等膜層適當堆疊的堆疊膜所構成。
記憶體單元MC的源極區域側的記憶體閘極電極MG的側面，隔著閘極絕緣膜GF1，被側壁間隔部SW所覆蓋。另外，記憶體單元MC的汲極區域側的控制閘極電極CG的側面，隔著閘極絕緣膜GF2，被側壁間隔部SW所覆蓋。側壁間隔部SW，例如係由由氮化矽膜所構成的單層絕緣膜，或是，氮化矽膜以及氧化矽膜的堆疊構造所構成。
在肋部FA之中，於從側壁間隔部SW露出的區域設置溝槽，溝槽的底部位於比元件分離部STI的表面更高若干的位置。於該溝槽內形成了磊晶層EP。如圖4的A－A剖面所示的，磊晶層EP，以埋入溝槽內的方式形成，形成到比形成了記憶體閘極電極MG以及控制閘極電極CG的肋部FA的表面更高的位置。另外，如圖4的B－B剖面所示的，磊晶層EP，以肋部FA為起點，朝上方向以及橫方向成長而形成，惟鄰接的磊晶層EP，以彼此不接觸的方式形成。
於磊晶層EP的全體，導入了n型的雜質。因此，磊晶層EP，成為記憶體單元MC的汲極區域的一部分（亦即擴散區域MD），或是，記憶體單元MC的源極區域的一部分（亦即擴散區域MS）。藉由設置該等磊晶層EP，便可擴大擴散區域MD以及擴散區域MS與後述的栓塞PG的接觸面積。
於肋部FA，以包圍擴散區域MD以及擴散區域MS（亦即磊晶層EP）的方式，形成了n型的雜質區域（亦即延伸區域EXD以及延伸區域EXS）。延伸區域EXS，與擴散區域MS連接，發揮作為記憶體單元MC的源極區域的功能。延伸區域EXD，與擴散區域MD連接，發揮作為記憶體單元MC的汲極區域的功能。
如後所述的，本實施態樣的主要特徴，為「於從元件分離部STI突出之肋部FA的頂面以及側面，並未形成電荷累積層CSL等的包含氧化金屬膜在內的閘極絕緣膜GF1」。藉此，便可解決「在形成延伸區域EXD時所實施的離子植入，被氧化金屬膜遮住，離子並未充分地到達肋部FA的上部中」此等不良情況。亦即，可解決「構成汲極區域的肋部FA的上部的中央附近，並未成為n型的雜質區域，而係作為p型的雜質區域殘留下來」的不良情況。因此，肋部FA的上部，全部成為n型的雜質區域。在本實施態樣中，肋部FA的上部，由延伸區域EXD構成。因此，可防止汲極區域高電阻化，在記憶體單元MC動作時，可抑制「從汲極區域所供給之電子或是正電洞的供給量降低」此等問題。因此，可令半導體裝置的性能提高。
另外，於從元件分離部STI突出之肋部FA的頂面以及側面並未形成閘極絕緣膜GF1，也不會阻礙到磊晶層EP的成長。藉此，便可於肋部FA的頂面以及側面，穩定地形成吾人所期望之大小的磊晶層EP。
在磊晶層EP上，為了令其與栓塞PG的接觸電阻降低之目的，形成了矽化物層SI1。矽化物層SI1，例如係由鎳矽化物（NiSi）、鎳鉑矽化物（NiPtSi），或是，鈷矽化物（CoSi2 ）所構成。
在磊晶層EP的頂面上以及側面上，還有，在鄰接的磊晶層EP之間的元件分離部STI上，形成了由氮化矽膜等的絕緣膜所構成的蝕刻阻止膜ES。另外，蝕刻阻止膜ES的一部分，也形成在側壁間隔部SW之上。
在蝕刻阻止膜ES上，例如形成了由氧化矽膜所構成的層間絕緣膜IL1。層間絕緣膜IL1，可利用CMP（Chemical Mechanical Polishing，化學機械研磨）法研磨之。因此，層間絕緣膜IL1，並未覆蓋記憶體單元MC的全部，記憶體閘極電極MG上的矽化物SI2的表面、控制閘極電極CG的表面、閘極絕緣膜GF1的上部、閘極絕緣膜GF2的上部、側壁間隔部SW的上部，以及，蝕刻阻止膜ES的上部，從層間絕緣膜IL1露出。
在該經過研磨的層間絕緣膜IL1上，例如形成了由氧化矽膜所構成的層間絕緣膜IL2。在層間絕緣膜IL2中、層間絕緣膜IL1中以及蝕刻阻止膜ES中，形成了接觸孔，並在該接觸孔內形成了栓塞PG。栓塞PG，例如，係由障蔽金屬膜與導電性膜所構成，該障蔽金屬膜係由鈦膜、氮化鈦膜或是該等膜層的堆疊膜所構成，該導電性膜以鎢為主體。在圖4中，係圖示出隔著矽化物層SI1與擴散區域MD以及擴散區域MS電連接的栓塞PG，惟如圖2所示的，與記憶體閘極電極MG以及控制閘極電極CG電連接的栓塞PG亦存在。
在層間絕緣膜IL2上，形成了層間絕緣膜IL3。於層間絕緣膜IL3，形成了配線用的溝槽，在該配線用的溝槽內埋入例如以銅為主要成分的導電性膜，藉此，在層間絕緣膜IL3內形成了與栓塞PG連接的第1層的配線M1。該第1配線M1的構造，稱為所謂金屬鑲嵌（Damascene）配線構造。
＜關於非揮發性記憶體的動作＞
接著，針對非揮發性記憶體的動作例，參照圖5以及圖6進行説明。
圖5，係非揮發性記憶體的記憶體單元MC的等價電路圖。圖6，係表示在「寫入」、「消去」以及「讀取」時對選擇記憶體單元MC的各部位的電壓施加條件的一例的表格。在圖6的表格中，記載了分別在「寫入」、「消去」、「讀取」時，對圖5所示之記憶體閘極電極MG所施加的電壓Vmg、對源極區域（亦即擴散區域MS）所施加的電壓Vs、對控制閘極電極CG所施加的電壓Vcg、對汲極區域（亦即擴散區域MD）所施加的電壓Vd，以及，對井區域PW所施加的電壓Vb。
另外，圖6的表格所示者係電壓施加條件的較佳的一例，並非僅限於此，可因應需要作出各種變更。另外，在本實施態樣中，將對記憶體閘極電極MG下的閘極絕緣膜GF1中的電荷累積層CSL的電子的植入定義為「寫入」，將電洞（hole，正電洞）的植入定義為「消去」。
寫入方式，可採用稱為SSI（Source Side Injection，源極側植入）方式的從源極側植入熱電子以實行寫入的寫入方式。例如將圖6的「寫入」欄所示之電壓，施加於實行寫入的選擇記憶體單元MC的各部位，以將電子植入到選擇記憶體單元MC的電荷累積層CSL，藉此實行寫入。
此時，熱電子，在肋部FA之中的被記憶體閘極電極MG以及控制閘極電極CG所覆蓋的部位（通道區域）產生，熱電子會植入到記憶體閘極電極MG之下的電荷累積層CSL。所植入之熱電子，被電荷累積層CSL中的捕集位準所捕獲，其結果，具有記憶體閘極電極MG的記憶體電晶體的閾值電壓會上升。亦即，記憶體電晶體成為寫入狀態。
消去方法，可採用稱為BTBT（Band-To-Band Tunneling，能帶間穿隧現象）方式的利用BTBT植入熱電洞以實行消去的消去方式。亦即，藉由將因為BTBT而產生的電洞植入到電荷累積層CSL以實行消去。例如將圖6的「消去」欄所示之電壓，施加於實行消去的選擇記憶體單元MC的各部位，利用BTBT現象令電洞產生，並藉由電場加速將電洞植入到選擇記憶體單元MC的電荷累積層CSL中，藉此令記憶體電晶體的閾值電壓降低。亦即，記憶體電晶體成為消去狀態。
在讀取時，例如將圖6的「讀取」欄所示之電壓，施加於實行讀取的選擇記憶體單元MC的各部位。藉由將讀取時施加於記憶體閘極電極MG的電壓Vmg，設為寫入狀態之記憶體電晶體的閾值電壓與消去狀態之記憶體電晶體的閾值電壓之間的值，便可辨別寫入狀態與消去狀態。
＜關於半導體裝置的製造步驟＞
以下，用圖7～圖27，針對本實施態樣之半導體裝置的製造方法進行説明。
首先，用圖7～圖12，說明肋部FA的製造步驟。另外，圖7～圖12，係本實施態樣之半導體裝置的製造步驟中的立體圖，圖13～圖27，係本實施態樣之半導體裝置的製造步驟中的剖面圖。
如圖7所示的，準備半導體基板SB，在半導體基板SB的主面上，依序形成絕緣膜IF1、絕緣膜IF2以及導電性膜CF。半導體基板SB，例如係由具有1～10Ωcm左右的比電阻的p型的單晶矽等所構成。絕緣膜IF1，例如係由氧化矽膜所構成，例如可用熱氧化法或是CVD（Chemical Vapor Deposition，化學氣相沉積）法形成。絕緣膜IF1的膜厚，為2～10nm左右。絕緣膜IF2，例如係由氮化矽膜所構成，例如利用CVD法形成。絕緣膜IF2的膜厚，為20～100nm左右。導電性膜CF，例如係由矽膜所構成，例如利用CVD法形成。導電性膜CF的膜厚，例如為20～200nm。接著，用微影技術以及蝕刻法，對導電性膜CF進行加工。藉此，在絕緣膜IF2上，在X方向上延伸的複數個導電性膜CF的圖案，在Y方向上並排形成。
接著，如圖8所示的，形成覆蓋複數個導電性膜CF各自之側面的硬遮罩HM1。在此，例如，在半導體基板SB上用CVD法形成具有10～40nm的膜厚的氧化矽膜，之後，實行乾蝕刻作為異向性蝕刻。藉此，令絕緣膜IF2以及導電性膜CF各自的頂面露出，以形成殘留於導電性膜CF的側面的硬遮罩HM1。硬遮罩HM1，並未將相鄰的各導電性膜CF之間完全填埋，而係以包圍各導電性膜CF的方式形成環狀。
接著，如圖9所示的，用濕蝕刻法，將導電性膜CF除去。藉此，在絕緣膜IF2上，殘留環狀的硬遮罩HM1。接著，形成覆蓋硬遮罩HM1的一部分的光阻圖案PR1。光阻圖案PR1，係「覆蓋硬遮罩HM1之中的在X方向上延伸的部分，並露出在X方向上延伸的該部分的端部與在Y方向上延伸的部分」的圖案。亦即，在X方向上的硬遮罩HM1的兩端，從光阻圖案PR1露出。
接著，如圖10所示的，將光阻圖案PR1當作遮罩使用並實行蝕刻，以將硬遮罩HM1的一部分除去。藉此，硬遮罩HM1，僅殘留在X方向上延伸的部分。亦即，在絕緣膜IF2上，複數個在X方向上延伸的圖案（亦即硬遮罩HM1），在Y方向上並排配置。之後，利用灰化處理等，將光阻圖案PR1除去。
接著，如圖11所示的，以硬遮罩HM1作為遮罩，對絕緣膜IF2、絕緣膜IF1以及半導體基板SB實行異向性蝕刻。藉此，在硬遮罩HM1的正下方，形成被加工成板狀（壁狀）的半導體基板SB的一部分（亦即肋部FA）作為圖案。在此，藉由將從硬遮罩HM1露出之區域的半導體基板SB的主面往下除去100～250nm，以形成具有離半導體基板SB的主面100～250nm的高度的肋部FA。
接著，如圖12所示的，在半導體基板SB之上，以將肋部FA、絕緣膜IF1、絕緣膜IF2以及硬遮罩HM1之間填埋的方式，堆積由氧化矽膜等所構成的絕緣膜。接著，對該絕緣膜實行CMP法等研磨處理，令硬遮罩HM1的頂面露出。藉此，形成由上述絕緣膜所構成的元件分離部STI。
用圖13～圖27説明接續圖12的製造步驟。在圖13～圖27中，左側的圖係對應圖2的A－A線的剖面圖，右側的圖係對應圖2的B－B線的剖面圖。
如圖13所示的，將硬遮罩HM1、絕緣膜IF1以及絕緣膜IF2除去。接著，藉由對元件分離部STI的頂面實施蝕刻處理，令元件分離部STI的頂面往高度方向後退。藉此，令肋部FA的側面的一部分以及頂面露出。另外，在本實施態樣中，有時會將位於比在該步驟後退之元件分離部STI的表面更高的位置的肋部FA，稱為肋部FA的上部，並將位於比元件分離部STI的表面更低的位置的肋部FA，稱為肋部FA的下部。
接著，用微影法以及離子植入法等，對半導體基板SB的主面導入雜質，以在肋部FA內形成p型井區域PW。用來形成p型井區域PW的雜質，例如為硼（B）或是二氟化硼（BF2 ）。井區域PW，擴張形成到肋部FA的全部以及半導體基板SB的一部分。
圖14，顯示出絕緣膜IF3、導電性膜FG以及絕緣膜IF4的形成步驟。
首先，形成覆蓋肋部FA的絕緣膜IF3。絕緣膜IF3，例如係利用熱氧化法所形成的氧化矽膜，具有2nm左右的膜厚。接著，以隔著絕緣膜IF3覆蓋肋部FA的頂面以及側面的方式，在半導體基板SB上，例如用CVD法，例如堆積由多晶矽膜所構成的導電性膜FG。接著，例如用CMP法，令導電性膜FG的頂面平坦化。在該研磨步驟結束的時點，B－B剖面的肋部FA的頂面以及側面，隔著絕緣膜IF3被導電性膜FG所覆蓋。接著，例如用CVD法，在導電性膜FG上，例如形成由氮化矽膜所構成的絕緣膜IF4。
圖15，顯示出閘極圖案GP1的形成步驟。
首先，用微影法以及乾蝕刻法，令絕緣膜IF4選擇性地形成圖案。接著，以形成了圖案的絕緣膜IF4作為遮罩，對導電性膜FG實行乾蝕刻，藉此，形成閘極圖案（暫置圖案）GP1。亦即，令導電性膜FG形成圖案，以形成閘極圖案GP1。接著，將從閘極圖案GP1露出的絕緣膜IF3除去，藉此，在閘極圖案GP1之下殘留絕緣膜IF3。另外，閘極圖案GP1，在與肋部FA的延伸方向（X方向）正交的方向（Y方向）上延伸。
在該等步驟中，閘極圖案GP1並未被加工成控制閘極電極CG的最終形狀（第2形狀），而係被加工成暫置形狀（第1形狀），此點很重要。亦即，將導電性膜FG，加工成於記憶體單元MC的汲極區域並未形成開口，是很重要的。換言之，B－B剖面的肋部FA的頂面以及側面，被閘極圖案GP1以及絕緣膜IF3所覆蓋，直到在之後的步驟形成控制閘極電極CG的最終形狀（亦即閘極圖案GP2）為止，是很重要的。
圖16，顯示出具有絕緣膜X1、電荷累積層CSL以及絕緣膜X2的閘極絕緣膜GF1的形成步驟。
首先，以覆蓋閘極圖案GP1以及絕緣膜IF4的方式，形成絕緣膜X1。絕緣膜X1，例如，用熱氧化法或是CVD法形成，例如為氧化矽膜，具有4nm左右的膜厚。
在A－A剖面中，沿著各閘極圖案GP1的頂面以及側面，形成了絕緣膜X1。此時，在從閘極圖案GP1露出的區域中，於肋部FA的頂面以及側面，形成了絕緣膜X1。該區域，係之後形成記憶體閘極電極MG的區域。
另外，在B－B剖面中，肋部FA被閘極圖案GP1所覆蓋，故絕緣膜X1並未與肋部FA直接接觸。
接著，例如，用CVD法或是ALD（Atomic Layer Deposition，原子層堆積）法，在絕緣膜X1上，形成電荷累積層CSL。電荷累積層CSL，係具有可保持電荷的捕集位準的絕緣膜，例如係含有鉿（Hf）以及矽（Si）的絕緣膜，具有4nm左右的膜厚。在本實施態樣中，代表性地例示出矽酸鉿膜（HfSiO膜），作為電荷累積層CSL。接著，例如，用CVD法或是ALD法，在電荷累積層CSL上，形成絕緣膜X2。絕緣膜X2，例如係氧化鋁膜（AlO膜）等含有鋁（Al）的絕緣膜，具有5nm左右的膜厚。該等電荷累積層CSL以及絕緣膜X2，係由氧化金屬膜所構成，係介電常數比氧化矽更高的絕緣材料膜，亦即所謂的高介電常數膜（High－k膜）。
另外，電荷累積層CSL，亦可取代矽酸鉿膜（HfSiO膜），而為氧化鉿膜（HfO2 膜）、氧化鋯膜（ZrO2 膜）、氮氧化鋯膜（ZrON膜）、氮化鋁膜（AlN膜）、氮氧化鉿膜（HfON膜）、氧化鋁膜（Al2 O3 膜）、鋁酸鉿膜（HfAlO2 膜）、氧化釔膜（Y2 O3 膜）、氧化鋱膜（Tb2 O3 膜）、氧化鉭膜（Ta2 O5 膜）、氧化鉬膜（MoOx 膜）、氧化鐠膜（Pr2 O3 膜）、氧化鈮膜（Nb2 O3 膜）、氧化鉺膜（Er2 O3 膜）、鈦酸鍶膜（SrTiO2 膜），或者，鈦酸鋇膜（BaTiO3 膜），或是該等膜層的堆疊膜。
另外，絕緣膜X2，亦可取代氧化鋁膜（AlO膜），而為氧化鉿膜（HfO2 膜）、氧化鋯膜（ZrO2 膜）、氧化鉭膜（Ta2 O5 膜）、氧化鑭膜（La2 O3 膜）、鈦酸鍶膜（SrTiO2 膜）、矽酸鉿膜（HfSiO膜）、氮氧化矽酸鋯膜（ZrSiON膜）、氮化矽酸鉿膜（HfSiON膜）、氧化釔膜（Y2 O3 膜）、氧化鎵膜（Ga2 O3 膜）、氧化鉭膜（Ta2 O5 膜）、氧化鎵鋁膜（GaAlO3 膜）、矽酸鋯膜（ZrSiO4 膜）、氮化鋁膜（AlN膜），或者，鋁鎵氮化物膜（AlGaN膜），或是該等膜層的堆疊膜。
根據以上所述，在閘極圖案GP1的頂面上以及側面上，還有，在閘極圖案GP1之間的肋部FA的頂面上以及側面上，形成具有絕緣膜X1、電荷累積層CSL以及絕緣膜X2的閘極絕緣膜GF1。
另外，在形成閘極絕緣膜GF1時，B－B剖面的肋部FA的頂面以及側面，被閘極圖案GP1以及絕緣膜IF3所覆蓋，故在B－B剖面的肋部FA的頂面上以及側面上，並未形成閘極絕緣膜GF1。
圖17，顯示出記憶體閘極電極MG以及帽蓋膜CP1的形成步驟。
首先，在閘極絕緣膜GF1上，例如用CVD法，例如堆積多晶矽膜，作為記憶體閘極電極MG用的導電性膜。之後，利用CMP法研磨該導電性膜，以將鄰接的閘極圖案GP1之間填埋的方式，在閘極絕緣膜GF1上形成記憶體閘極電極MG。接著，藉由實行乾蝕刻，令記憶體閘極電極MG的表面後退。另外，記憶體閘極電極MG，在Y方向上延伸。
接著，在後退之記憶體閘極電極MG上以及閘極絕緣膜GF1上，例如利用CVD法，例如形成氧化矽膜，作為帽蓋膜CP1用的絕緣膜。之後，對該絕緣膜，實施CMP法所致之研磨處理以及異向性蝕刻，以在記憶體閘極電極MG上形成帽蓋膜CP1。藉此，帽蓋膜CP1的表面，與閘極絕緣膜GF1的表面，大致相同高度。
圖18，顯示出閘極絕緣膜GF1的一部分以及絕緣膜IF4的除去步驟。
首先，利用異向性蝕刻，將形成在閘極圖案GP1的頂面上的閘極絕緣膜GF1除去。此時，閘極絕緣膜GF1殘留於記憶體閘極電極MG的底面以及兩側面。接著，利用異向性蝕刻以及濕蝕刻，將絕緣膜IF4除去。接著，對露出之閘極圖案GP1，實行異向性蝕刻，以令閘極圖案GP1的表面後退。藉由該等步驟，記憶體閘極電極MG以及帽蓋膜CP1，從閘極圖案GP1突出。
圖19，顯示出帽蓋膜CP2的形成步驟。
首先，以覆蓋表面後退之閘極圖案GP1的方式，例如用CVD法，例如形成氮化矽膜，作為帽蓋膜CP2用的絕緣膜。接著，藉由對該絕緣膜實行異向性蝕刻，以於突出之記憶體閘極電極MG以及帽蓋膜CP1的兩側面，隔著閘極絕緣膜GF1，形成間隔件形狀的帽蓋膜CP2。
接著，以帽蓋膜CP2作為遮罩，對閘極圖案GP1實行異向性蝕刻，藉此，從帽蓋膜CP2露出之閘極圖案GP1的一部分被除去，形成由殘留之閘極圖案GP1所構成的閘極圖案GP2。閘極圖案GP2，沿著記憶體閘極電極MG形成，在Y方向上延伸。
圖20，顯示出將形成於記憶體閘極電極MG的兩側面的閘極圖案GP2的其中一方除去的步驟。
首先，形成光阻圖案PR2，其覆蓋形成於記憶體閘極電極MG的一側側面的閘極圖案GP2。接著，以該光阻圖案PR2作為遮罩，實行乾蝕刻以及濕蝕刻，藉此，將並未被光阻圖案PR2所覆蓋的帽蓋膜CP2以及閘極圖案GP2除去。藉此，僅於記憶體單元MC的汲極區域側殘留閘極圖案GP2。之後，利用灰化處理等，將光阻圖案PR2除去。
圖21，顯示出延伸區域EXD以及延伸區域EXS的形成步驟。
首先，利用微影法以及離子植入法，例如將砷（As）或是磷（P）導入肋部FA內，藉此，在肋部FA內形成n型的延伸區域（雜質區域）EXD以及n型的延伸區域（雜質區域）EXS。延伸區域EXD以及延伸區域EXS，相對於閘極圖案GP2以及記憶體閘極電極MG以自我對準的方式形成。亦即，n型的雜質，植入從閘極圖案GP2以及記憶體閘極電極MG露出之肋部FA的頂面以及側面。
之後，為了雜質的活性化，對半導體基板SB實行熱處理。藉此，如A－A剖面所示的，延伸區域EXD以及延伸區域EXS，於閘極圖案GP2以及記憶體閘極電極MG的兩側，以夾著閘極圖案GP2以及記憶體閘極電極MG的方式形成。另外，如B－B剖面所示的，延伸區域EXD，除了肋部FA的上部全部以外，也形成到肋部FA的下部的一部分。之後，用濕蝕刻等，將從閘極圖案GP2露出的絕緣膜IF3除去。
另外，上述離子植入，用斜向離子植入實行之，例如，以從相對於半導體基板SB的垂直線傾斜20度以上且40度以下的角度實行之。另外，該斜向離子植入，實行4次，每1次將半導體基板SB旋轉90並實行之。
關於本實施態樣的主要特徴，可列舉出：「於構成汲極區域的肋部FA的頂面以及側面，並未形成包含電荷累積層CSL等的氧化金屬膜在內的閘極絕緣膜GF1」此點。這是因為，肋部FA之中的成為記憶體單元MC的汲極區域以及源極區域的區域被閘極圖案GP1所覆蓋，直到形成延伸區域EXD以及延伸區域EXS為止的關係。
＜記憶體單元MC於本實施態樣的半導體裝置與檢討例的半導體裝置的比較＞
圖51～圖56，顯示出檢討例的半導體裝置。用該檢討例，將本案發明人的知識記載於下。檢討例的半導體裝置，係「例如於如上述專利文獻1之肋部構造的分裂閘極型記憶體單元，例如應用上述專利文獻2所揭示的技術，然後，於電荷累積層CSL適用氧化金屬膜，藉此，試驗本案發明人所作成的特徵」的新穎記憶體單元構造。
圖51，顯示出對應本實施態樣的圖15的製造步驟。在檢討例中，與本實施態樣不同，如圖51的A－A剖面所示的，係將導電性膜FG，加工成控制閘極電極CG以及暫置圖案DP。另外，於控制閘極電極CG之下以及暫置圖案DP之下形成了閘極絕緣膜GF2。亦即，在檢討例中，與本實施態樣的閘極圖案GP1不同，係將控制閘極電極CG形成為最終的形狀。因此，如圖51的B－B剖面所示的，成為汲極區域的肋部FA，從控制閘極電極CG露出。
接著，如圖52的A－A剖面所示的，在絕緣膜IF4上，以及，控制閘極電極CG的側面上，形成閘極絕緣膜GF1。之後，在鄰接的控制閘極電極CG之間，以及，控制閘極電極CG與暫置圖案DP之間，埋入記憶體閘極電極MG以及帽蓋膜CP1。此時，如圖52的B－B剖面所示的，在控制閘極電極CG之間的肋部FA的頂面上以及側面上，形成了閘極絕緣膜GF1，並在閘極絕緣膜GF1上形成了記憶體閘極電極MG。另外，在檢討例中，記憶體閘極電極MG，為鎢等的金屬膜，或是多晶矽膜。
接著，如圖53的A－A剖面所示的，用微影法以及乾蝕刻法，將形成於成為記憶體單元MC的汲極區域的部位的記憶體閘極電極MG除去。之後，利用乾蝕刻等的異向性蝕刻，以殘留形成於記憶體閘極電極MG的底面以及側面的閘極絕緣膜GF1的方式，將其他區域的閘極絕緣膜GF1除去。
此時，會有「在絕緣膜IF4的頂面上以及肋部FA的頂面上的閘極絕緣膜GF1可被除去，惟在控制閘極電極CG的側面上以及肋部FA的側面上的閘極絕緣膜GF1難以被除去」此等問題。
首先，本案發明人對「利用濕蝕刻等的等向性蝕刻將閘極絕緣膜GF1除去」此等作法進行檢討。如上所述的，本實施態樣，使用矽酸鉿膜（HfSiO膜）作為電荷累積層CSL的代表例，並使用氧化鋁膜（AlO膜）作為絕緣膜X2的代表例。然而，現今的濕蝕刻技術，存在「可有效地將該等膜層除去且比較容易獲得的處理液並未普及」此等問題。另外，即便假設可實行濕蝕刻，也會有「形成於記憶體閘極電極MG的側面的閘極絕緣膜GF1因為該濕蝕刻的關係而後退」之虞。
因此，本案發明人，對「利用乾蝕刻等的異向性蝕刻將閘極絕緣膜GF1除去」此等作法進行檢討。然而，如上所述的，欲利用異向性蝕刻將肋部FA的側面上的閘極絕緣膜GF1完全除去有其困難。
之後，如圖54所示的，以光阻圖案PR3作為遮罩，將暫置圖案DP除去，藉此，令成為記憶體單元MC的源極區域的肋部FA露出。
圖55以及圖56，各自顯示出在像檢討例那樣於肋部FA的側面上殘留著閘極絕緣膜GF1的狀態下形成延伸區域EXD的步驟以及形成磊晶層EP的步驟的不良情況。另外，在圖55以及圖56中，僅顯示出成為問題點的B－B剖面，A－A剖面並未顯示。
圖55，顯示出延伸區域EXD的形成步驟，其顯示出對應本實施態樣的圖21的製造步驟。另外，圖中的箭號表示離子植入。若在「於肋部FA的側面上殘留著閘極絕緣膜GF1」的狀態下，實行形成延伸區域EXD用的斜向離子植入，則離子植入會被閘極絕緣膜GF1所阻礙，故如圖55所示的，離子只會到達肋部FA的頂面附近。因此，會發生「肋部FA的大部分並未被植入離子」此等不良情況。
圖56，顯示出磊晶層EP（擴散區域MD）的形成步驟，其顯示出對應本實施態樣的圖23的製造步驟。在形成磊晶層EP之前，會令肋部FA的上部後退，惟此時，閘極絕緣膜GF1殘留成壁狀。若在該狀態下實行磊晶成長，則如圖56所示的，磊晶層EP僅會在壁狀的閘極絕緣膜GF1內成長。因此，相較於本實施態樣的圖23，磊晶層EP的成長大幅受到阻礙，最終的磊晶層EP的體積變得非常小。亦即，成為擴散區域MD的區域變得非常小。因此，會發生「汲極區域形成高電阻，而記憶體單元MC無法形成吾人所期望的特性」此等不良情況。
可知當像這樣於閘極絕緣膜GF1採用由氧化金屬膜所構成的電荷累積層CSL以及絕緣膜X2，且將該閘極絕緣膜GF1適用於肋部構造時，便難以充分地確保記憶體單元MC的性能，而會發生在習知技術中所無法預想得到的不良情況。
本實施態樣，係考慮到以上的不良情況所思及者，可解決該等不良情況。亦即，如上述的圖21所説明的，在本實施態樣中，肋部FA之中的成為記憶體單元MC的汲極區域以及源極區域的區域，被控制閘極電極CG的暫置形狀（亦即閘極圖案GP1）所覆蓋，直到形成延伸區域EXD為止。因此，在形成延伸區域EXD時，於構成汲極區域的肋部FA的頂面以及側面，並未形成閘極絕緣膜GF1。因此，可解決「在形成延伸區域EXD時所實施之離子植入，被氧化金屬膜所遮住，離子並未充分地到達肋部FA的上部中」此等不良情況。亦即，可解決「構成汲極區域的肋部FA的上部的中央附近，並未成為n型的雜質區域，而作為p型的雜質區域殘留下來」的不良情況。在本實施態樣中，肋部FA的上部，全部成為n型的雜質區域。因此，可防止汲極區域高電阻化，進而可抑制「在記憶體單元MC動作時，從汲極區域所供給之電子或正電洞的供給量減少」此等問題。因此，可令半導體裝置的性能提高。
另外，關於磊晶層EP的成長，記載於後述的圖23。
以上，結束本實施態樣與檢討例的比較。
圖22，係接續圖21的本實施態樣的製造步驟，其顯示出側壁間隔部SW的形成步驟與肋部FA的後退步驟。
首先，以覆蓋記憶體單元MC的方式，例如用CVD法，例如形成由氮化矽所構成的絕緣膜。接著，對該絕緣膜實行異向性乾蝕刻，藉此，在閘極圖案GP2的側面上，以及，隔著閘極絕緣膜GF1在記憶體閘極電極MG的側面上，形成側壁間隔部SW。
此時，令側壁間隔部SW並未殘留於肋部FA的側面上是很重要的。若在之後的磊晶層EP的形成步驟時，側壁間隔部SW殘留於肋部FA的側面，則側壁間隔部SW變成壁部，可能會阻礙磊晶層EP的成長。亦即，會發生與上述的檢討例的圖56所説明的不良情況大致相同的問題。因此，肋部FA的側面上的側壁間隔部SW宜盡可能地被除去，更宜完全被除去。因此，在本實施態樣中，會令對上述絕緣膜的異向性乾蝕刻充分地過度蝕刻，以避免側壁間隔部SW殘留在肋部FA的側面上。
另外，如圖22的A－A剖面所示的，因為上述的過度蝕刻，形成在閘極圖案GP2的側面上以及記憶體閘極電極MG的側面上的側壁間隔部SW的高度降低若干。然而，若側壁間隔部SW的高度太低，閘極圖案GP2的側面露出，則在之後的磊晶層EP的形成步驟時，磊晶層EP可能會從閘極圖案GP2的側面成長。因此，吾人所期望，側壁間隔部SW，以「不僅閘極圖案GP2的側面，也覆蓋帽蓋膜CP2的側面」的方式形成。換言之，側壁間隔部SW的上端部的位置，比帽蓋膜CP2的頂面更低，且比閘極圖案GP2與帽蓋膜CP2的界線更高。
之後，以側壁間隔部SW作為遮罩實行乾蝕刻，令肋部FA的頂面後退。藉此，後退之肋部FA的頂面，位於比元件分離部STI的頂面更高的位置，且位於比記憶體閘極電極MG以及閘極圖案GP2的正下方的肋部FA的頂面更低的位置。
圖23，顯示出磊晶層EP的形成步驟。
在後退之肋部FA的頂面上以及側面上，用磊晶成長法，例如形成由Si（矽）所構成的磊晶層EP（半導體層EP）。此時，令磊晶層EP成長，直到磊晶層EP的頂面位於比記憶體閘極電極MG以及閘極圖案GP2的正下方的肋部FA的頂面更高的位置為止。另外，如圖23的B－B剖面所示的，係以分別形成於鄰接之肋部FA的磊晶層EP彼此並未接觸的方式，令各磊晶層EP成長。
與上述的圖56所説明的檢討例相異，本實施態樣，在形成磊晶層EP之前，於構成汲極區域的肋部FA的頂面以及側面，並未形成閘極絕緣膜GF1。因此，本實施態樣，不會像檢討例那樣，存在壁狀的閘極絕緣膜GF1，故可令磊晶層EP在肋部FA的頂面上以及側面上穩定地成長。因此，成為汲極區域的磊晶層EP會形成吾人所期望的體積，故汲極區域不會形成高電阻。另外，在汲極區域上會形成栓塞PG，藉由令磊晶層EP大幅成長，便可確保磊晶層EP與栓塞PG的接觸面積較大。
在磊晶層EP的形成步驟之後，利用微影法以及離子植入法，將n型的雜質導入各磊晶層EP，之後，實施令雜質活性化的熱處理。藉此，磊晶層EP便成為n型的雜質區域。在本實施態樣中，係將成為汲極區域的磊晶層EP表示為n型的擴散區域MD，並將成為源極區域的磊晶層EP表示為n型的擴散區域MS。另外，擴散區域MD以及擴散區域MS的雜質濃度，各自比延伸區域EXD以及延伸區域EXS的雜質濃度更大。
另外，亦可將表現出n型導電性的雜質氣體混入用於上述磊晶成長法的成膜氣體，以令磊晶層EP成長為含有n型雜質的矽層。在此情況下，上述的離子植入便不需要。
在擴散區域MD以及擴散區域MS的形成步驟之後，利用自我對準矽化物（Salicide，Self Aligned Silicide）技術，在擴散區域MD上以及擴散區域MS上，形成低電阻的矽化物層SI1。
矽化物層SI1，具體而言可依照以下的方式形成。首先，於半導體基板SB的主面全部，利用CVD法，例如形成氧化矽膜，作為用來防止矽化物層SI1形成的絕緣膜。接著，令該絕緣膜選擇性地形成圖案，而僅於欲形成矽化物層的區域形成開口。接著，以覆蓋半導體基板SB的主面全部的方式，形成用來形成矽化物層SI1的金屬膜。該金屬膜，例如係由鈷、鎳或是鎳鉑合金所構成。接著，對半導體基板SB實施300～400℃左右的第1熱處理，之後，實施600～700℃左右的第2熱處理，以令擴散區域MD以及擴散區域MS與金屬膜發生反應。藉此，在擴散區域MD上以及擴散區域MS上，形成由鈷矽化物（CoSi2 ）、鎳矽化物（NiSi）或是鎳鉑矽化物（NiPtSi）所構成的矽化物層SI1。之後，將並未發生反應的金屬膜除去，接著，利用濕蝕刻將用來防止矽化物層SI1形成的絕緣膜除去。
圖24，顯示出蝕刻阻止膜ES以及層間絕緣膜IL1的形成步驟。
首先，以覆蓋記憶體單元MC的方式，例如用CVD法，例如形成由氮化矽膜所構成的蝕刻阻止膜（絕緣膜）ES。接著，在蝕刻阻止膜ES上，例如用CVD法，例如形成由氧化矽膜所構成的層間絕緣膜IL1。接著，用CMP法等，研磨層間絕緣膜IL1。之後，藉由更進一步持續進行研磨處理，蝕刻阻止膜ES、閘極圖案GP2上的帽蓋膜CP2，以及，記憶體閘極電極MG上的帽蓋膜CP1亦受到研磨。
圖25，顯示出帽蓋膜CP2、閘極圖案GP2以及絕緣膜IF3的除去步驟。
首先，用微影法以及蝕刻法，依序將帽蓋膜CP2、閘極圖案GP2以及絕緣膜IF3除去。藉此，形成被擴散區域MD側的側壁間隔部SW與閘極絕緣膜GF1所包圍的開口部。另外，在本實施態樣中，閘極圖案GP2之下的絕緣膜IF3也會被除去，惟亦可殘留絕緣膜IF3。
圖26，顯示出閘極絕緣膜GF2以及控制閘極電極CG的形成步驟。
首先，在閘極圖案GP2被除去的區域（亦即上述開口部）內，例如用CVD法或是ALD（Atomic layer Deposition，原子層堆積）法，形成閘極絕緣膜GF2。閘極絕緣膜GF2，例如為含鉿氧化膜、含鋯氧化膜、含鋁氧化膜、含鉭氧化膜，或是，含鑭氧化膜，並具有1～2nm的膜厚。具體而言，閘極絕緣膜GF2，為氧化鉿膜（HfO2 膜）、氧化鋯膜（ZrO2 膜）、氧化鋁膜（Al2 O3 膜）、氧化鉭膜（Ta2 O5 膜），或是氧化鑭膜（La2 O3 膜）。另外，亦可在形成閘極絕緣膜GF2之前，於開口部的底部，形成具有1nm左右的膜厚的氧化矽膜，作為用來令界面位準穩定的絕緣膜。
接著，例如用濺鍍法，在閘極絕緣膜GF2上，形成成為控制閘極電極CG的金屬膜。該金屬膜，例如，係由氮化鉭膜、鈦鋁膜、氮化鈦膜、鎢膜，或者由鋁膜所構成的單層金屬膜，或是將該等膜層適當堆疊的堆疊膜所構成。
之後，例如利用CMP法，將形成於開口部的外部的上述金屬膜以及閘極絕緣膜GF2研磨除去，以在開口部內，隔著閘極絕緣膜GF2，埋入控制閘極電極CG。藉此，以包圍控制閘極電極CG的底面以及側面的方式，形成閘極絕緣膜GF2。另外，因為該研磨處理，層間絕緣膜IL1的頂面與蝕刻阻止膜ES的頂面後退，記憶體閘極電極MG上的帽蓋膜CP1被除去。
圖27，顯示出矽化物層SI2的形成步驟。
利用與上述的圖23所説明的矽化物層SI1的形成步驟同樣的方法，在記憶體閘極電極MG上形成矽化物層SI2。矽化物層SI2，例如，係由鈷矽化物（CoSi2 ）、鎳矽化物（NiSi）或是鎳鉑矽化物（NiPtSi）所構成。
接續圖27的製造步驟，形成層間絕緣膜IL2、層間絕緣膜IL3、栓塞PG以及配線M1，以製造出圖4所示之本實施態樣的半導體裝置。
首先，在層間絕緣膜IL1上、控制閘極電極CG上以及記憶體閘極電極MG上，例如利用CVD法，例如形成由氧化矽膜所構成的層間絕緣膜IL2。接著，於層間絕緣膜IL2、層間絕緣膜IL1以及蝕刻阻止膜ES形成接觸孔，並在該接觸孔內埋入以鎢（W）等為主體的導電性膜，藉此形成複數個栓塞PG。此時，利用同步驟，亦在控制閘極電極CG上以及記憶體閘極電極MG上，形成如圖2所示的栓塞PG。藉此，擴散區域MD以及擴散區域MS，透過矽化物層SI1與栓塞PG電連接；記憶體閘極電極MG，透過矽化物層SI2與栓塞PG電連接；控制閘極電極CG，與栓塞PG電連接。
接著，在埋入了栓塞PG的層間絕緣膜IL2上形成層間絕緣膜IL3。然後，於層間絕緣膜IL3形成配線用的溝槽，之後，例如將以銅為主成分的導電性膜埋入配線用的溝槽內，藉此，在層間絕緣膜IL3內形成與栓塞PG連接的配線M1。該配線M1的構造，稱為所謂金屬鑲嵌配線構造。
之後，利用雙金屬鑲嵌（Dual Damascene）法等，形成第2層以後的配線，惟在此其説明以及圖式省略。另外，配線M1以及比配線M1更上層的配線，不限於金屬鑲嵌配線構造，亦可令導電性膜形成圖案而形成之，例如亦可為鎢配線或是鋁配線。
以上述的方式，製造出本實施態樣的半導體裝置。
＜變化實施例1＞
圖28，顯示出實施態樣1的變化實施例1，其顯示出對應圖2的B－B線的剖面圖。
在實施態樣1中，係藉由在磊晶層EP的形成步驟之前實行蝕刻處理，以令肋部FA的上部後退。
相對於此，在變化實施例1中，係在並未令肋部FA後退的狀態下，於肋部FA形成磊晶層EP。因此，可簡化令肋部FA後退的步驟，故可降低製造成本。另外，相較於像實施態樣1那樣令肋部FA後退的態樣，可藉由短時間的磊晶成長，而獲得與實施態樣1同等的矽體積以及表面積，故可令製造產能提高。
另外，在變化實施例1中，並未令肋部FA後退，藉此，相較於實施態樣1，源極區域以及汲極區域的高度會升高。然而，在之後的步驟中，存在「利用CMP處理研磨記憶體閘極電極MG以及閘極圖案GP2，以將閘極圖案GP2置換成控制閘極電極CG」的步驟。若磊晶層EP的高度太高，則在該研磨處理時磊晶層EP的頂面也會露出，故在將閘極圖案GP2除去時磊晶層EP也可能會被除去。因此，磊晶層EP的頂面，宜比層間絕緣膜IL1、記憶體閘極電極MG以及控制閘極電極CG各自的最終頂面更低。
＜變化實施例2＞
圖29，顯示出實施態樣1的變化實施例2，其顯示出對應圖2的B－B線的剖面圖。
在實施態樣1中，係於肋部FA形成磊晶層EP，並在磊晶層EP上形成了矽化物層SI1。
相對於此，在變化實施例2中，並未於肋部FA形成磊晶層EP，亦未令肋部FA後退。另外，擴散區域MD，藉由離子植入法，形成於肋部FA內。在圖29中，擴散區域MD，與延伸區域EXD一體化。另外，在肋部FA的頂面上以及側面上，直接形成矽化物層SI1。
在變化實施例2中，並未於肋部FA形成磊晶層EP，藉此，相較於實施態樣1，源極區域以及汲極區域的體積會減少，故各自的電阻值增加。然而，當肋部FA的寬度非常寬，可滿足對記憶體單元MC所要求的特性時，變化實施例2的半導體裝置，可降低製造成本此點為有利的特徵點。
＜記憶體單元MC的供電部的説明＞
以下，說明實施態樣1之記憶體單元MC的供電部的構造的特徴。另外，關於該供電部的説明，在實施態樣1的變化實施例1以及變化實施例2中亦相同。
記憶體單元MC的供電部，在圖2所示的俯視圖之中，係在Y方向上延伸的記憶體閘極電極MG以及控制閘極電極CG各自的端部的形成區域，且係用來對記憶體閘極電極MG以及控制閘極電極CG施加電壓的栓塞PG的配置區域。於供電部，並未形成肋部FA，記憶體閘極電極MG以及控制閘極電極CG位在元件分離部STI上。
以下，首先，一邊對應圖4～圖27所説明的步驟一邊説明形成供電部的構造的製造步驟，之後，針對供電部的構造的主要特徴進行説明。
圖30～圖49，係將用來說明供電部的構造的主要部位放大的圖式。
圖30、圖32、圖34、圖36、圖38、圖40、圖42、圖44、圖46以及圖48，係將圖2的一部分放大的主要部位俯視圖。另外，在該等俯視圖中，為了令圖式容易檢視，會對閘極絕緣膜GF1以及閘極絕緣膜GF2附上影線。
圖31、圖33、圖35、圖37、圖39、圖41、圖43、圖45、圖47以及圖49，係沿著各俯視圖所示之C－C線的剖面圖。
圖30以及圖31，對應上述的圖14的製造步驟。在供電部中，係在元件分離部STI上形成了導電性膜FG，並在導電性膜FG上形成了絕緣膜IF4。
圖32以及圖33，對應上述的圖15的製造步驟。在供電部中，導電性膜FG被加工成閘極圖案GP1，導電性膜FG被除去的區域，為之後形成記憶體閘極電極MG的區域。
圖34以及圖35，對應上述的圖17的製造步驟。以「於導電性膜FG被除去的區域，形成了閘極絕緣膜GF1，並在閘極絕緣膜GF1上，埋入記憶體閘極電極MG以及帽蓋膜CP1」的方式形成。藉此，在俯視下，閘極絕緣膜GF1，形成在沿著Y方向的記憶體閘極電極MG的側面上，且形成在沿著X方向的記憶體閘極電極MG的側面上。另外，閘極絕緣膜GF1，亦形成在絕緣膜IF4上。
圖36以及圖37，對應上述的圖19的製造步驟。形成在絕緣膜IF4上的閘極絕緣膜GF1被除去，接著，絕緣膜IF4也被除去。之後，在閘極圖案GP1上形成帽蓋膜CP2，以該帽蓋膜CP2作為遮罩並實行蝕刻處理，藉此，閘極圖案GP1被加工形成為閘極圖案GP2。另外，記憶體閘極電極MG與閘極圖案GP2，被閘極絕緣膜GF1分離而絕緣。
圖38以及圖39，對應上述的圖20的製造步驟。圖20的步驟，係將形成於成為源極區域的部位的閘極圖案GP2除去的步驟，惟此時，如圖38所示的，在供電部中，係以之後形成控制閘極電極CG的形狀的方式，將閘極圖案GP2的一部分除去。亦即，在供電部中，將閘極圖案GP2的一部分除去，藉此，決定在Y方向上延伸的閘極圖案GP2的端部（控制閘極電極CG的端部）。因此，如圖39所示的，在沿著X方向的閘極圖案GP2的側面，與沿著Y方向的記憶體閘極電極MG的側面之間，隔著閘極絕緣膜GF1，形成了間隙。
圖40以及圖41，對應上述的圖23的製造步驟。藉由該步驟，在俯視下，側壁間隔部SW，形成在沿著Y方向的閘極圖案GP2的側面上、沿著X方向的閘極圖案GP2的側面上、沿著Y方向的記憶體閘極電極MG的側面上，以及，沿著X方向的記憶體閘極電極MG的側面上。
圖42以及圖43，對應上述的圖24的製造步驟。以覆蓋記憶體閘極電極MG以及閘極圖案GP2的方式，形成蝕刻阻止膜ES，並在蝕刻阻止膜ES上形成層間絕緣膜IL1。之後，藉由CMP法所致之研磨處理，層間絕緣膜IL1以及蝕刻阻止膜ES受到研磨，帽蓋膜CP1以及帽蓋膜CP2露出。在此，蝕刻阻止膜ES，殘留於側壁間隔部SW的側面。
圖44以及圖45，對應上述的圖25的製造步驟。藉由將帽蓋膜CP2、閘極圖案GP2以及絕緣膜IF3除去，於欲形成控制閘極電極CG的區域形成開口。
圖46以及圖47，對應上述的圖26的製造步驟。以覆蓋閘極圖案GP2被除去的區域以及記憶體閘極電極MG的方式，形成閘極絕緣膜GF2，並在閘極絕緣膜GF2上形成控制閘極電極CG用的金屬膜。之後，利用CMP法所致之研磨處理，於閘極圖案GP2被除去的區域，埋入並形成閘極絕緣膜GF2與控制閘極電極CG。藉由該步驟，如圖46所示的，在俯視下，閘極絕緣膜GF2，形成在沿著Y方向的控制閘極電極CG的側面上，以及，沿著X方向的控制閘極電極CG的側面上。
亦即，如圖47所示的，若沿著C－C剖面進行説明，則在沿著Y方向的記憶體閘極電極MG的側面與側壁間隔部SW之間，形成了閘極絕緣膜GF1，並在沿著X方向的控制閘極電極CG的側面與側壁間隔部SW之間，形成了閘極絕緣膜GF2。
另外，在上述的CMP法所致之研磨處理中，在控制閘極電極CG的端部周邊，會發生絕緣膜容易受到研削此等現象。在形成了記憶體單元MC的區域中，係以固定的間隔配置了複數個控制閘極電極CG以及記憶體閘極電極MG。因此，在各個鄰接的控制閘極電極CG以及記憶體閘極電極MG之間，即使實行CMP法所致之研磨處理，也不易發生像供電部中的控制閘極電極CG的端部周邊那樣，絕緣膜容易受到研削的現象。然而，在供電部中，相較於記憶體單元MC的區域，控制閘極電極CG以及記憶體閘極電極MG的配置為不規則的態樣居多，多為各電極之間的距離較長的態樣。
因此，在供電部中的控制閘極電極CG的端部周邊，相較於記憶體單元MC的周邊，側壁間隔部SW、蝕刻阻止膜ES以及層間絕緣膜IL1各自的頂面的高度會降低。亦即，在供電部的元件分離部STI上，形成在沿著X方向的控制閘極電極CG的側面上的側壁間隔部SW的上端部的位置，會比在形成了記憶體單元MC的肋部FA上，形成在沿著Y方向的控制閘極電極CG的側面上的側壁間隔部SW的上端部的位置更低。因此，在供電部中，會有「在沿著Y方向的記憶體閘極電極MG的側面與沿著X方向的控制閘極電極CG的側面之間形成間隙」的傾向。
圖48以及圖49，對應上述的圖27的製造步驟。在該步驟中，係在記憶體閘極電極MG上形成矽化物層SI2。在此，於半導體基板SB的主面全部，形成用來防止形成矽化物層的絕緣膜，僅形成矽化物層SI2的區域被濕蝕刻除去，惟因為該濕蝕刻，層間絕緣膜IL1也後退若干。
關於本實施態樣之構造的主要特徴，可列舉出「在俯視下，在沿著X方向以及Y方向的記憶體閘極電極MG的側面上形成了閘極絕緣膜GF1，並在沿著X方向以及Y方向的控制閘極電極CG的側面上形成了閘極絕緣膜GF2」此點。亦即，在俯視下，記憶體閘極電極MG的全部側面被閘極絕緣膜GF1所包圍，且控制閘極電極CG的全部側面被閘極絕緣膜GF2所包圍。
例如，當如上所述的於記憶體閘極電極MG的頂面形成了矽化物層SI2時，會有「矽化物層SI2異常地成長，記憶體閘極電極MG與控制閘極電極CG短路」之虞。然而，在本實施態樣中，由於在記憶體閘極電極MG與控制閘極電極CG之間，存在著閘極絕緣膜GF1以及閘極絕緣膜GF2，故即使矽化物層SI2異常地成長，閘極絕緣膜GF1以及閘極絕緣膜GF2也會成為防護壁，故可防止各閘極電極之間的短路。
尤其，在供電部中，如上所述的會有「因為絕緣膜（側壁間隔部SW等）後退，而在記憶體閘極電極MG與控制閘極電極CG之間形成間隙」的傾向。因此，會形成「矽化物層SI2容易以填埋間隙的方式成長」的狀況。因此，會形成「各閘極電極之間的短路容易發生」的狀況。然而，在本實施態樣中，在供電部中，係在沿著Y方向的記憶體閘極電極MG的側面上形成了閘極絕緣膜GF1，並在沿著X方向的控制閘極電極CG的側面上形成了閘極絕緣膜GF2，故即使矽化物層SI2異常地成長，仍可防止各閘極電極之間的短路。因此，可令半導體裝置的可靠度提高。
＜供電部於本實施態樣的半導體裝置與檢討例的半導體裝置的比較＞
圖57～61，顯示出上述的圖51～圖56所説明的檢討例的供電部。圖57～圖60，係檢討例的供電部的俯視圖，圖61，係沿著圖60所示之D－D線的剖面圖。另外，圖57～圖60，係俯視圖，惟為了令圖式容易檢視，會對閘極絕緣膜GF1附上影線。
圖57，顯示出檢討例的圖52的步驟中的供電部的俯視圖。以覆蓋形成了圖案的控制閘極電極CG的頂面上以及側面上，還有，形成了圖案的暫置圖案DP的頂面上以及側面上的方式，於記憶體單元MC全部形成了閘極絕緣膜GF1，並在閘極絕緣膜GF1上，形成了記憶體閘極電極MG以及帽蓋膜CP1。另外，記憶體閘極電極MG，如圖52所説明的，因為乾蝕刻處理而後退，故如圖57所示的，在控制閘極電極CG的頂面上以及暫置圖案DP的頂面上的記憶體閘極電極MG被除去。
圖58，顯示出檢討例的圖53的步驟中的供電部的俯視圖。在該步驟中，將形成於成為記憶體單元MC的汲極區域的部位的記憶體閘極電極MG以及閘極絕緣膜GF1除去。此時，如圖58所示的，在供電部中，藉由將不要的記憶體閘極電極MG的一部分除去，而決定在Y方向上延伸的記憶體閘極電極MG的端部。在此，閘極絕緣膜GF1，不僅殘留於記憶體閘極電極MG所殘留之區域中的控制閘極電極CG的側面上以及暫置圖案DP的側面上，更殘留於控制閘極電極CG的全部側面上以及暫置圖案DP的全部側面上。這是因為，如上所述的，當利用異向性蝕刻將具有像電荷累積層CSL這樣的金屬氧化膜的閘極絕緣膜GF1除去時，欲將控制閘極電極CG的全部側面上以及暫置圖案DP的全部側面上的閘極絕緣膜GF1除去，有其困難。
圖59，顯示出檢討例的圖54的步驟中的供電部的俯視圖。在該步驟中，將形成於成為記憶體單元MC的源極區域的部位的暫置圖案DP除去。此時，如圖59所示的，在供電部中，暫置圖案DP亦全部被除去。
此時，在圖58中殘留在沿著暫置圖案DP的X方向的側面上的閘極絕緣膜GF1，殘留為孤立圖案。然而，與殘留在記憶體閘極電極MG的側面上以及控制閘極電極CG的側面上的閘極絕緣膜GF1不同，該孤立圖案，處於穩定性較差且容易傾倒的狀態，故該孤立圖案會因為暫置圖案DP除去之後的洗淨步驟等而剝離。在圖59中，殘留成孤立圖案的閘極絕緣膜GF1顯示為剝離狀態。
另外，當該等孤立圖案並未剝離乾淨而殘留下來時，會有在之後的製造步驟中孤立圖案意外地剝離之虞。因此，該孤立圖案，在半導體基板上以及製造裝置內，存在成為異物的可能性，產能會有惡化之虞。
圖60，顯示出從圖59的狀態，實行與本實施態樣之製造步驟大致相同的步驟，藉此形成側壁間隔部SW、蝕刻阻止膜ES以及層間絕緣膜IL1，並實行CMP法所致之研磨處理，之後，於控制閘極電極CG的頂面形成了矽化物層SI2的狀態。圖61，係沿著圖60所示之D－D線的剖面圖。
從圖60以及圖61可知，在檢討例中，於控制閘極電極CG的側面，殘留了閘極絕緣膜GF1，惟並未形成閘極絕緣膜GF2。另外，在俯視下，於在Y方向上延伸的記憶體閘極電極MG的端部，並未形成閘極絕緣膜GF1。亦即，在沿著X方向的記憶體閘極電極MG的側面上並未形成閘極絕緣膜GF1。另外，與本實施態樣同樣，因為CMP研磨處理，在供電部中，側壁間隔部SW、蝕刻阻止膜ES以及層間絕緣膜IL1會後退。
在本實施態樣中，如上所述的，在記憶體閘極電極MG的側面上形成了閘極絕緣膜GF1，且在控制閘極電極CG的側面上形成了閘極絕緣膜GF2。尤其，在供電部中，在沿著Y方向的記憶體閘極電極MG的側面上形成了閘極絕緣膜GF1，且在沿著X方向的控制閘極電極CG的側面上形成了閘極絕緣膜GF2。
在檢討例中，相較於本實施態樣，在沿著X方向的記憶體閘極電極MG的側面上並未形成閘極絕緣膜GF1，因此，在供電部中，記憶體閘極電極MG與控制閘極電極CG之間的絕緣耐性較低。亦即，可知在矽化物層SI2的形成步驟時，若矽化物層SI2異常成長，則記憶體閘極電極MG的端部與控制閘極電極CG透過矽化物層SI2而短路的可能性會提高。
另外，在檢討例中，如在圖59所説明的，在製造步驟中閘極絕緣膜GF1可能會殘留為孤立圖案。相對於此，在本實施態樣中，如在圖30～圖49所説明的，閘極絕緣膜GF1形成在記憶體閘極電極MG的側面上，閘極絕緣膜GF2形成在控制閘極電極CG的側面上。因此，閘極絕緣膜GF1以及閘極絕緣膜GF2，不會像檢討例那樣殘留為孤立圖案。因此，在本實施態樣中，並無像檢討例那樣孤立圖案成為異物而產能惡化之虞。
如上所述的，在檢討例中，半導體裝置的可靠度會降低。相對於此，在本實施態樣中，可令半導體裝置的可靠度提高。
（實施態樣2）
以下，用圖50説明實施態樣2的半導體裝置。
在實施態樣1中，係將閘極圖案GP2以及絕緣膜IF3除去以形成開口部，並在該開口部內埋入氧化金屬膜與金屬膜，藉此形成閘極絕緣膜GF2與控制閘極電極CG。
在實施態樣2中，並未將閘極圖案GP2以及絕緣膜IF3除去，而係分別使用兩者作為閘極電極以及閘極絕緣膜。亦即，在實施態樣2中，控制閘極電極，為例如係由多晶矽膜所構成的閘極圖案GP2，控制閘極電極下的閘極絕緣膜，為例如係由氧化矽膜所構成的絕緣膜IF3。
以下説明用來形成實施態樣2之構造的製造方法的一例。
首先，實施態樣2的製造步驟，以與實施態樣1之到圖24為止的製造步驟同樣的方式實行。然後，將圖24的CMP法所致之研磨處理，實行到記憶體閘極電極MG上的帽蓋膜CP1以及閘極圖案GP2上的帽蓋膜CP2被除去為止。藉此，記憶體閘極電極MG的頂面以及閘極圖案GP2的頂面露出。
接著，實施與實施態樣1之圖27所説明的矽化物層SI2的形成步驟同樣的步驟。藉此，如圖50所示的，分別在記憶體閘極電極MG上以及閘極圖案GP2上形成矽化物層SI2。
之後的步驟，與實施態樣1相同，故省略其説明。
以上，在實施態樣2中，在成為汲極區域的肋部FA的頂面上以及側面上，亦並未形成含有氧化金屬膜的閘極絕緣膜GF1。因此，在實施態樣2的半導體裝置中，與實施態樣1同樣，延伸區域EXD的形成，以及，磊晶層EP的形成，穩定地進行。
另外，在實施態樣2中，並未像實施態樣1那樣，於閘極絕緣膜使用氧化金屬膜，並於閘極電極使用金屬膜。因此，就記憶體單元MC的細微化或是高速化等而言，實施態樣1比實施態樣2更有利。
然而，實施態樣2，可達到比實施態樣1更簡化製造步驟之目的，故可達到降低製造成本之目的。
以上，係根據實施態樣具體説明本發明人之發明，惟本發明並非僅限於該等實施態樣，在不超出其發明精神的範圍內可作出各種變更。
A-A、B-B、C-C、D-D‧‧‧剖面線
C1～C5‧‧‧電路
CF‧‧‧導電性膜
CG‧‧‧控制閘極電極
CHP‧‧‧半導體晶片
CP1、CP2‧‧‧帽蓋膜
CSL‧‧‧電荷累積層
DP‧‧‧暫置圖案
EP‧‧‧磊晶層（半導體層）
ES‧‧‧蝕刻阻止膜
EXD‧‧‧延伸區域（雜質區域）
EXS‧‧‧延伸區域（雜質區域）
FA‧‧‧肋部
FG‧‧‧導電性膜
G1、G2‧‧‧閘極電極
GF1、GF2‧‧‧閘極絕緣膜
GP1、GP2‧‧‧閘極圖案
HM1‧‧‧硬遮罩
IF1～IF4‧‧‧絕緣膜
IL1～IL3‧‧‧層間絕緣膜
M1‧‧‧配線
MC‧‧‧記憶體單元
MD‧‧‧擴散區域（雜質區域）
MG‧‧‧記憶體閘極電極
MS‧‧‧擴散區域（雜質區域）
PG‧‧‧栓塞
PR1～PR3‧‧‧光阻圖案
PW‧‧‧井區域
SB‧‧‧半導體基板
SI1、SI2‧‧‧矽化物層
STI‧‧‧元件分離部
SW‧‧‧側壁間隔部
Vb、Vcg、Vd、Vdd、Vmg、Vs‧‧‧電壓
X、Y‧‧‧方向
X1、X2‧‧‧絕緣膜
[圖1] 係表示實施態樣1之半導體晶片的布局構造的概略圖。
[圖2] 係表示實施態樣1之半導體裝置的俯視圖。
[圖3] 係表示實施態樣1之半導體裝置的立體圖。
[圖4] 係表示實施態樣1之半導體裝置的剖面圖。
[圖5] 係記憶體單元的等價電路圖。
[圖6] 係表示在「寫入」、「消去」以及「讀取」時對選擇記憶體單元的各部位的電壓施加條件的一例的表格。
[圖7] 係説明實施態樣1之半導體裝置的製造步驟的立體圖。
[圖8] 係說明接續圖7的半導體裝置的製造步驟的立體圖。
[圖9] 係說明接續圖8的半導體裝置的製造步驟的立體圖。
[圖10] 係說明接續圖9的半導體裝置的製造步驟的立體圖。
[圖11] 係說明接續圖10的半導體裝置的製造步驟的立體圖。
[圖12] 係說明接續圖11的半導體裝置的製造步驟的立體圖。
[圖13] 係說明接續圖12的半導體裝置的製造步驟的剖面圖。
[圖14] 係說明接續圖13的半導體裝置的製造步驟的剖面圖。
[圖15] 係說明接續圖14的半導體裝置的製造步驟的剖面圖。
[圖16] 係說明接續圖15的半導體裝置的製造步驟的剖面圖。
[圖17] 係說明接續圖16的半導體裝置的製造步驟的剖面圖。
[圖18] 係說明接續圖17的半導體裝置的製造步驟的剖面圖。
[圖19] 係說明接續圖18的半導體裝置的製造步驟的剖面圖。
[圖20] 係說明接續圖19的半導體裝置的製造步驟的剖面圖。
[圖21] 係說明接續圖20的半導體裝置的製造步驟的剖面圖。
[圖22] 係說明接續圖21的半導體裝置的製造步驟的剖面圖。
[圖23] 係說明接續圖22的半導體裝置的製造步驟的剖面圖。
[圖24] 係說明接續圖23的半導體裝置的製造步驟的剖面圖。
[圖25] 係說明接續圖24的半導體裝置的製造步驟的剖面圖。
[圖26] 係說明接續圖25的半導體裝置的製造步驟的剖面圖。
[圖27] 係說明接續圖26的半導體裝置的製造步驟的剖面圖。
[圖28] 係表示實施態樣1之變化實施例1的半導體裝置的剖面圖。
[圖29] 係表示實施態樣1之變化實施例2的半導體裝置的剖面圖。
[圖30] 係表示實施態樣1之半導體裝置的供電部的俯視圖。
[圖31] 係表示實施態樣1之半導體裝置的供電部的剖面圖。
[圖32] 係說明接續圖30的半導體裝置的製造步驟的俯視圖。
[圖33] 係說明接續圖31的半導體裝置的製造步驟的剖面圖。
[圖34] 係說明接續圖32的半導體裝置的製造步驟的俯視圖。
[圖35] 係說明接續圖33的半導體裝置的製造步驟的剖面圖。
[圖36] 係說明接續圖34的半導體裝置的製造步驟的俯視圖。
[圖37] 係說明接續圖35的半導體裝置的製造步驟的剖面圖。
[圖38] 係說明接續圖36的半導體裝置的製造步驟的俯視圖。
[圖39] 係說明接續圖37的半導體裝置的製造步驟的剖面圖。
[圖40] 係說明接續圖38的半導體裝置的製造步驟的俯視圖。
[圖41] 係說明接續圖39的半導體裝置的製造步驟的剖面圖。
[圖42] 係說明接續圖40的半導體裝置的製造步驟的俯視圖。
[圖43] 係說明接續圖41的半導體裝置的製造步驟的剖面圖。
[圖44] 係說明接續圖42的半導體裝置的製造步驟的俯視圖。
[圖45] 係說明接續圖43的半導體裝置的製造步驟的剖面圖。
[圖46] 係說明接續圖44的半導體裝置的製造步驟的俯視圖。
[圖47] 係說明接續圖45的半導體裝置的製造步驟的剖面圖。
[圖48] 係說明接續圖46的半導體裝置的製造步驟的俯視圖。
[圖49] 係說明接續圖47的半導體裝置的製造步驟的剖面圖。
[圖50] 係表示實施態樣2之半導體裝置的剖面圖。
[圖51] 係表示檢討例之半導體裝置的剖面圖。
[圖52] 係說明接續圖51的半導體裝置的製造步驟的剖面圖。
[圖53] 係說明接續圖52的半導體裝置的製造步驟的剖面圖。
[圖54] 係說明接續圖53的半導體裝置的製造步驟的剖面圖。
[圖55] 係表示檢討例之半導體裝置的問題點的剖面圖。
[圖56] 係表示檢討例之半導體裝置的問題點的剖面圖。
[圖57] 係表示檢討例之半導體裝置的供電部的俯視圖。
[圖58] 係說明接續圖57的半導體裝置的製造步驟的俯視圖。
[圖59] 係說明接續圖58的半導體裝置的製造步驟的俯視圖。
[圖60] 係說明接續圖59的半導體裝置的製造步驟的俯視圖。
[圖61] 係表示檢討例之半導體裝置的供電部的剖面圖。

Claims (20)

  1. 一種半導體裝置的製造方法，包含： （a）令半導體基板的頂面的一部分後退，以形成作為該半導體基板的一部分，而從後退之該半導體基板的該頂面突出，且在沿著該半導體基板的主面的第1方向上延伸的突出部的步驟； （b）以覆蓋該突出部的頂面以及側面的方式，形成第1導電性膜的步驟； （c）令該第1導電性膜形成圖案，以形成在與該第1方向正交的第2方向上延伸的複數個第1閘極圖案的步驟； （d）在該複數個第1閘極圖案的頂面上以及側面上，還有，在彼此鄰接的該第1閘極圖案之間的該突出部的該頂面上以及該側面上，形成包含氧化金屬膜在內的第1閘極絕緣膜的步驟； （e）以埋入於鄰接的該第1閘極圖案之間的方式，在該第1閘極絕緣膜上，形成在該第2方向上延伸的記憶體閘極電極的步驟； （f）於該（e）步驟之後，將形成在該複數個第1閘極圖案的該頂面上的該第1閘極絕緣膜除去的步驟； （g）於該（f）步驟之後，將該複數個第1閘極圖案的一部分除去，以於該第1方向上的該記憶體閘極電極的側面，隔著該第1閘極絕緣膜，形成在該第2方向上延伸且由殘留的該第1閘極圖案所構成的第2閘極圖案的步驟；以及 （h）對從該記憶體閘極電極以及該第2閘極圖案露出的該突出部植入離子，以於該突出部形成雜質區域的步驟。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中， 於該（h）步驟時，在從該記憶體閘極電極以及該第2閘極圖案露出的該突出部的該頂面以及該側面，並未形成該第1閘極絕緣膜。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中， 更包含：（i）於該（h）步驟之後，在形成了該雜質區域的該突出部上，形成磊晶層的步驟。
  4. 如申請專利範圍第3項之半導體裝置的製造方法，其中， 更包含：（j）在該（h）步驟與該（i）步驟之間，令形成了該雜質區域的該突出部後退的步驟； 該磊晶層，形成在後退的該突出部上。
  5. 如申請專利範圍第3項之半導體裝置的製造方法，其中， 更包含：（k）在該（f）步驟與該（g）步驟之間，於該複數個第1閘極圖案上，形成帽蓋膜的步驟； 該（g）步驟，以該帽蓋膜為遮罩實行之； 該（i）步驟，係於在該第2閘極圖案的頂面上殘留著該帽蓋膜的狀態下實行。
  6. 如申請專利範圍第5項之半導體裝置的製造方法，其中， 更包含：（l）在該（h）步驟與該（i）步驟之間，於該第2閘極圖案的側面上，形成側壁間隔部的步驟； 該側壁間隔部的上端部的位置，比該帽蓋膜的頂面更低，且比該第2閘極圖案與該帽蓋膜的界線更高。
  7. 如申請專利範圍第6項之半導體裝置的製造方法，其中， 在形成了該雜質區域的該突出部的該側面上，並未形成該側壁間隔部。
  8. 如申請專利範圍第1項之半導體裝置的製造方法，其中， 更包含：（m）在該（a）步驟與該（b）步驟之間，於該突出部的該側面上以及該半導體基板上，形成元件分離部的步驟； 該元件分離部的頂面的位置，比該突出部的該頂面的位置更低； 該雜質區域，形成於位在比該元件分離部的該頂面更上部的位置之該突出部的全部。
  9. 如申請專利範圍第1項之半導體裝置的製造方法，其中， 更包含：（n）於該（h）步驟之後，在形成了該雜質區域的該突出部的該頂面以及該側面，直接形成矽化物層的步驟。
  10. 如申請專利範圍第1項之半導體裝置的製造方法，其中， 更包含：（o）於該（h）步驟之後，在該記憶體閘極電極以及該第2閘極圖案各自的頂面，形成矽化物層的步驟。
  11. 如申請專利範圍第1項之半導體裝置的製造方法，其中， 更包含： （p）於該（h）步驟之後，以覆蓋該記憶體閘極電極、該第2閘極圖案以及形成了該雜質區域的該突出部的方式，形成層間絕緣膜的步驟； （q）利用CMP（Chemical Mechanical Polishing，化學機械研磨）法研磨該層間絕緣膜的步驟； （r）於該（q）步驟之後，將該第2閘極圖案除去的步驟； （s）於該第2閘極圖案被除去的區域，形成包含氧化金屬膜在內的第2閘極絕緣膜的步驟；以及 （t）在該第2閘極圖案被除去的區域內，隔著該第2閘極絕緣膜，埋入包含金屬膜在內的控制閘極電極的步驟。
  12. 如申請專利範圍第11項之半導體裝置的製造方法，其中， 在俯視下，該記憶體閘極電極的全部側面被該第1閘極絕緣膜所包圍，該控制閘極電極的全部側面被該第2閘極絕緣膜所包圍。
  13. 如申請專利範圍第1項之半導體裝置的製造方法，其中， 該第1閘極絕緣膜，包含具備可保持電荷之捕集位準的絕緣膜； 該具備捕集位準的絕緣膜，為矽酸鉿膜、氧化鉿膜、氧化鋯膜、氮氧化鋯膜、氮化鋁膜、氮氧化鉿膜、氧化鋁膜、鋁酸鉿膜、氧化釔膜、氧化鋱膜、氧化鉭膜、氧化鉬膜、氧化鐠膜、氧化鈮膜、氧化鉺膜、鈦酸鍶膜，或是鈦酸鋇膜。
  14. 一種半導體裝置，其特徵為包含： 記憶體閘極電極以及控制閘極電極，形成在半導體基板上； 第1閘極絕緣膜，以包圍該記憶體閘極電極的側面以及底面的方式形成；以及 第2閘極絕緣膜，以包圍該控制閘極電極的側面以及底面的方式形成； 在俯視下，該記憶體閘極電極以及該控制閘極電極，隔著該第1閘極絕緣膜以及該第2閘極絕緣膜在第1方向上鄰接，且各自在與該第1方向正交的第2方向上延伸； 在俯視下，於沿著該第1方向以及該第2方向的該記憶體閘極電極的側面上形成了該第1閘極絕緣膜，於沿著該第1方向以及該第2方向的該控制閘極電極的側面上形成了該第2閘極絕緣膜。
  15. 如申請專利範圍第14項之半導體裝置，其中， 更包含： 複數個突出部，其為該半導體基板的一部分，且在該第1方向上延伸；以及 元件分離部，形成在該複數個突出部之間的該半導體基板上； 該元件分離部的頂面的位置，比該複數個突出部的頂面的位置更低； 該記憶體閘極電極以及該控制閘極電極，以覆蓋該複數個突出部的該頂面以及側面的方式，形成在該元件分離部上以及該複數個突出部上。
  16. 如申請專利範圍第15項之半導體裝置，其中， 沿著該第1方向的該記憶體閘極電極的該側面，以及，沿著該第1方向的該控制閘極電極的該側面，各自位在該元件分離部上。
  17. 如申請專利範圍第16項之半導體裝置，其中， 該記憶體閘極電極，包含多晶矽膜以及形成在該多晶矽膜上的矽化物層。
  18. 如申請專利範圍第17項之半導體裝置，其中， 該控制閘極電極，包含金屬膜。
  19. 如申請專利範圍第17項之半導體裝置，其中， 該第1閘極絕緣膜，包含具備可保持電荷之捕集位準的絕緣膜； 該具備捕集位準的絕緣膜，為矽酸鉿膜、氧化鉿膜、氧化鋯膜、氮氧化鋯膜、氮化鋁膜、氮氧化鉿膜、氧化鋁膜、鋁酸鉿膜、氧化釔膜、氧化鋱膜、氧化鉭膜、氧化鉬膜、氧化鐠膜、氧化鈮膜、氧化鉺膜、鈦酸鍶膜，或是鈦酸鋇膜。
  20. 如申請專利範圍第17項之半導體裝置，其中， 在沿著該第1方向以及該第2方向的該控制閘極電極的該側面上，隔著該第2閘極絕緣膜，形成了側壁間隔部； 在該元件分離部上，形成在沿著該第1方向的該控制閘極電極的該側面上的該側壁間隔部的上端部的位置，比在該複數個突出部上，形成於沿著該第2方向的該控制閘極電極的該側面上之該側壁間隔部的上端部的位置更低。
TW107141351A 2017-11-30 2018-11-21 半導體裝置及其製造方法 TW201926474A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017229777A JP2019102560A (ja) 2017-11-30 2017-11-30 半導体装置およびその製造方法
JP2017-229777 2017-11-30

Publications (1)

Publication Number Publication Date
TW201926474A true TW201926474A (zh) 2019-07-01

Family

ID=64401995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141351A TW201926474A (zh) 2017-11-30 2018-11-21 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20190164986A1 (zh)
EP (1) EP3493243A1 (zh)
JP (1) JP2019102560A (zh)
CN (1) CN109860195A (zh)
TW (1) TW201926474A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI869603B (zh) * 2020-09-17 2025-01-11 南韓商三星電子股份有限公司 半導體裝置以及電子系統

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102735208B1 (ko) * 2019-12-19 2024-11-27 삼성전자주식회사 수직형 메모리 장치
US11751398B2 (en) * 2020-09-15 2023-09-05 Ememory Technology Inc. Memory structure and operation method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976064B1 (ko) * 2008-07-23 2010-08-16 한양대학교 산학협력단 분리된 게이트를 가지는 2비트 멀티레벨 플래시 메모리
CN103839816B (zh) * 2012-11-25 2019-04-19 中国科学院微电子研究所 半导体器件及其制造方法
JP6029989B2 (ja) * 2013-01-25 2016-11-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6557095B2 (ja) 2015-08-26 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US10373967B2 (en) * 2015-12-18 2019-08-06 Floadia Corporation Memory cell, nonvolatile semiconductor storage device, and method for manufacturing nonvolatile semiconductor storage device
JP6232464B2 (ja) * 2016-04-20 2017-11-15 株式会社フローディア 不揮発性半導体記憶装置
JP2016165010A (ja) 2016-05-11 2016-09-08 ルネサスエレクトロニクス株式会社 半導体装置
US10332884B2 (en) * 2017-11-02 2019-06-25 United Microelectronics Corp. FinFET semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI869603B (zh) * 2020-09-17 2025-01-11 南韓商三星電子股份有限公司 半導體裝置以及電子系統

Also Published As

Publication number Publication date
JP2019102560A (ja) 2019-06-24
EP3493243A1 (en) 2019-06-05
US20190164986A1 (en) 2019-05-30
CN109860195A (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
US11393838B2 (en) Semiconductor device and manufacturing method thereof
JP5129541B2 (ja) 半導体装置およびその製造方法
CN107591449B (zh) 半导体器件及其制造方法
CN108231561B (zh) 半导体装置的制造方法和半导体装置
TW201810677A (zh) 半導體裝置及其製造方法
JP6297430B2 (ja) 半導体装置およびその製造方法
JP2015053474A (ja) 半導体装置およびその製造方法
TW201904075A (zh) 半導體裝置及其製造方法
CN110581134A (zh) 半导体器件及其制造方法
CN106935591A (zh) 嵌入式hkmg非易失性存储器
US11101281B2 (en) Semiconductor device and method of manufacturing the same
US10229998B2 (en) Semiconductor device and method of manufacturing the same
US10032667B2 (en) Semiconductor device and manufacturing method thereof
TW201935668A (zh) 半導體裝置及其製造方法
TW201921653A (zh) 半導體裝置及其製造方法
TW201926474A (zh) 半導體裝置及其製造方法
TW201939587A (zh) 半導體裝置及其製造方法
TW201841348A (zh) 半導體裝置及其製造方法
US10002768B2 (en) Semiconductor device and manufacturing method thereof
TWI891461B (zh) 非揮發性記憶體元件
CN105914211A (zh) 制造半导体器件的方法