TW201911467A

TW201911467A - 半導體裝置

Info

Publication number: TW201911467A
Application number: TW106139192A
Authority: TW
Inventors: 尤宏誌; 陳建茂
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2017-07-31
Filing date: 2017-11-13
Publication date: 2019-03-16
Also published as: US11056428B2; US20210327808A1; US10535598B2; US11705393B2; CN109326577A; US20190035726A1; US20200144181A1

Abstract

一種半導體裝置，包括：複數個垂直導電結構，其中垂直導電結構中的每一個垂直導電結構延伸穿過一隔離層；以及一絕緣延長部，其水平設置於複數個垂直導電結構中的一第一垂直導電結構和一第二垂直導電結構之間。

Description

半導體裝置

本發明實施例係有關一種半導體裝置；特別是關於一種包括絕緣延長部之半導體裝置。

半導體工業不斷以較低的成本來追求較高的裝置密度。半導體裝置或積體電路(integrated circuit，IC)、材料、設計、以及製造製程的技術進步，已經產生越來越小的電路。在積體電路的發展過程中，功能密度(例如每一晶片區域中的互連裝置的數量)逐漸地增加，而幾何尺寸則逐漸地減小。這種縮減過程，通常藉由提高生產效率和降低相關的成本來提供益處。

積體電路的一般製造方案包括兩部分，前端製程(front end of line，FEOL)處理和後端製程(back end of line，BEOL)處理。通常，後端製程包含由金屬和絕緣體製成的被動線性裝置，例如信號和電源線、傳輸線、金屬電阻器、金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器、電感器、以及保險絲。後端製程可以包括以圖案化多重金屬化製程來連接在一起的多個裝置。

這種縮小製程增加了處理和製造積體電路的複雜性。隨著裝置密度的增加和裝置尺寸的減小，積體電路的後端製程處理期間可能會發生短路或串擾(cross talk)，從而導致產量的下降。

因此，傳統的半導體裝置製造和處理技術已無法完全滿足現今的需求。

100、100'‧‧‧半導體裝置

104a、104b‧‧‧導電結構

106‧‧‧導電延長部

108‧‧‧表面

110‧‧‧非導電材料

116‧‧‧絕緣延長部

120‧‧‧隔離層

122‧‧‧金屬化層

124‧‧‧隔離層

126‧‧‧基板

128a、128b‧‧‧導電特徵

130a、130b‧‧‧導電結構

132a、132b‧‧‧阻擋層

134a、134b‧‧‧導電結構

136a、136b‧‧‧阻擋層

140a、140b‧‧‧阻擋層

146a、146b、146a'、146b'‧‧‧暴露部分

148‧‧‧中間層

200、200'‧‧‧半導體裝置

202a、202b‧‧‧導電結構

204a、204b‧‧‧暴露部分

206a、206b‧‧‧導電延長部

208‧‧‧表面

210‧‧‧非導電間隔

252‧‧‧非導電間隔

254a、254b‧‧‧絕緣延長部

256a、256b‧‧‧暴露部分

302‧‧‧梯形導電結構

304‧‧‧絕緣延長部

306、314、316‧‧‧深度

308‧‧‧有效深度

310‧‧‧絕緣介質

400‧‧‧方法

402~408‧‧‧操作

當結合附圖閱讀時，從以下詳細描述中可以更好地理解本揭露之各個方面。應注意，依據工業中之標準實務，多個特徵並未按比例繪製。實際上，多個特徵之尺寸可任意增大或縮小，以便使論述明晰。

第1A圖為根據某些實施例之具有導電延長部的半導體裝置的立體圖。

第1B圖為根據某些實施例之具有絕緣延長部的半導體裝置的立體圖。

第2A圖繪示根據某些實施例之具有條紋導電延長部的導電結構的示意圖。

第2B圖繪示根據某些實施例之具有條紋絕緣延長部的導電結構的示意圖。

第3圖繪示根據某些實施例之具有超過有效深度之絕緣延長部的梯形導電結構的示意圖。

第4圖為根據某些實施例之使延長部絕緣的方法的流程圖。

以下揭示內容提供許多不同實施例或實例，以用於實現所提供的標的物之不同的特徵。下文描述組件和排列之特定實例，以簡化本揭示內容。當然，此等僅僅為實例，並不旨在限制本揭示內容。舉例而言，當稱一元件「連接至」或「耦合至」另一元件，則可以是直接連接至或耦合至另一元件，或者於其間介入一個或多個中間元件。

另外，本揭示內容在各實例中可重複元件符號和/或字母。此重複係出於簡化及清楚之目的，且本身不指示所論述各實施例及/或構造之間的關係。

進一步地，空間相對用語，諸如「下方」、「以下」、「下部」、「上方」、「上部」及類似者，在此用於簡化描述附圖所示的一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除附圖中描繪之方向外，空間相對用語旨在包含於使用或操作中之裝置的不同方向。裝置可為不同之方向(旋轉90度或在其他的方向)，並且在此使用之空間相關描述詞也可相應地被解釋。

如前文所描述和介紹，後端製程處理可以包括於圖案化多重導電製程中使其連接在一起的多個導電特徵，以製造諸如積體電路之半導體裝置。導電特徵可以(可以是一部分的)包含主動和非線性的包括半導體之裝置，例如電晶體、二極體、變容二極體、光探測器、光發射器、多晶矽電阻、金屬氧化物半導體電容、波導管、波導調製器、導電層、金屬化層等。導電特徵係按照層級(level-by-level)的方案形成的，並且形成於前端製程處理中所形成之半導體基板上。導電特徵與互連導電特徵的多個導電結構(例如導電線和通孔)耦合。換句話說，導電結構與導電特徵互連。

隨著半導體裝置尺寸的縮小，可能增加了導電結構和導電特徵的密度，而提高短路或串擾的可能性，從而導致產量下降。導電延長部可以是微小的導電人造物，其係於半導體處理期間，被沉積、移動、揭露或形成於半導體裝置上。導電延長部的實例包括於化學機械平坦化(chemical-mechanical planarization，CMP)製程、光微影或蝕刻期間，沉積導電結構於半導體裝置的表面上之過量的導電漿料或移動的導電材料。在另一實例中，當在不夠充分地純化環境中來處理半導體裝置，空氣中的導電雜質可能在半導體處理期間沉積於半導體裝置上，從而可能形成導電延長部。絕緣或非導電材料(全部或部分)如果沒有去除，則導電結構之間將彼此絕緣，但在一些實施例中，導電延長部也可能從去除絕緣或非導電材料(全部或部分)來形成，詳細將於下文進一步討論。

這些導電延長部可能會或可能不會接觸(例如延伸觸及)半導體裝置上的導電結構。例如，橋接導電延長部可能形成物理接觸至少兩個導電結構的橋，而導電結構本來將經由非導電間隔(非導電材料所形成的)來彼此導電絕緣，從而避免不期望的短路或不期望的串擾。非導電間隔可能包括會影響電場的材料，但不係由導電材料所組成，下文將進一步討論。然而，導電延長部可能從一個導電結構延伸，並增加延伸的導電結構的導電性範圍(例如導致串擾的電場和/或電位之導電耦合)，而在沒有物理耦合到第二導電結構的情況下，不期望地影響延伸的導電結構的延伸部分附近的第二導電結構。另外，導電延長部可能與導電結構沒有物理接觸，但與附近的導電結構足夠靠近，而通過作為附近的導電結構的導電性的不良通道或導電延長部，而不期望地延伸附近的導電結構的導電性範圍。

此外，延伸導電結構的導電性範圍之導電延長部，不僅可能延伸導電結構的導電性範圍，還可能延伸半導體裝置內的導電特徵的導電性範圍。如上所述，導電結構可以互連導電特徵，或與導電特徵進行導電通訊。因此，當導電延長部不期望地延伸導電結構的導電性範圍時，也可能不期望地延伸半導體裝置內的導電特徵的導電性範圍。

因此，隨著半導體裝置的縮小，最小化由這些導電延長部所造成的導電結構的不期望的導電性範圍(例如短路或串擾)將變得越來越有利。

本揭示內容涉及絕緣延長部的系統和方法。如上所述，由於係由導電材料所形成，延長部最初可能是有導電性的。在一非限定的實例中，導電材料可以是小於高電阻或小於約1.6×10^-6Ω-cm的電阻值的材料。另外，在一非限定實例中，非導電材料或絕緣材料可以是電阻值為約1.6×10^-6Ω-cm以上的材料。

由於係由導電材料所形成，延長部最初可能是有導電性的，例如導電結構的材料或在半導體處理之後或處理期間留在半導體裝置上的殘留的導電材料。這些導電延長部可能是不期望的，因為其可能導致被設計為彼此導電隔離的導電結構之間產生不期望的短路或串擾。

可以使這些導電延長部絕緣，以減少由具導電性的延長部(導電延長部)所產生的導電結構的不期望的導電性範圍。通過對延長部(和/或半導體裝置的表面)進行絕緣製程，可以使延長部絕緣，從而降低了暴露於絕緣製程的材料之導電率。在一些實施例中，可以使延長部絕緣，其係通過暴露於氧化氣體或電漿來氧化延長部(和/或半導體裝置的表面)，以形成具絕緣性的延長部(絕緣延長部)。例如，絕緣製程可以包括暴露(例如轟擊)半導體裝置的表面(例如包括至少一個導電延長部的表面)於一絕緣介質，例如具有Ar⁺或N⁺的O₂電漿。暴露於絕緣介質的半導體裝置的表面可能變得絕緣、導電率降低、以及電阻率增加。換句話說，在絕緣製程中，暴露導電延長部於絕緣介質，可將導電延長部轉換成由高(或更高)的電阻材料(或非導電材料)所組成的絕緣延長部，此高(或更高)的電阻材料的電阻值為約1.6×10^-6Ω-cm至約1.6×10⁴Ω-cm，或更高(與導電材料的較低電阻相反)。高(或更高)的電阻材料可以包括氧化銅、氮化銅、氧化鋁、氮化鋁或其他合適的材料。特別地，氧化銅可以包括Cu_xO_y，其中x是1或2，y是1或2。

此外，絕緣介質可以轉換半導體裝置的暴露於絕緣介質的表面到半導體裝置中的特別有效深度(例如絕緣的深度或絕緣深度)之部分。在一些實施例中，有效深度可以為大約30Å至大約150Å。此有效深度可以遠小於導電特徵的深度，使得即使暴露於絕緣介質，導電特徵也可以傳輸電流。例如，有效深度可以比暴露於絕緣介質的半導體表面的導電特徵的深度小一個數量級。因此，如果在絕緣製程期間(例如通過暴露於絕緣介質所產生的絕緣層內)，於絕緣介質的有效深度內，嵌入半導體材料內的導電延長部(例如在半導體處理期間沉積於導電延長部的表面上的非導電人造物)也可以轉變為絕緣延長部。此外，可以調整絕緣製程以影響特別有效深度，從而隔絕不期望的導電延長部，同時沒有隔絕半導體裝置內的期望的導電特徵。可以通過改變絕緣製程的特徵來調整絕緣製程，例如暴露於絕緣介質的表面、絕緣介質施加到半導體裝置的時間、以及絕緣介質的效能(例如濃度)。

絕緣製程的進行可以在(或響應於)導電延長部的檢出或形成之後。或者，絕緣製程可以在半導體處理期間，在沒有檢出或形成導電延長部的情況下，作為預防步驟來進行。

第1A圖為根據某些實施例之具有導電延長部106的半導體裝置100的立體圖。半導體裝置100包括從半導體裝置100的表面108延伸到半導體裝置100內的垂直導電結構104a、104b(例如，通孔)。垂直導電結構104a、104b可以包括沿著半導體裝置100的表面108的暴露部分146a、146b。垂直導電結構104a、104b延伸穿過隔離層120，隔離層120使垂直導電結構104a、104b彼此絕緣。此外，半導體裝置100可以包括位於隔離層120上的導電延長部106，並且導電延長部106跨越半導體裝置100的表面108，這將在下文更詳細討論。

半導體裝置100可以包括具有導電特徵128a、128b的基板126。作為隔離層120的一部分的垂直導電結構104a、104b和具有導電特徵128a、128b的基板126，可以被各種中間層148所分離。這些中間層148可以包括中間導電結構(例如導電結構134a、130a、134b、130b)，這些中間導電結構在垂直導電結構104a、104b與相應之導電特徵128a、128b之間提供導電路徑。例如，中間層148可以包括中間金屬化層122，此中間金屬化層122包括中間水平導電結構134a、134b(例如導電線)。此外，中間層148可以包括中間隔離層124，此中間隔離層124包括中間垂直導電結構130a、130b(例如通孔)。因此，通過與中間水平導電結構134a和垂直導電結構130a導電耦合，垂直導電結構104a可以與導電特徵128a進行導電通訊。此外，通過與中間水平導電結構134b和垂直導電結構130b導電耦合，垂直導電結構104b可以與導電特徵128b進行導電通訊。

每個層120、122、124的導電特徵可以(至少部分地)通過非導電材料110而被包圍在每個層內，這將在下文進一步詳細討論。此非導電材料110通過防止導電結構之間導電短路或不期望的串擾，而將導電特徵彼此導電隔離，從而在導電特徵之間提供非導電間隔。相對於其他層，每個層可以具有與另一層相同的，或者不同的非導電材料110。此外，在一個層內可以包括相同的或不同的非導電材料110。

在某些實施例中，如第1A圖和第1B圖所示，位於層120、122、124內的每個導電結構104a、104b、134a、134b、130a、130b，可以藉由阻擋層140a、140b、136a、136b、132a、132b，而至少部分地與其它導電結構、導電特徵或非導電材料110分離。阻擋層可以有效地防止在沉積製程期間，金屬原子從導電材料擴散到非導電材料110中，以形成導電結構或導電特徵。例如，在隔離層120內，垂直導電結構104a、104b可以通過阻擋層140a、140b，而與隔離層120內的導電材料分離。在中間金屬化層122內，中間水平導電結構134a、134b可以通過阻擋層 136a、136b，而與金屬化層122內的導電材料分離。在中間隔離層124內，中間垂直導電結構130a、130b可以通過相應的阻擋層132a、132b，而與中間隔離層124內的導電材料分離。阻擋層將在下文進一步詳細討論。

雖然第1A圖描繪了兩個中間層122、124，但是半導體裝置100可以根據不同實施例的各種應用所需，而包括任何數量的中間層。例如，在某些實施例中，垂直導電結構104a、104b可以直接與相應的導電特徵128a、128b耦合，而沒有被中間層所隔開。或者，半導體裝置100可以包括一個中間層或多於兩個的中間層，且中間層內具有各自的導電結構，從而在垂直導電結構104a、104b和對應的導電特徵128a、128b之間形成導電路徑。

在一些實施例中，基板可以包括元素半導體材料，例如鍺或矽。基板還可以包括化合物半導體，例如碳化矽、砷化鎵、砷化銦、以及磷化銦。基板可以包括合金半導體，例如矽鍺、碳化矽鍺，磷化鎵砷、以及磷化鎵銦。在一實施例中，基板包括磊晶層。例如，基板可以具有覆蓋塊狀半導體的磊晶層。此外，基板可以包括絕緣體上半導體(semiconductor-on-insulator，SOI)結構。例如，基板可以包括埋藏氧化物(buried oxide，BOX)層，此埋藏氧化物層的形成，係藉由諸如氧植入隔離(separation by implanted oxygen，SIMOX)或其它合適的技術(例如晶圓接合和研磨)製程。

在一些實施例中，基板包括各種p型摻雜區域和/或n型摻雜區域，此p型摻雜區域和/或n型摻雜區域係通過實行諸如離子佈植和/或擴散製程得到。這些摻雜區域包括n型井、p型井、光摻雜區(light doped region，LDD)、重摻雜源極及汲極、以及被配置為形成各種積體電路裝置的各種通道摻雜輪廓，例如互補式金屬氧化物半導體場效電晶體(complimentary metal-oxide-semiconductor field-effect-transistor，CMOSFET)、影像感測器和/或發光二極體(light emitting diode，LED)。基板可以進一步包括其它功能特徵，例如形成於基板中和基板上的電阻或電容。基板進一步包括橫向隔離特徵，此橫向隔離特徵係被提供以用於分離形成於基板中的各種裝置。在一實施例中，淺溝槽隔離(shallow trench isolation，STI)特徵係用於橫向隔離。當耦合至輸出和輸入信號時，為了降低接觸阻抗，各種裝置進一步包括設置於源極及汲極、閘極、以及其它裝置特徵上的矽化物。

如上所述，在某些實施例中，層120、122、124可以包括非導電材料110。非導電材料110可以包括以下至少一種的材料：氧化矽、低介電常數(低k)材料、其它合適的介電材料或其組合。低k材料可以包括氟矽玻璃(fluorinated silica glass，FSG)、磷矽玻璃(phosphosilicate glass，PSG)、硼磷矽玻璃(borophosphosilicate glass，BPSG)、碳摻雜氧化矽(SiO_xC_y)、Black Diamond®(Santa Clara,Calif.的應用材料)、乾凝膠、氣凝膠、非晶形氟化碳、聚對二甲苯、雙苯並環丁烯(bis-benzocyclobutenes，BCB)、SiLK(Dow Chemical，Midland，Mich.)、聚亞醯胺、和/或其他未來將開發的低k介電材料。

在一些實施例中，導電結構104a、104b、134a、134b、130a、130b包括導電材料(如金屬材料)，例如銅(Cu)，鎢(W)或其組合。在一些其他實施例中，於本揭示內容之範圍內，導電材料可以包括其它合適的金屬材料(例如金(Au)、鈷(Co)、銀(Ag)等)和/或導電材料(例如多晶矽)。

在一些實施例中，阻擋層140a、140b、136a、136b、132a、132b可位於導電結構與導電結構之間、導電結構與導電特徵之間、導電特徵與導電特徵之間、導電結構與非導電材料之間、以及導電特徵與非導電材料之間。阻擋層可以在沉積製程期間，有效地防止金屬原子從導電材料中擴散到非導電材料中，以形成導電結構或導電特徵。阻擋層也可以增強相鄰導電材料之間的導電率。每個阻擋層可以包括一個或多個層，其中每個層可以由阻擋材料形成，例如氮化鉭(TaN)、鉭(Ta)、氮化鈦(TiN)、鈦(Ti)、鈷鎢(CoW)、氮化鎢(WN)等。

垂直導電結構104a、104b、130a、130b可以是隔離層120或中間隔離層124的一部分。垂直導電結構104a、104b、130a、130b和隔離層120、124可以通過以下至少一些製程步驟來形成：使用化學氣相沉積(CVD)、物理氣相沉積(PVD)、旋轉塗佈和/或其它合適的技術將非導電材料沉積於較低層或基板上，以形成最初第一隔離層(隔離層是在稍後進行圖案化製程之後的最初第一隔離層的剩餘部分)；執行一個或多個圖案化製程(例如光微影製程、乾式/濕式蝕刻製程、清洗製程、軟/硬烘烤製程等)，以形成通過最初第一隔離層(覆蓋較低導電特徵或導電結構)之開口；使用化學氣相沉積、物理氣相沉積和/或其它合適的技術，沿著開口的底表面和側壁上，沉積前述的阻擋材料以包圍開口；使用化學氣相沉積、物理氣相沉積、電子槍和/或其他合適的技術，以將導電材料填充至開口中，並且拋光過量的導電材料，以形成垂直導電結構104a、104b、130a、130b。

水平導電結構134a、134b、以及金屬化層122的一部分可以通過以下至少一些製程步驟來形成：使用化學氣相沉積、物理氣相沉積、旋轉塗佈和/或其它合適的技術將非導電材料沉積於中間隔離層124上(或者於較低層或基板之上)，以形成最初第一介電層(介電層是在稍後進行圖案化製程之後的剩餘部分)；執行一個或多個圖案化製程(例如光微影製程、乾式/濕式蝕刻製程、清洗製程、軟/硬烘烤製程等)，以形成通過最初第一介電層之開口；使用化學氣相沉積、物理氣相沉積和/或其它合適的技術，沉積前述的阻擋材料以包圍開口；使用化學氣相沉積、物理氣相沉積、電子槍和/或其他合適的技術，以將導電材料填充至開口中，並且拋光過量的導電材料，以形成水平導電結構134a、134b。

刮紋可能是跨越半導體裝置100的頂表面108(或其他表面)之物理誘發的變型，其將導電材料從垂直導電結構104a、104b(或更具體地，從垂直導電結構104a、104b的露出的頂部146a、146b)移動到結構104A、104B之間的使垂直導電結構104A、104B彼此分離之緩衝位置。緩衝位置可以是沿著非導電材料110的半導體裝置100的表面108，其經由非導電間隔來使垂直導電結構104a、104b分離。例如，由於導電材料從至少一個垂直導電結構104a、104b中移動，而在拋光製程(例如化學機械平坦化製程)期間可能產生刮紋。刮紋可能於跨越非導電材料110(沿著半導體裝置(例如積體電路晶圓))的表面108上形成，並且包括來自垂直導電結構104a、104b中的至少一個的被移動的導電材料。

刮紋可能產生導電延長部106，導電延長部延伸導電結構(或與導電結構進行導電通訊的導電特徵)的導電性範圍。如上所述，刮紋可以從垂直導電結構104b中移動導電材料，使其跨越非導電材料110，以接觸垂直導電結構104a。被移動的導電材料形成橋接導電延長部106，橋接導電延長部106由導電材料所構成，其從垂直導電結構104b延伸到垂直導電結構104a。橋接導電延長部106可能是垂直導電結構104a和垂直導電結構104b之間的不期望的短路。

在某些實施例中，橋接導電延長部106可以不與頂表面108共面，並且可以突出於半導體裝置100的頂表面以上(或者，在其他實施例中，於頂表面以下)。此外，橋接導電延長部106和垂直導電結構104a、104b的材料可以相同或不同。

如上所述，由刮紋所形成的導電延長部可能是使不同導電結構接觸和短路之橋接導電延長部，否則，其彼此之間因為具有有效的非導電間隔，將彼此絕緣而沒有短路。另外，因為偶合至由刮紋所沉積之導電材料的導電結構之有效電場經擴展，刮紋可能經由延長較靠近刮紋、但未接觸(或相隔)由刮紋所沉積之材料的導電結構的導電性範圍，來形成導電延長部。

垂直導電結構104a與垂直導電結構104b之間的不期望的短路，可以藉由施加絕緣製程(上面介紹的)於導電延長部106來避免，此絕緣製程大體上降低了材料的導電率。這可以包括藉由暴露表面108於絕緣介質中，來氧化或氮化半導體裝置的表面108(以及導電延長部106和沿著表面108的垂直導電結構104a、104b的暴露部分146a、146b)。

第1B圖為根據某些實施例之應用絕緣製程後的半導體裝置100'的立體圖。如上所述，絕緣製程可以包括施加絕緣介質(例如氧化或氮化氣體或電漿)到半導體裝置100(第1A圖所示)的表面108，其中導電延長部106是暴露的。如第1B圖所繪示，導電延長部(第1A圖所示)接著被氧化並轉換成絕緣延長部116。另外，暴露於絕緣介質(例如氧化或氮化氣體或電漿)之垂直導電結構104a、104b的導電材料，特別是暴露部分146a'、146b'，也可以被氧化或硝化並轉換成絕緣的非導電材料。

在某些實施例中，絕緣延長部116可以不與半導體裝置的表面108共面。例如，絕緣延長部116可以由表面108上的導電材料沉積物所形成，從而絕緣延長部116凸出於表面108上(或凹陷進入表面108內)。此外，表面108可能由非導電材料(例如材料110)所組成。因此，產生絕緣延長部116的絕緣製程可以施用於突出的(或凹陷的)導電延長部，並且也可以施用於半導體裝置的非導電材料或非導電表面。有利的是，因為突出的(或凹陷的)導電延長部的較多表面積可以暴露於絕緣介質中，所以施用絕緣介質(作為絕緣製程的一部分)到突出的(或凹陷的)導電延長部，相較於導電延長部與半導體裝置的表面是共面的情況下(和/或部分地和/或完全地被嵌入在半導體裝置中)，可以更有效地將突出的(或凹陷的)導電延長部轉換成絕緣延長部。

此外，絕緣製程可以包括施用絕緣介質到半導體裝置的多個(或數個非共面)表面，和/或到半導體裝置的所有表面，以使半導體裝置的表面的導電部分變成絕緣的。有利的是，暴露半導體裝置的多個表面(相對於半導體裝置的特定的導電表面或特定的導電延長部)，可以將跨越半導體裝置的多個表面的導電延長部並行地轉換成絕緣延長部，而不是按順序的一次執行一個表面(或一個導電延長部)的轉換。

第2A圖繪示根據某些實施例之具有條紋導電延長部206a、206b或由條紋引起的導電延長部的導電結構202a、202b。導電結構202a、202b可以是半導體裝置200的一部分。導電結構202a、202b具有沿著半導體裝置200的頂表面208的暴露部分204a、204b。暴露部分204a、204b可以具有條紋，其可以是從導電結構202a、202b的暴露部分204a、204b向外延伸的條紋導電延長部206a、206b。條紋可能是在半導體處理期間無意中引起或經設計產生。

在某些實施例中，導電結構的條紋可能是來自導電結構202a、202b的導電延長部206a、206b，其導致在導電結構202a和導電結構202b之間的減少的非導電間隔210(例如緩衝位置)。導電延長部206a、206b可能不會形成位於兩個導電結構202a、202b之間的物理連接或橋接，但是可能在導電結構202a、202b之間產生減少的非導電間隔210(當與沒有具有導電延長部的非導電間隔相比，如下文並結合第2B圖所述)，並且延伸導電結構202a、202b(第2A圖)的導電性範圍，而在導電結構202a、202b之間產生不期望的串擾或電耦合。

導電結構202a、202b之間的此種不期望的串擾可以藉由施用絕緣製程(如前文所介紹)來避免，絕緣製程降低了由條紋所形成的導電延長部206a、206b的導電率，例如藉由氧化或氮化導電延長部206a、206b。

第2B圖為根據某些實施例之應用絕緣製程之後的具有條紋絕緣延長部254a、254b的半導體裝置200'的立體圖。如上所述，絕緣製程可以包括施加絕緣介質(例如氧化或氮化氣體或電漿)至半導體裝置200的表面208(第2A圖所示)和條紋導電延長部206a、206b(由於條紋是暴露的)。如第2B圖所示，導電延長部206a、206b(第2A圖所示)接著被絕緣(例如被氧化或被硝化)，並且轉換成絕緣延長部254a、254b。此外，來自導電結構202a、202b的暴露於絕緣介質(例如氧化或氮化氣體或電漿)之導電材料，也可以被氧化或硝化，並被轉化成位於導電結構202a、202b的暴露部分256a、256b的非導電(或較少導電性的)材料。再者，藉由將導電延長部轉換成絕緣延長部，則位於導電結構202a、202b之間的非導電間隔252可能改變(或回復)成大於第2A圖的非導電間隔之間隔，並且具有足夠大小，從而能有效地減少或消除位於導電結構202a和導電結構202b之間的不期望的串擾(或導電耦合)。在其他實施例中，當施用足以使導電延長部206a、206b變得絕緣的絕緣製程時(例如當導電延長部206a、206b和靠近導電延長部的導電結構部分(例如暴露部分204a、204b)變得絕緣時)，位於導電結構202a、202b之間的非導電間隔252可能會進一步改變(恢復)回去(相較於第2A圖的形成導電延長部206a、206b之前，甚至更少的延伸，或具有甚至更小的範圍)。

第3圖繪示根據某些實施例之具有絕緣延長部304的梯形導電結構302，此絕緣延長部304具有超過有效深度308之深度306。如上所述，絕緣介質310(繪示為向下的箭頭)可以轉變梯形導電結構302的一部分(或半導體裝置的其他類型)，從暴露於絕緣介質310的表面312到梯形導電結構302內至少一個特定的有效深度308。有效深度308可以是絕緣的最小深度，其中梯形導電結構302的各別部分302A和302B可能不再進行不期望的導電通訊。換句話說，有效深度308可以是絕緣的最小深度，以將不期望的導電延長部轉換成絕緣延長部。例如，梯形導電結構302的絕緣於不足夠的深度314，將仍然在梯形導電結構302的各別部分302A和302B之間留下不期望的導電深度316。這是因為各別部分302A和302B將通過不期望的導電深度316來保持彼此的導電通訊。然而，當絕緣延長部具有超過有效深度308的絕緣深度306時，梯形導電結構302的各別部分302A和302B可能不再進行不期望的導電通訊。

如上所述，可以調整絕緣製程以實現特定的有效深度，以便使不期望的導電延長部絕緣，同時沒有使半導體裝置內的所需導電特徵絕緣。絕緣製程可以藉由改變絕緣製程的特徵來調整，例如暴露於絕緣介質的表面、絕緣介質施加到半導體裝置的時間、以及絕緣介質的效能(例如濃度)。

第4圖繪示根據某些實施例之使延長部絕緣的方法400的流程圖。值得注意的是，方法400僅僅是一個實例，並不意圖限制本揭示內容。可以在方法400之前、之中、以及之後提供額外的操作，並且根據附加的實施例，所描述的一些操作可以同時地執行、替換、消除或按順序重新排列。

方法400從操作402開始，其中形成第一導電結構作為半導體裝置的一部分。繼續進行到方法400的操作404，其中形成第二導電結構作為半導體裝置的一部分。在某些實施例中，操作402和404可以同時執行，使得第一導電結構和第二導電結構同時形成。如上所述，這些導電結構可以露出於半導體裝置的表面，並且延伸穿過半導體裝置中的非導電材料，以與嵌入在半導體裝置內的導電特徵進行導電通訊。

同樣如上所述，可以形成導電結構作為半導體裝置的導電材料互連件。在某些實施例中，導電材料可以是鋁、鋁合金、矽合金、銅合金、鈦、氮化鈦、鎢、多晶矽、金屬矽化物、銅、銅合金、鉭、氮化鉭或其組合。這些導電結構可以與半導體裝置內的導電特徵互連。在一些實施例中，這種導電結構可以藉由沉積製程來形成，包括物理氣相沉積製程、化學氣相沉積製程、濺射製程或其組合。其他用於形成導電結構的製造技術可以包括光微影處理和蝕刻。

參照前面圖式的說明性實例中，在第4圖的操作402中所指的第一導電結構可以是第1A圖的垂直導電結構104b，而第4圖的操作404中所指的第二導電結構可以是第1A圖的垂直導電結構104a。另一個實例中，在第4圖的操作402中所指的第一導電結構可以是第2A圖的導電結構 202a，而第4圖的操作404中所指的第二導電結構可以是第2A圖的導電結構202b。

回到第4圖，繼續進行到方法400的操作406，其中執行後端製程於半導體裝置(例如處理半導體裝置)。後端製程的執行可以包括半導體裝置的物理操縱，例如光微影、蝕刻或化學機械平坦化。如上所述，這種類型的處理可能使導電材料從導電結構中移位，或沉積導電材料於半導體裝置的非導電材料部分上，從而形成導電延長部。因為導電延長部可能導致導電結構之間的不期望的短路或串擾，且導電結構係被設計為彼此導電隔離的，所以導電延長部可能是不期望的。在某些實施例中，此處理不僅可能改變導電結構，還可能改變導電結構之間的非導電材料(例如通過使一些非導電材料移位或去除一些非導電材料)。

在某些實施例中，非導電材料的去除部分可能降低非導電間隔的非導電率，並且也是虛擬導電延長部(因為非導電材料的去除可以實際上等同於導電材料的添加，而此導電材料的添加延伸了導電結構的導電性範圍)。下面將進一步討論的絕緣製程也可以應用於通過去除材料所形成的虛擬導電延長部，此應用係藉由通過改變絕緣製程的特徵，使剩餘材料更具電阻性或非導電性，例如絕緣介質施用於半導體裝置上(或可能保留於其上)的時間和/或絕緣介質的效能(例如濃度)。

作為參考前面的圖式之說明性實例，第4圖的操作406中所涉及的處理可能形成第1A圖的導電延長部 106。作為另一實例，第4圖的操作406中所涉及的處理可能形成第2A圖的條紋導電延長部206a、206b。

回到第4圖，繼續進行到方法400的操作408，其中半導體裝置經絕緣製程處理，其降低了暴露於絕緣製程的材料的導電率。換句話說，半導體裝置進行了絕緣製程。如上所述，絕緣製程可以包括暴露(例如轟擊)半導體裝置的表面(例如包括至少一個導電延長部的表面)於一絕緣介質，例如具有Ar⁺或N⁺的O₂電漿。此暴露可以用圖案化遮罩進行，其暴露了半導體裝置的特定表面(例如具有至少一個導電延長部的表面)，或者可以在沒有遮罩的情況下進行。暴露於絕緣介質的半導體裝置的表面可能變得絕緣、導電率降低、以及電阻率增加。換句話說，在絕緣製程中，暴露導電延長部於絕緣介質，可將導電延長部轉換成由高(或更高)的電阻材料(相對於導電性)所組成的絕緣延長部，此高(或更高)的電阻材料的電阻值為約1.6×10^-6Ω-cm至約1.6×10⁴Ω-cm(或更高)。高(或更高)的電阻材料可以包括氧化銅、氮化銅、氧化鋁、氮化鋁或其他合適的材料。特別地，氧化銅可以包括Cu_xO_y，其中x是1或2，y是1或2。

此外，絕緣介質可以轉換半導體裝置的暴露於絕緣介質的表面到有效深度之部分。在某些實施例中，有效深度可以為約30Å至約150Å。因此，如果在絕緣製程期間，於絕緣介質的有效深度(絕緣深度)內，則嵌入在半導體材料(例如在半導體處理期間沉積於導電延長部的表面上的非導電人造物)內的導電延長部，也可以轉變成絕緣延長部。此外，可以調整絕緣製程以實現特定的有效深度，以便使不期望的導電延長部絕緣，同時沒有使半導體裝置內的所需導電特徵絕緣。絕緣製程可以藉由改變絕緣製程的特徵來調整，例如暴露於絕緣介質的表面、絕緣介質施加到半導體裝置的時間、以及絕緣介質的效能(例如濃度)。

作為參考前面的圖式的說明性實例，第4圖的操作408中所提及的絕緣製程的進行，可以形成第1B圖的絕緣延長部116。另一實例中，在第4圖的操作408中所提及的絕緣製程的進行，可以形成第2B圖的條紋絕緣延長部254a、254b。

絕緣製程的進行可以在(或響應於)導電延長部的檢出或形成之後。或者，絕緣製程可以在半導體處理期間，在沒有檢出或形成導電延長部的情況下，作為額外的預防步驟來進行。

本揭示內容的實施例在技術上優於現有的方法和結構。藉由將半導體裝置進行絕緣處理，使導電延長部轉變成非導電或絕緣延長部，可以增加後端製程處理良率。這些絕緣延長部可以在導電結構之間保持有效的非導電間隔，並且避免位於導電結構之間的不期望的串擾或短路之有害影響。值得注意的是，沒有進行於後端製程處理期間的絕緣製程(亦稱為後導電處理)之半導體裝置的物理故障分析(physical failure analysis，PFA)結果指出，如果沒有施加絕緣製程(例如後導電處理)，則於後端製程之後的產量可能會大幅降低。

在一實施例中，半導體裝置包括：複數個垂直導電結構，其中此複數個垂直導電結構中的每一個垂直導電結構延伸穿過隔離層；以及絕緣延長部，其水平設置於複數個垂直導電結構中的第一垂直導電結構和第二垂直導電結構之間。

在其他實例中，絕緣延長部係結構上耦合到複數個垂直導電結構中的第一垂直導電結構和第二垂直導電結構。

在其他實例中，絕緣延長部係結構上耦合到第一垂直導電結構，並且與第二垂直導電結構分離。

在其他實例中，絕緣延長部與第一垂直導電結構分離，並且與第二垂直導電結構分離。

在其他實例中，隔離層包括低介電常數材料。

在其他實例中，複數個垂直導電結構中的每一個垂直導電結構與導電特徵導電連通。

在其他實例中，導電特徵包括至少一個電晶體的源極、汲極、以及閘極。

在其他實例中，半導體裝置進一步包括包含介電材料和相應的水平導電結構的金屬化層。

在另一實施例中，一種方法包括：形成延伸穿過隔離層之第一導電結構於基板之上；形成延伸穿過隔離層之第二導電結構於基板之上；形成延長部於第一導電結構和第二導電結構之間；以及暴露延長部於絕緣介質，以響應於形成延長部。

在其他實例中，暴露延長部於絕緣介質包括施加O₂電漿於延長部。

在其他實例中，在暴露延長部於絕緣介質之後，延長部包括Cu_xO_y，其中x是1或2，y是1或2。

在其他實例中，第一導電結構和延長部包括選自氧化銅、氮化銅、氧化鋁、以及氮化鋁中的至少一種。

在另一實施例中，一種形成半導體裝置的方法包括：形成第一導電結構，其從半導體裝置的表面延伸穿過隔離層；形成第二導電結構，其從半導體裝置的表面延伸穿過隔離層；以及暴露位於第一導電結構和第二導電結構之間的半導體裝置的緩衝表面於絕緣介質。

在其他實例中，暴露使得半導體裝置的表面氧化。

在其他實例中，暴露於絕緣介質的半導體裝置的表面包括導電材料。

在其他實例中，方法包括從第一導電結構移動導電材料。

在其他實例中，導電材料為金屬。

在其他實例中，絕緣介質為具有Ar⁺或N⁺的O₂電漿。

在其他實例中，方法進一步包括：形成包括從半導體裝置的表面延伸到半導體裝置內的絕緣深度的絕緣層，此絕緣層包括第一導電結構的一部分、第二導電結構的一部分、以及位於第一導電結構和第二導電結構之間的隔離層的一部分。

在其他實例中，絕緣深度為大約30Å至大約150Å。

上文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，可輕易使用本揭露作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露之精神及範疇，且可在不脫離本揭露之精神及範疇的情況下產生本文的各種變化、替代及更改。

條件語言，例如「可以」或「可能」，除非另有明確說明，否則在文中通常被理解為用於表示某些實施例包括但其他實施例不包括某些特徵、元件和/或步驟。因此，條件語言通常不意圖暗示特徵、元件和/或步驟以任何方式對於一個或多個實施例是必需的，或者一個或多個實施例必然包括用於(具有或不具有用戶輸入或提示)決定這些特徵、元件和/或步驟是否被包括或將在任何具體實施例中被執行的邏輯。

邏輯加法語言，例如片語「X、Y或Z中的至少一個」，除非另有明確說明，否則通常用於表示項目、術語等可以是X、Y、Z或其任何組合(例如X、Y和/或Z)。因此，邏輯加法語言通常不意圖、並且不應意味著某些實施例要求存在至少一種X、至少一種Y或至少一種Z。

應當強調，可以對上述實施例進行許多變化和修改，其中的要素將被理解為在其他可接受的實例之中。所有這些修改和變化旨在被包括在本揭示內容的範圍內，並且由所附申請專利範圍所保護。

Claims

一種半導體裝置，包括：複數個垂直導電結構，其中該些垂直導電結構中的每一個垂直導電結構延伸穿過一隔離層；以及一絕緣延長部，其水平設置於該些垂直導電結構中的一第一垂直導電結構和一第二垂直導電結構之間。