CN109326577A

CN109326577A - 半导体装置

Info

Publication number: CN109326577A
Application number: CN201711144907.5A
Authority: CN
Inventors: 尤宏誌; 陈建茂
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2017-07-31
Filing date: 2017-11-17
Publication date: 2019-02-12
Also published as: US11705393B2; US11056428B2; US20210327808A1; US20190035726A1; US10535598B2; TW201911467A; US20200144181A1

Abstract

一种半导体装置，包括：多个垂直导电结构，其中垂直导电结构中的每一个垂直导电结构延伸穿过一隔离层；以及一绝缘延长部，其水平设置于多个垂直导电结构中的一第一垂直导电结构和一第二垂直导电结构之间。

Description

半导体装置

技术领域

本发明实施例是有关一种半导体装置；特别是关于一种包括绝缘延长部的半导体装置。

背景技术

半导体工业不断以较低的成本来追求较高的装置密度。半导体装置或集成电路(integrated circuit，IC)、材料、设计、以及制造制程的技术进步，已经产生越来越小的电路。在集成电路的发展过程中，功能密度(例如每一晶片区域中的互连装置的数量)逐渐地增加，而几何尺寸则逐渐地减小。这种缩减过程，通常通过提高生产效率和降低相关的成本来提供益处。

集成电路的一般制造方案包括两部分，前端制程(front end of line，FEOL)处理和后端制程(back end of line，BEOL)处理。通常，后端制程包含由金属和绝缘体制成的被动线性装置，例如信号和电源线、传输线、金属电阻器、金属-绝缘体-金属(metal-insulator-metal，MIM)电容器、电感器、以及保险丝。后端制程可以包括以图案化多重金属化制程来连接在一起的多个装置。

这种缩小制程增加了处理和制造集成电路的复杂性。随着装置密度的增加和装置尺寸的减小，集成电路的后端制程处理期间可能会发生短路或串扰(cross talk)，从而导致产量的下降。

因此，传统的半导体装置制造和处理技术已无法完全满足现今的需求。

发明内容

附图说明

当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应注意，依据工业中的标凖实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。

图1A为根据某些实施例的具有导电延长部的半导体装置的立体图；

图1B为根据某些实施例的具有绝缘延长部的半导体装置的立体图；

图2A绘示根据某些实施例的具有条纹导电延长部的导电结构的示意图；

图2B绘示根据某些实施例的具有条纹绝缘延长部的导电结构的示意图；

图3绘示根据某些实施例的具有超过有效深度的绝缘延长部的梯形导电结构的示意图；

图4为根据某些实施例的使延长部绝缘的方法的流程图。

具体实施方式

以下揭示内容提供许多不同实施例或实例，以用于实现所提供的标的物的不同的特征。下文描述组件和排列的特定实例，以简化本揭示内容。当然，此等仅仅为实例，并不旨在限制本揭示内容。举例而言，当称一元件“连接至”或“耦合至”另一元件，则可以是直接连接至或耦合至另一元件，或者于其间介入一个或多个中间元件。

另外，本揭示内容在各实例中可重复元件符号和/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。

进一步地，空间相对用语，诸如“下方”、“以下”、“下部”、“上方”、“上部”及类似者，在此用于简化描述附图所示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除附图中描绘的方向外，空间相对用语旨在包含于使用或操作中的装置的不同方向。装置可为不同的方向(旋转90度或在其他的方向)，并且在此使用的空间相关描述词也可相应地被解释。

如前文所描述和介绍，后端制程处理可以包括于图案化多重导电制程中使其连接在一起的多个导电特征，以制造诸如集成电路的半导体装置。导电特征可以(可以是一部分的)包含主动和非线性的包括半导体的装置，例如晶体管、二极管、变容二极管、光探测器、光发射器、多晶硅电阻、金属氧化物半导体电容、波导管、波导调制器、导电层、金属化层等。导电特征是按照层级(level-by-level)的方案形成的，并且形成于前端制程处理中所形成的半导体基板上。导电特征与互连导电特征的多个导电结构(例如导电线和通孔)耦合。换句话说，导电结构与导电特征互连。

随着半导体装置尺寸的缩小，可能增加了导电结构和导电特征的密度，而提高短路或串扰的可能性，从而导致产量下降。导电延长部可以是微小的导电人造物，其是于半导体处理期间，被沉积、移动、揭露或形成于半导体装置上。导电延长部的实例包括于化学机械平坦化(chemical-mechanical planarization，CMP)制程、光微影或蚀刻期间，沉积导电结构于半导体装置的表面上的过量的导等离子料或移动的导电材料。在另一实例中，当在不够充分地纯化环境中来处理半导体装置，空气中的导电杂质可能在半导体处理期间沉积于半导体装置上，从而可能形成导电延长部。绝缘或非导电材料(全部或部分)如果没有去除，则导电结构之间将彼此绝缘，但在一些实施例中，导电延长部也可能从去除绝缘或非导电材料(全部或部分)来形成，详细将于下文进一步讨论。

这些导电延长部可能会或可能不会接触(例如延伸触及)半导体装置上的导电结构。例如，桥接导电延长部可能形成物理接触至少两个导电结构的桥，而导电结构本来将经由非导电间隔(非导电材料所形成的)来彼此导电绝缘，从而避免不期望的短路或不期望的串扰。非导电间隔可能包括会影响电场的材料，但不是由导电材料所组成，下文将进一步讨论。然而，导电延长部可能从一个导电结构延伸，并增加延伸的导电结构的导电性范围(例如导致串扰的电场和/或电位的导电耦合)，而在没有物理耦合到第二导电结构的情况下，不期望地影响延伸的导电结构的延伸部分附近的第二导电结构。另外，导电延长部可能与导电结构没有物理接触，但与附近的导电结构足够靠近，而通过作为附近的导电结构的导电性的不良通道或导电延长部，而不期望地延伸附近的导电结构的导电性范围。

此外，延伸导电结构的导电性范围的导电延长部，不仅可能延伸导电结构的导电性范围，还可能延伸半导体装置内的导电特征的导电性范围。如上所述，导电结构可以互连导电特征，或与导电特征进行导电通讯。因此，当导电延长部不期望地延伸导电结构的导电性范围时，也可能不期望地延伸半导体装置内的导电特征的导电性范围。

因此，随着半导体装置的缩小，最小化由这些导电延长部所造成的导电结构的不期望的导电性范围(例如短路或串扰)将变得越来越有利。

本揭示内容涉及绝缘延长部的系统和方法。如上所述，由于是由导电材料所形成，延长部最初可能是有导电性的。在一非限定的实例中，导电材料可以是小于高电阻或小于约1.6×10^-6Ω-cm的电阻值的材料。另外，在一非限定实例中，非导电材料或绝缘材料可以是电阻值为约1.6×10^-6Ω-cm以上的材料。

由于是由导电材料所形成，延长部最初可能是有导电性的，例如导电结构的材料或在半导体处理之后或处理期间留在半导体装置上的残留的导电材料。这些导电延长部可能是不期望的，因为其可能导致被设计为彼此导电隔离的导电结构之间产生不期望的短路或串扰。

可以使这些导电延长部绝缘，以减少由具导电性的延长部(导电延长部)所产生的导电结构的不期望的导电性范围。通过对延长部(和/或半导体装置的表面)进行绝缘制程，可以使延长部绝缘，从而降低了暴露于绝缘制程的材料的导电率。在一些实施例中，可以使延长部绝缘，其是通过暴露于氧化气体或等离子来氧化延长部(和/或半导体装置的表面)，以形成具绝缘性的延长部(绝缘延长部)。例如，绝缘制程可以包括暴露(例如轰击)半导体装置的表面(例如包括至少一个导电延长部的表面)于一绝缘介质，例如具有Ar⁺或N⁺的O₂等离子。暴露于绝缘介质的半导体装置的表面可能变得绝缘、导电率降低、以及电阻率增加。换句话说，在绝缘制程中，暴露导电延长部于绝缘介质，可将导电延长部转换成由高(或更高)的电阻材料(或非导电材料)所组成的绝缘延长部，此高(或更高)的电阻材料的电阻值为约1.6×10^-6Ω-cm至约1.6×10⁴Ω-cm，或更高(与导电材料的较低电阻相反)。高(或更高)的电阻材料可以包括氧化铜、氮化铜、氧化铝、氮化铝或其他合适的材料。特别地，氧化铜可以包括Cu_xO_y，其中x是1或2，y是1或2。

此外，绝缘介质可以转换半导体装置的暴露于绝缘介质的表面到半导体装置中的特别有效深度(例如绝缘的深度或绝缘深度)的部分。在一些实施例中，有效深度可以为大约至大约此有效深度可以远小于导电特征的深度，使得即使暴露于绝缘介质，导电特征也可以传输电流。例如，有效深度可以比暴露于绝缘介质的半导体表面的导电特征的深度小一个数量级。因此，如果在绝缘制程期间(例如通过暴露于绝缘介质所产生的绝缘层内)，于绝缘介质的有效深度内，嵌入半导体材料内的导电延长部(例如在半导体处理期间沉积于导电延长部的表面上的非导电人造物)也可以转变为绝缘延长部。此外，可以调整绝缘制程以影响特别有效深度，从而隔绝不期望的导电延长部，同时没有隔绝半导体装置内的期望的导电特征。可以通过改变绝缘制程的特征来调整绝缘制程，例如暴露于绝缘介质的表面、绝缘介质施加到半导体装置的时间、以及绝缘介质的效能(例如浓度)。

绝缘制程的进行可以在(或响应于)导电延长部的检出或形成之后。或者，绝缘制程可以在半导体处理期间，在没有检出或形成导电延长部的情况下，作为预防步骤来进行。

图1A为根据某些实施例的具有导电延长部106的半导体装置100的立体图。半导体装置100包括从半导体装置100的表面108延伸到半导体装置100内的垂直导电结构104a、104b(例如，通孔)。垂直导电结构104a、104b可以包括沿着半导体装置100的表面108的暴露部分146a、146b。垂直导电结构104a、104b延伸穿过隔离层120，隔离层120使垂直导电结构104a、104b彼此绝缘。此外，半导体装置100可以包括位于隔离层120上的导电延长部106，并且导电延长部106跨越半导体装置100的表面108，这将在下文更详细讨论。

半导体装置100可以包括具有导电特征128a、128b的基板126。作为隔离层120的一部分的垂直导电结构104a、104b和具有导电特征128a、128b的基板126，可以被各种中间层148所分离。这些中间层148可以包括中间导电结构(例如导电结构134a、130a、134b、130b)，这些中间导电结构在垂直导电结构104a、104b与相应的导电特征128a、128b之间提供导电路径。例如，中间层148可以包括中间金属化层122，此中间金属化层122包括中间水平导电结构134a、134b(例如导电线)。此外，中间层148可以包括中间隔离层124，此中间隔离层124包括中间垂直导电结构130a、130b(例如通孔)。因此，通过与中间水平导电结构134a和垂直导电结构130a导电耦合，垂直导电结构104a可以与导电特征128a进行导电通讯。此外，通过与中间水平导电结构134b和垂直导电结构130b导电耦合，垂直导电结构104b可以与导电特征128b进行导电通讯。

每个层120、122、124的导电特征可以(至少部分地)通过非导电材料110而被包围在每个层内，这将在下文进一步详细讨论。此非导电材料110通过防止导电结构之间导电短路或不期望的串扰，而将导电特征彼此导电隔离，从而在导电特征之间提供非导电间隔。相对于其他层，每个层可以具有与另一层相同的，或者不同的非导电材料110。此外，在一个层内可以包括相同的或不同的非导电材料110。

在某些实施例中，如图1A和图1B所示，位于层120、122、124内的每个导电结构104a、104b、134a、134b、130a、130b，可以通过阻挡层140a、140b、136a、136b、132a、132b，而至少部分地与其它导电结构、导电特征或非导电材料110分离。阻挡层可以有效地防止在沉积制程期间，金属原子从导电材料扩散到非导电材料110中，以形成导电结构或导电特征。例如，在隔离层120内，垂直导电结构104a、104b可以通过阻挡层140a、140b，而与隔离层120内的导电材料分离。在中间金属化层122内，中间水平导电结构134a、134b可以通过阻挡层136a、136b，而与金属化层122内的导电材料分离。在中间隔离层124内，中间垂直导电结构130a、130b可以通过相应的阻挡层132a、132b，而与中间隔离层124内的导电材料分离。阻挡层将在下文进一步详细讨论。

虽然图1A描绘了两个中间层122、124，但是半导体装置100可以根据不同实施例的各种应用所需，而包括任何数量的中间层。例如，在某些实施例中，垂直导电结构104a、104b可以直接与相应的导电特征128a、128b耦合，而没有被中间层所隔开。或者，半导体装置100可以包括一个中间层或多于两个的中间层，且中间层内具有各自的导电结构，从而在垂直导电结构104a、104b和对应的导电特征128a、128b之间形成导电路径。

在一些实施例中，基板可以包括元素半导体材料，例如锗或硅。基板还可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟、以及磷化铟。基板可以包括合金半导体，例如硅锗、碳化硅锗，磷化镓砷、以及磷化镓铟。在一实施例中，基板包括磊晶层。例如，基板可以具有覆盖块状半导体的磊晶层。此外，基板可以包括绝缘体上半导体(semiconductor-on-insulator，SOI)结构。例如，基板可以包括埋藏氧化物(buried oxide，BOX)层，此埋藏氧化物层的形成，是通过诸如氧植入隔离(separation by implanted oxygen，SIMOX)或其它合适的技术(例如晶圆接合和研磨)制程。

在一些实施例中，基板包括各种p型掺杂区域和/或n型掺杂区域，此p型掺杂区域和/或n型掺杂区域是通过实行诸如离子布植和/或扩散制程得到。这些掺杂区域包括n型井、p型井、光掺杂区(light doped region，LDD)、重掺杂源极及漏极、以及被配置为形成各种集成电路装置的各种通道掺杂轮廓，例如互补式金属氧化物半导体场效晶体管(complimentary metal-oxide-semiconductor field-effect-transistor，CMOS FET)、影像感测器和/或发光二极管(light emitting diode，LED)。基板可以进一步包括其它功能特征，例如形成于基板中和基板上的电阻或电容。基板进一步包括横向隔离特征，此横向隔离特征是被提供以用于分离形成于基板中的各种装置。在一实施例中，浅沟槽隔离(shallow trench isolation，STI)特征是用于横向隔离。当耦合至输出和输入信号时，为了降低接触阻抗，各种装置进一步包括设置于源极及漏极、栅极、以及其它装置特征上的硅化物。

如上所述，在某些实施例中，层120、122、124可以包括非导电材料110。非导电材料110可以包括以下至少一种的材料：氧化硅、低介电常数(低k)材料、其它合适的介电材料或其组合。低k材料可以包括氟硅玻璃(fluorinated silica glass，FSG)、磷硅玻璃(phosphosilicate glass，PSG)、硼磷硅玻璃(borophosphosilicate glass，BPSG)、碳掺杂氧化硅(SiO_xC_y)、Black(Santa Clara,Calif.的应用材料)、干凝胶、气凝胶、非晶形氟化碳、聚对二甲苯、双苯并环丁烯(bis-benzocyclobutenes，BCB)、SiLK(DowChemical，Midland，Mich.)、聚亚酰胺、和/或其他未来将开发的低k介电材料。

在一些实施例中，导电结构104a、104b、134a、134b、130a、130b包括导电材料(如金属材料)，例如铜(Cu)，钨(W)或其组合。在一些其他实施例中，于本揭示内容的范围内，导电材料可以包括其它合适的金属材料(例如金(Au)、钴(Co)、银(Ag)等)和/或导电材料(例如多晶硅)。

在一些实施例中，阻挡层140a、140b、136a、136b、132a、132b可位于导电结构与导电结构之间、导电结构与导电特征之间、导电特征与导电特征之间、导电结构与非导电材料之间、以及导电特征与非导电材料之间。阻挡层可以在沉积制程期间，有效地防止金属原子从导电材料中扩散到非导电材料中，以形成导电结构或导电特征。阻挡层也可以增强相邻导电材料之间的导电率。每个阻挡层可以包括一个或多个层，其中每个层可以由阻挡材料形成，例如氮化钽(TaN)、钽(Ta)、氮化钛(TiN)、钛(Ti)、钴钨(CoW)、氮化钨(WN)等。

垂直导电结构104a、104b、130a、130b可以是隔离层120或中间隔离层124的一部分。垂直导电结构104a、104b、130a、130b和隔离层120、124可以通过以下至少一些制程步骤来形成：使用化学气相沉积(CVD)、物理气相沉积(PVD)、旋转涂布和/或其它合适的技术将非导电材料沉积于较低层或基板上，以形成最初第一隔离层(隔离层是在稍后进行图案化制程之后的最初第一隔离层的剩余部分)；执行一个或多个图案化制程(例如光微影制程、干式/湿式蚀刻制程、清洗制程、软/硬烘烤制程等)，以形成通过最初第一隔离层(覆盖较低导电特征或导电结构)的开口；使用化学气相沉积、物理气相沉积和/或其它合适的技术，沿着开口的底表面和侧壁上，沉积前述的阻挡材料以包围开口；使用化学气相沉积、物理气相沉积、电子枪和/或其他合适的技术，以将导电材料填充至开口中，并且抛光过量的导电材料，以形成垂直导电结构104a、104b、130a、130b。

水平导电结构134a、134b、以及金属化层122的一部分可以通过以下至少一些制程步骤来形成：使用化学气相沉积、物理气相沉积、旋转涂布和/或其它合适的技术将非导电材料沉积于中间隔离层124上(或者于较低层或基板之上)，以形成最初第一介电层(介电层是在稍后进行图案化制程之后的剩余部分)；执行一个或多个图案化制程(例如光微影制程、干式/湿式蚀刻制程、清洗制程、软/硬烘烤制程等)，以形成通过最初第一介电层的开口；使用化学气相沉积、物理气相沉积和/或其它合适的技术，沉积前述的阻挡材料以包围开口；使用化学气相沉积、物理气相沉积、电子枪和/或其他合适的技术，以将导电材料填充至开口中，并且抛光过量的导电材料，以形成水平导电结构134a、134b。

刮纹可能是跨越半导体装置100的顶表面108(或其他表面)的物理诱发的变型，其将导电材料从垂直导电结构104a、104b(或更具体地，从垂直导电结构104a、104b的露出的顶部146a、146b)移动到结构104A、104B之间的使垂直导电结构104A、104B彼此分离的缓冲位置。缓冲位置可以是沿着非导电材料110的半导体装置100的表面108，其经由非导电间隔来使垂直导电结构104a、104b分离。例如，由于导电材料从至少一个垂直导电结构104a、104b中移动，而在抛光制程(例如化学机械平坦化制程)期间可能产生刮纹。刮纹可能于跨越非导电材料110(沿着半导体装置(例如集成电路晶圆))的表面108上形成，并且包括来自垂直导电结构104a、104b中的至少一个的被移动的导电材料。

刮纹可能产生导电延长部106，导电延长部延伸导电结构(或与导电结构进行导电通讯的导电特征)的导电性范围。如上所述，刮纹可以从垂直导电结构104b中移动导电材料，使其跨越非导电材料110，以接触垂直导电结构104a。被移动的导电材料形成桥接导电延长部106，桥接导电延长部106由导电材料所构成，其从垂直导电结构104b延伸到垂直导电结构104a。桥接导电延长部106可能是垂直导电结构104a和垂直导电结构104b之间的不期望的短路。

在某些实施例中，桥接导电延长部106可以不与顶表面108共面，并且可以突出于半导体装置100的顶表面以上(或者，在其他实施例中，于顶表面以下)。此外，桥接导电延长部106和垂直导电结构104a、104b的材料可以相同或不同。

如上所述，由刮纹所形成的导电延长部可能是使不同导电结构接触和短路的桥接导电延长部，否则，其彼此之间因为具有有效的非导电间隔，将彼此绝缘而没有短路。另外，因为偶合至由刮纹所沉积的导电材料的导电结构的有效电场经扩展，刮纹可能经由延长较靠近刮纹、但未接触(或相隔)由刮纹所沉积的材料的导电结构的导电性范围，来形成导电延长部。

垂直导电结构104a与垂直导电结构104b之间的不期望的短路，可以通过施加绝缘制程(上面介绍的)于导电延长部106来避免，此绝缘制程大体上降低了材料的导电率。这可以包括通过暴露表面108于绝缘介质中，来氧化或氮化半导体装置的表面108(以及导电延长部106和沿着表面108的垂直导电结构104a、104b的暴露部分146a、146b)。

图1B为根据某些实施例的应用绝缘制程后的半导体装置100'的立体图。如上所述，绝缘制程可以包括施加绝缘介质(例如氧化或氮化气体或等离子)到半导体装置100(图1A所示)的表面108，其中导电延长部106是暴露的。如图1B所绘示，导电延长部(图1A所示)接着被氧化并转换成绝缘延长部116。另外，暴露于绝缘介质(例如氧化或氮化气体或等离子)的垂直导电结构104a、104b的导电材料，特别是暴露部分146a'、146b'，也可以被氧化或硝化并转换成绝缘的非导电材料。

在某些实施例中，绝缘延长部116可以不与半导体装置的表面108共面。例如，绝缘延长部116可以由表面108上的导电材料沉积物所形成，从而绝缘延长部116凸出于表面108上(或凹陷进入表面108内)。此外，表面108可能由非导电材料(例如材料110)所组成。因此，产生绝缘延长部116的绝缘制程可以施用于突出的(或凹陷的)导电延长部，并且也可以施用于半导体装置的非导电材料或非导电表面。有利的是，因为突出的(或凹陷的)导电延长部的较多表面积可以暴露于绝缘介质中，所以施用绝缘介质(作为绝缘制程的一部分)到突出的(或凹陷的)导电延长部，相较于导电延长部与半导体装置的表面是共面的情况下(和/或部分地和/或完全地被嵌入在半导体装置中)，可以更有效地将突出的(或凹陷的)导电延长部转换成绝缘延长部。

此外，绝缘制程可以包括施用绝缘介质到半导体装置的多个(或数个非共面)表面，和/或到半导体装置的所有表面，以使半导体装置的表面的导电部分变成绝缘的。有利的是，暴露半导体装置的多个表面(相对于半导体装置的特定的导电表面或特定的导电延长部)，可以将跨越半导体装置的多个表面的导电延长部并行地转换成绝缘延长部，而不是按顺序的一次执行一个表面(或一个导电延长部)的转换。

图2A绘示根据某些实施例的具有条纹导电延长部206a、206b或由条纹引起的导电延长部的导电结构202a、202b。导电结构202a、202b可以是半导体装置200的一部分。导电结构202a、202b具有沿着半导体装置200的顶表面208的暴露部分204a、204b。暴露部分204a、204b可以具有条纹，其可以是从导电结构202a、202b的暴露部分204a、204b向外延伸的条纹导电延长部206a、206b。条纹可能是在半导体处理期间无意中引起或经设计产生。

在某些实施例中，导电结构的条纹可能是来自导电结构202a、202b的导电延长部206a、206b，其导致在导电结构202a和导电结构202b之间的减少的非导电间隔210(例如缓冲位置)。导电延长部206a、206b可能不会形成位于两个导电结构202a、202b之间的物理连接或桥接，但是可能在导电结构202a、202b之间产生减少的非导电间隔210(当与没有具有导电延长部的非导电间隔相比，如下文并结合图2B所述)，并且延伸导电结构202a、202b(图2A)的导电性范围，而在导电结构202a、202b之间产生不期望的串扰或电耦合。

导电结构202a、202b之间的此种不期望的串扰可以通过施用绝缘制程(如前文所介绍)来避免，绝缘制程降低了由条纹所形成的导电延长部206a、206b的导电率，例如通过氧化或氮化导电延长部206a、206b。

图2B为根据某些实施例的应用绝缘制程之后的具有条纹绝缘延长部254a、254b的半导体装置200'的立体图。如上所述，绝缘制程可以包括施加绝缘介质(例如氧化或氮化气体或等离子)至半导体装置200的表面208(图2A所示)和条纹导电延长部206a、206b(由于条纹是暴露的)。如图2B所示，导电延长部206a、206b(图2A所示)接着被绝缘(例如被氧化或被硝化)，并且转换成绝缘延长部254a、254b。此外，来自导电结构202a、202b的暴露于绝缘介质(例如氧化或氮化气体或等离子)的导电材料，也可以被氧化或硝化，并被转化成位于导电结构202a、202b的暴露部分256a、256b的非导电(或较少导电性的)材料。再者，通过将导电延长部转换成绝缘延长部，则位于导电结构202a、202b之间的非导电间隔252可能改变(或回复)成大于图2A的非导电间隔之间隔，并且具有足够大小，从而能有效地减少或消除位于导电结构202a和导电结构202b之间的不期望的串扰(或导电耦合)。在其他实施例中，当施用足以使导电延长部206a、206b变得绝缘的绝缘制程时(例如当导电延长部206a、206b和靠近导电延长部的导电结构部分(例如暴露部分204a、204b)变得绝缘时)，位于导电结构202a、202b之间的非导电间隔252可能会进一步改变(恢复)回去(相较于图2A的形成导电延长部206a、206b之前，甚至更少的延伸，或具有甚至更小的范围)。

图3绘示根据某些实施例的具有绝缘延长部304的梯形导电结构302，此绝缘延长部304具有超过有效深度308的深度306。如上所述，绝缘介质310(绘示为向下的箭头)可以转变梯形导电结构302的一部分(或半导体装置的其他类型)，从暴露于绝缘介质310的表面312到梯形导电结构302内至少一个特定的有效深度308。有效深度308可以是绝缘的最小深度，其中梯形导电结构302的各别部分302A和302B可能不再进行不期望的导电通讯。换句话说，有效深度308可以是绝缘的最小深度，以将不期望的导电延长部转换成绝缘延长部。例如，梯形导电结构302的绝缘于不足够的深度314，将仍然在梯形导电结构302的各别部分302A和302B之间留下不期望的导电深度316。这是因为各别部分302A和302B将通过不期望的导电深度316来保持彼此的导电通讯。然而，当绝缘延长部具有超过有效深度308的绝缘深度306时，梯形导电结构302的各别部分302A和302B可能不再进行不期望的导电通讯。

如上所述，可以调整绝缘制程以实现特定的有效深度，以便使不期望的导电延长部绝缘，同时没有使半导体装置内的所需导电特征绝缘。绝缘制程可以通过改变绝缘制程的特征来调整，例如暴露于绝缘介质的表面、绝缘介质施加到半导体装置的时间、以及绝缘介质的效能(例如浓度)。

图4绘示根据某些实施例的使延长部绝缘的方法400的流程图。值得注意的是，方法400仅仅是一个实例，并不意图限制本揭示内容。可以在方法400之前、之中、以及之后提供额外的操作，并且根据附加的实施例，所描述的一些操作可以同时地执行、替换、消除或按顺序重新排列。

方法400从操作402开始，其中形成第一导电结构作为半导体装置的一部分。继续进行到方法400的操作404，其中形成第二导电结构作为半导体装置的一部分。在某些实施例中，操作402和404可以同时执行，使得第一导电结构和第二导电结构同时形成。如上所述，这些导电结构可以露出于半导体装置的表面，并且延伸穿过半导体装置中的非导电材料，以与嵌入在半导体装置内的导电特征进行导电通讯。

同样如上所述，可以形成导电结构作为半导体装置的导电材料互连件。在某些实施例中，导电材料可以是铝、铝合金、硅合金、铜合金、钛、氮化钛、钨、多晶硅、金属硅化物、铜、铜合金、钽、氮化钽或其组合。这些导电结构可以与半导体装置内的导电特征互连。在一些实施例中，这种导电结构可以通过沉积制程来形成，包括物理气相沉积制程、化学气相沉积制程、溅射制程或其组合。其他用于形成导电结构的制造技术可以包括光微影处理和蚀刻。

参照前面附图的说明性实例中，在图4的操作402中所指的第一导电结构可以是图1A的垂直导电结构104b，而图4的操作404中所指的第二导电结构可以是图1A的垂直导电结构104a。另一个实例中，在图4的操作402中所指的第一导电结构可以是图2A的导电结构202a，而图4的操作404中所指的第二导电结构可以是图2A的导电结构202b。

回到图4，继续进行到方法400的操作406，其中执行后端制程于半导体装置(例如处理半导体装置)。后端制程的执行可以包括半导体装置的物理操纵，例如光微影、蚀刻或化学机械平坦化。如上所述，这种类型的处理可能使导电材料从导电结构中移位，或沉积导电材料于半导体装置的非导电材料部分上，从而形成导电延长部。因为导电延长部可能导致导电结构之间的不期望的短路或串扰，且导电结构是被设计为彼此导电隔离的，所以导电延长部可能是不期望的。在某些实施例中，此处理不仅可能改变导电结构，还可能改变导电结构之间的非导电材料(例如通过使一些非导电材料移位或去除一些非导电材料)。

在某些实施例中，非导电材料的去除部分可能降低非导电间隔的非导电率，并且也是虚拟导电延长部(因为非导电材料的去除可以实际上等同于导电材料的添加，而此导电材料的添加延伸了导电结构的导电性范围)。下面将进一步讨论的绝缘制程也可以应用于通过去除材料所形成的虚拟导电延长部，此应用是通过通过改变绝缘制程的特征，使剩余材料更具电阻性或非导电性，例如绝缘介质施用于半导体装置上(或可能保留于其上)的时间和/或绝缘介质的效能(例如浓度)。

作为参考前面的附图的说明性实例，图4的操作406中所涉及的处理可能形成图1A的导电延长部106。作为另一实例，图4的操作406中所涉及的处理可能形成图2A的条纹导电延长部206a、206b。

回到图4，继续进行到方法400的操作408，其中半导体装置经绝缘制程处理，其降低了暴露于绝缘制程的材料的导电率。换句话说，半导体装置进行了绝缘制程。如上所述，绝缘制程可以包括暴露(例如轰击)半导体装置的表面(例如包括至少一个导电延长部的表面)于一绝缘介质，例如具有Ar⁺或N⁺的O₂等离子。此暴露可以用图案化遮罩进行，其暴露了半导体装置的特定表面(例如具有至少一个导电延长部的表面)，或者可以在没有遮罩的情况下进行。暴露于绝缘介质的半导体装置的表面可能变得绝缘、导电率降低、以及电阻率增加。换句话说，在绝缘制程中，暴露导电延长部于绝缘介质，可将导电延长部转换成由高(或更高)的电阻材料(相对于导电性)所组成的绝缘延长部，此高(或更高)的电阻材料的电阻值为约1.6×10^-6Ω-cm至约1.6×10⁴Ω-cm(或更高)。高(或更高)的电阻材料可以包括氧化铜、氮化铜、氧化铝、氮化铝或其他合适的材料。特别地，氧化铜可以包括Cu_xO_y，其中x是1或2，y是1或2。

此外，绝缘介质可以转换半导体装置的暴露于绝缘介质的表面到有效深度的部分。在某些实施例中，有效深度可以为约至约因此，如果在绝缘制程期间，于绝缘介质的有效深度(绝缘深度)内，则嵌入在半导体材料(例如在半导体处理期间沉积于导电延长部的表面上的非导电人造物)内的导电延长部，也可以转变成绝缘延长部。此外，可以调整绝缘制程以实现特定的有效深度，以便使不期望的导电延长部绝缘，同时没有使半导体装置内的所需导电特征绝缘。绝缘制程可以通过改变绝缘制程的特征来调整，例如暴露于绝缘介质的表面、绝缘介质施加到半导体装置的时间、以及绝缘介质的效能(例如浓度)。

作为参考前面的附图的说明性实例，图4的操作408中所提及的绝缘制程的进行，可以形成图1B的绝缘延长部116。另一实例中，在图4的操作408中所提及的绝缘制程的进行，可以形成图2B的条纹绝缘延长部254a、254b。

绝缘制程的进行可以在(或响应于)导电延长部的检出或形成之后。或者，绝缘制程可以在半导体处理期间，在没有检出或形成导电延长部的情况下，作为额外的预防步骤来进行。

本揭示内容的实施例在技术上优于现有的方法和结构。通过将半导体装置进行绝缘处理，使导电延长部转变成非导电或绝缘延长部，可以增加后端制程处理良率。这些绝缘延长部可以在导电结构之间保持有效的非导电间隔，并且避免位于导电结构之间的不期望的串扰或短路的有害影响。值得注意的是，没有进行于后端制程处理期间的绝缘制程(亦称为后导电处理)的半导体装置的物理故障分析(physical failure analysis，PFA)结果指出，如果没有施加绝缘制程(例如后导电处理)，则于后端制程之后的产量可能会大幅降低。

在一实施例中，半导体装置包括：多个垂直导电结构，其中此多个垂直导电结构中的每一个垂直导电结构延伸穿过隔离层；以及绝缘延长部，其水平设置于多个垂直导电结构中的第一垂直导电结构和第二垂直导电结构之间。

在其他实例中，绝缘延长部是结构上耦合到多个垂直导电结构中的第一垂直导电结构和第二垂直导电结构。

在其他实例中，绝缘延长部是结构上耦合到第一垂直导电结构，并且与第二垂直导电结构分离。

在其他实例中，绝缘延长部与第一垂直导电结构分离，并且与第二垂直导电结构分离。

在其他实例中，隔离层包括低介电常数材料。

在其他实例中，多个垂直导电结构中的每一个垂直导电结构与导电特征导电连通。

在其他实例中，导电特征包括至少一个晶体管的源极、漏极、以及栅极。

在其他实例中，半导体装置进一步包括包含介电材料和相应的水平导电结构的金属化层。

在另一实施例中，一种方法包括：形成延伸穿过隔离层的第一导电结构于基板之上；形成延伸穿过隔离层的第二导电结构于基板之上；形成延长部于第一导电结构和第二导电结构之间；以及暴露延长部于绝缘介质，以响应于形成延长部。

在其他实例中，暴露延长部于绝缘介质包括施加O₂等离子于延长部。

在其他实例中，在暴露延长部于绝缘介质之后，延长部包括Cu_xO_y，其中x是1或2，y是1或2。

在其他实例中，第一导电结构和延长部包括选自氧化铜、氮化铜、氧化铝、以及氮化铝中的至少一种。

在另一实施例中，一种形成半导体装置的方法包括：形成第一导电结构，其从半导体装置的表面延伸穿过隔离层；形成第二导电结构，其从半导体装置的表面延伸穿过隔离层；以及暴露位于第一导电结构和第二导电结构之间的半导体装置的缓冲表面于绝缘介质。

在其他实例中，暴露使得半导体装置的表面氧化。

在其他实例中，暴露于绝缘介质的半导体装置的表面包括导电材料。

在其他实例中，方法包括从第一导电结构移动导电材料。

在其他实例中，导电材料为金属。

在其他实例中，绝缘介质为具有Ar⁺或N⁺的O₂等离子。

在其他实例中，方法进一步包括：形成包括从半导体装置的表面延伸到半导体装置内的绝缘深度的绝缘层，此绝缘层包括第一导电结构的一部分、第二导电结构的一部分、以及位于第一导电结构和第二导电结构之间的隔离层的一部分。

在其他实例中，绝缘深度为大约至大约

上文概述若干实施例的特征，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，可轻易使用本揭露作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭露的精神及范畴，且可在不脱离本揭露的精神及范畴的情况下产生本文的各种变化、替代及更改。

条件语言，例如“可以”或“可能”，除非另有明确说明，否则在文中通常被理解为用于表示某些实施例包括但其他实施例不包括某些特征、元件和/或步骤。因此，条件语言通常不意图暗示特征、元件和/或步骤以任何方式对于一个或多个实施例是必需的，或者一个或多个实施例必然包括用于(具有或不具有用户输入或提示)决定这些特征、元件和/或步骤是否被包括或将在任何具体实施例中被执行的逻辑。

逻辑加法语言，例如片语“X、Y或Z中的至少一个”，除非另有明确说明，否则通常用于表示项目、术语等可以是X、Y、Z或其任何组合(例如X、Y和/或Z)。因此，逻辑加法语言通常不意图、并且不应意味着某些实施例要求存在至少一种X、至少一种Y或至少一种Z。

应当强调，可以对上述实施例进行许多变化和修改，其中的要素将被理解为在其他可接受的实例之中。所有这些修改和变化旨在被包括在本揭示内容的范围内，并且由所附权利要求书所保护。

Claims

1.一种半导体装置，其特征在于，包括：

多个垂直导电结构，其中所述多个垂直导电结构中的每一个垂直导电结构延伸穿过一隔离层；以及

一绝缘延长部，其水平设置于所述多个垂直导电结构中的一第一垂直导电结构和一第二垂直导电结构之间。