[go: up one dir, main page]

TW201917855A - 多層印刷電路板 - Google Patents

多層印刷電路板 Download PDF

Info

Publication number
TW201917855A
TW201917855A TW107114119A TW107114119A TW201917855A TW 201917855 A TW201917855 A TW 201917855A TW 107114119 A TW107114119 A TW 107114119A TW 107114119 A TW107114119 A TW 107114119A TW 201917855 A TW201917855 A TW 201917855A
Authority
TW
Taiwan
Prior art keywords
conductive pattern
layer
insulating layer
pattern layer
printed circuit
Prior art date
Application number
TW107114119A
Other languages
English (en)
Inventor
朴庸鎭
姜明杉
金柱澔
Original Assignee
南韓商三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電機股份有限公司 filed Critical 南韓商三星電機股份有限公司
Publication of TW201917855A publication Critical patent/TW201917855A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明揭露一種多層印刷電路板。根據本發明一個態樣的多層印刷電路板包括:接合絕緣層;下部基板,包括嵌置於接合絕緣層的一個表面中的第一導電圖案;中介基板,包括嵌置於接合絕緣層的另一表面中的第二導電圖案層,且設置於下部基板上;連接通孔孔洞,貫穿接合絕緣層及第二導電圖案層;連接通孔,填充於連接通孔孔洞中以將第一導電圖案層與第二導電圖案層彼此連接;以及通孔接墊,突起於接合絕緣層的另一表面上。

Description

多層印刷電路板
本發明是有關於一種多層印刷電路板。
隨著各種電子裝置變得日益多功能化且越來越小,該些電子裝置中的每一者的尺寸變得越來越小,但輸入/輸出(input/output,I/O)的數目正在增加。因此,電子裝置的輸入/輸出的線寬度及電子裝置的各輸入/輸出之間的距離(即,節距)已逐漸變得越來越小。
因此,安裝有電子裝置的封裝板亦需要減小各導電圖案之間的距離以及各導電圖案之間的節距及線寬度。此外,需要使訊號通路最小化以減少雜訊且加快訊號轉移。
為了滿足封裝板的該些需要,已開發出一種新技術來在用於封裝的傳統印刷電路板與主動裝置之間設置矽系中介層。在替代技術中,在用於封裝的印刷電路板上達成足以對應中介層的精密導電圖案層。
相關技術闡述於韓國專利公開案第10-2011-0066044號(2011年6月16日)中。
本發明的實施例可提供一種具有提高的製造良率的多層印刷電路板。
本發明的另一實施例可提供一種具有提高的平坦度的多層印刷電路板。
提供以下詳細說明是為了幫助讀者獲得對本文所述的方法、設備及/或系統的全面理解。然而,本文所述的方法、設備及/或系統的各種變化、修改及等效形式將對此項技術中具有通常知識者顯而易見。本文所述的操作的順序僅為實例,且並非受限於本文所述的順序,而是除了必需按某一次序發生的操作以外,可如將對此項技術中具有通常知識者顯而易見般進行改變。此外,為增加清晰性及簡明性,對此項技術中具有通常知識者眾所習知的功能及構造的說明可被省略。
本文所述的特徵可被實施為諸多不同的形式,而不應被視為僅限於本文所述的實例。更確切而言,提供本文所述的實例是為了使本揭露透徹及完整,且將向此項技術中具有通常知識者傳達本揭露的全部範圍。
除非另外定義,否則本文所使用的包括技術用語及科學用語的所有用語具有與本揭露所屬技術中具有通常知識者對所述用語所通常理解的含義相同的含義。在常用字典中定義的任何用語應被理解為在相關技術的上下文中具有相同的含義,且除非另外明確地定義,否則不應將其解釋為具有理想或過於正式的含義。
無論圖編號如何,相同或對應的元件將給出相同的參考編號,且將不再重複對相同或對應的元件進行任何冗餘說明。本揭露的說明通篇中,當闡述某一相關傳統技術被確定為避開本揭露的要點時,將省略有關的詳細說明。在闡述各種元件時可使用例如「第一」及「第二」等用語,但以上元件不應侷限於以上用語。以上用語僅用於區分各個元件。在附圖中,一些元件可被誇大、省略或簡要說明,且元件的尺寸未必反映該些元件的實際尺寸。
以下,將參照附圖詳細闡述本揭露的某些實施例。多層印刷電路板 (一個實施例)
圖1示出根據本發明實施例的多層印刷電路板。圖2是圖1中被標記為「A」的區段的放大圖。
參照圖1,根據本發明一個實施例的多層印刷電路板1000可包括下部基板100、中介基板200、接合絕緣層300、連接通孔孔洞、連接通孔及接墊圖案層,且可更包括金屬柱及晶種層。
以下,為便於闡述,將下部基板稱為第一積層板100,且將中介基板稱為第二積層板200。
第一積層板100可包括:至少二或更多個第一導電圖案層11;第一絕緣層110、210,夾置於相鄰的第一導電圖案層之間;以及第一通孔V1,形成於第一絕緣層中以將相鄰的第一導電圖案層電性內連。
第一絕緣層110可包含例如環氧樹脂等電性絕緣樹脂。第一絕緣樹脂110可為含有感光性絕緣樹脂的感光性絕緣層。
第一絕緣層110可包含電性絕緣樹脂中所含有的加強材。加強材可為玻璃布、玻璃纖維、無機填料及有機填料中的任一種。加強材可增強第一絕緣層110的剛性且降低第一絕緣層110的熱膨脹係數。
所使用的無機填料可為選自由以下組成的群組中的至少一者:二氧化矽(SiO2 )、氧化鋁(Al2 O3 )、碳化矽(SiC)、硫酸鋇(BaSO4 )、滑石、黏土、雲母粉、氫氧化鋁(AlOH3 )、氫氧化鎂(Mg(OH)2 )、碳酸鈣(CaCO3 )、碳酸鎂(MgCO3 )、氧化鎂(MgO)、氮化硼(BN)、硼酸鋁(AlBO3 )、鈦酸鋇(BaTiO3 )及鋯酸鈣(CaZrO3 )。
所述多個第一絕緣層100中的任一者可為利用其中玻璃布浸入於絕緣樹脂中的預浸體形成的核心絕緣層,且所述多個第一絕緣層100中的其餘者可分別為利用例如味之素增層膜(Ajinomoto Build-up Film,ABF)等增層膜形成的增層絕緣層。換言之,第一積層板100可被結構化為其中不同的第一絕緣層增層於第一絕緣層的任一表面上的核心基板。
第一導電圖案層11可包括通孔接墊、訊號圖案、電源圖案、接地圖案及外部連接端子中的至少一者。
所述多個第一導電圖案層11可採用相同的圖案來形成或可採用不同的圖案來形成。
第一導電圖案層11可由具有優異的電性性質的銅(Cu)、銀(Ag)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)或鉑(Pt)製成。
最外第一導電圖案層11被形成為自最外第一絕緣層110的一個表面突起,且嵌置於接合絕緣層300的一個表面中。具體而言,參照圖1,形成於第一積層板100的最上層處的第一導電圖案層11被形成為自最上第一絕緣層110的上表面突起,且嵌置於接合絕緣層300的下表面中。
第二積層板200包括第二導電圖案層21且設置於第一積層板100上。亦即,第二積層板200獨立於第一積層板100而形成,且藉由隨後將闡述的接合絕緣層300而與第一積層板100接合。
同時,與圖1所示不同,第二積層板200可包括二或更多個第二導電圖案層21。在此種情形中,第二積層板200可包括分別夾置於各相鄰的第二導電圖案層21之間的第二絕緣層,且可包括貫穿第二絕緣層以將相鄰的第二導電圖案層21彼此電性連接的第二通孔。
第二絕緣層110可包含例如環氧樹脂等電性絕緣樹脂。此外,第二絕緣層110可為含有感光性絕緣樹脂的感光性絕緣層。
第二絕緣層110可包含電性絕緣樹脂中所含有的加強材。加強材可為玻璃布、玻璃纖維、無機填料及有機填料中的任一種。加強材可增強第二絕緣層110的剛性且降低第二絕緣層110的熱膨脹係數。
所使用的無機填料可為選自由以下組成的群組中的至少一者:二氧化矽(SiO2 )、氧化鋁(Al2 O3 )、碳化矽(SiC)、硫酸鋇(BaSO4 )、滑石、黏土、雲母粉、氫氧化鋁(AlOH3 )、氫氧化鎂(Mg(OH)2 )、碳酸鈣(CaCO3 )、碳酸鎂(MgCO3 )、氧化鎂(MgO)、氮化硼(BN)、硼酸鋁(AlBO3 )、鈦酸鋇(BaTiO3 )及鋯酸鈣(CaZrO3 )。
第二絕緣層可薄於第一絕緣層110。亦即,第二絕緣層構成作為第二積層板200的中介基板,且因此可薄於與傳統印刷電路板對應的第一積層板100的第一絕緣層110。
第二導電圖案層11包括訊號圖案、電源圖案及接地圖案中的至少一者。
所述多個第二導電圖案層11可採用相同的圖案來形成或可採用不同的圖案來形成。
第二導電圖案層11可由具有優異的電性性質的銅(Cu)、銀(Ag)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)或鉑(Pt)製成。
形成於中介基板上的第二積層板200(即,第二導電圖案層21)所具有的各圖案之間的節距、各圖案之間的距離及圖案的寬度相對小於第一導電圖案層11的各圖案之間的節距、各圖案之間的距離及圖案的寬度。換言之,第二導電圖案層21是被形成為較第一導電圖案層11精密的精密圖案層。
最外第二導電圖案層21嵌置於接合絕緣層的另一表面中。亦即,參照圖1,最下第二導電圖案層21嵌置於接合絕緣層300的上表面中。
經由接合絕緣層的另一表面而暴露的第二導電圖案層的一個表面中形成有溝槽R。亦即,參照圖2,當所述溝槽形成於第二導電圖案層21的一個表面中時,第二導電圖案層21的所述一個表面被形成為低於接合絕緣層的另一表面。
第二導電圖案層21及第二通孔可分別由具有優異的電性性質的銅(Cu)、銀(Ag)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)或鉑(Pt)製成。
可在第二積層板200上設置例如積體電路晶片或記憶體晶片等電子裝置(圖中未示出)。第二積層板200可解決第一積層板100的輸入/輸出的節距(及/或數目)與電子裝置的輸入/輸出的節距(及/或數目)之間的失配。在其中多個電子裝置設置於第二積層板200上的情形中,第二積層板200將所述多個電子裝置電性內連。
接合絕緣層300將分離地且個別地形成的第一積層板100與第二積層板200彼此接合。亦即,接合絕緣層300夾置於第一積層板100的一個表面與第二積層板200的一個表面之間以將第一積層板100與第二積層板200彼此接合。因此,接合絕緣層300的一個表面中嵌入有第一導電圖案層11且接合絕緣層300的另一表面中嵌入有第二導電圖案層21。
接合絕緣層300可利用阻焊膜或感光性絕緣膜來形成。如隨後將闡述,接合絕緣層300藉由在第一積層板100與第二積層板200接合時被完全硬化(C階段)來將第一積層板100與第二積層板200接合。
連接通孔孔洞VH貫穿接合絕緣層300及第二導電圖案層21。連接通孔孔洞VH可藉由雷射製程形成於接合絕緣層300及第二導電圖案層21中。
連接通孔500填充於連接通孔孔洞VH中以對第一導電圖案層11與第二導電圖案層21進行連接。連接通孔500可藉由利用電鍍在連接通孔孔洞VH中沈澱導電性材料來形成。
連接通孔500可由具有優異的電性性質的銅(Cu)、銀(Ag)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)或鉑(Pt)製成。
接墊圖案層600突起於接合絕緣層300的另一表面上,且包括與連接通孔500連接的通孔接墊610。亦即,接墊圖案層600包括通孔接墊610及接觸接墊620,且因突起於接合絕緣層300的另一表面上而與嵌置於接合絕緣層300的另一表面中的第二導電圖案層21連接。
通孔接墊610及接觸接墊620僅是出於方便說明而被命名的。因此,屬於接墊圖案層600的任何圖案可為通孔接墊610且同時可為接觸接墊620。
此處,連接通孔500與通孔接墊610可被整體地形成。亦即,連接通孔500與通孔接墊610可藉由單個電鍍製程來形成,且在連接通孔500與通孔接墊610之間可不存在介面。然而,此不應自本發明的範圍中排除連接通孔500與通孔接墊610是被分開地形成且在連接通孔500與通孔接墊610之間形成有介面。
金屬柱700形成於通孔接墊610上。金屬柱700因形成於通孔接墊610上而將根據本實施例的多層印刷電路板1000與例如積體電路晶片或記憶體晶片等電子裝置(圖中未示出)電性連接。亦即,金屬柱700是根據本實施例的多層印刷電路板的外部連接構件。
金屬柱700可由具有優異的電性性質的銅(Cu)、銀(Ag)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)或鉑(Pt)製成。金屬柱700可由(但不限於)與形成第一導電圖案層11及第二導電圖案層21的導電材料相同的材料製成。
晶種層800形成於第二導電圖案層21的經由接合絕緣層300的另一表面而暴露的一個表面上、以及連接通孔孔洞VH的內壁上。具體而言,晶種層800形成於連接通孔孔洞VH的內壁與連接通孔500之間以及第二導電圖案層21與通孔接墊610之間。
晶種層800可利用例如濺鍍或氣相沈積等半導體製程來形成,或可利用例如無電鍍覆等印刷電路板製程來形成。
晶種層800可由具有優異的電性性質的銅(Cu)、銀(Ag)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)或鉑(Pt)製成。
根據本實施例的多層印刷電路板1000可更包括形成於第一積層板100與第二積層板200相對的表面上的阻焊(solder resist,SR)層,且可更包括形成於金屬柱700上的表面處理層。
表面處理層可包含鎳(Ni)、金(Au)及鉑(Pd)中的至少一種。舉例而言,表面處理層可具有由鎳層及形成於鎳層上的金層組成的多層結構。表面處理層可藉由無電鍍鎳鈀浸金(Electroless Nickel Electroless Palladium Immersion Gold,ENEPIG)製程而形成於金屬柱700上。作為另一選擇,表面處理層可為含有有機材料的有機可焊性保護層(Organic Solderability Preservative,OSP)。 (另一實施例)
圖3示出根據本發明另一實施例的多層印刷電路板。
在根據本實施例的多層印刷電路板2000與根據本發明所述一個實施例的多層印刷電路板1000之間,金屬箔900是不同的,且下文將主要闡述此不同之處。
本實施例中的第一積層板100、第二積層板200、第一導電圖案層11、第二導電圖案層21、第一絕緣層110、第二絕緣層及接合絕緣層與結合本發明的所述一個實施例闡述的相應元件實質上相同。
金屬箔900形成於第二導電圖案層21的一個表面與晶種層800之間。亦即,本實施例可具有第二導電圖案層21、金屬箔900、晶種層及通孔接墊610連續積層的結構。
金屬箔900可由與晶種層800不同的金屬製成。此外,金屬箔900可由與第二導電圖案層21不同的金屬製成。舉例而言,在其中第二導電圖案層21及晶種層800二者由銅製成的情形中,金屬箔900可由鎳或鈦製成。
金屬箔900是隨後將闡述的載體的超薄金屬箔存留於根據本實施例的多層印刷電路板上者。
同時,與本發明的所述一個實施例不同,由於金屬箔900,第二導電圖案層21的一個表面中可不形成溝槽。亦即,第二導電圖案層21的所述一個表面與接合絕緣層300的另一表面可實質上共面。因此,金屬箔900被形成為自接合絕緣層300的另一表面突起。製造多層印刷電路板的方法
圖4至圖18示出根據本發明實施例的一種製造多層印刷電路板的方法。具體而言,圖4示出用於根據本發明一個實施例的製造多層印刷電路板的方法中的第一積層板,且圖5示出用於根據本發明一個實施例的製造多層印刷電路板的方法中的第二積層板。圖5至圖18示出將第一積層板與第二積層板接合的製程以及在接合製程之後的製程。
首先參照圖4及圖5,分別形成第一積層板及第二積層板。
參照圖4,第一積層板100可利用傳統有核心方法或無核心方法來形成。以下,第一積層板100將被闡述成利用有核心方法來形成,但本發明的範圍不應侷限於本文所述內容。
利用有核心方法而形成的第一積層板100可藉由以下製程來形成。
在作為核心絕緣層的第一絕緣層110中加工通孔孔洞。然後,藉由無電鍍覆在包括通孔孔洞的核心絕緣層的表面上形成晶種層。接下來,在核心絕緣層的兩個表面上積層乾膜之後,藉由微影製程來形成鍍覆抗蝕劑。然後,藉由利用電鍍在鍍覆抗蝕劑的開口中沈澱導電材料來形成第一導電圖案層11。接下來,移除鍍覆抗蝕劑,且移除被暴露的晶種層。最後,可藉由將傳統增層製程重複若干次來製造圖3所示的第一積層板100。藉由該些製程,可製造形成有多個第一絕緣層110、多個第一導電圖案層11及多個第一通孔V1的第一積層板100。
上述多個第一導電圖案層11可分別利用減成製程、半加成製程及經修改半加成製程中的任一種來形成。
同時,第一積層板100的下表面上可形成有保護層PL,如圖4所示。保護層PL在隨後製程中支撐及保護第一積層板100。保護層可包括分離層。
參照圖5,第二積層板形成於載體上。
在本實施例中,假設第二積層板是由單個第二導電圖案層21構成,然而本發明的範圍不應受本文所述的內容約束。
載體C可為用於實施無核心方法的傳統輔助材料。亦即,載體C可包括支撐板S、形成於支撐板S的任一表面上的載體金屬箔CF1及分別形成於載體金屬箔CF1上的超薄金屬箔CF2。
第二導電圖案層21可藉由電鍍、使用超薄金屬箔CF2作為電力供應層來形成。亦即,第二導電圖案層21可藉由以下方式來形成:在載體C的超薄金屬箔CF2上積層乾膜,藉由微影製程形成鍍覆抗蝕劑,在鍍覆抗蝕劑的開口中沈澱導電材料,及移除乾膜。
在利用在印刷電路板的領域中形成電路的製程的情形中,第二導電圖案層21及第二通孔V2可利用半加成製程或經修改半加成製程來形成。作為另一選擇,第二導電圖案層可利用在半導體的領域中形成導電材料的方法而非在印刷電路板的領域中形成電路的製程來形成。亦即,第二導電圖案層可利用例如化學氣相沈積(Chemical Vapor Deposition,CVD)或物理氣相沈積(Physical Vapor Deposition,PVD)等沈積製程來形成。
接下來,參照圖6,使用接合絕緣層將第一積層板與第二積層板彼此接合。
第一積層板100與第二積層板200被排列成第一積層板100及第二積層板200各自的一個表面面對彼此,且在第一積層板100與第二積層板200之間夾置有接合絕緣層300。接合絕緣層300可在形成於第一積層板100上之後與第二積層板200接合,或可在形成於第二積層板200上之後與第一積層板100接合。
第一積層板100與第二積層板200可利用例如對準標記來進行對準。
接合是藉由對第一積層板100及第二積層板200進行加熱及按壓以使得接合絕緣層300自半硬化狀態(即,B階段)轉變為完全硬化狀態(即,C階段)來進行處理。
接下來,參照圖7,移除載體。
載體C可藉由以下方式來移除:使載體金屬箔CF1與超薄金屬箔CF2在載體金屬箔CF1與超薄金屬箔CF2之間的介面處彼此分離。因此,在移除載體C之後,超薄金屬箔CF2餘留於接合絕緣層300的另一表面上。
接下來,參照圖8,移除超薄金屬箔,且加工連接通孔孔洞。
超薄金屬箔CF2可藉由閃速蝕刻(flash etching)或半蝕刻(half etching)來移除。在其中超薄金屬箔CF2及第二導電圖案層21二者是由銅製成的情形中,第二導電圖案層21可在超薄金屬箔CF2被移除時亦可被局部地移除。因此,可在第二導電圖案層21的一個表面中形成上述溝槽R。
連接通孔孔洞VH藉由貫穿第二導電圖案層21及接合絕緣層300而將第一導電圖案層11的至少一部分暴露至外部。連接通孔孔洞VH可利用雷射鑽機來形成。雷射鑽機可為CO2 雷射鑽機或YAG雷射鑽機。如上所述,第二導電圖案層21是精密圖案層,因此非常薄,且因此即使使用CO2 雷射鑽機,儘管CO2 雷射鑽機的功率輸出弱,還是可貫穿第二導電圖案層21及接合絕緣層300。
接下來,參照圖9,在整個包括連接通孔孔洞的內壁的接合絕緣層的另一表面上形成晶種層。
晶種層800可利用例如濺鍍或氣相沈積等半導體製程來形成,或可利用例如無電鍍覆等印刷電路板製程來形成。晶種層800可包含但不限於銅。
接下來,參照圖10,在接合絕緣層的其上形成有晶種層800的另一表面上形成第一鍍覆抗蝕劑。
第一鍍覆抗蝕劑DF1可藉由在接合絕緣層300的另一表面上積層例如乾膜等感光性材料且接著執行微影製程來形成。
第一鍍覆抗蝕劑DF1形成有開口,所述開口對應於其中欲形成接墊圖案層600的位置。
接下來,參照圖11,在第一鍍覆抗蝕劑的開口處形成接墊圖案層。
接墊圖案層600可利用例如濺鍍或氣相沈積等半導體製程來形成,或可利用例如電鍍等印刷電路板製程來形成。
接下來,參照圖12,移除第一鍍覆抗蝕劑。
接下來,參照圖13,在接合絕緣層的另一表面上形成第二鍍覆抗蝕劑。
第二鍍覆抗蝕劑DF2可藉由在接合絕緣層300的另一表面上積層例如乾膜等感光性材料且接著執行微影製程來形成。
第二鍍覆抗蝕劑DF2形成有開口,所述開口對應於其中欲形成金屬柱700的位置。
接下來,參照圖14,在第二鍍覆抗蝕劑的開口中形成金屬柱。
金屬柱700可利用例如濺鍍或氣相沈積等半導體製程來形成,或可利用例如電鍍等印刷電路板製程來形成。
接下來,參照圖15及圖16,移除第二鍍覆抗蝕劑,且移除被暴露的晶種層。
晶種層800的不形成有接墊圖案層600且因此不被暴露至外部的部分可藉由閃速蝕刻或半蝕刻來移除。
接下來,參照圖17,在接合絕緣層的另一表面上形成阻焊層以使得金屬柱暴露出來。
阻焊層SR可藉由在接合絕緣層的另一表面上積層阻焊膜且接著將阻焊膜硬化來形成。
接下來,參照圖18,在金屬柱的暴露表面上形成表面處理層,且然後在移除保護層之後,在第一積層板的另一表面上形成阻焊層。
表面處理層可藉由無電鍍鎳鈀浸金(ENEPIG)製程而形成於金屬柱700上。作為另一選擇,表面處理層可為含有有機材料的有機可焊性保護層(OSP)。
儘管本揭露包括具體實例,然而對於此項技術中具有通常知識者而言將顯而易見的是,在不背離申請專利範圍及其等效範圍的精神及範圍的條件下,可對該些實例作出各種形式及細節上的變化。本文所述的實例應被視為僅具有說明性意義而非用於限制。每一實例中的特徵或態樣的說明應被視為可適用於其他實例中的相似的特徵或態樣。若所述技術以不同次序來執行及/或若所述系統、架構、裝置或電路中的組件以不同的方式進行組合及/或藉由其他組件或其等效形式來替換或補充,則可達成合適的結果。因此,本揭露的範圍並非由詳細說明來界定,而是由申請專利範圍及其等效範圍來界定,且處於申請專利範圍及其等效範圍的範圍內的所有變型應被視為包括在本揭露中。
11‧‧‧第一導電圖案層
21‧‧‧第二導電圖案層
100‧‧‧下部基板/第一積層板
110‧‧‧第一絕緣層
200‧‧‧中介基板/第二積層板
300‧‧‧接合絕緣層
500‧‧‧連接通孔
600‧‧‧接墊圖案層
610‧‧‧通孔接墊
620‧‧‧接觸接墊
700‧‧‧金屬柱
800‧‧‧晶種層
900‧‧‧金屬箔
1000、2000‧‧‧多層印刷電路板
A‧‧‧區段
C‧‧‧載體
CF1‧‧‧載體金屬箔
CF2‧‧‧超薄金屬箔
DF1‧‧‧第一鍍覆抗蝕劑
DF2‧‧‧第二鍍覆抗蝕劑
PL‧‧‧保護層
R‧‧‧溝槽
S‧‧‧支撐板
SFL‧‧‧表面處理層
SR‧‧‧阻焊層
V1‧‧‧第一通孔
VH‧‧‧連接通孔孔洞
圖1示出根據本發明實施例的多層印刷電路板。 圖2是圖1中被標記為「A」的區段的放大圖。 圖3示出根據本發明另一實施例的多層印刷電路板。 圖4至圖18示出根據本發明實施例的一種製造多層印刷電路板的方法。

Claims (12)

  1. 一種多層印刷電路板,包括: 接合絕緣層; 下部基板,包括嵌置於所述接合絕緣層的一個表面中的第一導電圖案層; 中介基板,包括嵌置於所述接合絕緣層的另一表面中的第二導電圖案層,且設置於所述下部基板上; 連接通孔孔洞,貫穿所述接合絕緣層及所述第二導電圖案層; 連接通孔,填充於所述連接通孔孔洞中以將所述第一導電圖案層與所述第二導電圖案層彼此連接;以及 通孔接墊,突起於所述接合絕緣層的所述另一表面上。
  2. 如申請專利範圍第1項所述的多層印刷電路板,其中所述連接通孔與所述通孔接墊是整體地形成的。
  3. 如申請專利範圍第1項所述的多層印刷電路板,更包括形成於所述通孔接墊上的金屬柱。
  4. 如申請專利範圍第1項所述的多層印刷電路板,更包括晶種層,所述晶種層形成於所述第二導電圖案層的經由所述接合絕緣層的所述另一表面而暴露的一個表面上、以及所述連接通孔孔洞的內壁上。
  5. 如申請專利範圍第4項所述的多層印刷電路板,其中所述第二導電圖案層的一個表面上形成有溝槽。
  6. 如申請專利範圍第4項所述的多層印刷電路板,更包括形成於所述第二導電圖案層的一個表面與所述晶種層之間的金屬箔。
  7. 如申請專利範圍第6項所述的多層印刷電路板,其中所述晶種層與所述金屬箔分別是由彼此不同的材料製成。
  8. 如申請專利範圍第6項所述的多層印刷電路板,其中所述金屬箔是自所述接合絕緣層的所述另一表面突起。
  9. 一種多層印刷電路板,包括: 接合絕緣層; 第一導電圖案層,嵌置於所述接合絕緣層的一個表面中; 第二導電圖案層,嵌置於所述接合絕緣層的另一表面中; 連接通孔,貫穿所述接合絕緣層及所述第二導電圖案層以將所述第一導電圖案層與所述第二導電圖案層彼此連接;以及 接墊圖案層,突起於所述接合絕緣層的所述另一表面上,且包括與所述連接通孔連接的通孔接墊。
  10. 如申請專利範圍第9項所述的多層印刷電路板,更包括形成於所述接墊圖案層上的金屬柱。
  11. 如申請專利範圍第9項所述的多層印刷電路板,更包括形成於所述第二導電圖案層與所述接墊圖案層之間的晶種層。
  12. 如申請專利範圍第11項所述的多層印刷電路板,更包括形成於所述第二導電圖案層與所述晶種層之間的金屬箔。
TW107114119A 2017-10-26 2018-04-26 多層印刷電路板 TW201917855A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2017-0140400 2017-10-26
KR1020170140400A KR20190046511A (ko) 2017-10-26 2017-10-26 다층 인쇄회로기판

Publications (1)

Publication Number Publication Date
TW201917855A true TW201917855A (zh) 2019-05-01

Family

ID=66628907

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114119A TW201917855A (zh) 2017-10-26 2018-04-26 多層印刷電路板

Country Status (3)

Country Link
JP (1) JP2019080032A (zh)
KR (1) KR20190046511A (zh)
TW (1) TW201917855A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708541B (zh) * 2019-06-06 2020-10-21 欣興電子股份有限公司 線路載板及其製作方法
CN113347786A (zh) * 2020-02-18 2021-09-03 财团法人工业技术研究院 具导电通孔阵列基板的电子装置
TWI763015B (zh) * 2020-02-18 2022-05-01 財團法人工業技術研究院 具導電通孔陣列基板之電子裝置
CN114916156A (zh) * 2021-02-08 2022-08-16 欣兴电子股份有限公司 电路板结构及其制作方法
TWI780972B (zh) * 2021-11-02 2022-10-11 頎邦科技股份有限公司 半導體裝置之製造方法
TWI836628B (zh) * 2022-09-21 2024-03-21 大陸商鵬鼎控股(深圳)股份有限公司 電路板及其製造方法
TWI889335B (zh) * 2024-05-13 2025-07-01 矽品精密工業股份有限公司 承載結構及具有該承載結構之電子封裝件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102881012B1 (ko) * 2020-11-30 2025-11-04 삼성전기주식회사 인쇄회로기판
KR102882135B1 (ko) 2020-12-08 2025-11-05 삼성전기주식회사 인쇄회로기판
KR102908329B1 (ko) * 2021-03-31 2026-01-05 삼성전기주식회사 인쇄회로기판
KR20230051885A (ko) * 2021-10-12 2023-04-19 주식회사 엘지에너지솔루션 인쇄회로기판, 이의 제조 방법 및 이를 포함하는 전지 팩

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103301B1 (ko) 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708541B (zh) * 2019-06-06 2020-10-21 欣興電子股份有限公司 線路載板及其製作方法
CN113347786A (zh) * 2020-02-18 2021-09-03 财团法人工业技术研究院 具导电通孔阵列基板的电子装置
TWI763015B (zh) * 2020-02-18 2022-05-01 財團法人工業技術研究院 具導電通孔陣列基板之電子裝置
US11756865B2 (en) 2020-02-18 2023-09-12 Industrial Technology Research Institute Electronic device having substrate
CN113347786B (zh) * 2020-02-18 2023-12-26 财团法人工业技术研究院 具导电通孔阵列基板的电子装置
CN114916156A (zh) * 2021-02-08 2022-08-16 欣兴电子股份有限公司 电路板结构及其制作方法
TWI780972B (zh) * 2021-11-02 2022-10-11 頎邦科技股份有限公司 半導體裝置之製造方法
US12224183B2 (en) 2021-11-02 2025-02-11 Chipbond Technology Corporation Method of manufacturing semiconductor device
TWI836628B (zh) * 2022-09-21 2024-03-21 大陸商鵬鼎控股(深圳)股份有限公司 電路板及其製造方法
TWI889335B (zh) * 2024-05-13 2025-07-01 矽品精密工業股份有限公司 承載結構及具有該承載結構之電子封裝件

Also Published As

Publication number Publication date
KR20190046511A (ko) 2019-05-07
JP2019080032A (ja) 2019-05-23

Similar Documents

Publication Publication Date Title
TW201917855A (zh) 多層印刷電路板
JP6747063B2 (ja) ガラス回路基板
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
CN104883807B (zh) 嵌入式板及其制造方法
JP6079992B2 (ja) 一体的金属コアを備えた多層電子支持構造体
KR20030062259A (ko) 플렉시블 다층 배선기판 및 그 제조방법
US20160081182A1 (en) Package board, method for manufacturing the same and package on package having the same
JPH11354684A (ja) 低熱膨張配線基板および多層配線基板
CN105321915A (zh) 嵌入式板及其制造方法
US9601422B2 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
TWI788346B (zh) 多層印刷電路板
CN1751547B (zh) 多层基板及其制造方法
TW201927102A (zh) 軟硬複合印刷電路板及其製造方法
US8415200B2 (en) Method for manufacturing semiconductor package
TWI651990B (zh) 印刷電路板
US20150061093A1 (en) Interposer and semiconductor package using the same, and method of manufacturing interposer
US20230282565A1 (en) Packaging structure and manufacturing method thereof
JP2004095854A (ja) 多層配線基板
JP2018101776A (ja) プリント回路基板及びパッケージ
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP2017216434A (ja) 多層プリント回路基板
JP2007294746A (ja) 半導体パッケージ及び半導体パッケージの製造方法
CN116631883A (zh) 封装基板及其制作方法、芯片及其制作方法
TW201943318A (zh) 線路板、封裝結構及其製造方法