TWI889335B

TWI889335B - 承載結構及具有該承載結構之電子封裝件

Info

Publication number: TWI889335B
Application number: TW113117605A
Authority: TW
Inventors: 林宗利; 蔡俊林; 黃偉益
Original assignee: 矽品精密工業股份有限公司
Priority date: 2024-05-13
Filing date: 2024-05-13
Publication date: 2025-07-01
Also published as: CN118474988A; US20250351262A1

Abstract

一種承載結構，係包括：下屏蔽層，包括複數下屏蔽區塊及第一分隔道；線路層，包括複數導電跡線、至少一接地塊及複數第二分隔道，任一第二分隔道之位置未對應於第一分隔道之位置；上屏蔽層，包括複數上屏蔽區塊及第三分隔道，第三分隔道之位置未對應於任一第二分隔道之位置；以及至少二絕緣層，各絕緣層中形成有複數導電穿孔。藉由本發明之實施，可使承載結構及具有該承載結構之電子封裝件之各層中的分隔道邊緣不會在垂直方向上相互對應而形成結構上之弱點，故能避免外側之保護層甚或是承載結構整體發生破裂，提昇產品可靠度。

Description

承載結構及具有該承載結構之電子封裝件

本發明係有關一種承載結構，尤指一種用於半導體之承載結構及具有該承載結構之電子封裝件。

在現今生活中充滿電子產品與技術的時代，幾乎所有類型的電子系統中都用到了電路板。這些電路板的應用範圍包括了從低性能、低操作頻率到高性能、高操作頻率的各種用途。而隨著電子產品的功能越來越多、處理速度越來快，其電路也逐漸往高操作頻率發展。

在高頻操作的要求下，電路板的設計與製造也變得日益困難且昂貴。尤其是現今的電路板常為多層結構，因此不管是來自電路板內部相同或是不同線路層的線路之訊號，或是來自電路板外部的雜訊等的電磁干擾(Electromagnetic Interference，簡稱EMI)，都會對高頻操作之線路內的訊號產生很大的影響。因此，業界遂在多層電路板的內部間隔設置多個屏蔽層，一方面用以屏蔽來自電路板外部及來自內部各層電路之電磁干擾，另一方面也可供接地之用。

如圖1所示，現有多層結構之電路板1內包含有多個以金屬所形成的接地層10，而設置有線路的線路層11則被夾置於這些接地層10之間。線路層11中包括用以構成線路之複數導電線111及接地塊112，以及介於相鄰的接地塊112間之分隔道103、介於導電線111與相鄰的導電線111或接地塊112間之分隔道103’。設置多個接地層10雖可達到屏蔽電磁干擾的目的，但為了兼顧屏蔽與接地的效果，每個接地層10中一般都只區分成少數幾個大面積且彼此極為靠近的接地面101(Ground plane)，使得被覆於最外層之接地面101上例如是由綠漆所構成之保護層12在接地面101間之分隔道103的上方形成凹陷Dp。而不同接地層10中各接地面101的邊緣常又在垂直方向上彼此對應切齊，使得保護層12之凹陷Dp又與下方各接地面101間之分隔道103在垂直方向上對應堆疊，造成電路板1表面保護層12之凹陷Dp與下方各分隔道103對應處成為整體結構中強度較低的結構弱點，導致應力容易集中於這些位置，造成保護層12甚至是電路板1整體容易在這些位置發生破裂，因而減損了採用此電路板1之產品的可靠度。

因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。

鑑於上述習知技術之種種缺失，本發明提供一種承載結構，係包括：下屏蔽層，包括複數下屏蔽區塊及分隔該複數下屏蔽區塊之第一分隔道；線路層，係位於該下屏蔽層上方並包括複數導電跡線、至少一接地塊及介於該複數導電跡線與該至少一接地塊間之複數第二分隔道，且任一該第二分隔道之位置未對應於該第一分隔道之位置；上屏蔽層，係位於該線路層上方並包括複數上屏蔽區塊及介於該複數上屏蔽區塊間之第三分隔道，且該第三分隔道之位置未對應於任一該第二分隔道之位置；以及至少二絕緣層，係分別設於該下屏蔽層與該線路層之間，及該線路層與該上屏蔽層之間，且各該絕緣層中形成有複數導電穿孔。

本發明復提供一種具有該承載結構之電子封裝件，係包括：前述之承載結構；以及至少一電子元件，其係設置於該承載結構上，並與該承載結構電性連接。

前述之承載結構及電子封裝件中，該第三分隔道之位置未對應於該第一分隔道之位置。

前述之承載結構及電子封裝件中，該第一分隔道之邊緣係呈直線狀、齒狀、鋸齒狀或曲線狀。

前述之承載結構及電子封裝件中，該第二分隔道之邊緣係呈直線狀、齒狀、鋸齒狀或曲線狀。

前述之承載結構及電子封裝件中，該第三分隔道之邊緣係呈直線狀、齒狀、鋸齒狀或曲線狀。

由上可知，本發明之承載結構及具有該承載結構之電子封裝件主要是藉由使介於線路層中之複數導電跡線與接地塊之間的任一第二分隔道的位置與分別位下方之各下屏蔽區塊間之第一分隔道的位置，以及與位於上方之上屏蔽區塊間之該第三分隔道的位置在垂直方向上均未對應，避免因為各層中不設有金屬的部位上下對應疊置而形成結構上的弱點，故能提昇承載結構及具有此承載結構之電子封裝件的整體強度，防止承載結構及/或設於其上的保護層發生破裂，藉以提升承載結構及具有此承載結構之電子封裝件之可靠度。

1:電路板

10:接地層

101:接地面

103,103’:分隔道

11,40:線路層

111:導電線

112:接地塊

12,70:保護層

2:電子封裝件

2a:承載結構

20:下屏蔽層

21:下屏蔽區塊

22:第一分隔道

30,50:絕緣層

311,312,313,511,512,513:導電穿孔

40a:第一線路部

40b:第二線路部

41:導電跡線

42:接地塊

43:第二分隔道

60:上屏蔽層

61:上屏蔽區塊

62:第三分隔道

81,82:電子元件

Dp:凹陷

圖1係為習知的多層電路板之結構示意圖。

圖2A為本發明之承載結構實施例的局部剖視示意圖。

圖2B至圖2D分別為圖2A中之下屏蔽層、線路層及上屏蔽層之局部頂視示意圖。

圖2E至圖2G為本發明實施例中的分隔道之不同變化態樣的局部頂視示意圖。

圖3為本發明之一電子封裝件實施例的局部剖視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」、「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

圖2A至圖2G係為本發明之承載結構2a實施例的示意圖。

如圖2A所示，本實施例示範了一種承載結構2a，係包括：下屏蔽層20、位於該下屏蔽層20上方之線路層40、位於該線路層40上方之上屏蔽層60，以及分別設於該下屏蔽層20與該線路層40之間及該線路層40與該上屏蔽層60之間的兩個絕緣層30,50。

請同時參閱圖2B，下屏蔽層20中包括有複數下屏蔽區塊21及分隔該複數下屏蔽區塊21之第一分隔道22。下屏蔽區塊21一般是由銅等金屬所形成，其作用不僅可屏蔽來自下方之電磁干擾，同時可作為接地面之用。

請同時參閱圖2C，線路層40中包括有複數導電跡線41、至少一接地塊42及介於該複數導電跡線41與該至少一接地塊42間之複數第二分隔道43。該複數導電跡線41即為構成線路之各個導電線段，其與接地塊42一樣，通常是由銅等金屬之箔片或薄膜所構成。介於該複數導電跡線41與接地塊42間之任一第二分隔道43的位置與位於下方之下屏蔽層20中之第一分隔道22的位置互不對應。換言之，線路層40中之各導電跡線41與接地塊42的邊緣與下方的下屏蔽層20中之各下屏蔽區塊21的邊緣在垂直方向上同樣也互不對應。

在實際應用中，線路層40中的線路通常會依據不同的功能或特性被規劃成不同區塊，例如信號處理區與電源區。而在本實施例中，則是以將線路層40中的線路區分成第一線路部40a與第二線路部40b兩個區塊作為範例，當然也可劃分成更多區塊，並不以此範例所示者為限。而整個線路層40不論被劃分成幾個區塊，也不論這些線路區塊功能有何不同，整個線路層40通常都仍是在相同的製程步驟中一起完成的。

下屏蔽層20與線路層40間設有絕緣層30。絕緣層30的材質例如是聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)，或是任何其他適合之材質，本實施例對此並無限制。另外，絕緣層30中還設有連通下屏蔽層20與線路層40之複數個導電穿孔311,312,313，以視需要將接地塊42與下屏蔽層20中之下屏蔽區塊21電性連接。

請同時參閱圖2D，上屏蔽層60係位於線路層40上方，且包括複數上屏蔽區塊61及第三分隔道62。該複數上屏蔽區塊61是用以屏蔽來自上方的電磁干擾，並且也能作為接地之用。第三分隔道62介於該複數上屏蔽區塊61間用以劃分該複數上屏蔽區塊61，且該第三分隔道62之位置未對應於任一該第二分隔道43之位置。亦即，上屏蔽層60中之各上屏蔽區塊61的邊緣與下方的線路層40中之各導電跡線41與接地塊42的邊緣也都在垂直方向上互不對應。另外，當一上屏蔽層60係位於承載結構2a中的最上層時，其上方還可進一步設有例如是由綠漆所構成之保護層70，藉以防止各上屏蔽區塊61氧化或意外受損。

同樣地，線路層40上方與上屏蔽層60之間亦設有絕緣層50。絕緣層50的材質同樣可以是聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)，或是任何其他適合之材質。且線路層40上方與上屏蔽層60間的絕緣層50中也同樣設有連通線路層 40與上屏蔽層60之複數個導電穿孔511,512,513，以視需要將接地塊42與上屏蔽層60中之上屏蔽區塊61電性連接。

由於下屏蔽層20中的第一分隔道22的位置以及上屏蔽層60中之第三分隔道62的位置均不與線路層40中之任一第二分隔道43的位置對應(而第一分隔道22的位置與第三分隔道62的位置係可對應或不對應)，避免因為各層中不具有導電跡線41、接地塊42或屏蔽區塊等金屬結構的部位相互堆疊而形成結構上的弱點，故能提昇承載結構2a的整體強度，防止承載結構2a及/或設於其上的保護層70發生破裂。

線路層40可例如為重佈線層(Redistribution layer,RDL)。或者，線路層40中也可設有各種主動元件或被動元件(圖未示)。當這些主動元件或被動元件的一端需要接地時，雖然線路層40本身已含有接地塊42可供接地之用，因此能提高線路層40中之元件配置上的彈性。

除了如前所述的：下屏蔽層20中的第一分隔道22的位置以及上屏蔽層60中之第三分隔道62的位置均不與線路層40中之任一第二分隔道43的位置對應之外，在一些較佳的實施態樣中，上屏蔽層60中之第三分隔道62之位置與下屏蔽層20中之第一分隔道22之位置也互不對應。如此可使本實施例所示之承載結構2a中非相鄰的層別中之分隔道在垂直方向上也互不對應，因此可更進一步提昇承載結構2a整體的結構強度。

在一些實施例中，第一分隔道22之各邊緣可為直線狀。同樣地，各第二分隔道43之各邊緣及/或第三分隔道62之各邊緣也都可為直線狀。或如圖2E至圖2G所示，在一些變化的實施態樣中，這些第一分隔道22、第二分隔道43及第三分隔道62的各個邊緣也可為齒狀、鋸齒狀、曲線狀或其他任意適合的形狀，端看線路配置的需求而定，並無任何特別的限制。

本實施例同時也提供了一種具有上述承載結構2a的電子封裝件2。如圖3所示，電子封裝件2包括：如前所述之承載結構2a，以及設置於該承載結構2a上並與該承載結構2a電性連接之電子元件81,82。雖然本實施例中係以在承載結構2a上設置兩個電子元件81,82作為範例，但亦可僅設置一個或是設置多個，端看設計而定，且該電子元件81,82可透過打線或覆晶等方式設於該承載結構2a上，並不以本實施例所示者為限。電子元件81,82可以是如中央處理器(central processing unit)、圖形處理器(graphics processing unit)等的主動元件，或是如電阻、電容或電感等的被動元件，又或者是主動元件與被動元件之組合。只要是符合線路設計需求之電子元件81,82皆可使用，本實施例對此並無任何限制。

綜上所述，本實施例所示之承載結構2a及具有該承載結構2a之電子封裝件2主要是藉由使介於線路層40中之複數導電跡線41與接地塊42之間的任一第二分隔道43的位置與分別位下方之複數下屏蔽區塊21間之該第一分隔道22的位置，以及與位於上方之複數上屏蔽區塊61間之該第三分隔道62的位置在垂直方向上均未相互對應(而第一分隔道22的位置與第三分隔道62的位置係可對應或不對應)，避免因為各層中不設有金屬的部位上下對應疊置而形成結構上的弱點，故能提昇承載結構2a及具有此承載結構2a之電子封裝件2的整體強度，防止承載結構2a及/或設於其上的保護層70發生破裂，藉以提升承載結構2a及具有此承載結構2a之電子封裝件2之可靠度。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。