[go: up one dir, main page]

CN114916156A - 电路板结构及其制作方法 - Google Patents

电路板结构及其制作方法 Download PDF

Info

Publication number
CN114916156A
CN114916156A CN202110179091.XA CN202110179091A CN114916156A CN 114916156 A CN114916156 A CN 114916156A CN 202110179091 A CN202110179091 A CN 202110179091A CN 114916156 A CN114916156 A CN 114916156A
Authority
CN
China
Prior art keywords
layer
circuit
board
sub
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110179091.XA
Other languages
English (en)
Inventor
刘汉诚
柯正达
林溥如
郭季海
杨凯铭
彭家瑜
李少谦
曾子章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN202110179091.XA priority Critical patent/CN114916156A/zh
Publication of CN114916156A publication Critical patent/CN114916156A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种电路板结构及其制作方法。电路板结构包括第一子板、第二子板及连接结构层。第一子板包括多个线路图案。第二子板包括多个接垫。连接结构层具有多个贯孔且包括绝缘层、第一黏着层、第二黏着层及多个导电块。第一黏着层直接连接第一子板,而第二黏着层直接连接第二子板。贯孔贯穿第一黏着层、绝缘层以及第二黏着层,且导电块分别位于贯孔内。每一导电块的上表面与下表面分别低于第一黏着层相对远离绝缘层的第一表面以及第二黏着层相对远离绝缘层的第二表面。每一线路图案分别接触每一导电块的上表面。每一接垫分别接触每一导电块的下表面。本发明的电路板结构,无需使用焊料及底胶,可降低成本,且具有较佳的结构可靠度。

Description

电路板结构及其制作方法
技术领域
本发明涉及一种基板结构及其制作方法,尤其涉及一种电路板结构及其制作方法。
背景技术
一般来说,二个具有线路或导电结构的电路板要相互结合,都是通过无焊锡块来连接,且通过底胶(underfill)来填充于二个基板之间以密封无焊锡块。然而,在焊料高温回焊的过程中,较大面积尺寸的电路板因应力无法释放,而容易发生较大的翘曲,进而降低二电路板之间的组装良率。
发明内容
本发明是针对一种电路板结构,无需使用焊料及底胶,可降低成本,且具有较佳的结构可靠度。
本发明还针对一种电路板结构的制作方法,用以制作上述的电路板结构。
根据本发明的实施例,电路板结构包括第一子板、第二子板以及连接结构层。第一子板包括多个线路图案。第二子板包括多个接垫。连接结构层配置于第一子板与第二子板之间。连接结构层具有多个贯孔且包括绝缘层、第一黏着层、第二黏着层以及多个导电块。第一黏着层与第二黏着层分别位于绝缘层的相对两侧。第一黏着层直接连接第一子板,而第二黏着层直接连接第二子板。贯孔贯穿第一黏着层、绝缘层以及第二黏着层,且导电块分别位于贯孔内。每一导电块的上表面与下表面分别低于第一黏着层相对远离绝缘层的第一表面以及第二黏着层相对远离绝缘层的第二表面。每一线路图案分别接触每一导电块的上表面,而每一接垫分别接触每一导电块的下表面。
在根据本发明的实施例的电路板结构中,上述的每一导电块的高度等于或大于绝缘层的厚度。
在根据本发明的实施例的电路板结构中,上述的第一子板包括介电层、第一线路层、第二线路层以及多个导电通孔。第一线路层与第二线路层分别位于介电层的相对两侧。导电通孔贯穿介电层且连接第一线路层与第二线路层,而第二线路层包括线路图案。
在根据本发明的实施例的电路板结构中,上述的第一子板包括多层介电层、多层线路层以及多个导电通孔。线路层与介电层交替堆叠。导电通孔贯穿介电层且连接线路层。相对邻近连接结构层的线路层中的一层包括线路图案,且线路层中至少另一层包括多个微细线路。
在根据本发明的实施例的电路板结构中,上述的第二子板还包括基材,而接垫位于基材的一顶表面上。
在根据本发明的实施例的电路板结构中,上述的基材包括印刷电路板、双顺丁烯二酸酰亚胺(Bismaleimide-Triazine,BT)载板、陶瓷基板、重配置线路层(RedistributionLayer RDL)载板或玻璃基板。
根据本发明的实施例,电路板结构的制作方法,其包括以下步骤。提供绝缘层、第一黏着层以及第二黏着层。第一黏着层与第二黏着层分别位于绝缘层的相对两侧。形成多个贯孔以贯穿第一黏着层、绝缘层以及第二黏着层。分别形成多个导电块于贯孔内,而形成连接结构层。每一导电块的上表面与下表面分别低于第一黏着层相对远离绝缘层的第一表面以及第二黏着层相对远离绝缘层的第二表面。提供第一子板与第二子板于连接结构层的相对两侧。第一子板包括多个线路图案,而第二子板包括多个接垫。压合第一子板、连接结构层以及第二子板,而使第一黏着层直接连接第一子板,第二黏着层直接连接第二子板。每一线路图案分别接触每一导电块的上表面,而每一接垫分别接触每一导电块的下表面。
在根据本发明的实施例的电路板结构中,上述的电路板结构的制作方法还包括:于提供绝缘层、第一黏着层以及第二黏着层之后,且于形成贯孔之前,分别提供第一胶带与第二胶带于第一黏着层以及第二黏着层上。于形成贯孔时,贯孔还贯穿第一胶带与第二胶带。于分别形成导电块于贯孔内之后,移除第一胶带与第二胶带。
在根据本发明的实施例的电路板结构中,上述的每一导电块的高度等于或大于绝缘层的厚度。
在根据本发明的实施例的电路板结构中,上述的第一子板包括介电层、第一线路层、第二线路层以及多个导电通孔。第一线路层与第二线路层分别位于介电层的相对两侧。导电通孔贯穿介电层且连接第一线路层与第二线路层,而第二线路层包括线路图案。
在根据本发明的实施例的电路板结构中,上述的第一子板包括多层介电层、多层线路层以及多个导电通孔。线路层与介电层交替堆叠。导电通孔贯穿介电层且连接线路层。相对邻近连接结构层的线路层中的一层包括线路图案,且线路层中至少另一层包括多个微细线路。
在根据本发明的实施例的电路板结构中,上述的第二子板还包括基材,而接垫位于基材的顶表面上。
在根据本发明的实施例的电路板结构中,上述的基材包括印刷电路板、双顺丁烯二酸酰亚胺(Bismaleimide-Triazine,BT)载板、陶瓷基板、重配置线路层(RedistributionLayer RDL)载板或玻璃基板。
基于上述,在本发明的电路板结构的设计中,连接结构层的第一黏着层可直接连接包括多个线路图案的第一子板,而连接结构层的第二黏着层可直接连接包括多个接垫的第二子板,且连接结构层的导电块的相对两侧可分别接触线路图案与接垫。藉此,本发明的电路板结构的制作方法无须使用焊料及底胶,可有效地降低电路板结构的制作成本。此外,因为以黏着层来取代焊料的使用,因此可有效地提高连接结构层与第一子板及第二子板之间的接合良率且制程简单,可提升本发明的电路板结构的结构可靠度。
附图说明
图1A至图1F是依照本发明的一实施例的一种电路板结构的制作方法的剖面示意图;
图2是本发明的另一实施例的一种电路板结构的剖面示意图。
附图标记说明
10a、10b:电路板结构;
100a、100b:连接结构层;
112:绝缘层;
114:第一黏着层;
115:贯孔;
116:第二黏着层;
117:上表面;
118:导电块;
119:下表面;
200a、400:第一子板;
212:介电层;
214:第一线路层;
216:第二线路层;
217、432:线路图案;
218:导电通孔;
300a、500:第二子板;
310:基材;
311:顶表面;
312、562:接垫;
410、420、430、440、520、530、540、550、560、570:线路层;
412:一般线路;
414:微细线路;
450:导电通孔;
460、510、515:介电层;
590:防焊层;
H:高度;
S1:第一表面;
S2:第二表面;
T:厚度;
T1:第一胶带;
T2:第二胶带。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1F是依照本发明的一实施例的一种电路板结构的制作方法的剖面示意图。关于本实施例的电路板结构的制作方法,首先,请参考图1A,提供绝缘层112、第一黏着层114以及第二黏着层116。第一黏着层114与第二黏着层114分别位于绝缘层112的相对两侧且直接配置于绝缘层112上。此处,绝缘层112的材质例如是聚酰亚胺(polyimide,PI)、聚丙烯(Polypropylene,PP)、味之素堆积薄膜(Ajinomoto build-up film,ABF)树脂、双顺丁烯二酸酰亚胺(Bismaleimide-Triazine,BT)或聚对苯二甲酸乙二酯(polyethyleneterephthalate,PET)。
接着,请再参考图1A,分别提供第一胶带T1与第二胶带T2于第一黏着层114以及第二黏着层116上。第一胶带T1与第二胶带T2分别直接接触第一黏着层114与第二黏着层116,用以作为支撑层使用。
接着,请参考图1B,形成多个贯孔(示意地示出四个贯孔115)以贯穿第一胶带T1、第一黏着层114、绝缘层112、第二黏着层116以及第二胶带T2。此处,形成贯孔115的方式例如是机械钻孔或激光钻孔,而贯孔115的位置即是后续连接的位置。
接着,请参考图1C,分别形成多个导电块(示意地示出四个导电块118)于贯孔115内,其中形成导电块118的方式例如是低温导电膏印刷法,但不以此为限。特别是,每一导电块118的上表面117与下表面119分别低于第一黏着层114相对远离绝缘层112的第一表面S1以及第二黏着层116相对远离绝缘层112的第二表面S2。较佳地,每一导电块118的高度H等于或大于绝缘层112的厚度T。
接着,请参考图1D,移除第一胶带T1与第二胶带T2,而形成连接结构层100a。至此,已完成连接结构层100a的制作。此处,连接结构层100a具有贯孔115且包括绝缘层112、第一黏着层114、第二黏着层116以及导电块118。第一黏着层114与第二黏着层116分别位于绝缘层112的相对两侧。贯孔115贯穿第一黏着层114、绝缘层112以及第二黏着层116,且导电块118分别位于贯孔115内。每一导电块118的上表面117与下表面119分别低于第一黏着层114的第一表面S1以及第二黏着层116的第二表面S2。
之后,请参考图1E,提供第一子板200a与第二子板300a于连接结构层100a的相对两侧,其中第一子板200a包括多个线路图案217,而第二子板300a包括多个接垫312。详细来说,第一子板200a包括介电层212、第一线路层214、第二线路层216以及多个导电通孔218。第一线路层214与第二线路层216分别位于介电层212的相对两侧。导电通孔218贯穿介电层212且连接第一线路层214与第二线路层216,而第二线路层216包括线路图案217。第二子板300a还包括基材310,而接垫312位于基材310的顶表面311上。此处,基材310例如是印刷电路板,但不以此为限。于另一未示出的实施例中,基材亦可为双顺丁烯二酸酰亚胺载板、陶瓷基板、重配置线路层载板或玻璃基板,此仍属于本发明所欲保护的范围。
最后,请同时参考图1E与图1F,以加压加热的方式,压合第一子板200a、连接结构层100a以及第二子板300a,而使第一黏着层114直接连接第一子板200a,第二黏着层116直接连接第二子板300a。此时,每一线路图案217分别接触每一导电块118的上表面117,且与第一黏着层114共平面。每一接垫312分别接触每一导电块118的下表面119,且与第二黏着层116共平面。导电块118结构性且电性连接第一子板200a的线路图案217与第二子板300a的接垫312。至此,已完成电路板结构10a的制作。
在结构上,请参考图1F,本实施例的电路板结构10a包括第一子板200a、第二子板300a以及连接结构层100a。第一子板200a包括介电层212、第一线路层214、第二线路层216以及导电通孔218。第一线路层214与第二线路层216分别位于介电层212的相对两侧。导电通孔218贯穿介电层212且连接第一线路层214与第二线路层216,而第二线路层216包括线路图案217。第二子板300a包括基材310以及接垫312,而接垫312位于基材310的顶表面311上。连接结构层100a配置于第一子板200a与第二子板300a之间。连接结构层100a具有贯孔115且包括绝缘层112、第一黏着层114、第二黏着层116以及导电块118。第一黏着层114与第二黏着层116分别位于绝缘层112的相对两侧。第一黏着层114直接连接第一子板200a的介电层212,而第二黏着层300a直接连接第二子板300a的基材310。贯孔115贯穿第一黏着层114、绝缘层112以及第二黏着层116,且导电块118分别位于贯孔115内。每一导电块118的上表面117与下表面119分别低于第一黏着层114相对远离绝缘层112的第一表面S1以及第二黏着层116相对远离绝缘层112的第二表面S2。每一线路图案217分别接触每一导电块118的上表面117,而每一接垫312分别接触每一导电块118的下表面119。较佳地,每一导电块118的高度H等于或大于绝缘层112的厚度T。
简言之,连接结构层100a的第一黏着层114可直接连接包括线路图案217的第一子板200a,而连接结构层100a的第二黏着层116可直接连接包括接垫312的第二子板300a,且连接结构层100a的导电块118的相对两侧可分别接触线路图案217与接垫312。意即,通过连接结构层100a的第一黏着层114与第二黏着层116可分别连接不同类型的子板结构,而完成异质基板(即电路板结构10a)的制作。藉此,本实施例的电路板结构10a的制作方法无须使用焊料及底胶,可有效地降低电路板结构10a的制作成本。此外,因为无使用焊料而是通过黏着层来连接,因此可有效地提高连接结构层100a与第一子板200a及第二子板300a之间的接合良率且制程简单,可提升本实施例的电路板结构10a的结构可靠度。
在此必须说明的是,下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,下述实施例不再重复赘述。
图2是本发明的另一实施例的一种电路板结构的剖面示意图。请先同时参考图1F与图2,本实施例的电路板结构10b与上述的电路板结构10a相似,两者的差异在于:本实施例的连接结构层100b只有三个导电块118,且第一子板400的结构与第二子板500的结构也不同于上述第一子板200a的结构与第二子板300a的结构。
本实施例的第一子板400具体化为具有细线路的重配置电路板。详细来说,第一子板400包括多层介电层460、多层线路层410、420、430、440以及多个导电通孔450。线路层410、420、430、440与介电层460交替堆叠,而导电通孔450贯穿介电层460且连接线路层410、420、430、440。相对邻近连接结构层100b的线路层430包括线路图案432,且线路层410、420包括一般线路412以及多个微细线路414。
再者,本实施例的第二子板500具体化为多层电路板。第二子板500包括多层线路层520、530、540、550、560、570、多层介电层510、515与防焊层590。线路层520、530、540、550、560、570与介电层510、515呈交替排列,其中线路层560包括接垫562。防焊层590覆盖线路层570,且暴露出部分线路层570,以作为与外部电路电性连接的接垫。第一导电通孔523贯穿介电层510且电性连接线路层520、530,而第一导电通孔525贯穿介电层515且电性连接线路层520、540、线路层540、560、线路层530、550以及线路层550、570。
请再参考图2,本实施例的连接结构层100b通过第一黏着层114与第二黏着层116来连接第一子板400与第二子板500,其中第一子板400的线路图案432与第二子板500的接垫562通过连接结构层100b的导电块118而结构性且电性连接。因此,本实施例的电路板结构10b无须使用焊料及底胶,可有效地降低电路板结构140b的制作成本,且可有效地提高连接结构层100b与第一子板400及第二子板500之间的接合良率,可提升电路板结构10b的结构可靠度。
值得一提的是,本实施例的连接结构层100a、100b可依据不同的产品需求,而进行不同的设计,如导电块118的个数、大小、高度及位置等,可适度地调整,符合高配合度,可提高使用效能。
综上所述,在本发明的电路板结构的设计中,连接结构层的第一黏着层可直接连接包括多个线路图案的第一子板,而连接结构层的第二黏着层可直接连接包括多个接垫的第二子板,且连接结构层的导电块的相对两侧可分别接触线路图案与接垫。藉此,本发明的电路板结构的制作方法无须使用焊料及底胶,可有效地降低电路板结构的制作成本。此外,因为以黏着层来取代焊料的使用,因此可有效地提高连接结构层与第一子板及第二子板之间的接合良率且制程简单,可提升本发明的电路板结构的结构可靠度。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种电路板结构,其特征在于,包括:
第一子板,包括多个线路图案;
第二子板,包括多个接垫;以及
连接结构层,配置于所述第一子板与所述第二子板之间,所述连接结构层具有多个贯孔且包括绝缘层、第一黏着层、第二黏着层以及多个导电块,所述第一黏着层与所述第二黏着层分别位于所述绝缘层的相对两侧,且所述第一黏着层直接连接所述第一子板,而所述第二黏着层直接连接所述第二子板,而所述多个贯孔贯穿所述第一黏着层、所述绝缘层以及所述第二黏着层,且所述多个导电块分别位于所述多个贯孔内,其中所述多个导电块中的每一个的上表面与下表面分别低于所述第一黏着层相对远离所述绝缘层的第一表面以及所述第二黏着层相对远离所述绝缘层的第二表面,且所述多个线路图案中的每一个分别接触所述多个导电块中的每一个的所述上表面,而所述多个接垫中的每一个分别接触所述多个导电块中的每一个的所述下表面。
2.根据权利要求1所述的电路板结构,其特征在于,所述多个导电块中的每一个的高度等于或大于所述绝缘层的厚度。
3.根据权利要求1所述的电路板结构,其特征在于,所述第一子板包括介电层、第一线路层、第二线路层以及多个导电通孔,所述第一线路层与所述第二线路层分别位于所述介电层的相对两侧,所述多个导电通孔贯穿所述介电层且连接所述第一线路层与所述第二线路层,而所述第二线路层包括所述多个线路图案。
4.根据权利要求1所述的电路板结构,其特征在于,所述第一子板包括多层介电层、多层线路层以及多个导电通孔,所述多个线路层与所述多个介电层交替堆叠,所述多个导电通孔贯穿所述多个介电层且连接所述多个线路层,而相对邻近所述连接结构层的所述多个线路层中的一层包括所述多个线路图案,且所述多个线路层中至少另一层包括多个微细线路。
5.根据权利要求1所述的电路板结构,其特征在于,所述第二子板还包括基材,而所述多个接垫位于所述基材的顶表面上。
6.根据权利要求5所述的电路板结构,其特征在于,所述基材包括印刷电路板、双顺丁烯二酸酰亚胺载板、陶瓷基板、重配置线路层载板或玻璃基板。
7.一种电路板结构的制作方法,其特征在于,包括:
提供绝缘层、第一黏着层以及第二黏着层,所述第一黏着层与所述第二黏着层分别位于所述绝缘层的相对两侧;
形成多个贯孔以贯穿所述第一黏着层、所述绝缘层以及所述第二黏着层;
分别形成多个导电块于所述多个贯孔内,而形成连接结构层,其中所述多个导电块中的每一个的上表面与下表面分别低于所述第一黏着层相对远离所述绝缘层的第一表面以及所述第二黏着层相对远离所述绝缘层的第二表面;
提供第一子板与第二子板于所述连接结构层的相对两侧,其中所述第一子板包括多个线路图案,而所述第二子板包括多个接垫;以及
压合所述第一子板、所述连接结构层以及所述第二子板,而使所述第一黏着层直接连接所述第一子板,所述第二黏着层直接连接所述第二子板,其中所述多个线路图案中的每一个分别接触所述多个导电块中的每一个的所述上表面,而所述多个接垫中的每一个分别接触所述多个导电块中的每一个的所述下表面。
8.根据权利要求7所述的电路板结构的制作方法,其特征在于,还包括:
于提供所述绝缘层、所述第一黏着层以及所述第二黏着层之后,且于形成所述多个贯孔之前,分别提供第一胶带与第二胶带于所述第一黏着层以及所述第二黏着层上;
于形成所述多个贯孔时,所述多个贯孔还贯穿所述第一胶带与所述第二胶带;以及
于分别形成所述多个导电块于所述多个贯孔内之后,移除所述第一胶带与所述第二胶带。
9.根据权利要求7所述的电路板结构的制作方法,其特征在于,所述多个导电块中的每一个的高度等于或大于所述绝缘层的厚度。
10.根据权利要求7所述的电路板结构的制作方法,其特征在于,所述第一子板包括介电层、第一线路层、第二线路层以及多个导电通孔,所述第一线路层与所述第二线路层分别位于所述介电层的相对两侧,所述多个导电通孔贯穿所述介电层且连接所述第一线路层与所述第二线路层,而所述第二线路层包括所述多个线路图案。
11.根据权利要求7所述的电路板结构的制作方法,其特征在于,所述第一子板包括多层介电层、多层线路层以及多个导电通孔,所述多个线路层与所述多个介电层交替堆叠,所述多个导电通孔贯穿所述多个介电层且连接所述多个线路层,而相对邻近所述连接结构层的所述多个线路层中的一层包括所述多个线路图案,且所述多个线路层中至少另一层中包括多个微细线路。
12.根据权利要求7所述的电路板结构的制作方法,其特征在于,所述第二子板还包括基材,而所述多个接垫位于所述基材的顶表面上。
13.根据权利要求12所述的电路板结构的制作方法,其特征在于,所述基材包括印刷电路板、双顺丁烯二酸酰亚胺载板、陶瓷基板、重配置线路层载板或玻璃基板。
CN202110179091.XA 2021-02-08 2021-02-08 电路板结构及其制作方法 Pending CN114916156A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110179091.XA CN114916156A (zh) 2021-02-08 2021-02-08 电路板结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110179091.XA CN114916156A (zh) 2021-02-08 2021-02-08 电路板结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114916156A true CN114916156A (zh) 2022-08-16

Family

ID=82761825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110179091.XA Pending CN114916156A (zh) 2021-02-08 2021-02-08 电路板结构及其制作方法

Country Status (1)

Country Link
CN (1) CN114916156A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045187A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 回路基板の製造方法、回路基板および多層回路基板
TW201141342A (en) * 2010-01-22 2011-11-16 Ibiden Co Ltd Wiring board and method for manufacturing the same
US20110303444A1 (en) * 2010-06-10 2011-12-15 Fujitsu Limited Laminated circuit board, bonding sheet, laminated-circuit-board producing method, and bonding -sheet producing method
CN202949624U (zh) * 2012-11-29 2013-05-22 嘉联益科技股份有限公司 多层电路板
US20140078703A1 (en) * 2011-05-03 2014-03-20 Lg Innotek Co., Ltd. Printed Circuit Board and Method for Manufacturing the Same
TW201917855A (zh) * 2017-10-26 2019-05-01 南韓商三星電機股份有限公司 多層印刷電路板
TW201946515A (zh) * 2018-04-26 2019-12-01 南韓商大德電子股份有限公司 印刷電路板製造方法
US20200066624A1 (en) * 2018-08-24 2020-02-27 Phoenix Pioneer Technology Co., Ltd. Flip-chip package substrate and method for preparing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045187A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 回路基板の製造方法、回路基板および多層回路基板
TW201141342A (en) * 2010-01-22 2011-11-16 Ibiden Co Ltd Wiring board and method for manufacturing the same
US20110303444A1 (en) * 2010-06-10 2011-12-15 Fujitsu Limited Laminated circuit board, bonding sheet, laminated-circuit-board producing method, and bonding -sheet producing method
US20140078703A1 (en) * 2011-05-03 2014-03-20 Lg Innotek Co., Ltd. Printed Circuit Board and Method for Manufacturing the Same
CN202949624U (zh) * 2012-11-29 2013-05-22 嘉联益科技股份有限公司 多层电路板
TW201917855A (zh) * 2017-10-26 2019-05-01 南韓商三星電機股份有限公司 多層印刷電路板
TW201946515A (zh) * 2018-04-26 2019-12-01 南韓商大德電子股份有限公司 印刷電路板製造方法
US20200066624A1 (en) * 2018-08-24 2020-02-27 Phoenix Pioneer Technology Co., Ltd. Flip-chip package substrate and method for preparing the same

Similar Documents

Publication Publication Date Title
TW530377B (en) Structure of laminated substrate with high integration and method of production thereof
JP2005515611A (ja) インターポーザを有する高性能低コスト超小型回路パッケージ
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
JPH06103704B2 (ja) 集積回路パッケージの製造方法、集積回路アセンブリおよびバイアの形成方法
TW201427510A (zh) 具有內埋元件的電路板及其製作方法
TWI758756B (zh) 封裝載板及其製作方法
US8334590B1 (en) Semiconductor device having insulating and interconnection layers
US6946738B2 (en) Semiconductor packaging substrate and method of producing the same
KR101061801B1 (ko) 칩 내장형 다층 인쇄회로기판 및 그 제조방법
US20250227857A1 (en) Manufacturing method of circuit carrier
TWI752820B (zh) 電路板結構及其製作方法
TWI783324B (zh) 線路載板及其製作方法
CN1791311B (zh) 制造电路基板的方法和制造电子部件封装结构的方法
CN118553621B (zh) 封装基板的制法
US20110083891A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
CN118280947B (zh) 封装基板及其制法
CN118398590B (zh) 电子封装件及其封装基板与制法
CN114916156A (zh) 电路板结构及其制作方法
US20220071000A1 (en) Circuit board structure and manufacturing method thereof
KR102023729B1 (ko) 인쇄회로기판 및 그 제조 방법
TWI846342B (zh) 電子封裝件及其承載基板與製法
CN115348725A (zh) 电路板结构及其制作方法
CN219457615U (zh) 半导体封装件
US12550765B2 (en) Package substrate and fabricating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220816

RJ01 Rejection of invention patent application after publication