[go: up one dir, main page]

TW201909422A - 半導體功率元件及其製造方法 - Google Patents

半導體功率元件及其製造方法 Download PDF

Info

Publication number
TW201909422A
TW201909422A TW106123562A TW106123562A TW201909422A TW 201909422 A TW201909422 A TW 201909422A TW 106123562 A TW106123562 A TW 106123562A TW 106123562 A TW106123562 A TW 106123562A TW 201909422 A TW201909422 A TW 201909422A
Authority
TW
Taiwan
Prior art keywords
layer
region
power device
semiconductor layer
type semiconductor
Prior art date
Application number
TW106123562A
Other languages
English (en)
Other versions
TWI662707B (zh
Inventor
林奕志
馮天璟
王淞丞
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW106123562A priority Critical patent/TWI662707B/zh
Publication of TW201909422A publication Critical patent/TW201909422A/zh
Application granted granted Critical
Publication of TWI662707B publication Critical patent/TWI662707B/zh

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

一種半導體功率元件,包含:一基板;一通道層,位於基板上;一阻障層,位於通道層上;一二維電子氣,位於通道層內,且鄰近通道層與阻障層間之一介面;一汲極電極、一閘極電極、以及一源極電極,分別位於阻障層上;一第一區域P型半導體層,位於閘極電極與阻障層之間;以及一隔離區形成層,位於阻障層上方之週圍,且隔離區形成層下方之通道層內不具有二維電子氣。

Description

半導體功率元件及其製造方法
本發明係關於一種半導體功率元件,更具體而言,係關於一種包含氮化物半導體之半導體功率元件。
近幾年來,由於高頻及高功率產品的需求與日俱增,以氮化鎵為材料的半導體功率元件,如氮化鋁鎵-氮化鎵(AlGaN/GaN),因具高速電子遷移率、可達到非常快速的切換速度、可於高頻、高功率及高溫工作環境下操作的元件特性,故廣泛應用在電源供應器(power supply)、DC/DC整流器(DC/DC converter)、DC/AC換流器(AC/DC inverter)以及工業運用,其領域包含電子產品、不斷電系統、汽車、馬達、風力發電等。
半導體功率元件之主動區範圍,一般以元件導通下電流所流經的區域面積來定義,此主動區範圍在元件製程中被定義出來。當各別元件之主動區範圍在晶圓上被區分出後,各別元件可在晶圓上經由測試,得出單一元件的電特性;因此,必須確保各元件間的隔離性。在習知氮化鎵半導體功率元件製程中,可利用乾式蝕刻移除部份的半導體層或是在半導體層內實施離子佈植等方式製作出元件間的隔離區,使各元件之間無導通層,來完成獨立的多個元件於單一晶圓上。
本申請案揭露一種半導體功率元件,包含:一基板;一通道層,位於基板上;一阻障層,位於通道層上;一二維電子氣,位於通道層內,且鄰近通道層與阻障間之一介面;一汲極電極、一閘極電極、以及一源極電極,分別位於阻障層上;一第一區域P型半導體層,位於閘極電極與阻障層之間;以及一隔離區形成層,位於阻障層上方之週圍,且隔離區形成層下方之通道層內不具有二維電子氣。
本申請案更揭露一種半導體功率元件之製造方法,包含:提供一基板;形成一磊晶疊層於基板上,磊晶疊層包含:一通道層;一阻障層;以及一P型半導體層;移除部份的P型半導體層,以形成一第一區域P型半導體層以及一第二區域P型半導體層,其中第二區域P型半導體層位於阻障層上方之週圍;形成一源極以及一汲極在阻障層上;以及形成一閘極在第一區域P型半導體層上。
本發明之實施例如說明與圖式所示,相同或類似之部分係以相同編號標示於圖式或說明書之中。
第1A及1B圖繪示本申請案一實施例中一種半導體功率元件100,第1B圖為第1A圖中沿B-B’線段之截面圖。半導體功率元件100依序包含一基板10、一成核層20、一緩衝結構30、一通道層40、一阻障層50、一第一區域之第一導電型化合物半導體層60a、一第二區域之第一導電型化合物半導體層60b、一閘極電極G、一源極電極S和一汲極電極D。
基板10的材料可以是半導體材料或是氧化物材料,上述的半導體材料例如可以包含矽(Si)、氮化鎵(GaN)、碳化矽(SiC)、砷化鎵(GaAs)等,而上述的氧化物材料例如可以包含藍寶石(sapphire)。另外,當以導電性來區分時,基板10本身可為導電基板或者是絕緣基板,上述的導電基板包含矽(Si)基板、氮化鎵(GaN)基板、砷化鎵(GaAs)等基板,而上述的絕緣基板則包含藍寶石(sapphire)、絕緣矽基板(Silicon on insulator, SOI)等基板。此外,基板10可選擇性的摻雜物質於其中,以改變其導電性,以形成導電基板或不導電基板,以矽(Si)基板而言,其摻雜物可為硼(B)或砷(As) 或磷(P)。於本實施例中,基板10為矽基板,厚度約為1000~1200um。成核層20位於基板10的上方,厚度約為數十奈米或數百奈米,用以減少基板10和阻障層50之間的晶格差異。成核層20例如是三五族材料,包括氮化鋁(AlN)、氮化鎵(GaN)、或氮化鋁鎵(AlGaN)等材料。緩衝結構30位於成核層20的上方,厚度約為數微米或數十微米,其材料可為三五族材料,同樣是用以減少基板10和阻障層50之間的晶格差異,降低晶格缺陷。於本實施例中,緩衝結構30可包括單層結構或是多層結構,當緩衝結構30為多層結構時,可包括超晶格疊層(super lattice multilayer)或兩層以上材料各不相同之交互疊層。單層或多層緩衝結構30之材料可包括三五族半導體材料,例如氮化鋁(AlN)、氮化鎵(GaN)、或氮化鋁鎵(AlGaN)等材料,並且可摻雜其他元素,例如碳(C)或是鐵(Fe)於其中,摻雜濃度可為依成長方向漸變或固定。此外,當緩衝結構30為超晶格疊層時,可由兩層具不同材料交互堆疊之多層磊晶層所構成,其材料可為三五族半導體材料,例如是由氮化鋁層(AlN)與氮化鋁鎵層(AlGaN)交疊所構成或是由氮化鎵層(GaN)與氮化銦鎵層(InGaN)交疊所構成。
通道層40形成於緩衝層30上,並具有一第一能隙。阻障層50形成在通道層40上,並具有一第二能隙,第二能隙較第一能隙高,阻障層50之晶格常數比通道層40小。於本實施例中,通道層40及阻障層50之材料包含氮化鋁銦鎵(Alx Iny Ga(1-x-y )N),其中0≦x<1,0≦x+y≦1。在本實施例中,阻障層50之鋁含量可介於0.1至0.3之間。通道層40以及阻障層50自身形成自發性極化(spontaneous polarization),而阻障層50與通道層40彼此之間又因通道層40與下方磊晶疊層中各層之間不同晶格常數相互作用的總和對上層阻障層50形成壓電極化(piezoelectric polarization),上述兩種極化現象影響改變兩者能帶的結構,使得能帶彎曲,部分的能帶位於費米能階之下,電子可在位於費米能階下的能帶中二維移動,在通道層40及阻障層50間的異質接面產生二維電子氣16 (two-dimensional electron gas (2DEG),以虛線表示於圖中)。於本實施例中,通道層40及阻障層50的材料例如可為無摻雜其他元素的本質性半導體,但亦可以視元件特性摻雜其他元素。例如可摻雜元素矽(Si)於其中,以摻雜的元素濃度調整二維電子氣層的濃度。
在阻障層50上方,具有第一導電型化合物半導體層60,包含一第一區域之第一導電型化合物半導體層60a位於阻障層50之中央區域內,以及一第二區域之第一導電型化合物半導體層60b位於阻障層50之週圍區域。第一區域與第二區域之第一導電型化合物半導體層60a與60b為互相分離,且第一區域之第一導電型化合物半導體層60a由上視觀之為封閉環型圖案。
第一導電型化合物半導體層60材料包含p型半導體材料,於本實施例中,第一導電型化合物半導體層60例如為p型的三五族半導體,如p型氮化鎵層(p-GaN)。其作用為降低第一導電型化合物半導體層60下方的二維電子氣16濃度或使其下方的二維電子氣16消散,使得半導體功率元件在閘極未施加偏壓的狀態下處於未導通的狀態(normally off)。其中,第一區域與第二區域之第一導電型化合物半導體層60a與60b可具有相同的材料特性,例如相同的厚度、材料組成、第一導電型摻雜物或第一導電型摻雜濃度。
在第一區域之第一導電型化合物半導體層60a上方形成閘極電極G,閘極電極G與第一區域之第一導電型化合物半導體層60a具有對應的封閉環型圖案。源極電極S和汲極電極D位於阻障層50上方,源極電極S位於封閉環型圖案的閘極電極G中,汲極電極D位於封閉環型圖案的閘極電極G外的一側,於一實施例中,汲極電極D與閘極電極G的距離大於閘極電極G與源極電極S的距離。位於阻障層50週圍的第二區域之第一導電型化合物半導體層60b同時包圍閘極電極G、源極電極S和汲極電極D。汲極電極D與源極電極S的材料可以選自鈦(Ti)、鋁(Al),閘極電極G的材料可以選自鎳(Ni)、金(Au)、鎢(W)、氮化鈦(TiN)、氮化鎢(TiW)、鉑(Pt)、鉬(Mo)、或其組合。
第2至5B圖繪示本申請案所揭示之半導體功率元件100的製造方法。
參照第2圖,半導體功率元件製造方法包含一晶圓(wafer)形成步驟。首先將成核層20、緩衝結構30、通道層40、阻障層50以及第一導電型化合物半導體層60依序成長於基板10上。基板10例如為矽基板,厚度約為1000~1200um,上述的成核層20、緩衝結構30、通道層40、阻障層50以磊晶方式成長於基板10的(111)面上,並沿[0001]方向成長。磊晶方式例如為金屬有機物化學氣相磊晶法(metal-organic chemical vapor deposition, MOCVD)或分子束磊晶法(molecular-beam epitaxy, MBE)。在其他實施例中,可進一步移除部分的基板10,以減少漏電路徑,達到減少漏電的效果。例如,將基板10相對於成核層20等半導體層的表面磨薄;或是將基板10移除後,將原本其上方成核層20等半導體層轉置接合於一絕緣散熱基板;於另一實施例中,在移除基板10後,更可進一步移除磊晶缺陷密度較高的半導體層,例如移除成核層20以及緩衝結構30後,再進行轉置接合至絕緣散熱基板的製程。
接著,如第3圖所示,同樣以磊晶成長的方式成長第一導電型化合物半導體層60於阻障層50上方,以得到一晶圓1。
接續晶圓形成步驟,半導體功率元件製造方法包含一第一導電型化合物半導體層60圖案化步驟。如第4A及4B圖所示,第4B圖為第4A圖中沿B-B’線段之截面圖,透過蝕刻等製程定義第一導電型化合物半導體層60的圖形,移除部份的第一導電型化合物半導體層60,以形成第一區域之第一導電型化合物半導體層60a以及第二區域之第一導電型化合物半導體層60b,更利用第二區域之第一導電型化合物半導體層60b在晶圓1中定義出複數個主動區域(active region)A1、A2,在複數個主動區域A1、A2之間定義出元件隔離區ISO,將電流控制在各別主動區域之內,使後續形成的各半導體功率元件可獨立操作而不受彼此干擾。
在第4A圖的上視圖中,第二區域之第一導電型化合物半導體層60b包圍環繞各主動區域A1、A2且位於各主動區域A1、A2之間,同時位於各主動區域A1、A2中阻障層50上方之週圍,利用第二區域之第一導電型化合物半導體層60b與阻障層50之間的晶格差異產生反極化效應,將能帶拉升至費米能階之上,使得該區域下方的二維電子氣16消散或是濃度降低,達到元件隔離的效果。第一區域之第一導電型化合物半導體層60a位於各主動區域A1、A2內,於上視圖中呈一封閉式環型,且與第二區域之第一導電型化合物半導體層60b彼此相互分離。
接續第一導電型化合物半導體層60圖案化步驟,半導體功率元件製造方法包含一電極形成步驟。第5B圖為第5A圖中沿B-B’線段之截面圖。如第5B圖及5B所示,在阻障層50上方分別形成汲極電極D與源極電極S,以及在第一區域之第一導電型化合物半導體層60a上方形成閘極電極G,以作為與外部電子元件或外部電源電性連接的端點。其中閘極電極G與第一區域之第一導電型化合物半導體層60a於上視中具有對應的封閉環型圖案,且源極電極S位於此封閉環型圖案的閘極電極G中,汲極電極D可位於封閉環型圖案外的阻障層之一側。在本實施例中,可以藉由選擇適當的汲極電極D與源極電極S的材料,以及/或者藉由製程(例如熱退火)使汲極電極D與源極電極S和阻障層50之間形成歐姆接觸。類似地,也可藉由選擇適當的閘極電極G的材料,使得閘極電極G與第一區域之第一導電型化合物半導體層60a之間形成蕭特基接觸或歐姆接觸。
依本申請案製造方法所形成之半導體功率元件100,如第5B圖所示,在未對閘極電極G施加偏壓時,第一區域之第一導電型化合物半導體層60a下方之通道層40內不具有二維電子氣16,因此半導體功率元件100未被導通而呈現關閉狀態。此外,第一區域之第一導電型化合物半導體層60a與閘極電極G封閉環型圖案下,對應的通道層40內不具有二維電子氣16,藉此形成ㄧ阻斷區域18封閉環繞源極電極S,使汲極電極D到源極電極S之間不會有電流通過而讓元件能夠確實處於關閉狀態。
而當對閘極電極G施加偏壓時,如第6圖所示,各半導體功率元件100內的第一區域之第一導電型化合物半導體層60a下方之通道層內形成二維電子氣16,因此各半導體功率元件100被導通。且由於第一區域之第一導電型化合物半導體層60a與第二區域之第一導電型化合物半導體層60b間為互相分離,意即,第一區域之第一導電型化合物半導體層60a與元件隔離區ISO具有一間距,因此,單一半導體功率元件100內的二維電子氣16不會受週圍的元件隔離區ISO所影響,電流可自汲極電極D流向源極電極S;且在元件隔離區ISO(即第二區域之第一導電型化合物半導體層60b)之通道層40內不會形成二維電子氣16,因此可使各元件之間為相互電性隔離。
在本申請案之一實施例中,閘極電極G下方的第一區域之第一導電型化合物半導體層60a跟第二區域之第一導電型化合物半導體層60b之形成方式為在形成第一導電型化合物半導體層60後,再同時對第一導電型化合物半導體層60進行蝕刻所形成,因此第一區域之第一導電型化合物半導體層60a跟第二區域之第一導電型化合物半導體層60b可具有相同特性,例如相同的厚度、材料組成、第一導電型摻雜物或第一導電型摻雜濃度。此外,相較於習知技術利用乾式蝕刻或在半導體層內實施離子佈植等方式來形成元件隔離區,本申請案所揭示之半導體功率元件及其製造方法在製程上較為簡化,同時也具有較低製作成本。
在本申請案之另一實施例中,在完成前述半導體功率元件製造方法後,可沿著第二區域之第一導電型化合物半導體層60b進一步將各半導體功率元件100分割開,例如使用輪刀切割或雷射切割,以形成如第1A圖與第1B圖所示的獨立半導體功率元件100。在分開後的半導體功率元件100中,第二區域之第一導電型化合物半導體層60b下方沒有二維電子氣,具有減少漏電流路徑的功用。在一實施例中,切割前的第二區域之第一導電型化合物半導體層60b的寬度大於第一區域之第一導電型化合物半導體層60a;第二區域之第一導電型化合物半導體層60b的寬度要足夠寬,使得在切割製程中部分第二區域之第一導電型化合物半導體層60b被移除後,於半導體功率元件上剩下足夠的第二區域之第一導電型化合物半導體層60b行使上述的功用。
於本申請案之另一實施例中,在形成汲極電極D、源極電極S及閘極電極G之前,可如第7圖先形成一介電層32在阻障層50的上表面之上。部分的介電層32位於閘極電極G的下方,並位於閘極電極G與阻障層50之間,能進一步降低表面漏電流,更可提高閘極電極G操作偏壓範圍,提升元件可靠度。介電層32可以是氧化物或者氮化物,例如是氧化矽或氧化鋁等氧化物,也可以是氮化矽或氮化鎵等氮化物。
於本申請案之另一實施例中,在形成汲極電極D、源極電極S及閘極電極G之後,還可以進一步形成一保護層(未繪示)覆蓋介電層32、汲極電極D、源極電極S及閘極電極G之表面,以防止通道層40的電性受到影響。而在本實施例中,保護層可以是氧化物或者氮化物,如氧化矽或氧化鋁等氧化物,也可以是氮化矽或氮化鎵等氮化物。接著再蝕刻保護層,以暴露出部分汲極電極D、源極電極S及閘極電極G,即汲極電極D、源極電極S及閘極電極G可以有一部份表面未被保護層所覆蓋,以增加與外界電性連接的方便性。
第8A至8D圖繪示本申請案另一實施例中一種半導體功率元件200,第8B圖為第8A圖中沿B-B’線段之截面圖,第8C圖為第8A圖中沿C-C’線段之截面圖,第8D圖為第8A圖中沿D-D’線段之截面圖。
半導體功率元件200與半導體功率元件100相似,依序包含基板10、成核層20、緩衝結構30、通道層40以及阻障層50、第一區域之第一導電型化合物半導體層60a、第二區域之第一導電型化合物半導體層60b、閘極電極G、源極電極S和汲極電極D。在阻障層50上方,具有第一區域之第一導電型化合物半導體層60a位於阻障層50之中央區域內,以及第二區域之第一導電型化合物半導體層60b位於阻障層50之週圍區域,且第一區域與第二區域之第一導電型化合物半導體層60a與60b為互相分離。第一區域與第二區域之第一導電型化合物半導體層60a與60b之材料、形成方式以及功用與前述半導體功率元件100相同,在此不再贅述。與半導體功率元件100不同的是,半導體功率元件200之第一區域之第一導電型化合物半導體層60a由上視觀之為一條狀圖案。此外,如第8C與8D圖所示,為兼顧半導體功率元件200利用第一區域之第一導電型化合物半導體層60a及第二區域之第一導電型化合物半導體層60b達到關閉及隔離的功能,本實施例利用一凹部28及一位於凹部28上的絕緣層42使第一區域和第二區域之第一導電型化合物半導體層60a和60b達到電性絕緣,為前述半導體功率元件100中封閉環型的第一導電型化合物半導體層60a之一變化例。第一區域之第一導電型化合物半導體層60a之兩端與第二區域之第一導電型化合物半導體層60b之間,部分的阻障層50和通道層40被蝕刻移除,形成凹部28,凹部28的底面即為通道層40被蝕刻而暴露出的一表面401。絕緣層42形成於凹部28的底面、側壁及第一導電型化合物半導體層60的部分上表面。
閘極電極G設置於第一區域之第一導電型化合物半導體層60a上方,且與第一區域之第一導電型化合物半導體層60a具有相似的條狀圖案。閘極電極G沿著第一區域之第一導電型化合物半導體層60a設置,並由第一區域之第一導電型化合物半導體層60a之兩端延伸至凹部28內的絕緣層42上。源極電極S和汲極電極D分別設置在阻障層50上、閘極電極G的兩側。
第9A圖至第10圖為多個半導體功率元件200的操作狀態示意圖。如同前述半導體功率元件的製造過程中,各半導體功率元件200,未對閘極電極G施加偏壓的元件狀態如第9A圖至9C所示,第9B圖為第9A圖中沿B-B’線段之截面圖,第9C圖為第9A圖中沿C-C’線段之截面圖。第一區域之第一導電型化合物半導體層60a下方之通道層40內不具有二維電子氣16,因此半導體功率元件200未被導通而呈現關閉狀態。此外,如第9C圖所示,在閘極電極G與第一區域之第一導電型化合物半導體層60a兩端的凹部28內,由於阻障層50及部分的通道層40已被蝕刻移除,故凹部28內的二維電子氣16無法形成而被阻斷,使汲極電極D到源極電極S之間不會有電流通過而讓各元件能夠確實處於關閉狀態。
而當對閘極電極G施加偏壓時,如第10圖所示,各半導體功率元件200內的第一區域之第一導電型化合物半導體層60a下方之通道層內形成二維電子氣16,因此各半導體功率元件200被導通。而在第二區域之第一導電型化合物半導體層60b下方之通道層40內,即元件隔離區ISO內不會形成二維電子氣16,因此可使各元件之間為電性隔離。且由於第一區域之第一導電型化合物半導體層60a與第二區域之第一導電型化合物半導體層60b間為互相分離,半導體功率元件200內的二維電子氣16與週圍的元件隔離區ISO不會受彼此影響,在單一晶圓上可正確地測得各別半導體功率元件的電特性。
惟上述實施例僅為例示性說明本申請案之原理及其功效,而非用於限制本申請案。任何本申請案所屬技術領域中具有通常知識者均可在不違背本申請案之技術原理及精神的情況下,對上述實施例進行修改及變化。因此本申請案之權利保護範圍如後述之申請專利範圍所列。
1‧‧‧晶圓
10‧‧‧基板
18‧‧‧阻斷區域
20‧‧‧成核層
28‧‧‧凹部
30‧‧‧緩衝結構
32‧‧‧介電層
40‧‧‧通道層
42‧‧‧絕緣層
50‧‧‧阻障層
60‧‧‧第一導電型化合物半導體層
60a‧‧‧第一區域之第一導電型化合物半導體層
60b‧‧‧第二區域之第一導電型化合物半導體層
100、200‧‧‧半導體功率元件
A1、A2‧‧‧主動區域
S‧‧‧源極電極
D‧‧‧汲極電極
G‧‧‧閘極電極
ISO‧‧‧元件隔離區
﹝第1A至1B圖﹞為本發明之一實施例中所揭示之半導體功率元件。 ﹝第2至5B圖﹞為本發明之一實施例中所揭示之半導體功率元件的製造方法。 ﹝第6圖﹞為本發明之一實施例中所揭示之半導體功率元件的操作狀態。 ﹝第7圖﹞為本發明之另一實施例中所揭示之半導體功率元件。 ﹝第8A至8D圖﹞為本發明之另一實施例中所揭示之半導體功率元件。 ﹝第9A至9C圖﹞為本發明之另一實施例中所揭示之半導體功率元件的操作狀態。 ﹝第10圖﹞為本發明之另一實施例中所揭示之半導體功率元件的操作狀態。

Claims (11)

  1. 一種半導體功率元件,包含: 一基板; 一通道層,位於該基板上; 一阻障層,位於該通道層上; 一二維電子氣,位於該通道層內,且鄰近該通道層與該阻障層間之一介面; 一汲極電極、一閘極電極、以及一源極電極,分別位於該阻障層上; 一第一區域P型半導體層,位於該閘極電極與該阻障層之間;以及 一隔離區形成層,位於該阻障層上方之週圍,且該隔離區形成層下方之該通道層內不具有該二維電子氣。
  2. 如申請專利範圍第1項所述之半導體功率元件,其中該隔離區形成層包含一第二區域P型半導體層。
  3. 一種半導體功率元件的製造方法,包含: 提供一基板; 形成一磊晶疊層於該基板上,該磊晶疊層依序包含: 一通道層; 一阻障層;以及 一P型半導體層; 移除部份的該P型半導體層,以形成一第一區域P型半導體層以及一第二區域P型半導體層,其中該第二區域P型半導體層位於該阻障層上方之週圍; 形成一源極以及一汲極在該阻障層上;以及 形成一閘極在該第一區域P型半導體層上。
  4. 如申請專利範圍第3項所述之半導體功率元件的製造方法,其中於該通道層內且鄰近該通道層與該阻障層間之一介面處包含一二維電子氣。
  5. 如申請專利範圍第2項所述之半導體功率元件或申請專利範圍第3項所述之半導體功率元件的製造方法,其中該第一區域P型半導體層與該第二區域P型半導體層彼此分離。
  6. 如申請專利範圍第2項所述之半導體功率元件或申請專利範圍第3項所述之半導體功率元件的製造方法,其中該第一區域P型半導體層與該第二區域P型半導體層具有相同材料特性。
  7. 如申請專利範圍第2項所述之半導體功率元件或申請專利範圍第3項所述之半導體功率元件的製造方法,其中該第一區域P型半導體層與該第二區域P型半導體層具有相同厚度、相同材料、相同導電型摻雜物或相同摻雜濃度之一材料特性。
  8. 如申請專利範圍第2項所述之半導體功率元件或申請專利範圍第3項所述之半導體功率元件的製造方法,其中該閘極電極位於該源極電極與該汲極電極之間,且該閘極電極封閉環繞該源極電極。
  9. 如申請專利範圍第2項所述之半導體功率元件或申請專利範圍第3項所述之半導體功率元件的製造方法,其中該通道層及該阻障層包含一氮化鋁銦鎵層(Alx Iny Ga(1-x-y) N),其中0≦x<1,0≦x+y≦1,且該阻障層之能隙大於該通道層之能隙。
  10. 如申請專利範圍第1項所述之半導體功率元件或申請專利範圍第3項所述之半導體功率元件的製造方法,其中該第二區域P型半導體層於上視中環繞該汲極電極、該閘極電極、以及該源極電極。
  11. 如申請專利範圍第2項所述之半導體功率元件或申請專利範圍第3項所述之半導體功率元件的製造方法,其中該第一區域P型半導體層於上視中為一封閉環狀或條狀。
TW106123562A 2017-07-14 2017-07-14 半導體功率元件及其製造方法 TWI662707B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106123562A TWI662707B (zh) 2017-07-14 2017-07-14 半導體功率元件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106123562A TWI662707B (zh) 2017-07-14 2017-07-14 半導體功率元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201909422A true TW201909422A (zh) 2019-03-01
TWI662707B TWI662707B (zh) 2019-06-11

Family

ID=66590329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123562A TWI662707B (zh) 2017-07-14 2017-07-14 半導體功率元件及其製造方法

Country Status (1)

Country Link
TW (1) TWI662707B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI834328B (zh) * 2022-10-05 2024-03-01 創世電股份有限公司 半導體元件
TWI868932B (zh) * 2023-09-19 2025-01-01 台亞半導體股份有限公司 半導體結構及其製造方法
TWI874272B (zh) * 2023-09-19 2025-02-21 台亞半導體股份有限公司 半導體結構及其製造方法
US12538795B2 (en) 2022-08-04 2026-01-27 Ganstronic Inc. Semiconductor component and semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12538795B2 (en) 2022-08-04 2026-01-27 Ganstronic Inc. Semiconductor component and semiconductor device
TWI834328B (zh) * 2022-10-05 2024-03-01 創世電股份有限公司 半導體元件
TWI868932B (zh) * 2023-09-19 2025-01-01 台亞半導體股份有限公司 半導體結構及其製造方法
TWI874272B (zh) * 2023-09-19 2025-02-21 台亞半導體股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
TWI662707B (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
TWI798402B (zh) 肖特基能障二極體
US9219137B2 (en) Vertical gallium nitride transistors and methods of fabricating the same
CN113725296B (zh) 氮化物半导体外延叠层结构及其功率元件
US20130240951A1 (en) Gallium nitride superjunction devices
US9153682B2 (en) Semiconductor device
CN108807527A (zh) 具有栅极堆叠中的隧道二极管的iiia族氮化物hemt
JP2014527303A (ja) 電界効果パワートランジスタ
TWI641133B (zh) 半導體單元
JP2008210936A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
TW201838178A (zh) 半導體元件
TWI662707B (zh) 半導體功率元件及其製造方法
TWI569439B (zh) 半導體單元
JP2013065612A (ja) 窒化物半導体装置およびその製造方法
JP6213520B2 (ja) ヘテロ接合半導体装置及びその製造方法
US7465968B2 (en) Semiconductor device and method for fabricating the same
TW201709511A (zh) 半導體單元
TWI755277B (zh) 高電子遷移率電晶體及其製作方法
TWI732813B (zh) 半導體裝置,電子部件,電子設備及用於製造半導體裝置之方法
TW201911421A (zh) 三族氮化物高速電子遷移率場效應電晶體元件
KR102099437B1 (ko) 전력 반도체 소자
WO2024190024A1 (ja) ジャンクションバリアショットキーダイオード
TWI768985B (zh) 半導體結構及高電子遷移率電晶體
JP2015126034A (ja) 電界効果型半導体素子
KR102029807B1 (ko) 이종 접합 전계 효과 트랜지스터