TWI874272B - 半導體結構及其製造方法 - Google Patents

Abstract

本發明係關於一種半導體結構及其製造方法，包含：一基板、一通道層、一阻障層、一源極電極、一閘極電極、一汲極電極及一覆蓋層。其中通道層位於基板上，阻障層位於通道層上，源極電極、閘極電極與汲極電極分別位於阻障層上，且除源極電極與汲極電極之上方外，覆蓋層包覆源極電極與汲極電極。

Description

半導體結構及其製造方法

本發明係有關於一種半導體結構及其製造方法，特別係有關於一種高電子移動速度電晶體（High Electron Mobility Transistor，HEMT）之結構及其製造方法。

近幾年來，由於高頻及高功率產品的需求與日俱增，以氮化鎵為材料的半導體功率元件，以氮化鋁鎵/氮化鎵（AlGaN/GaN）為例，因具寬能帶間隙及高速移動電子，可達到非常快速的切換速度，且可於高頻、高功率及高溫工作環境下操作的元件特性，故廣泛應用在高功率半導體結構當中，特別是射頻與功率上的應用。傳統上，高電子移動速度電晶體利用三五族半導體堆疊，在其介面處形成異質接面（Heterojunction）。由於異質接面處的能帶彎曲，導帶（Conduction Band）彎曲深處形成位能井（Potential Well），並在位能井中形成二維電子氣（Two-dimensional Electron Gas，2DEG）。

一般而言，高電子遷移率電晶體是一種常開型（D-mode：Normally-on ）元件，或稱耗盡型（Depletion Mode）元件，需要施予額外負偏壓才能關閉元件。除了使用上相對較不方便外，也侷限了元件的使用範圍。另一方面，目前有另一種增強型（Enhancement-mode）高電子遷移率電晶體被提出，其利用在形成金屬閘極之前，以氟離子轟擊破壞氮化鋁鎵層的晶格結構，或以蝕刻方式在氮化鋁鎵層中形成凹陷（Recess），再於凹陷底部磊晶具有P型雜質的氮化鎵層之閘極堆疊結構，以達到不需施予額外偏壓即可關閉二維電子氣之常關型（E-mode：Normally-off）元件。

目前製造上述二種半導體元件時，通常以鈦/鋁金屬作為元件中之源極電極與汲極電極之電極材料，此二電極端與氮化鋁鎵阻障層之間必須進行一高溫加熱處理，使電極與氮化鎵間之合金形成歐姆接觸（Ohmic Contact）。若合金溫度過低，電極與氮化鎵間不易形成歐姆接觸；反之，若合金溫度過高，因電極中鋁金屬的熔點低，容易產生溢金現象，影響製程良率。如圖1虛線所標示，其顯示習知HEMT元件之製程中於源極電極與汲極電極歐姆接觸製程因高溫所形成之側向溢金與上方溢金的概念示意圖。請參照圖1A顯示，圖1A係側向溢金之實際顯微放大成像，製程中若發生此側向溢金，於後續形成閘極電極製程中可能造成閘極與源極間的短路。另一方面，圖1B顯示上方溢金之實際顯微放大成像，製程中若發生上方溢金，則會影響金屬層表面之平坦度，不利後續金屬堆疊製程。

為克服上述問題，業界亟需一種創新的半導體結構與製造方法，以改善上述歐姆接觸合金製程中產生有關溢金與平坦度不足的問題，進而提升製程良率。

本發明的主要目的在於提供一種創新的半導體結構與製造方法，以改善習知製造異質結構場效電晶體之歐姆接觸合金製程中產生有關溢金與平坦度不足的問題，提升製程良率。

為達上述目的，本發明提供一種半導體結構， 其包含包含一基板、一通道層、一阻障層、一源極電極、一閘極電極、一汲極電極及一覆蓋層。其中通道層位於基板上，阻障層位於通道層上，源極電極、閘極電極與汲極電極分別位於阻障層上，且除源極電極與汲極電極之上方外，覆蓋層包覆源極電極與汲極電極。

於一實施態樣中，本發明提供之半導體結構，其中源極電極與汲極電極係選自於由鈦、鋁、鎳、金所組成之群族其中之一。

於一實施態樣中，本發明提供之半導體結構，其中覆蓋層係選自於由氮化矽、二氧化矽、氮氧化矽所組成之群族其中之一。

於一實施態樣中，本發明提供之半導體結構，更包含一第一金屬層，設置於源極電極與汲極電極之上方，並與源極電極與汲極電極電性連接。

於一實施態樣中，本發明提供之半導體結構，更包含一襯墊層，除第一金屬層之上方外，襯墊層包覆部分阻障層、覆蓋層、第一金屬層、閘極電極。

於一實施態樣中，本發明提供之半導體結構，其中襯墊層係選自於由氮化矽、二氧化矽、氮化鋁、碳化矽所組成之群族其中之一。

於一實施態樣中，本發明提供之半導體結構，更包含一通孔結構與一第二金屬層，依序位於第一金屬層之上方，並與第一金屬層電性連接。

於一實施態樣中，本發明提供之半導體結構，其中阻障層之材料包含氮化鋁銦鎵(Al _xIn _yGa _(1-x-y)N)，其中0≦x＜1，0≦x+y≦1。

於一實施態樣中，本發明提供之半導體結構，更包含一二維電子氣，設置於通道層與阻障層間之一介面。

於一實施態樣中，本發明提供之半導體結構，其中基板係選自於由矽、藍寶石、碳化矽所組成之群族其中之一。

為達上述目的，本發明提供一種半導體結構， 其包含包含一基板、一通道層、一阻障層、一源極電極、一閘極電極、一汲極電極及一導電覆蓋層。其中通道層位於基板上，阻障層位於通道層上，源極電極、閘極電極與汲極電極分別位於阻障層上，且導電覆蓋層包覆源極電極與汲極電極。

於一實施態樣中，本發明提供之半導體結構，其中導電覆蓋層係選自於由氮化鈦、鎢化鈦、鈦鎢氮化物、氮化鋁、石磨所組成之群族其中之一。

於一實施態樣中，本發明提供之半導體結構，更包含一第一金屬層，設置於源極電極與汲極電極上方之導電覆蓋層，並與導電覆蓋層、源極電極與汲極電極電性連接。

為達上述目的，本發明提供一種半導體結構的製造方法，其包括以下步驟：依序形成一通道層、一阻障層於一基板上，且通道層與阻障層間之一介面具有一二維電子氣形成一源極電極、一汲極電極，分別位於該阻障層上；形成一覆蓋層，包覆源極電極與汲極電極；以及加熱源極電極與汲極電極，使源極電極、汲極電極分別與阻障層間形成歐姆接觸。

於一實施態樣中，本發明提供之半導體結構的製造方法，更包含：形成一閘極電極於源極電極與汲極電極二者間之阻障層上；以及形成一第一金屬層於源極電極與汲極電極之上方區域，使第一金屬層分別電性連接至源極電極與汲極電極。

於一實施態樣中，本發明提供之半導體結構的製造方法，更包含：形成一襯墊層，包覆第一金屬層與部分阻障層、覆蓋層、閘極電極；去除第一金屬層上方之部分襯墊層，以裸露第一金屬層之上方區域；以及高溫退火第一金屬層裸露之上方區域。

在參閱圖式及隨後描述之實施方式後，此技術領域具有通常知識者便可瞭解本發明之其他目的，以及本發明之技術手段及實施態樣。

以下將透過實施例來解釋本發明內容，本發明的實施例並非用以限制本發明須在如實施例所述之任何特定的環境、應用或特殊方式方能實施。因此，關於實施例之說明僅為闡釋本發明之目的，而非用以限制本發明。需說明者，以下實施例及圖式中，與本發明非直接相關之元件已省略而未繪示，且圖式中各元件間之尺寸關係僅為求容易瞭解，並非用以限制實際比例。

請參閱圖2，其顯示本發明一實施態樣中一種半導體結構及其製造方法，其中，於一基板100上依序形成一成核層110、一緩衝層120、一通道層130與一阻障層140。其中，基板100的材料可以包含矽、藍寶石、氮化鎵、碳化矽、砷化鎵等。成核層110位於基板100的上方，厚度約為數十奈米或數百奈米，用以減少基板100和阻障層140之間的晶格差異。成核層110例如是三五族材料，包括氮化鋁、氮化鎵、或氮化鋁鎵等材料。緩衝層120位於成核層110的上方，厚度約為數微米或數十微米，其材料可為三五族材料，同樣是用以減少基板100和阻障層140之間的晶格差異，降低晶格缺陷。於本實施例中，緩衝層120可包括單層結構或是多層結構，例如可為多層超晶格疊層(Super Lattice Multilayer)或單層三五族半導體材料，例如氮化鋁、氮化鎵、或氮化鋁鎵等材料。

通道層130形成於緩衝層120上，並具有一第一能隙。阻障層140形成在通道層130上，並具有一第二能隙，第二能隙較第一能隙高，阻障層140之晶格常數比通道層130小。於本實施例中，通道層130及阻障層140之材料包含氮化鋁銦鎵（Al _xIn _yGa _(1-x-y)N），其中0≦x＜1，0≦x+y≦1。在本實施例中，通道層130可為氮化鎵層，而阻障層140可為氮化鋁鎵層或氮化銦鎵層，由於通道層130與阻障層140自身形成自發性極化（Spontaneous Polarization），而且通道層130與阻障層140間之壓電極化（Piezoelectric Polarization），造成通道層130及阻障層140間的異質接面產生二維電子氣132。

請繼續參閱圖2，於阻障層140上分別形成一源極電極150與一汲極電極160。其中，源極電極與汲極電極之材料可選自於由鈦、鋁、鎳、金、或其合金所組成之群族其中之一。接著，請參閱圖3，形成一覆蓋層170以包覆源極電極150與汲極電極160。其中，覆蓋層170之材料可以為硬質之絕緣介電材料，或者可以為硬質之導電陶瓷材料或金屬材料，例如可選自於由氮化矽、二氧化矽、氮氧化矽、氮化鈦、鎢化鈦、鈦鎢氮化物、氮化鋁、石磨所組成之群族其中之一，以防止後續歐姆接觸之高溫製程中源極電極與汲極電極產生側向溢金與上方溢金的不良。接著，進行一高溫加熱製程，溫度約850℃，使源極電極150、汲極電極160之鈦、鋁等金屬與氮化鋁鎵之阻障層140形成金屬合金間的歐姆接觸。須說明的是，由於源極電極150與汲極電極160已由覆蓋層170所包覆，因此，即使處於高溫下的源極電極150與汲極電極160仍不至於發生習知半導體製程中因電極熔解流動所生之側向溢金與上方溢金的現象，也避免後續製作閘極結構時發生與源極電極間可能的短路問題。同時，也避免發生源極電極與汲極電極之上方溢金不良，影響其表面的平坦度，有利後續之金屬堆疊製程。

於具體實施例中，接著進行元件間的絕緣離子植入製程，破壞元件間可能具有的二維電子氣，以確保晶圓上各元件間之絕緣獨立性，具體而言，可使用硼離子束進行絕緣離子植入，硼離子濃度可控制在1E15/cm ³，離子植入能量約為180 Kev。請參閱圖4，接著進行形成閘極電極之製程，於源極電極150與汲極電極160二者間之阻障層140上形成閘極電極180。於本發明之較佳實施例中，可製作閘極結構時為有效提升崩潰電壓（Break Down Voltage）並降低閘極漏電流，可更進一步增加場效電板（Field Plate）結構182。再次強調的是，本發明所揭示之半導體結構中，由於源極電極150與汲極電極160周緣已由覆蓋層170所包覆，因此後續進行歐姆接觸之高溫合金製程時可以避免發生側向溢金的不良，因此，也避免了側向溢金與閘極電極間的短路問題，因而提升製程良率。

接著，進行源極電極與汲極電極上方之金屬堆疊製程。此時之金屬堆疊製程因覆蓋層之導電性而有所差異。如圖5A所示，當覆蓋層170為上述氮化矽、二氧化矽、氮氧化矽等絕緣介電材料時，進行金屬堆疊製程前，需事先去除源極電極150與汲極電極160上方之部分覆蓋層170，以分別裸露源極電極150與汲極電極160之上方區域，後續方可於源極電極150與汲極電極160之上方區域形成一第一金屬層190，此第一金屬層190之堆疊高度必須高於閘極電極180包含場效電板182之高度，以防後續平坦化製程中閘極電極結構遭到破壞。第一金屬層190之材料可包含鋁Al、銅Cu、鎢W、鈦Ti、鉭Ta、氮化鈦、氮化鉭、矽化鎳、矽化鈷、碳化鉭、矽氮化鉭、碳氮化鉭、鋁化鈦、鋁氮化鈦、金屬合金或其它適合的導電材料。另一方面，如圖5B所示，當覆蓋層170為上述氮化鈦、鎢化鈦、鈦鎢氮化物、氮化鋁、石磨等導電材料時，因具有導電性而為導電覆蓋層時，進行金屬堆疊製程時即無需事先去除源極電極150與汲極電極160上方之覆蓋層170，而是可以直接於源極電極150與汲極電極160上方區域之覆蓋層170形成第一金屬層190。類似前述內容，此第一金屬層190之堆疊高度同樣地必須高於閘極電極180包含場效電板182之高度。

須說明的是，上述製程雖因覆蓋層170導電性之差異而有所區別，然而，本發明後續之半導體結構製程均大致相同，為簡要說明，以下僅以具絕緣特性覆蓋層170之實施態樣為例具體說明。熟悉此技術領域之人於本發明前述之揭露下應可輕易推導出後續以具導電特性覆蓋層170為基礎之具體實施態樣，因此相關說明予以省略不加贅述。

請參閱圖6，形成一襯墊層200包覆第一金屬層190與部分阻障層140、覆蓋層170、閘極電極180。接著，請參閱圖7，形成內層介電層210覆蓋整個晶圓後，進行平坦化製程。詳細而言，此平坦化製程係以第一金屬層190上方之襯墊層200為停止層進行化學機械研磨或回蝕刻，以去除第一金屬層190上方之襯墊層200，並裸露出第一金屬層190之上方區域，如圖8所示。須說明的是，由於第一金屬層190之金屬堆疊高度高於閘極電極180及場效電板182之高度，上述平坦化製程將停止於第一金屬層190上方之襯墊層200，因此，此平坦化製程不會破壞閘極電極180及場效電板182。接著，再以高溫退火製程使裸露之第一金屬層190上方區域得以平坦化，於較佳實施例中，經過高溫退火之第一金屬層190上方區域，其表面之平坦度可以小於0.1微米，有利後續之金屬堆疊製程。

請參閱圖9，接著進行電極的金屬堆疊之內連線製程。於襯墊層200上形成一介電層220，接著在於介電層220中形成通孔結構230，最終再形成第二金屬層240，與通孔結構230、第一金屬層190電性連接，以分別導通源極電極150與汲極電極160，即完成本發明之半導體結構10。通孔結構230及第二金屬層240之材料可與第一金屬層190相同，茲不贅述。

須說明的是，上述說明僅為本發明其中之一實施態樣，上述本發明所揭露之結構均可應用於高電子移動速度電晶體中的常開型元件或常關型元件，例如，於常開型元件中常見之蕭特基閘極（Schottky Gate）結構、金氧半絕緣閘極（Metal-Insulator-Semiconductor Gate）結構，或於常關型元件中常見之凹陷閘極（Recess Gate）結構、P型摻雜氮化鎵閘極（pGaN Gate）結構。製作上述這些不同的閘極結構時，可應用本發明上述揭露之覆蓋層170之隔絕功能，使得這些元件製程中不會發生源極電極側向溢金進而造成源極與閘極間短路的問題，亦可確保後續金屬堆疊製程中金屬電極表面之平坦度，增加製程良率。

上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利保護範圍應以申請專利範圍為準。

10:半導體結構 100:基板 110:成核層 120:緩衝層 130:通道層 132:二維電子氣 140:阻障層 150:源極電極 160:汲極電極 170:覆蓋層 180:閘極電極 182:場效電板 190:第一金屬層 200:襯墊層 210:內層介電層 220:介電層 230:通孔結構 240:第二金屬層

圖1為習知高電子移動速度電晶體元件中源極電極與汲極電極側向溢金與上方溢金的示意圖； 圖1A為習知高電子移動速度電晶體元件中側向溢金之實際顯微放大成像圖； 圖1B為習知高電子移動速度電晶體元件中上方溢金之實際顯微放大成像圖；以及 圖2至圖9為本發明一實施態樣中製造半導體結構之製程步驟及結構圖。

10:半導體結構

100:基板

110:成核層

120:緩衝層

130:通道層

132:二維電子氣

140:阻障層

150:源極電極

160:汲極電極

170:覆蓋層

180:閘極電極

182:場效電板

190:第一金屬層

200:襯墊層

210:內層介電層

220:介電層

230:通孔結構

240:第二金屬層

Claims (7)

1. 一種半導體結構的製造方法，包括：依序形成一通道層、一阻障層於一基板上；形成一源極電極、一汲極電極，分別位於該阻障層上；形成一覆蓋層，僅包覆該源極電極與該汲極電極；加熱該源極電極與該汲極電極，使該源極電極、該汲極電極分別與該阻障層間形成歐姆接觸，且該通道層與該阻障層間之一介面具有一二維電子氣；形成一閘極電極於該源極電極與該汲極電極二者間之該阻障層上，該閘極電極未被該覆蓋層包覆；形成一第一金屬層於該源極電極與該汲極電極之上方區域，使該第一金屬層分別電性連接至該源極電極與該汲極電極；形成一襯墊層，包覆該第一金屬層與部分該阻障層、該覆蓋層、該閘極電極；去除該第一金屬層上方之部分該襯墊層，以裸露該第一金屬層之上方區域；以及高溫退火該第一金屬層之該裸露上方區域。
2. 如請求項1所述之半導體結構的製造方法，其中形成該源極電極與該汲極電極之材料係選自於由鈦、鋁、鎳、金所組成之群族其中之一。
3. 如請求項1所述之半導體結構的製造方法，其中形成該覆蓋層之材料係選自於由氮化矽、二氧化矽、氮氧化矽、氮化鈦、鎢化鈦、鈦鎢氮化物、氮化鋁、石磨所組成之群族其中之一。
4. 如請求項1所述之半導體結構的製造方法，其中形成該襯墊層之材料係選自於由氮化矽、二氧化矽、氮化鋁、碳化矽所組成之群族其中之一。
5. 如請求項1所述之半導體結構的製造方法，更包含形成一第二金屬層位於該第一金屬層之上方，並與該第一金屬層電性連接。
6. 如請求項1所述之半導體結構的製造方法，其中形成該阻障層之材料包含氮化鋁銦鎵(Al_xIn_yGa_(1-x-y)N)，其中0≦x<1，0≦x+y≦1。
7. 如請求項1所述之半導體結構的製造方法，其中該基板係選自於由矽、藍寶石、碳化矽所組成之群族其中之一。