TWI768985B

TWI768985B - 半導體結構及高電子遷移率電晶體

Info

Publication number: TWI768985B
Application number: TW110123356A
Authority: TW
Inventors: 陳志諺; 釩達盧
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2021-06-25
Filing date: 2021-06-25
Publication date: 2022-06-21
Also published as: TW202301675A

Abstract

一種半導體結構，包含超晶格結構、電隔離層、通道層及組成漸變層。超晶格結構設置於基底上，電隔離層設置於超晶格結構上，通道層設置於電隔離層上，以及組成漸變層設置於電隔離層與超晶格結構之間，其中組成漸變層與超晶格結構包含一相同的第三族元素，且在組成漸變層中的此相同的第三族元素的原子百分比從超晶格結構到電隔離層的方向上逐漸減少。此外，還提供包含此半導體結構的高電子遷移率電晶體。

Description

半導體結構及高電子遷移率電晶體

本揭露涉及半導體裝置的領域，特別是涉及一種半導體結構及含有此半導體結構的高電子遷移率電晶體。

在半導體技術中，III-V族的化合物半導體可用於形成各種積體電路裝置，例如：高功率場效電晶體、高頻電晶體或高電子遷移率電晶體(high electron mobility transistor,HEMT)。HEMT是屬於具有二維電子氣(two dimensional electron gas,2-DEG)的一種電晶體，其2-DEG會鄰近於能隙不同的兩種材料之間的接合面(亦即，異質接合面)。由於HEMT並非使用摻雜區域作為電晶體的載子通道，而是使用2-DEG作為電晶體的載子通道，因此相較於習知的金氧半場效電晶體(MOSFET)，HEMT具有多種吸引人的特性，例如：高電子遷移率及以高頻率傳輸信號之能力。

對於習知的HEMT，可以包含依序堆疊的通道層、阻障層、化合物半導體蓋層、及閘極電極。利用閘極電極向化合物半導體蓋層施加偏壓，可以調控位於化合物半導體蓋層下方的通道層中的二維電子氣濃度，進而調控HEMT的開關。

然上述HEMT疊層因晶格不匹配(lattice mismatch)所產生的應力，進而形成極化效應，導致HEMT發生漏電流現象，因而降低了HEMT的電性表現。

有鑑於此，有必要提出一種改良的高電子遷移率電晶體，以提升HEMT的電性表現。

根據本揭露的一實施例，提供一種半導體結構，包括超晶格結構、電隔離層、通道層及組成漸變層。超晶格結構設置於基底上，電隔離層設置於超晶格結構上，通道層設置於電隔離層上，以及組成漸變層設置於電隔離層與超晶格結構之間，其中組成漸變層與超晶格結構包含一相同的第三族元素，且在組成漸變層中的此相同的第三族元素的原子百分比從超晶格結構到電隔離層的方向上逐漸減少。

根據本揭露的一實施例，提供一種高電子遷移率電晶體，包括上述的半導體結構、阻障層、摻雜半導體蓋層、閘極電極、源極電極和汲極電極。其中，阻障層設置於上述通道層上，摻雜半導體蓋層設置於阻障層上，閘極電極設置於摻雜半導體蓋層上，以及源極電極和汲極電極分別設置於閘極電極的兩側。

為讓本揭露之特徵明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下。

100:高電子遷移率電晶體

102:基底

104:成核層

106:超晶格結構

106-1:第一超晶格堆疊

106-2:第二超晶格堆疊

106A:第一超晶格層

106B:第二超晶格層

108:拉伸應力層

110:組成漸變層

112:電隔離層

114:通道層

116:阻障層

118:摻雜半導體蓋層

120:隔離區

122:源極電極

124:汲極電極

125:接觸洞

126:閘極電極

128:鈍化層

128-1:第一鈍化層

128-2:第一鈍化層

130:二維電子氣區域

140:二維電洞氣

150:二維電子氣

C1:數值

C2:數值

C3:數值

201:直線

202:弧線

203:階梯狀曲線

204:波浪狀曲線

為了使下文更容易被理解，在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式，俾以詳細解說本揭露之具體實施例，並用以闡述本揭露之具體實施例之作用原理。此外，為了清楚起見，圖式中的各特徵可能未按照實際的比例繪製，因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。

第1圖是根據本揭露一實施例所繪示的高電子遷移率電晶體(HEMT)的剖面示意圖。

第2圖是根據本揭露另一實施例所繪示的HEMT之第一超晶格堆疊、拉伸應力層、組成漸變層和電隔離層的放大剖面示意圖。

第3、4、5、6圖是根據本揭露不同實施例所繪示的HEMT之組成漸變層、拉伸應力層和最上層的第二超晶格層中的相同的第三族元素例如鋁(Al)的原子百分比隨著不同深度位置變化的濃度曲線。

第7、8、9、10圖是根據本揭露一實施例所繪示的製作HEMT之中間階段的剖面示意圖。

本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。為簡化說明起見，本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。舉例而言，下文中針對「第一特徵形成在第二特徵上或上方」的敘述，其可以是指「第一特徵與第二特徵直接接觸」，也可以是指「第一特徵與第二特徵間另存在有其他特徵」，致使第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「下」，「頂」，「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體裝置在使用中以及操作時的可能擺向。隨著半導體裝置的擺向的不同(旋轉90度或其它方位)，用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。

雖然本揭露使用第一、第二、第三等等用詞，以敘述種種元件、部件、區域、層、及/或區塊(section)，但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。

本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。

在本揭露中，「三五族半導體(group III-V semiconductor)」係指包含至少一第三族(group III)元素與至少一第五族(group V)元素的化合物半導體。其中，第三族元素可以是硼(B)、鋁(Al)、鎵(Ga)或銦(In)，而第五族元素可以是氮(N)、磷(P)、砷(As)或銻(Sb)。進一步而言，「三五族半導體」可以是二元化合物半導體、三元化合物半導體或四元化合物半導體，包括：氮化鎵(GaN)、磷化銦(InP)、砷化鋁(AlAs)、砷化鎵(GaAs)、氮化鋁鎵(AlGaN)、氮化銦鋁鎵(InAlGaN)、氮化銦鎵(InGaN)、氮化鋁(AlN)、磷化鎵銦(GaInP)、砷化鋁鎵(AlGaAs)、砷化鋁銦 (InAlAs)、砷化鎵銦(InGaAs)、氮化鋁(AlN)、磷化鎵銦(GaInP)、砷化鋁鎵(AlGaAs)、砷化鋁銦(InAlAs)、砷化鎵銦(InGaAs)、其類似物或上述化合物的組合，但不限於此。此外，端視需求，三五族半導體內亦可包括摻質，而為具有特定導電型的三五族半導體，例如n型或p型三五族半導體。在下文中，三五族半導體又可稱為III-V族半導體。

雖然下文係藉由具體實施例以描述本揭露的發明，然而本揭露的發明原理亦可應用至其他的實施例。此外，為了不致使本發明之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。

本揭露係關於一種半導體結構，以及包括此半導體結構的高電子遷移率電晶體(HEMT)，其可以作為電壓轉換器應用之功率切換電晶體。相較於矽功率電晶體，由於III-V族半導體HEMT(III-V HEMT)具有較寬的能帶間隙，因此具有低導通電阻(on-state resistance)與低切換損失之特徵。

第1圖是根據本揭露一實施例所繪示的高電子遷移率電晶體(HEMT)的剖面示意圖。如第1圖所示，根據本揭露一實施例，高電子遷移率電晶體100，例如增強型HEMT，係設置在基底102上，且基底102上依序可設置有成核層(nucleation layer)104、超晶格(superlattice,SL)結構106、組成漸變層(composition gradient layer)110、電隔離層(electrical isolation layer)112、通道層114、阻障層116、摻雜半導體蓋層118、及鈍化層(passivation layer)128。根據一實施例，超晶格結構106可包含兩個或兩個以上不同的超晶格堆疊，例如第一超晶格堆疊106-1設置於第二超晶格堆疊106-2上。每個超晶格堆疊可包括多個成對的超晶格層，且超晶格層之間可呈現周期性交替堆疊。每個超晶格層可以是由兩種或多種材料構成，每個超晶格層的厚度大約數奈米(nm)至數十奈米。第一超晶格堆疊106-1和第二超晶格堆疊106-2可以是材料成份不同、材料組成比例不同、或材料周期性交替堆疊方式不同。根據另一實施例，超晶格結構106可以是單一超晶格堆疊，例如是第一超晶格堆疊106-1。

此外，高電子遷移率電晶體100還包含閘極電極126、源極電極122和汲極電極124，其中閘極電極126設置於摻雜半導體蓋層118上，且貫穿鈍化層128，源極電極122和汲極電極124分別設置於閘極電極126的兩側。根據一些實施例，源極電極122和汲極電極124可從鈍化層128中向下延伸到阻障層116或通道層114中，且與電隔離層112相隔一垂直距離。另外，隔離區120設置於源極電極122和汲極電極124的外圍，以將相鄰的HEMT隔離。隔離區120穿過阻障層116到通道層114中，且隔離區120的底部低於源極電極122和汲極電極124的底部，使得隔離區120比源極電極122和汲極電極124更靠近電隔離層112，達到良好的電性隔離作用。然於其他實施例中，隔離區120可依照實際需求延伸到其他層別，達到電性隔離作用。

根據本揭露一實施例，通道層114可包含一層或多層III-V族半導體層，III-V族半導體層的成份可以是GaN、AlGaN、InGaN或InAlGaN，但不限定於此。此外，通道層114可以是未經摻雜的或者被摻雜的一層或多層III-V族半導體層，被摻雜的通道層114例如是p型的III-V族半導體層，對p型的III-V族半導體層而言，其摻質可以是碳(C)、鐵(Fe)、鎂(Mg)或鋅(Zn)，但不限定於此。上述阻障層116可包含一層或多層III-V族半導體層，且其組成會不同於通道層114的III-V族半導體。舉例來說，阻障層116可包含AlN、Al_zGa_(1-z)N(0<z<1)或其組合。根據一實施例，通道層114可以是未經摻雜的GaN層，而阻障層116可以為未經摻雜或本質上為n型的AlGaN層。由於通道層114和阻障層116間具有不連續的能隙，藉由將通道層114和阻障層116互相堆疊設置，電子會因壓電效應而被聚集於通道層114和阻障層116之間的異質接面，因而產生高電子遷移率的薄層，亦即二維電子氣(2-DEG)區域130。針對常關型(normally off)元件而言，當不施加電壓至閘極電極126時，被摻雜半導體蓋層118所覆蓋的區域不會形成2-DEG，可視為是2-DEG截斷區域，此時源極電極122和汲極電極124之間不會導通。當施加正電壓至閘極電極126時，被摻雜半導體蓋層118所覆蓋的區域會形成2-DEG，使得源極電極122和汲極電極124之間產生連續的2-DEG區域130，而讓源極電極122和汲極電極124之間導通。

第2圖是根據本揭露另一實施例所繪示的高電子遷移率電晶體之第一超晶格堆疊、拉伸應力層、組成漸變層和電隔離層的放大剖面示意圖。第2圖與第1圖的差異在於第2圖的第一超晶格堆疊106-1與組成漸變層110之間還設置有拉伸應力層108。如第2圖所示，根據本揭露一實施例，高電子遷移率電晶體100的第一超晶格堆疊106-1可由複數個成對堆疊的第一超晶格層106A和第二超晶格層106B組成。雖然第2圖僅顯示四個成對堆疊的超晶格層，根據本揭露其他實施例，第一超晶格堆疊106-1亦可以由更多成對堆疊的超晶格層組成，例如由100對以上的超晶格層組成。其中，第一超晶格層106A具有拉伸應力，第二超晶格層106B具有壓縮應力，且第二超晶格層106B堆疊於第一超晶格層106A上。換言之，第一超晶格層106A會對相鄰的第二超晶格層106B產生拉伸應力，第二超晶格層106B會對相鄰的第一超晶格層106A產生壓縮應力。藉由調整第一超晶格層106A和第二超晶格層106B的各層厚度，可以使得最上層的第二超晶格層106B以外的其他第二超晶格層106B中的2-DEG 150和2-DHG 140彼此成對，進而互相抵銷2-DEG層及2-DHG層的作用。此外，根據本揭露一實施例，在最上層的第二超晶格層106B上設置拉伸應力層108，可以在最上層的第二超晶格層106B中產生2-DEG，以抵銷最上層的第二超晶格層106B中的2-DHG，藉此可以避免最上層的第二超晶格層106B產生未與2-DEG配對的2-DHG層，進而防止側向電流傳輸路徑產生，避免相鄰的HEMT之間發生漏電流。

此外，根據本揭露一實施例，在電隔離層112與超晶格結構106的第一超晶格堆疊106-1之間設置組成漸變層110，且組成漸變層110設置於拉伸應力層108上。其中，組成漸變層110可以用以消除電隔離層112對於拉伸應力層108的壓縮應力。根據本揭露一實施例，超晶格結構106、拉伸應力層108和組成漸變層110的組成包含一相同的第三族元素，且在組成漸變層110中的此相同的第三族元素的原子百分比從超晶格結構106到電隔離層112的方向上逐漸減少，以避免電隔離層112產生壓縮應力。藉此，在電隔離層112與組成漸變層110的界面處便不會產生2-DHG，可以避免在電隔離層112的底面產生2-DHG層，進而防止側向電流傳輸路徑產生，避免相鄰的HEMT之間發生漏電流。

又，根據本揭露一實施例，可以藉由調整組成漸變層110的成分，而使得組成漸變層110的底部具有拉伸應力。藉此，可以對最上層的第二超晶格層106B產生拉伸應力，並在最上層的第二超晶格層106B中產生2-DEG，以抵銷最上層的第二超晶格層106B中的2-DHG。因此，即便未設置拉伸應力層108，亦可降低相鄰的HEMT之間發生漏電流的程度。

此外，本揭露之實施例除了可以避免相鄰的HEMT之間發生漏電流，由於組成漸變層110、拉伸應力層108、超晶格結構106的組成，使得這些疊層之間具有良好的晶格匹配，因此可以避免HEMT疊層產生應力，進而避免極化效應產生，使得本揭露之HEMT的各種漏電流降低，因而提昇了HEMT的電性表現。

根據本揭露一實施例，組成漸變層110的組成可以是三元III-V族半導體，例如氮化鋁鎵(Al_xGa_(1-x)N)，其中0.1<x<0.9，且x值從超晶格結構106到電隔離層112的方向上逐漸減少，亦即在深度方向上，組成漸變層110中的前述相同的第三族元素例如鋁(Al)的原子百分比從下到上遞減，且組成漸變層110中的另一第三族元素例如鎵(Ga)的原子百分比從下到上遞增，電隔離層112中包含此另一第三族元素例如鎵(Ga)。在一實施例中，拉伸應力層108的組成可以是二元III-V族半導體，例如氮化鋁(AlN)。根據一實施例，拉伸應力層108中的此相同的第三族元素例如鋁(Al)的平均原子濃度高於組成漸變層110中的此相同的第三族元素例如鋁(Al)的平均原子濃度。此外，在一實施例中，組成漸變層110的厚度可為電隔離層112厚度的0.5%到5%，拉伸應力層108的厚度可為電隔離層112厚度的0.2%到2%。需注意的是，組成漸變層110和拉伸應力層108的厚度必須大於各超晶格層的厚度，例如大於第一超晶格層106A或第二超晶格層106B的厚度，才足以產生或消除界面的應力。根據本揭露一實施例，組成漸變層110中可摻雜一摻質，此摻質可以是碳或鐵，藉此可增加組成漸變層110的電阻率。

根據本揭露一實施例，當相比較第一超晶格層106A和第二超晶格層106B時，第一超晶格層106A的組成的晶格常數較小且能隙較寬，例如是氮化鋁(AlN)，第二超晶格層106B的組成的晶格常數較大且能隙較窄，例如是氮化鋁鎵(Al_yGa_(1-y)N，其中0.05<y<0.3)。組成漸變層110中的前述相同的第三族元素例如鋁(Al)的平均原子濃度高於這些第二超晶格層106B中的此相同的第三族元素例如鋁(Al)的平均原子濃度。根據一實施例，第一超晶格堆疊106-1中的各第二超晶格層106B中的鋁(Al)的原子百分比可以不同，亦即各第二超晶格層106B中的鎵(Ga)的原子百分比可以不同，例如各第二超晶格層106B中的鋁(Al)的原子百分比可以隨著各層變化，由下層到上層遞減，以降低第一超晶格堆疊106-1的應力。此外，根據一實施例，第一超晶格堆疊106-1的第一超晶格層106A和第二超晶格層106B中可摻雜一摻質，且此摻質可以是碳或鐵，藉此可增加第一超晶格堆疊106-1的電阻率。

此外，根據本揭露一實施例，如第1圖所示，超晶格結構106可包含設置在第一超晶格堆疊106-1下方的第二超晶格堆疊106-2，類似於第2圖所示的第一超晶格堆疊106-1，第二超晶格堆疊106-2可由複數個成對堆疊的第三超晶格層和第四超晶格層組成，其中第三超晶格層具有拉伸應力，第四超晶格層具有壓縮應力，且第四超晶格層堆疊於第三超晶格層上，藉由調整第三超晶格層和第四超晶格層的各層厚度，可以使得第二超晶格堆疊106-2中不會產生不成對的2-DEG層及2-DHG層。此外，在一實施例中，第三超晶格層的組成例如是氮化鋁(AlN)，第四超晶格層的組成例如是氮化鋁鎵(Al_wGa_(1-w)N，其中0.1<w<0.5)，且第二超晶格堆疊106-2中的鋁(Al)的平均原子濃度高於第一超晶格堆疊106-1中的鋁(Al)的平均原子濃度。在一實施例中，各第四超晶格層中的鋁(Al)的原子百分比可以不同，亦即各第四超晶格層中的鎵(Ga)的原子百分比可以不同，例如各第四超晶格層中的鋁(Al)的原子百分比可以隨著各層變化，由下層到上層遞減，以降低第二超晶格堆疊106-2的應力。此外，根據一實施例，第二超晶格堆疊106-2的第三超晶格層和第四超晶格層中可摻雜一摻質，且此摻質可以是碳或鐵，藉此可增加第二超晶格堆疊106-2的電阻。根據一實施例，組成漸變層110中的前述相同的第三族元素例如鋁(Al)的平均原子濃度高於這些第四超晶格層中的此相同的第三族元素例如鋁(Al)的平均原子濃度。

此外，根據本揭露一實施例，組成漸變層110中的前述相同的第三族元素例如鋁(Al)的平均原子濃度低於整體超晶格結構106中的此相同的第三族元素例如鋁(Al)的平均原子濃度。根據一實施例，拉伸應力層108的厚度大於超晶格結構106中各超晶格層的厚度，例如大於第一超晶格堆疊106-1的第一超晶格層106A、第二超晶格層106B的厚度，且也大於第二超晶格堆疊106-2的第三超晶格層、第三超晶格層的厚度。

根據本揭露一實施例，電隔離層112的組成可以是摻雜的或未摻雜的二元III-V族半導體，例如是碳摻雜的氮化鎵(c-GaN)，且在電隔離層112中的碳摻質的濃度從組成漸變層110到通道層114的方向上逐漸增加，亦即在深度方向上，電隔離層112中的碳摻質的濃度由下到上遞增，以防止碳堆積在電隔離層112與組成漸變層110的界面處，藉此讓電隔離層112靠近通道層114的表面的電阻更高，以提供更好的電性隔離作用。

第3圖是根據本揭露一實施例所繪示的高電子遷移率電晶體(HEMT)之組成漸變層、拉伸應力層和最上層的第二超晶格層中的相同的第三族元素例如鋁(Al)的原子百分比隨著不同深度位置變化的濃度曲線。第3圖的橫軸是組成漸變層110、拉伸應力層108和最上層的第二超晶格層106B在深度方向的位置，縱軸是鋁(Al)的原子百分比，根據一實施例，如第3圖所示，最上層的第二超晶格層106B的鋁(Al)原子百分比大約為數值C3，拉伸應力層108的鋁(Al)原子百分比最高為數值C2，且組成漸變層110的鋁(Al)原子百分比在深度方向由下到上遞減，從數值C1逐漸減少到接近0，其中數值C3為大約10%，數值C2為大約50%，且數值C1為大約30%，在此實施例中，組成漸變層110的鋁(Al)原子百分比的濃度變化曲線可以是直線201。在一實施例中，組成漸變層110的鋁(Al)原子百分比也可以從比數值C1更高或更低的其他數值作為起始數值而逐漸減少到接近0。根據本揭露一實施例，拉伸應力層108的鋁(Al)平均原子濃度高於組成漸變層110的鋁(Al)平均原子濃度，且組成漸變層110的鋁(Al)平均原子濃度高於最上層的第二超晶格層106B的鋁(Al)平均原子濃度。

第4圖、第5圖和第6圖分別是根據本揭露的一些實施例所繪示的HEMT之組成漸變層、拉伸應力層和最上層的第二超晶格層中的相同的第三族元素例如鋁(Al)的原子百分比隨著不同深度位置變化的濃度曲線。第4圖之實施例與第3圖的差異在於組成漸變層110的鋁(Al)原子百分比的濃度變化曲線可以是弧線202，第5圖之實施例與第3圖的差異在於組成漸變層110的鋁(Al)原子百分比的濃度變化曲線可以是階梯狀曲線203，第6圖之實施例與第3圖的差異在於組成漸變層110的鋁(Al)原子百分比的濃度變化曲線可以是波浪狀曲線204，其他類似的部份可參照前述第3圖的說明。

第7圖、第8圖、第9圖和第10圖分別是根據本揭露實施例所繪示的製作高電子遷移率電晶體100的各中間階段的剖面示意圖。根據本揭露一實施例，如第7圖所示，提供基底102，其上依序形成有成核層104、超晶格結構106、拉伸應力層108、組成漸變層110、電隔離層112、通道層114、阻障層116及摻雜半導體蓋層118的堆疊層。在一實施例中，超晶格結構106可由第一超晶格堆疊106-1設置於第二超晶格堆疊106-2上組成。在另一實施例中，超晶格結構106可由第一超晶格堆疊106-1構成。

根據一實施例，基底102可以是塊矽基板、碳化矽(SiC)基板、藍寶石(sapphire)基板、絕緣層上覆矽(silicon on insulator,SOI)基板或絕緣層上覆鍺(germanium on insulator,GOI)基板，但不限定於此。於另一實施例中，基底102更包含單一或多層的絕緣材料層以及/或其他合適的材料層(例如半導體層)與一核心層。絕緣材料層可以是氧化物、氮化物、氮氧化物、或其他合適的絕緣材料。核心層可以是碳化矽(SiC)、氮化鋁(AlN)、氧化鋁(Al₂O₃)、氮化鋁鎵(AlGaN)、氧化鋅(ZnO)或氧化鎵(Ga₂O₃)、或其他合適的陶瓷材料。於一實施例中，單一或多層的絕緣材料層以及/或其他合適的材料層包覆核心層。

成核層104可以選擇地設置在基底102上，其具有較少的晶格缺陷，因此可以增進設置於成核層104上的超晶格結構106的磊晶品質。於一實施例中，成核層104可以包含氮化物(AlN)堆疊層，例如可包含第一氮化物層及第二氮化物層。根據本揭露一實施例，第一氮化物層可例如是低溫氮化鋁層(LT-AlN)，此低溫氮化鋁層可以經由金屬有機化學氣相沉積(metal-organic CVD，MOCVD)，在800℃-1100℃的環境溫度下形成；第二氮化物層可例如是高溫氮化鋁層(HT-AlN)，此高溫氮化鋁層可以經由金屬有機化學氣相沉積，在1100℃-1400℃的環境溫度下形成，但不限定於此。

超晶格結構106設置在基底102上，根據本揭露一實施例，超晶格結構106的第二超晶格堆疊106-2可以選擇地設置於成核層104上，接著，第一超晶格堆疊106-1設置於第二超晶格堆疊106-2上，或者當省略第二超晶格堆疊106-2 時，第一超晶格堆疊106-1可設置於成核層104上。超晶格結構106可用以降低基底102和設置於超晶格結構106上的半導體層之間的晶格不匹配(lattice mismatch)的程度，以及降低晶格不匹配所產生之應力。根據本揭露一實施例，如第2圖所示，第一超晶格堆疊106-1可包含第一超晶格層106A及第二超晶格層106B。類似地，第二超晶格堆疊106-2可包含多個成對的超晶格層，例如第三超晶格層及第四超晶格層。根據不同需求，第一超晶格堆疊106-1及第二超晶格堆疊106-2可以各自是由至少兩種III-V族半導體層周期性交替堆疊所構成的結構，例如各自包括複數個成對的AlN薄層/AlGaN薄層或複數個成對的AlN薄層/GaN薄層，或者各自包括多個組成比例漸變的III-V族半導體層堆疊所構成的結構，例如是氮化鋁鎵(Al_aGa_1-aN,0.15≦a≦0.9)中的鋁組成比例可由下方的超晶格層至上方的超晶格層漸減，但不限定於此。根據一實施例，超晶格結構106可利用原子層沉積(atomic layer deposition,ALD)製程形成，經由調整沉積各原子層的來源氣體比例，例如調整鋁(Al)、氮(N)及鎵(Ga)來源氣體的比例，可以沉積各種組成比例的多個超晶格層堆疊。

根據本揭露一實施例，拉伸應力層108可以選擇地設置於超晶格結構106上，組成漸變層110可形成於拉伸應力層108上，拉伸應力層108和組成漸變層110的組成如前所述，在此不再重述。根據一實施例，組成漸變層110和拉伸應力層108可利用原子層沉積(atomic layer deposition,ALD)製程形成，經由調整沉積各原子層的來源氣體比例，例如調整鋁(Al)、氮(N)及鎵(Ga)來源氣體的比例，可以沉積組成比例漸變的多個原子層堆疊，進而形成例如鋁(Al)原子百分比或原子濃度漸變的組成漸變層110。根據一實施例，拉伸應力層108的厚度可以是2nm到20nm，或者可以是電隔離層112厚度的0.2%到2%；組成漸變層110的厚度可以是5nm到50nm，或者可以是電隔離層112厚度的0.5%到5%。

根據本揭露一實施例，電隔離層112設置於組成漸變層110上，電隔離層112相較於其他的層具有較高的電阻率，因此可避免設置於電隔離層112上的半導體層和基底102間產生漏電流。通道層114可設置於電隔離層112上，阻障層116可設置於通道層114上，通道層114和阻障層116的組成如前所述，在此不再重述。摻雜半導體蓋層118可形成於阻障層116上，以空乏二維電子氣(2-DEG)區域，達成HEMT的常關(normally-off)狀態。摻雜半導體蓋層118可以是被摻雜的一層或多層III-V族半導體層，例如以p型摻雜劑或n型摻雜劑摻雜的GaN。其成份可以是GaN、AlGaN、InGaN或InAlGaN，其摻質可以是C、Fe、Mg或Zn，但不限定於此。根據一實施例，摻雜半導體蓋層118可以是p型的GaN層。

接著，根據本揭露一實施例，如第8圖所示，形成圖案化的摻雜半導體蓋層118於阻障層116上，可以利用微影和蝕刻製程形成圖案化的摻雜半導體蓋層118。然後，在HEMT的週邊形成隔離區120，以隔離相鄰的HEMT。根據一實施例，隔離區120貫穿阻障層116向下延伸至通道層114中，且與電隔離層112相隔一段距離。在一實施例中，隔離區120可以是淺溝槽隔離區(shallow trench isolation,STI)，其可以經由蝕刻製程在阻障層116和通道層114中形成溝槽，然後在溝槽中填充一層或多層介電材料，例如氧化矽、氮化矽或前述之組合，並經過化學機械研磨(chemical mechanical polishing，CMP)製程而形成隔離區120。在另一實施例中，隔離區120可以利用離子佈植方式形成，使用硬遮罩覆蓋預定形成隔離區120以外的區域，將摻質佈植到阻障層116和通道層114中而形成隔離區120，摻質例如為氦或碳。

接著，根據本揭露一實施例，如第9圖所示，在隔離區120和阻障層116上形成第一鈍化層128-1，以及在摻雜半導體蓋層118的兩側形成源極電極122和汲極電極124。在一實施例中，源極電極122和汲極電極124貫穿第一鈍化層128-1和阻障層116，向下延伸至通道層114中，使得源極電極122和汲極電極124的底部高於隔離區120的底部，並且低於通道層114的頂面。在另一實施例中，源極電極 122和汲極電極124貫穿第一鈍化層128-1，向下延伸至阻障層116中，使得源極電極122和汲極電極124的底部高於隔離區120的底部，並且低於阻障層116的頂面。

根據一實施例，可先沉積第一鈍化層128-1以覆蓋隔離區120、阻障層116和摻雜半導體蓋層118，然後在第一鈍化層128-1、阻障層116和通道層114中形成分別位於摻雜半導體蓋層118兩側的源極電極122和汲極電極124的接觸洞，然後，於接觸洞內及第一鈍化層128-1上沉積導電材料層。在一實施例中，可以經由化學機械研磨製程形成源極電極122和汲極電極124，且露出摻雜半導體蓋層118的頂面，其中源極電極122和汲極電極124的頂面可以與摻雜半導體蓋層118的頂面齊平。在另一實施例中，在沉積導電材料層之後，可以使用蝕刻製程以移除接觸洞之外的導電材料層，以形成源極電極122和汲極電極124，且摻雜半導體蓋層118的頂面仍可以被第一鈍化層128-1覆蓋。

根據一實施例，源極電極122和汲極電極124可以是單層或多層的結構，且其組成可以包括歐姆接觸金屬。其中，歐姆接觸金屬係指可以和半導體層(例如通道層114)產生歐姆接觸(ohmic contact)的金屬、合金或其堆疊層，例如是Ti、Ti/Al、Ti/Al/Ti/TiN、Ti/Al/Ti/Au、Ti/Al/Ni/Au或Ti/Al/Mo/Au，但不限定於此。

接著，根據本揭露一實施例，如第10圖所示，形成第二鈍化層128-2覆蓋第一鈍化層128-1、摻雜半導體蓋層118、源極電極122和汲極電極124，第一鈍化層128-1和第二鈍化層128-2可以合併稱為鈍化層128。然後，在第二鈍化層128-2中形成閘極電極126的接觸洞125，以露出摻雜半導體蓋層118的頂面。根據本揭露一實施例，對於摻雜半導體蓋層118的頂面設置有蝕刻停止層(圖未示)之情形，蝕刻停止層可以被暴露出於接觸洞125。其中，蝕刻停止層可用於保護摻雜半導體蓋層118，以避免摻雜半導體蓋層118直接接觸形成接觸洞125時所採用的蝕刻劑。之後，於接觸洞125內及第二鈍化層128-2上沉積導電材料層，經過微影和蝕刻製程將導電材料層圖案化後，形成如第1圖所示之閘極電極126。根據一實施例，閘極電極126的頂面高於鈍化層128的頂面。在另一實施例中，閘極電極126的一部分還可以延伸至鈍化層128的頂面上。

根據一實施例，閘極電極126可以是單層或多層的結構，例如是包含第一導電層和第二導電層的雙層結構。其中，第一導電層可以直接接觸摻雜半導體蓋層118，且其組成包括蕭特基接觸金屬。其中，蕭特基接觸金屬係指可以和半導體層(例如摻雜半導體蓋層118)產生蕭特基接觸(Schottky contact)的金屬、合金或其堆疊層，例如是TiN、W、Pt、Ni或Ni，但不限定於此。第二導電層的組成可以包括Ti、Al、Au、Mo，但不限定於此。根據一實施例，第一導電層還可以包含耐火性金屬的金屬氮化物，且耐火性金屬可選自由鈦、鋯、鉿、釩、鈮、鉭、鉻、鉬、鎢、錳、鎝、錸、釕、鋨、銠及銥所構成之群組。

根據一實施例，第一鈍化層128-1和第二鈍化層128-2的材料包含氧化鋁(Al₂O₃)、氮化矽(Si₃N₄)、氮氧化矽(SiON)、或氧化矽(SiO₂)，並且第一鈍化層128-1和第二鈍化層128-2的材料可以相同。在另一實施例中，第一鈍化層128-1和第二鈍化層128-2的材料可以不同。

根據本揭露的實施例目的之一，可以避免超晶格結構與電隔離層之間產生電流傳輸路徑。根據本揭露的實施例另一目的之一，以避免相鄰的HEMT之間發生漏電流的互相干擾問題。此不但改善了封裝前裸晶針測(CP)測試的正確度，而能更正確判斷HEMT是否符合電性規格，同時還能維持HEMT的2-DEG效能，改善了HEMT的電性表現。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。