TW201909369A

TW201909369A - 內連線結構及其製造方法

Info

Publication number: TW201909369A
Application number: TW106124102A
Authority: TW
Inventors: 黃啟豪; 楊金成
Original assignee: 旺宏電子股份有限公司
Priority date: 2017-07-19
Filing date: 2017-07-19
Publication date: 2019-03-01
Also published as: TWI636543B

Abstract

一種內連線結構，其包括第一介電層、第一導體層、第二導體層、蓋層以及介層窗。第一介電層具有第一溝渠及第二溝渠。第一導體層位於第一溝渠中。第二導體層位於第二溝渠中，且第二導體層的頂面低於第一介電層的頂面。蓋層覆蓋第一介電層、第一導體層以及第二導體層，且蓋層具有暴露部分第一導體層的介層窗開口。介層窗位於第一導體層上以及第一導體層與第二導體層之間的第一介電層上，且介層窗填入介層窗開口中並電性連接至第一導體層。

Description

內連線結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種內連線結構及其製造方法。

隨著半導體元件逐漸縮小，內連線結構中的上層導電元件與其下方的下層導電元件的重疊裕度(overlay window)也會變小，因此容易發生對準偏差而導致半導體元件的信賴度降低。舉例來說，內連線結構的介電層中具有多個導體層，介層窗位於相對應的導體層上並與其電性連接，當介層窗發生嚴重對準偏差時，其除了位於相對應的導體層上之外，還會延伸覆蓋相鄰的兩個導體層之間的介電層上。如此一來，在高操作電壓的情況下，介層窗或導體層中的金屬離子易穿過此介電層，並遷移至鄰近的導體層（未與介層窗直接接觸）而產生短路的問題。因此，如何提升內連線結構的信賴度，實為目前研發人員亟待解決的議題之一。

本發明提供一種具有良好信賴度的內連線結構及其製造方法。

本發明的一實施例提供一種內連線結構，其包括第一介電層、第一導體層、第二導體層、蓋層以及介層窗。第一介電層具有第一溝渠及第二溝渠。第一導體層位於第一溝渠中。第二導體層位於第二溝渠中，且第二導體層的頂面低於第一介電層的頂面。蓋層覆蓋第一介電層、第一導體層以及第二導體層，且蓋層具有暴露部分第一導體層的介層窗開口。介層窗位於第一導體層上以及第一導體層與第二導體層之間的第一介電層上，且介層窗填入介層窗開口中並電性連接至第一導體層。

在本發明的一實施例中，第一導體層的頂面低於第一介電層的頂面。

在本發明的一實施例中，介層窗與第二導體層之間的最小距離大於或等於偏移門檻值D_s ，且D_s =8 nm。

在本發明的一實施例中，蓋層覆蓋第二溝渠的側壁與第二導體層的頂面，介層窗與第二導體層之間於X方向上具有第一距離x，且x＞0 nm。

在本發明的一實施例中，蓋層填滿第二溝渠，介層窗覆蓋第二導體層，介層窗與第二導體層之間於Y方向上具有第二距離y，且y≧D_s 。

在本發明的一實施例中，更包括覆蓋蓋層且圍繞介層窗的第二介電層。

本發明的一實施例提供一種內連線結構的製造方法，其包括以下步驟。於第一介電層中形成第一溝渠及第二溝渠。於第一溝渠及第二溝渠中填入導體材料層。移除部分導體材料層，以分別於第一溝渠及第二溝渠中形成第一導體層及第二導體層，且第一導體層與第二導體層的頂面低於第一介電層的頂面。於第一介電層、第一導體層以及第二導體層上形成蓋層。於蓋層上形成第二介電層。於蓋層及第二介電層中形成介層窗，其中介層窗形成於第一導體層上以及第一導體層與第二導體層之間的第一介電層上，且電性連接至第一導體層。

基於上述，在本發明上述實施例所提出的內連線結構及其製造方法中，由於第二導體層的頂面低於第一介電層的頂面，因此可擴大第二導體層與介層窗之間的最小距離，避免兩者之間的距離小於偏移門檻值（shift threshold）而產生短路的問題，使得內連線結構在維持微型化設計的情況下，仍可提升介層窗與第一導體層之間的重疊裕度，進而提升內連線結構的信賴度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

圖1A至圖1F為依照本發明一實施例的內連線結構的製造方法的剖面示意圖。圖2為依照本發明另一實施例的內連線結構的剖面示意圖。圖3為依照本發明又一實施例的內連線結構的剖面示意圖。

請參照圖1A，提供基底100。基底100包括半導體基底。半導體基底例如是摻雜矽基底、未摻雜矽基底或絕緣體上覆矽（SOI）基底。摻雜矽基底可以為P型摻雜、N型摻雜或其組合。在一些實施例中，基底100還包括內層介電層及/或接觸窗，但本發明不以此為限。在另一些實施例中，基底100包括內層介電層及/或接觸窗，且還包括金屬層間介電層（IMD）、多重金屬內連線的導體層及/或介層窗。

接著，於基底100上形成第一介電層102。第一介電層102的材料例如是介電材料。介電材料例如是氧化矽、四乙氧基矽氧烷（TEOS）氧化矽、氮化矽、氮氧化矽、無摻雜矽玻璃（USG）、硼磷矽玻璃（BPSG）、磷矽玻璃（PSG）、介電常數低於4的低介電常數材料或其組合。低介電常數材料例如是氟摻雜矽玻璃（FSG）、矽倍半氧化物、芳香族碳氫化合物（Aromatic hydrocarbon）、有機矽酸鹽玻璃、聚對二甲苯（Parylene）、氟化聚合物（Fluoro-Polymer）、聚芳醚（Poly（arylethers））、多孔聚合物（Porous polymer）或其組合。矽倍半氧化物例如是氫矽倍半氧化物（Hydrogen silsesquioxnane，HSQ）、甲基矽倍半氧化物（Methyl silsesquioxane，MSQ）或混合有機矽烷聚合物（Hybrido-organo siloxane polymer，HOSP）。芳香族碳氫化合物例如是SiLK。有機矽酸鹽玻璃例如是碳黑（black diamond，BD）、3MS或4MS。氟化聚合物例如是PFCB、CYTOP、Teflon。聚芳醚例如是PAE-2或FLARE。多孔聚合物例如是XLK、Nanofoam、Awrogel或Coral。第一介電層102的形成方法例如是原子層沉積法（ALD）、化學氣相沉積法（CVD）、旋塗法（SOG）或其組合。

然後，於第一介電層102中形成第一溝渠104及第二溝渠106。在一些實施例中，於第一介電層102中形成第一溝渠104及第二溝渠106的方法可以是先於第一介電層102上形成圖案化光阻層（未繪示）。接著，移除圖案化光阻層所暴露的第一介電層102，以於第一介電層102中形成第一溝渠104及第二溝渠106。之後，移除圖案化光阻層。移除圖案化光阻層所暴露的第一介電層102的方法可以採用蝕刻，例如是乾蝕刻、濕蝕刻或其組合。移除圖案化光阻層的方法例如是灰化製程（Ash）。

而後，於第一溝渠104及第二溝渠106中填入導體材料層108，且導體材料108還覆蓋第一介電層102且填滿第一溝渠104及第二溝渠106。導體材料層108例如是金屬、金屬合金、金屬氮化物、金屬矽化物或其組合。在一些示範實施例中，金屬與金屬合金例如是銅（Cu）、鋁（Al）、鈦（Ti）、鉭（Ta）、鎢（W）、鉑（Pt）、鉻（Cr）、鉬（Mo）或其合金。金屬氮化物例如是氮化鈦、氮化鎢、氮化鉭、氮化矽鉭（TaSiN）、氮化矽鈦（TiSiN）、氮化矽鎢（WSiN）或其組合。金屬矽化物例如是矽化鎢、矽化鈦、矽化鈷、矽化鋯、矽化鉑、矽化鉬、矽化銅、矽化鎳或其組合。導體材料層108的形成方法例如是原子層沉積法（ALD）、化學氣相沉積法（CVD）、物理氣相沉積法（PVD）或其組合。

請同時參照圖1A及圖1B，移除位於第一介電層102上的導體材料層108，以分別於第一溝渠104及第二溝渠106中形成導體材料層108a及導體材料層108b。移除位於第一介電層102上的導體材料層108的方法例如是對導體材料層108進行平坦化製程。平坦化製程例如是化學機械研磨製程（CMP）。在一些實施例中，導體材料層108a及導體材料層108b的頂面與第一介電層102的頂面共平面。

請同時參照圖1B及圖1C，移除部分導體材料層108a及導體材料層108b，以分別於第一溝渠104及第二溝渠106中形成第一導體層110及第二導體層112，其中第一導體層110與第二導體層112的頂面低於第一介電層102的頂面。也就是說，第一導體層110與第二導體層112的頂面分別與第一介電層102的側壁定義出凹陷（recess）104a及凹陷106a。如此一來，後續於第一導體層110上形成與其電性連接的介層窗120和第二導體層112之間的最小距離能夠擴大，故即便在形成介層窗120時發生對準偏差，介層窗120與第二導體層112之間的距離仍然能大於偏移門檻值D_s 。因此，在高操作電壓的情況下，可避免介層窗120中的導體離子（例如金屬離子）遷移至第二導體層112而產生短路的問題，進而提升內連線結構的信賴度。上述偏移門檻值D_s 表示介層窗120中的導體離子無法經由蓋層114及/或第一介電層102遷移至第二導體層112的最小距離。在一些實施例中，上述偏移門檻值D_s 可透過以下式（1）獲得：式(1)在式（1）中，D_s 表示偏移門檻值；W110表示第一導體層110的寬度；W120表示介層窗120的寬度；W102表示相鄰的兩個導體層之間的第一介電層的寬度（例如第一導體層110和第二導體層112之間的第一介電層102的寬度）；S120表示介層窗120的最大容許偏移誤差值（maximum overlay shift specification）。

舉例來說，第一導體層110的寬度為161 nm；介層窗120的寬度為151 nm；第一導體層110和第二導體層112之間的第一介電層102的寬度為15 nm；介層窗120的最大容許偏移誤差值為12 nm，在此情況下，偏移門檻值D_s 為8 nm（[(161-151)]/2+15-12）。

在一些實施例中，可以藉由回蝕刻（etching back）的方式來移除部分導體材料層108a及部份導體材料層108b，但本發明不以此為限。在一些實施例中，還可選擇性地移除位於第二溝渠106中的導體材料層108b，使得第二導體層112的頂面低於第一介電層102的頂面，而第一導體層110的頂面則與第一介電層102的頂面共平面。

請同時參照圖1C及圖1D，於第一介電層102、第一導體層110以及第二導體層112上形成蓋層114。蓋層114的材料例如是氮化矽（SiN）、碳化矽（SiC）、碳氧化矽（SiCO）、氮碳化矽（SiNC）或其組合，但本發明不以此為限。在一些實施例中，蓋層114共形地（conformally）形成於凹陷104a、凹陷106a和第一介電層102的表面。換句話說，蓋層114覆蓋第一溝渠104和第二溝渠106的側壁以及第一導體層110、第二導體層112和第一介電層102的頂面。在另一些實施例中，第一溝渠104的寬度W1大於第二溝渠106的寬度W2，因此，在蓋層114的厚度d大於或等於第二溝渠106的寬度W2的一半（d≧W2/2）的情況下，蓋層114共形地形成於凹陷104a和第一介電層102的表面，並填滿凹陷106a。也就是說，蓋層114不僅覆蓋第一溝渠104和第二溝渠106的側壁以及第一導體層110、第二導體層112和第一介電層102的頂面，其還填滿第二溝槽106。在一些實施例中，第一溝渠104的寬度W1為161 nm；第二溝渠106的寬度W2為27 nm；第一溝渠104與第二溝渠106之間的第一介電層102的寬度為15 nm。

請參照圖1E，於蓋層114上形成第二介電層116。第二介電層116的材料例如是介電材料。介電材料例如是氧化矽、四乙氧基矽氧烷（TEOS）氧化矽、氮化矽、氮氧化矽、無摻雜矽玻璃（USG）、硼磷矽玻璃（BPSG）、磷矽玻璃（PSG）、介電常數低於4的低介電常數材料或其組合。低介電常數材料例如是氟摻雜矽玻璃（FSG）、矽倍半氧化物、芳香族碳氫化合物（Aromatic hydrocarbon）、有機矽酸鹽玻璃、聚對二甲苯（Parylene）、氟化聚合物（Fluoro-Polymer）、聚芳醚（Poly（arylethers））、多孔聚合物（Porous polymer）或其組合。矽倍半氧化物例如是氫矽倍半氧化物（Hydrogen silsesquioxnane，HSQ）、甲基矽倍半氧化物（Methyl silsesquioxane，MSQ）或混合有機矽烷聚合物（Hybrido-organo siloxane polymer，HOSP）。芳香族碳氫化合物例如是SiLK。有機矽酸鹽玻璃例如是碳黑（black diamond，BD）、3MS或4MS。氟化聚合物例如是PFCB、CYTOP、Teflon。聚芳醚例如是PAE-2或FLARE。多孔聚合物例如是XLK、Nanofoam、Awrogel或Coral。第二介電層116的形成方法例如是ALD、CVD、SOG或其組合。

請同時參照圖1E及圖1F，於蓋層114及第二介電層116中形成介層窗120。介層窗120形成於第一導體層110上以及第一導體層110與第二導體層112之間的第一介電層102上，且電性連接至第一導體層110。介層窗120的材料例如是金屬、金屬合金、金屬氮化物、金屬矽化物或其組合。在一些示範實施例中，金屬與金屬合金例如是銅（Cu）、鋁（Al）、鈦（Ti）、鉭（Ta）、鎢（W）、鉑（Pt）、鉻（Cr）、鉬（Mo）或其合金。金屬氮化物例如是氮化鈦、氮化鎢、氮化鉭、氮化矽鉭（TaSiN）、氮化矽鈦（TiSiN）、氮化矽鎢（WSiN）或其組合。金屬矽化物例如是矽化鎢、矽化鈦、矽化鈷、矽化鋯、矽化鉑、矽化鉬、矽化銅、矽化鎳或其組合。在一些實施例中，形成介層窗120的方法可以是先於第二介電層116上形成圖案化光阻層118。接著，以蓋層114為蝕刻停止層，移除圖案化光阻層118所暴露的第二介電層116。之後，移除第二介電層116所暴露的蓋層114，以形成暴露第一導體層110的介層窗開口117。然後，移除圖案化光阻層118。最後，於介層窗開口117中填入導體材料（例如，其材料如同介層窗120的材料）並對其進行平坦化製程（例如CMP），以於蓋層114及第二介電層116中形成介層窗120。移除第二介電層116的方法可以是採用蝕刻，例如是乾蝕刻、濕蝕刻或其組合。在一些實施例中，移除第二介電層116的方法是採用選擇性蝕刻法（selective etch process），但本發明不以此為限。移除蓋層114的方法可以是採用蝕刻，例如是乾蝕刻、濕蝕刻或其組合。在一些實施例中，移除蓋層114的方法是採用時間模式蝕刻（time mode etching），但本發明不以此為限。於介層窗開口117中填入導體材料的方法例如是ALD、CVD、PVD或其組合。移除圖案化光阻層118的方法例如是灰化製程。

請同時參照圖1F及圖2，介層窗120與第二導體層112之間的最小距離大於偏移門檻值D_s 。如此一來，可避免在高操作電壓的情況下，介層窗120中的導體離子（例如金屬離子）遷移至第二導體層112而產生短路的問題，進而提升內連線結構的信賴度。在一些實施例中，介層窗120與第二導體層112之間於X方向及Y方向上分別具有第一距離x及第二距離y，如圖2所示。在y≧D_s 的情況下，即便介層窗120覆蓋於第二導體層112上（即x=0），介層窗120與第二導體層112之間的蓋層114仍具有足夠的厚度來阻擋介層窗120中的金屬離子（例如銅離子）遷移至第二導體層112，以避免短路的現象發生。在另一些實施例中，如圖2所示，在x≧D_s 且y＞0（第二導體層112的頂面低於第一介電層102的頂面）的情況下，介層窗120並未覆蓋第二導體層112，且介層窗120與第二導體層112之間的最小距離（虛線所示的距離，即）大於偏移門檻值D_s 。另外，隨著介層窗120與第一導體層110之間的對準偏移誤差越小（即x越大），介層窗120與第二導體層112之間的最小距離越大，更不會有短路的問題產生。也就是說，藉由第二導體層112的頂面低於第一介電層102的頂面的設計（y＞0），使得內連線結構不僅能夠維持微型化設計，且可進一步提升介層窗120與第一導體層110之間的重疊裕度。在一些實施例中，介層窗120的最大寬度（例如位於第一介電層102上的介層窗120的寬度）為151 nm。

舉例來說，介層窗120與第二導體層112之間的偏移門檻值D_s 為8 nm（即介層窗120的最大容許偏移誤差值為12 nm）。在第二導體層112的頂面與第一介電層102的頂面為共平面（即y=0），且第一距離x為6 nm的情況下（即介層窗120的偏移量大於最大容許偏移誤差值），介層窗120與第二導體層112之間的最小距離為6 nm，其小於偏移門檻值D_s ，故易產生短路的問題。但是，在第二導體層112的頂面低於第一介電層102的頂面，且第二距離y為8 nm的情況下，介層窗120與第二導體層112之間的最小距離從6 nm增加為10 nm（），其大於偏移門檻值D_s ，故即便介層窗120的偏移量大於最大容許偏移誤差值仍可避免短路的問題產生。也就是說，在不增加第一導體層110的寬度W1的情況下，即便使用相同的製程機台來形成內連線結構（即機台的解析度極限相同），也可使得介層窗120與第二導體層112之間的最小距離大於或等於偏移門檻值D_s 。

另外，如圖2所示，在一些實施例中，由於蓋層114未填滿第二溝渠106，因此，後續形成於蓋層114上的第二介電層116會填入第二溝渠106。如此一來，在形成介層窗開口117的製程中，以蓋層114為蝕刻終止層來移除圖案化光阻層所曓露的第二介電層116的步驟，將會使介層窗開口117向下延伸至位於第二溝渠106中的蓋層114上，導致介層窗120與第二導體層112之間的最短距離變小。因此，在蓋層114未填滿於第二溝渠106的情況下，介層窗120未覆蓋於第二導體層112的上方（即x＞0），以避免介層窗120與第二導體層112之間的最短距離變小而導致短路的問題產生。

此外，如圖3所示，在一些實施例中，介層窗320的寬度大於第一導體層110的寬度，且介層窗320填滿了第一導體層110上的凹陷104a（見圖1C）。也就是說，即便介層窗320和第一導體層110之間沒有發生對準偏差，介層窗320仍然會覆蓋第一導體層110和第二導體層112之間的第一介電層102，甚至是覆蓋部分第二導體層112。因此，藉由第二導體層112的頂面低於第一介電層102的頂面的設計，可擴大第二導體層112與介層窗320之間的最小距離（如第二距離y所示），故仍可避免兩者之間的距離小於偏移門檻值而產生短路的問題。

以下，將藉由圖1F及圖2來說明本實施例的內連線結構。此外，本實施例的內連線結構的製造方法雖然是以上述製造方法為例進行說明，但本發明的內連線結構的製造方法並不以此為限。

請參照圖1F，內連線結構包括第一介電層102、第一導體層110、第二導體層112、蓋層114以及介層窗120。第一介電層102具有第一溝渠104及第二溝渠106。第一導體層110位於第一溝渠104中。第二導體層112位於第二溝渠106中，且第二導體層112的頂面低於第一介電層102的頂面。蓋層114覆蓋第一介電層102、第一導體層110以及第二導體層112，且蓋層114具有暴露部分第一導體層110的介層窗開口117。介層窗120位於第一導體層110上以及第一導體層110與第二導體層112之間的第一介電層102上，且介層窗120填入介層窗開口117中並電性連接至第一導體層110。此外，介層窗120與第二導體層112之間的最小距離大於或等於偏移門檻值D_s 。在一些實施例中，在蓋層114填滿第二溝渠106，且介層窗120覆蓋第二導體層112的情況下，介層窗120與第二導體層112之間於Y方向上具有第二距離y，且y≧D_s 。在另一些實施例中，如圖2所示，在蓋層114覆蓋第二溝渠106的側壁與第二導體層112的頂面，而未填滿第二溝渠106的情況下，介層窗120與第二導體層112之間於X方向及Y方向上分別具有第一距離x及第二距離y，且x＞0 nm。如此一來，介層窗120與第二導體層112之間的距離為虛線所示的距離（即）。在一些實施例中，偏移門檻值D_s 為8 nm。在一些實施例中，第一導體層110的頂面可選擇性地低於第一介電層102的頂面。在一些實施例中，內連線結構還包括第二介電層116，其覆蓋蓋層114且圍繞介層窗120。另外，內連線結構中的各構件的材料、設置方式、形成方法與功效已於上述圖1A至圖1F的製造方法中進行詳盡地說明，故於此不再贅述。

綜上所述，上述實施例所述的內連線結構及其製造方法中，由於第二導體層的頂面低於第一介電層的頂面，因此可擴大第二導體層與介層窗之間的最小距離，避免兩者之間的距離小於偏移門檻值而產生短路的問題，使得內連線結構在維持微型化設計的情況下，仍可提升介層窗與第一導體層之間的重疊裕度，進而提升內連線結構的信賴度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基底

102‧‧‧第一介電層

104‧‧‧第一溝渠

104a、106a‧‧‧凹陷

106‧‧‧第二溝渠

108、108a、108b‧‧‧導體材料層

110‧‧‧第一導體層

112‧‧‧第二導體層

114‧‧‧蓋層

116‧‧‧第二介電層

117、317‧‧‧介層窗開口

118‧‧‧圖案化光阻層

120、320‧‧‧介層窗

W1、W2‧‧‧寬度

d‧‧‧厚度

D_s‧‧‧偏移門檻值

X‧‧‧X方向

Y‧‧‧Y方向

x‧‧‧第一距離

y‧‧‧第二距離

Claims

一種內連線結構，包括：第一介電層，具有第一溝渠及第二溝渠；第一導體層，位於所述第一溝渠中；第二導體層，位於所述第二溝渠中，且所述第二導體層的頂面低於所述第一介電層的頂面；蓋層，覆蓋所述第一介電層、所述第一導體層以及所述第二導體層，且所述蓋層具有暴露部分所述第一導體層的介層窗開口；以及介層窗，位於所述第一導體層上以及所述第一導體層與所述第二導體層之間的所述第一介電層上，且所述介層窗填入所述介層窗開口中並電性連接至所述第一導體層。
如申請專利範圍第1項所述的內連線結構，其中所述第一導體層的頂面低於所述第一介電層的頂面。
如申請專利範圍第1項所述的內連線結構，其中所述介層窗與所述第二導體層之間的最小距離大於或等於偏移門檻值D_s ，且D_s =8 nm。
如申請專利範圍第3項所述的內連線結構，其中所述蓋層覆蓋所述第二溝渠的側壁與所述第二導體層的頂面，所述介層窗與所述第二導體層之間於X方向上具有第一距離x，且x＞0 nm。
如申請專利範圍第3項所述的內連線結構，其中所述蓋層填滿所述第二溝渠，所述介層窗覆蓋所述第二導體層，所述介層窗與所述第二導體層之間於Y方向上具有第二距離y，且y≧D_s 。
如申請專利範圍第1項所述的內連線結構，更包括：第二介電層，覆蓋所述蓋層且圍繞所述介層窗。
一種內連線結構的製造方法，包括：於第一介電層中形成第一溝渠及第二溝渠；於所述第一溝渠及所述第二溝渠中填入導體材料層；移除部分所述導體材料層，以分別於所述第一溝渠及所述第二溝渠中形成第一導體層及第二導體層，且所述第一導體層與所述第二導體層的頂面低於所述第一介電層的頂面；於所述第一介電層、所述第一導體層以及所述第二導體層上形成蓋層；於所述蓋層上形成第二介電層；以及於所述蓋層及所述第二介電層中形成介層窗，其中所述介層窗形成於所述第一導體層上以及所述第一導體層與所述第二導體層之間的所述第一介電層上，且電性連接至所述第一導體層。
如申請專利範圍第7項所述的內連線結構的製造方法，其中所述介層窗與所述第二導體層之間的最小距離大於或等於偏移門檻值D_s ，且D_s =8 nm。
如申請專利範圍第8項所述的內連線結構的製造方法，其中所述蓋層覆蓋所述第二溝渠的側壁與所述第二導體層的頂面，所述介層窗與所述第二導體層之間於X方向上具有第一距離x，且x＞0 nm。
如申請專利範圍第8項所述的內連線結構的製造方法，其中所述蓋層填滿所述第二溝渠，所述介層窗覆蓋所述第二導體層，所述介層窗與所述第二導體層之間於Y方向上具有第二距離y，且y≧D_s 。