[go: up one dir, main page]

TW201905973A - 形成鰭式電晶體之方法 - Google Patents

形成鰭式電晶體之方法

Info

Publication number
TW201905973A
TW201905973A TW106142358A TW106142358A TW201905973A TW 201905973 A TW201905973 A TW 201905973A TW 106142358 A TW106142358 A TW 106142358A TW 106142358 A TW106142358 A TW 106142358A TW 201905973 A TW201905973 A TW 201905973A
Authority
TW
Taiwan
Prior art keywords
fin
layer
protective layer
fins
oxide layer
Prior art date
Application number
TW106142358A
Other languages
English (en)
Inventor
周仁鈞
周予強
張仁宇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201905973A publication Critical patent/TW201905973A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P30/20—
    • H10P30/204—
    • H10P30/212—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)

Abstract

一種形成鰭式電晶體之方法包括形成鰭片於基板上、以氧化層以及保護層至少覆蓋上述鰭片之上部。上述保護層係形成於上述氧化層之上。上述方法亦包括使用離子佈植製程至少摻雜上述鰭片之上部。上述保護層在上述離子佈植製程的過程中至少防止對於上述鰭片之上部以及上述氧化層之損害。

Description

形成鰭式電晶體之方法
本發明實施例係有關於一種半導體裝置之形成方法，且特別有關於一種鰭式電晶體之形成方法。
積體電路(IC’s)通常具有數量大之元件，特別是電晶體。互補式金氧半場效電晶體(metal-oxide-semiconductor field-effect-transistor，MOSFET)是電晶體的其中一種。互補式金氧半場效電晶體裝置通常包括半導體基板之頂部上的閘極結構。閘極結構的兩側被摻雜以形成源極與汲極區域。通道係形成於閘極下方之源極與汲極區域之間。根據施加於閘極之電壓偏置，可使電流流過通道或者抑制電流流過通道。
在一些情況下，可將通道形成為類鰭的(fin-like)結構(於此稱作“鰭片”)。這樣的鰭片突出超過基板的頂表面並垂直於形成於上述基板以及鰭片上的閘極結構。大抵而言，使用上述鰭片作為通道的場效電晶體(field-effect-transistor)稱作鰭式場效電晶體(fin field-effect-transistor，FinFET)。如前文所述，積體電路通常包括複數個電晶體(例如：鰭式場效電晶體)。積體電路之此些鰭式場效電晶體各自可具有各自的臨界電壓(threshold voltage，Vth)以使積體電路可於各種應用中被使用。舉例而言，一些鰭式場效電晶體可具有相對較高的臨界 電壓，而一些鰭式場效電晶體則可具有相對較低的臨界電壓。鰭式場效電晶體臨界電壓可由各種因素定義，其中一個是鰭式場效電晶體之各個鰭通道(fin channel)的摻雜濃度。鰭通道的摻雜濃度通常取決於摻雜鰭通道之離子佈植製程所使用的能量水平(energy level，通常以keV為單位)。進一步而言，離子佈植製程包括於鰭通道上轟炸被賦予上述特定之能量水平的複數個摻質，以將上述摻質佈植至鰭通道中。因此，鰭通道可被摻雜有相應之摻雜濃度。然而，在被賦能之摻質轟炸鰭通道時，鰭通道以及對應之閘極介電層(通常形成於鰭通道上)可能會受到損害。舉例而言，各種缺陷可形成於鰭通道及/或閘極介電層上，這對於鰭式場效電晶體之整體效能及可靠性(例如：遷移率、開關比(on/off ratio)等)有不利的影響。因此，摻雜鰭式場效電晶體之鰭通道的傳統技術並非完全令人滿意。
本發明實施例包括一種形成鰭式電晶體之方法。上述方法包括形成鰭片於基板上、以氧化層以及保護層至少覆蓋上述鰭片之上部。上述保護層係形成於上述氧化層之上。上述方法亦包括使用離子佈植製程至少摻雜上述鰭片之上部。上述保護層在上述離子佈植製程的過程中至少防止對於上述鰭片之上部以及上述氧化層之損害。
本發明實施例另包括一種形成鰭式電晶體之方法。上述方法包括形成鰭片於基板上、露出上述鰭片之上部、以氧化層以及保護層覆蓋上述鰭片之上部。上述保護層覆蓋上述氧化層。上述方法亦包括使用離子佈植製程摻雜上述鰭片之 上部。上述保護層於上述離子佈植製程中使上述鰭片之上部免於損害。
本發明實施例又包括一種形成鰭式電晶體之方法。上述方法包括形成第一鰭片以及第二鰭片於基板上。上述第一鰭片與第二鰭片彼此橫向分離(laterally spaced)。上述方法亦包括以氧化層以及保護層覆蓋第一鰭片以及第二鰭片各自之上部。上述保護層係形成於上述氧化層之上。上述方法亦包括使用第一離子佈植製程以第一型態之摻質摻雜至少第一鰭片之上部，然後使用第二離子佈植製程以第二型態之摻質摻雜至少第二鰭片之上部。於上述第一及第二離子佈植製程中，上述保護層至少保護上述第一鰭片與第二鰭片各自之上部以及氧化層免於損害。
102、104、106、108、110、112、114、116、118、120、122、124‧‧‧方法之步驟
200‧‧‧半導體裝置
202‧‧‧基板
204‧‧‧襯墊層
206‧‧‧罩幕層
208‧‧‧光敏層
210‧‧‧開口
212‧‧‧鰭片
213‧‧‧溝槽
214‧‧‧介電材料
215‧‧‧鰭片之露出之頂表面
218‧‧‧上鰭片
219‧‧‧上鰭片之側壁
220‧‧‧隔離特徵
222‧‧‧氧化層
223A‧‧‧氧化層之側壁
223B‧‧‧氧化層之頂表面
224‧‧‧保護層
225‧‧‧離子佈植製程
226、228‧‧‧摻質
230‧‧‧虛設閘極堆疊
232‧‧‧虛設閘極電極
234‧‧‧間隔物層
236‧‧‧源極/汲極特徵
237‧‧‧凹陷
238‧‧‧凹陷之底表面
239‧‧‧隔離特徵之頂表面
240‧‧‧介電層
242‧‧‧導電閘極電極
a-a‧‧‧剖面線
以下將配合所附圖式詳述本發明實施例之各層面。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。
第1A及1B圖根據一些實施例繪示出形成半導體裝置之方法的實施例的流程圖。
第2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A以及13A圖根據一些實施例繪示出以第1A-1B圖的方法形成的例示性半導體裝置於各製程階段的立體圖。
第2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B以及13B圖根據一些實施例繪示出第2A、3A、4A、5A、6A、 7A、8A、9A、10A、11A、12A以及13A圖之對應的剖面圖。
以下公開許多不同的實施方法或是例子來實行本發明實施例之不同特徵。以下描述具體的元件及其排列以闡述本發明實施例。當然這些實施例僅用以例示，且不該以此限定本發明實施例的範圍。例如，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。此外，本發明實施例可能重複各種示例中的附圖標記和/或字母。上述重複是為了達到簡明和清楚的目的，而非用來限定所討論的各種實施例和/或配置之間的關係。
此外，其中可能用到與空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
本揭露提供包括保護層之半導體裝置及其形成方法的各種實施例。更具體而言，本揭露提供在摻雜類鰭通道之前於鰭式場效電晶體之類鰭通道上形成保護層之方法。在一些實施例中，上述保護層可沿著類鰭通道之側壁延伸並覆蓋類鰭 通道之頂表面。因此，根據本揭露，由上述方法所形成之半導體裝置可免於前文所述之通常發生在通道摻雜製程中的損害。此外，在一些實施例中，上述保護層更可在後續被用來形成鰭式場效電晶體之導電閘極特徵(例如：金屬閘極電極)的虛設閘極移除製程中提供類鰭通道上之另一層保護，於後文將進一步詳細說明。
第1圖根據本揭露之一或多個實施例繪示出形成半導體裝置之方法100的流程圖。應注意的是，方法100僅是一個例子而不應限定本揭露。在一些實施例中，半導體裝置至少部分為鰭式場效電晶體。如本揭露中所使用的，鰭式場效電晶體指的是任何鰭式(fin-based)、多閘極(multi-gate)電晶體。應注意的是，第1圖之方法並未產生完整的鰭式場效電晶體。可使用互補式金氧半導體(complementary metal-oxide-semiconductor，CMOS)製程技術製造完整的鰭式場效電晶體。因此，可理解的是，於第1圖之方法100之前、之中及之後可提供額外的步驟，且一些其他的步驟於此可能只做簡單說明。
在一些實施例中，以步驟102開始方法100，於步驟102中提供半導體基板。方法100繼續至步驟104，於步驟104中形成一或多個鰭片延伸超過半導體基板之主要表面。方法100繼續至步驟106，於步驟106中沉積介電材料於半導體基板上。方法100繼續至步驟108，於步驟108中露出上述一或多個鰭片之各自的頂表面。方法100繼續至步驟110，於步驟110中露出每一鰭片的上鰭片。方法100繼續至步驟112，於步驟112中形成氧化層於每一露出的上鰭片上。方法100繼續至步驟 114，於步驟114中形成保護層於覆蓋各上鰭片的每一氧化層上。方法100繼續至步驟116，於步驟116中進行一或多個離子佈植製程各自摻雜上述一或多個上鰭片。方法100繼續至步驟118，於步驟118中形成虛設閘極堆疊於各保護層、氧化層以及上鰭片之中間部分上。方法100繼續至步驟120，於步驟120中於虛設閘極堆疊之側邊各自形成源極/汲極特徵。方法100繼續至步驟122，於步驟122中移除虛設閘極堆疊之至少一部分以露出各保護層的中間部分。方法100繼續至步驟124，於步驟124中形成導電閘極特徵於每一上鰭片的中間部分上。
在一些實施例中，方法100之步驟可以與如第2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A以及13A圖中所示之各個製造階段之半導體裝置200的立體圖以及如第2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B以及13B圖中所示之相應剖面圖各自相關聯。在一些實施例中，半導體裝置200可為鰭式場效電晶體。鰭式場效電晶體200可被包括在微處理器(microprocessor)、存儲單元(memory cell)及/或其他積體電路(IC)中。此外，為了更佳地理解本揭露的概念而精簡了第2A至13B圖。舉例而言，雖然圖式繪示鰭式場效電晶體200，但應理解的是積體電路可包括數個其他裝置(包括：電阻器、電容器、感應器、保險絲(fuses)等)。為了簡明起見，上述裝置未被繪示於第2A至13B圖中。
第2A圖係為根據一些實施例之包括基板202的鰭式場效電晶體200於各製造階段中之一者(對應第1A圖之步驟102)的立體圖，而第2B圖係為沿著第2A圖之剖面線a-a之鰭式 場效電晶體200的剖面圖。如圖所示，基板202係被襯墊層(pad layer)204、罩幕層206以及光敏層(photo-sensitive layer)208覆蓋，上述光敏層被圖案化而具有一或多個開口210。光敏層208被圖案化以形成鰭式場效電晶體200的鰭片，於後續步驟中將進行說明。
在一些實施例中，基板202包括結晶矽基板(例如：晶圓)。在一些替代的實施例中，基板202可由一些其他適當的元素半導體(例如：鑽石或鍺)、適當的化合物半導體(例如：砷化鎵(gallium arsenide)、碳化矽(silicon carbide)、砷化銦(indium arsenide)或磷化銦(indium phosphide))或者適當的合金半導體(例如：碳化矽鍺(silicon germanium carbide)、磷化砷鎵(gallium arsenic phosphide)或磷化銦鎵(gallium indium phosphide))所形成。此外，基板202可包括磊晶層(epi-layer)，可被施加應變(strained)以增進效能，且/或可包括絕緣層上矽結構(silicon-on-insulator(SOI)structure)。
在一些實施例中，襯墊層204可為包括氧化矽(舉例而言，可使用熱氧化製程形成)之薄膜。襯墊層204可充當半導體基板202以及罩幕層206之間的黏著層。襯墊層204亦可在蝕刻罩幕層206時充當蝕刻停止層。在一些實施例中，罩幕層206係由氮化矽所形成。舉例而言，可使用低壓化學氣相沉積(low-pressure chemical vapor deposition，LPCVD)或電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)製程形成罩幕層206。罩幕層206係於後續的微影製程中被用來作為硬罩幕。形成光敏層208於罩幕層206上，接著圖 案化光敏層208以形成開口210於光敏層208中。
第3A圖係為根據一些實施例之包括一或多個鰭片212的鰭式場效電晶體200於各製造階段之一者(對應第1A圖之步驟104)的立體圖，而第3B圖係為沿著第3A圖之剖面線a-a之鰭式場效電晶體200的剖面圖。如圖所示，相鄰之鰭片212係被中間溝槽213隔開。應注意的是，雖然第3A及3B圖(以及後續之圖示)所繪示之實施例中僅繪示出兩個鰭片212，可使用具有相應圖案之光敏層208(第2A及2B圖)形成任何所需數量之鰭片於半導體基板202上。因此，第3A與第3B圖中之左邊以及右邊的溝槽213各自可連接於所示之鰭片212之一者與另一未繪示於圖中的鰭片之間。
在一些實施例中，至少部分地以一些下列製程形成鰭片212。經由開口210(第2A以及2B圖)蝕刻罩幕層206以及襯墊層204以露出下方之半導體基板202。接著經由使用殘留之襯墊層204以及罩幕層206(如第3A及3B圖中所示)蝕刻露出的半導體基板202以形成溝槽213而露出半導體基板202之主要表面203。夾在溝槽213之間之半導體基板202之部分係成為鰭片212。每一鰭片212從主要表面203向上延伸。溝槽213可為相互平行之狹條(從鰭式場效電晶體200之上方看)，且相對於彼此緊密地間隔。在形成鰭片212之後，移除光敏層208(為了簡明起見，未繪示於第3A以及3B圖中)。接下來，可進行清洗製程以移除半導體基板202之原生氧化層。可使用稀釋的氫氟酸(diluted hydrofluoric(DHF)acid)或類似之材料進行上述之清洗步驟。
第4A圖係為根據一些實施例之包括形成於基板202、鰭片212、襯墊層204以及罩幕層206上之介電材料214的鰭式場效電晶體200於各製造階段之一者(對應第1A圖之步驟106)的立體圖，而第4B圖係為沿著第4A圖之剖面線a-a之鰭式場效電晶體200的剖面圖。如圖所示，形成介電材料214於整個鰭式場效電晶體200上，使得溝槽213全部被介電材料214填滿。
在一實施例中，可使用具有如矽烷(silane，SiH4)以及氧(O2)之反應前驅物的高密度電漿化學氣相沉積製程(high-density-plasma(HDP)CVD process)沉積介電材料214於基板202上。在另一實施例中，可使用次大氣壓化學氣相沉積製程(sub-atmospheric CVD(SACVD)process)或高深寬比製程(high aspect-ratio process(HARP))形成介電材料214於基板202上，其中此些製程中所使用之製程氣體可包括四乙氧基矽烷(tetraethylorthosilicate，TEOS)以及臭氧(ozone，O3)。在又另一實施例中，可使用旋轉塗佈介電質(spin-on-dielectric(SOD))製程沉積介電材料214於基板202上，例如：氫矽鹽酸類(hydrogen silsesquioxane(HSQ))、甲基倍半矽氧烷(methyl silsesquioxane(MSQ))或類似之介電材料。
第5A圖係為根據一些實施例之包括鰭片212之露出之頂表面215的鰭式場效電晶體200於各製造階段之一者(對應第1A圖之步驟108)的立體圖，而第5B圖係為沿著第5A圖之剖面線a-a之鰭式場效電晶體200的剖面圖。在一些實施例中，經由在介電材料214(第4A以及4B圖)上進行研磨製程(例如：化學機械研磨製程(chemical-mechanical polishing process))直 到再次露出罩幕層206。接著，移除罩幕層206以及襯墊層204以露出頂表面215。在一些實施例中，當罩幕層206係由氮化矽所形成時，可經由使用熱磷酸(phosphoric acid(H3PO4))之濕式製程移除罩幕層206，而當襯墊層204係由氧化矽所形成時，可使用稀釋之氫氟酸(HF)移除襯墊層204。在一些替代的實施例中，可在於介電材料214上進行之凹蝕製程(recession process)之後進行罩幕層206以及襯墊層204之移除製程，後文將於第6A以及6B圖中說明上述凹蝕製程。
第6A圖係為根據一些實施例之包括露出之各鰭片212之上鰭片218的鰭式場效電晶體200於各製造階段之一者(相應第1A圖之步驟110)的立體圖，而第6B圖係為沿著第6A圖之剖面線a-a之鰭式場效電晶體200的剖面圖。如圖所示，形成隔離特徵220於相鄰鰭片212各自之下部之間以露出各自之上鰭片218。在一些實施例中，在露出上鰭片218之後露出了上鰭片218之側壁219以及對應之頂表面215。
在一些實施例中，可進行至少一蝕刻製程凹蝕介電材料214(第5A以及5B圖)之上部以形成隔離特徵220。在一實施例中，上述蝕刻製程可包括進行濕式蝕刻製程，例如：將基板202浸漬於氫氟酸(HF)溶液中以凹蝕介電材料214之上部直到露出各個上鰭片218。在另一實施例中，上述蝕刻製程可包括進行乾式蝕刻製程，例如：使用蝕刻氣體三氟甲烷(fluoroform(CHF3))及/或三氟化硼(boron trifluoride(BF3))凹蝕介電材料214之上部直到露出各個上鰭片218。
第7A圖係為根據一些實施例之包括覆蓋於每一上 鰭片218上之氧化層222的鰭式場效電晶體200於各製造階段之一者(相應第1A圖之步驟112)的立體圖，而第7B圖係為沿著第7A圖之剖面線a-a之鰭式場效電晶體200的剖面圖。如圖所示，所形成之氧化層222係沿著側壁219延伸並且覆蓋上鰭片218之頂表面215。在一些實施例中，可使用熱氧化製程、原子層沉積製程(atomic layer deposition(ALD)process)、化學氣相沉積製程(a chemical vapor deposition(CVD)process)或類似之製程形成氧化層220。在上鰭片218係由矽所形成的實施例中，氧化層220可包括氧化矽。
第8A圖係為根據一些實施例之包括覆蓋於氧化層222上之保護層224的鰭式場效電晶體200於各製造階段之一者(相應第1A圖之步驟114)的立體圖，而第8B圖係為沿著第8A圖之剖面線a-a之鰭式場效電晶體200的剖面圖。在一些實施例中，所形成之保護層224係沿著氧化層222之側壁223A延伸且覆蓋氧化層222之頂表面223B。因此，氧化層222以及其所覆蓋之之上鰭片218於後續的摻雜製程以及虛設閘極移除製程中可被保護層224保護，將於第9A-9B圖以及第11A-11B圖中各自說明上述製程。
在一些實施例中，保護層224包括介電層，其可選自氮化矽(SiN)、氮氧化矽(SiON)或上述之組合。在保護層224包括SiN的例子中，可使用電鍍製程(electroplating process)、濺鍍製程(sputtering process)、化學氣相沉積製程以及原子層沉積製程之至少一者沉積SiN至鰭式場效電晶體200上，接著以一或多個圖案化製程使得所形成之SiN沿著側壁229A延伸並位 於頂表面223B之上以形成保護層224。在保護層224包括SiON的例子中，可先使用電鍍製程、濺鍍製程、化學氣相沉積製程以及原子層沉積製程之至少一者沉積SiN至鰭式場效電晶體200上，接著以氧化製程(例如：氧電漿氧化製程(oxygen plasma oxidation process))將SiN轉換成SiON並以一或多個圖案化製程使得所形成之SiON沿著側壁229A延伸並位於頂表面223B之上以形成保護層224。在一些實施例中，部分之氧化層222以及部分之保護層224可共同充當鰭式場效電晶體200之閘極介電層，而部分之上鰭片218可充當鰭式場效電晶體200之導電通道，於後文將對此進一步詳細說明。
第9A圖係為根據一些實施例之包括摻雜之上鰭片218的鰭式場效電晶體200於各製造階段之一者(相應第1A圖之步驟116)的立體圖，而第9B圖係為沿著第9A圖之剖面線a-a之鰭式場效電晶體200的剖面圖。如圖所示，可將複數個摻質(例如：226、228等)併入各個未摻雜之上鰭片218之結晶結構中以形成摻雜之上鰭片218，根據本揭露一些實施例上述將摻質併入之製程通常包括離子佈植製程(例如：225)。如前文所述，離子佈植製程225通常包括以離子源將複數個摻質激發為相應之離子形式，將所激發之摻質(離子)轟炸至欲摻雜之目標(例如：上鰭片218)上以將摻質佈植至上述目標中，以及對上述目標進行退火(annealing)以活化所佈植之摻質(例如：226、228等)。
在一些實施例中，鰭式場效電晶體200之上鰭片之第一部分可被摻雜有第一型態之摻質，而鰭式場效電晶體200之上鰭片之第二部分可被摻雜有第二型態之摻質，其中上述第 一型態以及第二型態彼此不同。舉例而言，第9B圖中之左邊的上鰭片218以及右邊的上鰭片218可各自被摻雜有p型(例如：228)以及n型摻質(例如：226)。進一步具體而言，上述p型摻質可包括硼、BF2及/或上述之組合，而上述n型摻質可包括磷、砷及/或上述之組合。
在上述右邊和左邊之上鰭片218各自被摻雜有不同之摻質226以及228的例子中，可以下列製程之至少一者形成摻雜之上鰭片218：形成第一圖案化罩幕層(例如：硬罩幕層)以覆蓋左邊之上鰭片218、進行第一離子佈植製程以將摻質226佈植至右邊之上鰭片218中、移除第一圖案化罩幕層、形成第二圖案化罩幕層(例如：硬罩幕層)以覆蓋右邊之上鰭片218、進行第二離子佈植製程以將摻質228佈植至左邊之上鰭片218中、移除第二圖案化罩幕層以及對左邊及右邊之上鰭片218進行退火。因此，摻質226以及228可各自於右邊及左邊之上鰭片218中沿著Y方向(第9A圖)均勻地或不均勻地分佈。為了簡明起見，於後續圖示中將不會繪示出上鰭片中之摻質226以及228。
如前文所述，部分之上鰭片218可充當鰭式場效電晶體200之導電通道。傳統上，在沒有保護層224形成於上鰭片218上的情況下，即使有氧化層222形成於上鰭片218上，離子佈植製程中之摻質轟炸通常會對氧化層222以及其下之上鰭片218造成損害(因為所形成之氧化層222實質上較薄)。相較之下，藉由形成於氧化層222以及上鰭片218上之保護層224，可有助於最小化摻質轟炸對氧化層222以及其所覆蓋之上鰭片218所造成之損害(如果有的話)。因此，可避免前文所述之通常 在使用傳統方法以形成鰭式場效電晶體時發生的問題。
第10A圖係為根據一些實施例之包括沿著X方向延伸以覆蓋一或多個上鰭片218並沿著Y方向延伸以覆蓋上鰭片218、氧化層222以及保護層224各自之中間部分之虛設閘極堆疊230的鰭式場效電晶體200於各製造階段之一者(相應第1A圖之步驟118)的立體圖，而第10B圖係為沿著第10A圖之剖面線a-a之鰭式場效電晶體200的剖面圖。如圖所示，所形成之虛設閘極堆疊230係覆蓋上鰭片218之中間部分，且具有相應之氧化層222、保護層224之中間部分夾置於兩者之間。
在一些實施例中，被虛設閘極堆疊230覆蓋之上鰭片218之中間部分可充當鰭式場效電晶體200之導電通道(沿著Y方向)，而設置於上述導電通道以及虛設閘極堆疊230之間的氧化層222以及保護層224之中間部分可共同充當鰭式場效電晶體200之閘極介電層。在一些替代的實施例中，可以高介電常數介電層(被用來作為鰭式場效電晶體200之閘極介電層)取代氧化層222以及保護層224之中間部分。
虛設閘極堆疊230包括將於後續之移除製程中被移除之虛設閘極電極232以及沿著虛設閘極電極232之側壁延伸之間隔物層234。在一些實施例中，虛設閘極電極232可包括多晶矽材料。此外，虛設閘極電極232可為具有均勻或不均勻摻雜濃度之摻雜多晶矽材料。可使用適當的製程形成虛設閘極電極232，例如：原子層沉積製程、化學氣相沉積製程、物理氣相沉積製程、鍍覆製程或上述之組合。
在一些實施例中，間隔物層234可包括氧化矽 (SiO)、氮化矽(SiN)、氮氧化矽(SiON)或其他適當的材料。間隔物層234可包括單層或多層結構。在一些實施例中，可以化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程或其他適當的技術沉積間隔物層234之毯覆層(blanket layer)，並於上述毯覆層上進行異向性蝕刻製程以沿著閘極電極232之側壁形成成對之間隔物層234(如第10A圖所繪示之實施例所示)。
第11A圖係為根據一些實施例之包括形成於未被虛設閘極堆疊230覆蓋之鰭片212之邊部上之源極/汲極特徵236的鰭式場效電晶體200於各製造階段之一者(相應第1B圖之步驟120)的立體圖，而第11B圖係為沿著第11A圖之剖面線a-a之鰭式場效電晶體200的剖面圖。應注意的是，第11A圖之剖面線a-a並未橫跨虛設閘極堆疊230，而是橫跨源極/汲極特徵236。在一些實施例中，在形成源極/汲極特徵236之前，移除保護層224、氧化層222以及至少部分之上鰭片218各自之邊部，因此於第11A圖中被移除之保護層224、氧化層220以及上鰭片218之邊部係各自以虛線表示。以下將簡要地說明源極/汲極特徵236之形成。
在一些實施例中，以一或多個選擇性濕式/乾式蝕刻製程各自或同時移除未被閘極堆疊230覆蓋之保護層224以及氧化層220之邊部，並以一或多個其他的選擇性濕式/乾式蝕刻製程移除上鰭片218之邊部，以於虛設閘極堆疊230之側邊各自形成凹陷237。在一些實施例中，每一凹陷237具有底表面238。上述凹陷237可被向下延伸而低於隔離特徵220之頂表面239，亦即底表面238在垂直方向上低於頂表面239。接著，使 用低壓化學氣相沉積製程(LPCVD)及/或有機金屬化學氣相沉積製程(metal-organic chemical vapor deposition(MOCVD)process)以自鰭片212磊晶成長源極/汲極特徵236。
第12A圖係為根據一些實施例之虛設閘極電極232被移除的鰭式場效電晶體200於各製造階段之一者(相應第1B圖之步驟122)的立體圖，而第12B圖係為沿著第12A圖之剖面線a-a之鰭式場效電晶體200的剖面圖。為了說明之目的，被移除之閘極電極232係以虛線表示。如圖所示，在移除虛設閘極電極232之後露出保護層224之中間部分(之前被虛設閘極電極232覆蓋)。
在一些實施例中，在移除虛設閘極電極232之前，可形成介電層240於源極/汲極特徵236之上以保護所形成之源極/汲極特徵236。上述介電層240可包括選自氧化矽、低介電常數介電材料或上述之組合之至少一者之材料。上述低介電常數介電材料可包括氟化矽玻璃(fluorinated silica glass(FSG))、磷矽酸鹽玻璃(phosphosilicate glass(PSG))、硼磷矽玻璃(borophosphosilicate glass(BPSG))、碳摻雜之氧化矽(SiOxCy)、Black Diamond®(Applied Materials of Santa Clara,Calif.)、乾凝膠(Xerogel)、氣凝膠(Aerogel)、非晶氟化碳(amorphous fluorinated carbon)、聚對二甲苯(Parylene)、雙苯並環丁烯(BCB(bis-benzocyclobutenes))、SiLK(Dow Chemical,Midland,Mich.)、聚亞醯胺(polyimide)及/或其他未來所發展之低介電常數介電材料。
此外，在一些實施例中，在移除虛設閘極電極232 的時候或之後，間隔物層234可保持完整。在虛設閘極電極232包括多晶矽材料的例子中，可以一或多個選擇性乾式及/或濕式蝕刻製程移除(蝕刻)虛設閘極電極232直到露出原先被虛設閘極電極232覆蓋之保護層224之中間部分。更具體而言，在一些實施例中，上述濕式蝕刻製程包括使用稀釋之氫氟酸(DHF)及/或胺類衍生物蝕刻劑(amine derivative etchant，例如：NH4OH、NH3(CH3)OH、氫氧化四甲銨(TetraMethyl Ammonium Hydroxide(TMAH))等)，而上述乾式蝕刻製程包括使用選自碳化氟(fluorocarbons)、氧、氯、三氯化硼(boron trichloride)、氮(nitrogen)、氬(argon)、氦(helium)或上述之組合之反應氣體的電漿。
第13A圖係為根據一些實施例之包括一或多個形成於各保護層224之露出部分上(亦即，各中間部分)之導電閘極電極242的鰭式場效電晶體200於各製造階段之一者(相應第1B圖之步驟124)的立體圖，而第13B圖係為沿著第13A圖之剖面線a-a之鰭式場效電晶體200的剖面圖。更具體而言，如第13B圖之剖面圖所示，上鰭片218之中間部分被相應之導電閘極電極242覆蓋，且相應之氧化層222以及保護層224之中間部分係夾置於兩者之間，且如第13A圖之立體圖所示，源極/汲極特徵236(亦即，未被虛設閘極堆疊230覆蓋之上鰭片218之邊部)係各自被介電層240覆蓋。雖然所形成之導電閘極電極242係為各自覆蓋左邊及右邊之上鰭片218之分開的膜層，應理解的是，所形成之導電閘極電極242可為同時覆蓋左邊及右邊之上鰭片218的單一膜層，且應包括在本揭露的範圍中。
在一些實施例中，導電閘極電極242可包括金屬材料，例如：Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlN、TaN、NiSi、CoSi或上述之組合。在一些替代的實施例中，導電閘極電極242可包括多晶矽材料，其中上述多晶矽材料可摻雜有均勻或不均勻之摻雜濃度。可使用適當的製程形成導電閘極電極242，例如：原子層沉積製程、化學氣相沉積製程、物理氣相沉積製程、鍍覆製程或上述之組合。
傳統之形成鰭式場效電晶體的替代閘極製程(replacement gate process)大抵上包括形成虛設多晶閘極於鰭式場效電晶體鰭通道上且閘極介電層係形成於兩者之間，移除上述虛設多晶閘極以形成一空間，然後使用導電材料(例如：金屬材料)填充上述空間以形成金屬閘極特徵於鰭通道上。可經由一或多個乾式/蝕刻蝕刻製程進行移除上述虛設多晶閘極之步驟，上述蝕刻製程通常直接損害閘極介電層。然而，本揭露之保護層224除了於離子佈植製程(亦即，第1圖以及第9A-9B圖之步驟116)中保護上鰭片218以及氧化層222之外，其亦於虛設閘極移除製程(亦即，第1圖以及第12A-12B圖之步驟122)中於氧化層222上提供另一層之保護。
在一實施例中，一種形成鰭式電晶體之方法包括形成鰭片於基板上、以氧化層以及保護層至少覆蓋上述鰭片之上部。上述保護層係形成於上述氧化層之上。上述方法亦包括使用離子佈植製程至少摻雜上述鰭片之上部。上述保護層在上述離子佈植製程的過程中至少防止對於上述鰭片之上部以及上述氧化層之損害。
在一實施例中，上述方法更包括形成一或多個隔離特徵覆蓋上述鰭片之下部。
在一實施例中，上述保護層包括選自氮化矽、氮氧化矽及上述之組合之介電材料。
在一實施例中，上述離子佈植製程包括將複數個摻質轟炸至上述鰭片之上部中。
在一實施例中，上述保護層係被配置來減少轟炸此些摻質之步驟對上述氧化層以及上述鰭片之上部所造成之損害。
在一實施例中，上述方法更包括形成虛設閘極堆疊以覆蓋上述保護層、上述氧化層以及上述鰭片各自之中間部分。上述保護層以及上述氧化層之中間部分充當鰭式電晶體之閘極介電層。上述方法亦包括移除未被上述虛設閘極堆疊覆蓋之上述保護層以及上述氧化層之邊部、凹蝕未被上述虛設閘極堆疊覆蓋之上述鰭片之邊部以及形成源極/汲極特徵於上述鰭片被凹蝕的部分中。
在一實施例中，上述方法更包括以至少一蝕刻製程移除上述虛設閘極堆疊之至少一部分以露出上述保護層之中間部分以及形成金屬閘極電極於所露出之保護層之中間部分上。
在一實施例中，上述保護層係被配置來於上述至少一蝕刻製程中保護上述氧化層。
在另一實施例中，一種形成鰭式電晶體之方法包括形成鰭片於基板上、露出上述鰭片之上部、以氧化層以及保 護層覆蓋上述鰭片之上部。上述保護層覆蓋上述氧化層。上述方法亦包括使用離子佈植製程摻雜上述鰭片之上部。上述保護層於上述離子佈植製程中使上述鰭片之上部免於損害。
在一實施例中，上述方法更包括形成一或多個隔離特徵覆蓋上述鰭片之下部以露出上述鰭片之上部。
在一實施例中，上述保護層包括選自氮化矽、氮氧化矽及上述之組合之介電材料。
在一實施例中，上述離子佈植製程包括將複數個摻質轟炸至上述鰭片之上部中。
在一實施例中，上述方法更包括形成虛設閘極堆疊以覆蓋上述保護層、上述氧化層以及上述鰭片各自之中間部分。上述保護層以及上述氧化層之中間部分充當鰭式電晶體之閘極介電層。上述方法亦包括移除未被上述虛設閘極堆疊覆蓋之上述保護層以及上述氧化層之邊部、凹蝕未被上述虛設閘極堆疊覆蓋之上述鰭片之邊部以及形成源極/汲極特徵於上述鰭片被凹蝕的部分中。
在一實施例中，上述方法更包括以至少一蝕刻製程移除上述虛設閘極堆疊之至少一部分以露出上述保護層之中間部分以及形成金屬閘極電極於所露出之保護層之中間部分上。
在一實施例中，上述保護層係被配置來於上述至少一蝕刻製程中保護上述氧化層。
在又一實施例中，一種形成鰭式電晶體之方法包括形成第一鰭片以及第二鰭片於基板上。上述第一鰭片與第二 鰭片彼此橫向分離(laterally spaced)。上述方法亦包括以氧化層以及保護層覆蓋第一鰭片以及第二鰭片各自之上部。上述保護層係形成於上述氧化層之上。上述方法亦包括使用第一離子佈植製程以第一型態之摻質摻雜至少第一鰭片之上部，然後使用第二離子佈植製程以第二型態之摻質摻雜至少第二鰭片之上部。於上述第一及第二離子佈植製程中，上述保護層至少保護上述第一鰭片與第二鰭片各自之上部以及氧化層免於損害。
在一實施例中，上述方法更包括形成一或多個隔離特徵覆蓋上述第一及第二鰭片之每一者的下部。
在一實施例中，上述方法更包括形成虛設閘極堆疊以覆蓋上述保護層、上述氧化層、上述第一鰭片以及第二鰭片各自之中間部分、移除未被上述虛設閘極堆疊覆蓋之上述保護層以及上述氧化層之邊部、凹蝕未被上述虛設閘極堆疊覆蓋之上述第一鰭片以及第二鰭片之邊部、形成源極/汲極特徵於上述第一鰭片以及第二鰭片被凹蝕的部分中、以至少一蝕刻製程移除上述虛設閘極堆疊之至少一部分。上述方法亦包括形成第一金屬閘極電極於上述第一鰭片上以及第二金屬閘極電極於上述第二鰭片上。
在一實施例中，上述保護層係被配置來於上述至少一蝕刻製程中保護上述氧化層。
在一實施例中，上述保護層包括選自氮化矽、氮氧化矽及上述之組合之介電材料。
上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明實施例之各面 向。任何所屬技術領域中具有通常知識者，可能無困難地以本發明實施例為基礎，設計或修改其他製程及結構，以達到與本發明實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本發明實施例之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明實施例的精神及範圍。

Claims (1)

  1. 一種形成鰭式電晶體(fin-based transistor)之方法，包括：形成一鰭片於一基板上；以一氧化層以及一保護層至少覆蓋該鰭片之一上部，其中該保護層係形成於該氧化層之上；以及使用一離子佈植製程至少摻雜該鰭片之該上部，其中該保護層在該離子佈植製程的過程中至少防止對於該鰭片之該上部以及該氧化層之損害。
TW106142358A 2017-06-29 2017-12-04 形成鰭式電晶體之方法 TW201905973A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762526628P 2017-06-29 2017-06-29
US62/526,628 2017-06-29
US15/724,800 US10468309B2 (en) 2017-06-29 2017-10-04 Method of forming protection layer in FinFET device
US15/724,800 2017-10-04

Publications (1)

Publication Number Publication Date
TW201905973A true TW201905973A (zh) 2019-02-01

Family

ID=64734920

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142358A TW201905973A (zh) 2017-06-29 2017-12-04 形成鰭式電晶體之方法

Country Status (3)

Country Link
US (2) US10468309B2 (zh)
CN (1) CN109216194A (zh)
TW (1) TW201905973A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468309B2 (en) * 2017-06-29 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming protection layer in FinFET device
US11437496B2 (en) * 2020-10-16 2022-09-06 Texas Instruments Incorporated Uniform implant regions in a semiconductor ridge of a FinFET

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460682B (zh) * 2009-06-05 2014-10-08 瑞萨电子株式会社 半导体器件及其制造方法
US9859164B1 (en) * 2016-10-17 2018-01-02 United Microelectronics Corp. Method for manufacturing fins
US10468309B2 (en) * 2017-06-29 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming protection layer in FinFET device

Also Published As

Publication number Publication date
US10991629B2 (en) 2021-04-27
US20190006247A1 (en) 2019-01-03
CN109216194A (zh) 2019-01-15
US10468309B2 (en) 2019-11-05
US20200020596A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
CN110838488B (zh) 半导体装置与其形成方法
US10741400B2 (en) Gate replacement structures in semiconductor devices
KR101534946B1 (ko) 반도체 디바이스의 컨택 구조물
US10043908B2 (en) Contact structure of semiconductor device
CN103515440B (zh) 半导体器件的伪栅电极
KR101455478B1 (ko) 반도체 디바이스의 접촉 구조
TWI548033B (zh) 半導體裝置及其製造方法
CN106504990A (zh) 半导体装置以及制造鳍式场效晶体管装置的方法
KR20140059690A (ko) 반도체 디바이스의 컨택 구조물
US12159921B2 (en) Semiconductor device and method of manufacturing the same
KR20140086798A (ko) 반도체 디바이스의 콘택 구조물
TW202006830A (zh) 半導體裝置及其製造方法
KR100732304B1 (ko) 반도체 소자 및 그의 제조 방법
US10991629B2 (en) Method of forming protection layer in FinFET device
US9337293B2 (en) Semiconductor device having electrode and manufacturing method thereof
KR20090045496A (ko) 반도체 소자의 제조방법
TW201906171A (zh) 半導體裝置
TW202416360A (zh) 半導體裝置及其形成方法