[go: up one dir, main page]

TW201904003A - 具有金屬通孔的半導體裝置 - Google Patents

具有金屬通孔的半導體裝置 Download PDF

Info

Publication number
TW201904003A
TW201904003A TW107118864A TW107118864A TW201904003A TW 201904003 A TW201904003 A TW 201904003A TW 107118864 A TW107118864 A TW 107118864A TW 107118864 A TW107118864 A TW 107118864A TW 201904003 A TW201904003 A TW 201904003A
Authority
TW
Taiwan
Prior art keywords
contact plug
connection layer
active
semiconductor device
metal
Prior art date
Application number
TW107118864A
Other languages
English (en)
Other versions
TWI799420B (zh
Inventor
洪瑟氣
申憲宗
全輝璨
郭玟燦
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201904003A publication Critical patent/TW201904003A/zh
Application granted granted Critical
Publication of TWI799420B publication Critical patent/TWI799420B/zh

Links

Classifications

    • H10W20/42—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P50/268—
    • H10P95/04—
    • H10W20/056—
    • H10W20/069—
    • H10W20/0698—
    • H10W20/085—
    • H10W20/20—
    • H10W20/40—
    • H10W20/4446—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs
    • H10W20/4441—
    • H10W20/47—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一種半導體裝置包括基底，所述基底具有裝置隔離區，所述裝置隔離區界定主動區。主動鰭位於所述主動區中。閘極結構沿與所述基底的上表面正交的方向與所述主動鰭交疊，且在與第一方向相交的第二方向上延伸。源極/汲極區設置在所述主動鰭上。接觸塞連接到所述源極/汲極區且與所述主動鰭交疊。金屬通孔位於所述基底上方的比所述接觸塞的上表面高的第一水平高度且與所述主動鰭間隔開。金屬線位於所述基底上方的比所述第一水平高度高的第二水平高度且連接到所述金屬通孔。通孔連接層從所述接觸塞的上部部分延伸且連接到所述金屬通孔。

Description

具有金屬通孔的半導體裝置
本發明概念的示例性實施例是有關於一種半導體裝置，且更具體來是有關於一種具有金屬通孔的半導體裝置。 [相關申請的交叉參考]
本申請主張在2017年6月08日在韓國知識產權局提出申請的韓國專利申請第10-2017-0071676號的優先權，所述韓國專利申請的公開內容全文並入本申請供參考。
在例如邏輯電路及記憶體等一些半導體裝置中，已使用例如接觸塞等內連線結構來連接到後段製程（back end of line，BEOL）的金屬線以及源極及汲極。
在高積集度的半導體裝置中，線寬度及/或節距可減小或者布線可變得相對複雜，且可能會出現與和內連線結構相鄰的組件之間的不期望的短接缺陷（short defect）。
本發明概念的示例性實施例提供一種具有新穎的內連線結構的半導體裝置，所述新穎的內連線結構與相鄰組件之間的短接缺陷的量減少。
根據本發明概念的示例性實施例，一種半導體裝置包括基底，所述基底具有裝置隔離區，所述裝置隔離區界定主動區。主動鰭位於所述主動區中且在第一方向上延伸。閘極結構沿與所述基底的上表面正交的方向與所述主動鰭交疊，且在與所述第一方向相交的第二方向上延伸。源極/汲極區設置在所述主動鰭上。接觸塞連接到所述源極/汲極區且沿與所述基底的所述上表面正交的所述方向與所述主動鰭交疊。金屬通孔位於所述基底上方的比所述接觸塞的上表面高的第一水平高度，且沿與所述基底的所述上表面正交的所述方向與所述主動鰭間隔開。金屬線位於所述基底上方的比所述第一水平高度高的第二水平高度且連接到所述金屬通孔。通孔連接層從所述接觸塞的上部部分延伸且連接到所述金屬通孔。
根據本發明概念的示例性實施例，一種半導體裝置包括基底，所述基底具有裝置隔離區，所述裝置隔離區界定第一主動區及第二主動區。第一主動鰭及第二主動鰭分別位於所述第一主動區及所述第二主動區中，且在第一方向上延伸。第一閘極結構及第二閘極結構沿與所述基底的上表面正交的方向分別與所述第一主動鰭及所述第二主動鰭交疊，且在與所述第一方向相交的第二方向上延伸。第一源極/汲極區及第二源極/汲極區分別設置在所述第一主動鰭及所述第二主動鰭上。第一接觸塞及第二接觸塞分別連接到所述第一源極/汲極區及所述第二源極/汲極區。所述第一接觸塞沿與所述基底的所述上表面正交的所述方向與所述第一主動鰭交疊。金屬通孔位於所述基底上方的比所述第一接觸塞的上表面高的第一水平高度，且沿與所述基底的所述上表面正交的所述方向與所述第一主動區間隔開。金屬線位於所述基底上方的比所述第一水平高度高的第二水平高度且連接到所述金屬通孔。通孔連接層從所述第一接觸塞的上部部分延伸到所述金屬通孔。
根據本發明概念的示例性實施例，一種半導體裝置包括主動區，所述主動區具有上表面，在所述上表面中界定有多個主動鰭。閘極結構沿與所述基底的上表面正交的方向與所述多個主動鰭中的至少一個主動鰭交疊。源極/汲極區設置在所述多個主動鰭上。接觸塞具有下表面，所述下表面連接到所述源極/汲極區。金屬通孔沿與所述基底的所述上表面正交的所述方向與所述接觸塞間隔開，且位於所述基底上方的比所述接觸塞的上表面高的第一水平高度。金屬線位於比所述第一水平高度高的第二水平高度且連接到所述金屬通孔。通孔連接層具有與所述接觸塞的所述上表面實質上共面的上表面，從所述接觸塞的上部部分延伸並連接到所述金屬通孔。
根據本發明概念的示例性實施例，一種半導體裝置包括：基底，包括第一主動區及第二主動區。第一主動鰭位於所述第一主動區中。第一源極/汲極區設置在所述第一主動鰭上。第一接觸塞位於所述第一源極/汲極區上方。第一通孔連接層位於所述第一接觸塞上方。所述第一通孔連接層包括第一部分及第二部分，所述第一部分沿與所述基底的上表面正交的方向與所述第一接觸塞交疊，且所述第二部分沿與所述基底的所述上表面正交的所述方向與所述第一接觸塞間隔開。第一金屬通孔設置在所述第一通孔連接層的所述第二部分上。第一金屬線設置在所述第一金屬通孔上。第二主動鰭位於所述第二主動區中。第二源極/汲極區設置在所述第二主動鰭上。第二接觸塞位於所述第二源極/汲極區上方。第二通孔連接層位於所述第二接觸塞上方且沿與所述基底的所述上表面正交的方向與所述第二接觸塞交疊。第二金屬通孔設置在所述第二通孔連接層上。第二金屬線設置在所述第二金屬通孔上。
現在將參照其中示出一些實施例的附圖在下文更充分地闡述本發明實施例。本公開的主題可被實施為諸多不同形式，而不應被視為僅限於本文所述的實施例。提供這些實施例是為了使本公開內容將透徹及完整，且將向所屬領域中的技術人員充分傳達所述主題的範圍。在圖式中，相同編號自始至終指代相同元件。
以下將參照附圖更詳細地闡述本發明概念的示例性實施例。就此來說，示例性實施例可具有不同的形式且不應被視為僅限於本文所述本發明概念的示例性實施例。在本說明書通篇中及所有的圖式中，相同的參考編號可指代相同的元件。
圖1A是示出根據本發明概念示例性實施例的半導體裝置的平面布局圖。圖1B是沿圖1A所示線I-I'截取的剖視圖。
參照圖1A及圖1B，根據本發明概念示例性實施例的半導體裝置100A可包括由裝置隔離區107形成的基底101的第一主動區AR1及第二主動區AR2。舉例來說，由裝置隔離區107形成的第一主動區AR1及第二主動區AR2中的每一者以及主動鰭（例如，以下更詳細地闡述的主動鰭105及205）可為基底101的一部分。
在本發明概念的示例性實施例中，基底101可包含：半導體，例如Si或Ge；或化合物半導體，例如SiGe、SiC、GaAs、InAs或InP。在本發明概念的示例性實施例中，基底101可具有絕緣體上矽（silicon on insulator，SOI）結構。第一主動區AR1及第二主動區AR2可各自為導電區，例如摻雜有雜質的井或摻雜有雜質的結構。在本發明概念的示例性實施例中，第一主動區AR1可為用於PMOS電晶體的n型井，且第二主動區AR2可為用於NMOS電晶體的p型井；然而，本發明的示例性實施例並非僅限於此。
第一主動鰭105可位於第一主動區AR1的上表面中，且第二主動鰭205可位於第二主動區AR2的上表面中。第一主動鰭105及第二主動鰭205中的每一者可包括沿與基底101的上表面正交的方向（例如，在z方向上）從第一主動區AR1及第二主動區AR2中的每一者的上表面突出的結構。在本發明概念的示例性實施例中，第一主動鰭105及第二主動鰭205中的每一者可包括三個主動鰭；然而，本發明的示例性實施例並非僅限於具體數目的主動鰭。在本發明概念的示例性實施例中，第一主動鰭及第二主動鰭中的每一者可包括單個主動鰭或與三個主動鰭不同數目的主動鰭。
參照圖1A，第一主動鰭105的主動鰭中的每一者及第二主動鰭205的主動鰭中的每一者可沿第一方向（例如，沿x方向）分別在第一主動區AR1及第二主動區AR2中彼此平行地延伸。第一主動鰭105及第二主動鰭205中的每一者可為電晶體的主動區。
裝置隔離區107界定第一主動區AR1及第二主動區AR2。裝置隔離區107可包含氧化矽或者氧化矽系絕緣材料。裝置隔離區107可包括界定主動區的第一隔離區107a及界定第一主動鰭105及第二主動鰭205的第二隔離區107b。第一隔離區107a具有比第二隔離區107b深的底表面。第一隔離區107a可被稱為深溝槽隔離（deep trench isolation，DTI）區，且第二隔離區107b可被稱為淺溝槽隔離（shallow trench isolation，STI）區。
第二隔離區107b可位於第一主動區AR1及第二主動區AR2中。第一主動鰭105及第二主動鰭205可穿過第二隔離區107b。第一主動鰭105及第二主動鰭205中的至少一者可在第二隔離區107b的上表面上方延伸。
根據本發明概念示例性實施例的半導體裝置100A可包括第一閘極結構GS1及第二閘極結構GS2。參照圖1A，第一閘極結構GS1及第二閘極結構GS2可各自具有在與第一方向（例如，x方向）相交的第二方向（例如，y方向）上延伸的線性形狀（例如，當在平面圖中觀察時為矩形形狀）。第一閘極結構GS1可沿與基底101的上表面正交的方向與第一主動鰭105的一部分交疊，且第二閘極結構GS2可沿與基底101的上表面正交的方向與第二主動鰭205的一部分交疊。以下將參照圖1A及圖1B更詳細地闡述根據本發明概念示例性實施例的第一閘極結構GS1及第二閘極結構GS2。
根據本發明概念示例性實施例的半導體裝置100A可包括第一源極/汲極區110及第二源極/汲極區210以及連接到第一源極/汲極區110及第二源極/汲極區210的第一接觸結構CS1、第二接觸結構CS2、第三接觸結構CS3及第四接觸結構CS4。
第一源極/汲極區110及第二源極/汲極區210可分別在第一閘極結構GS1及第二閘極結構GS2的相對兩側處形成在第一主動鰭105的一部分及第二主動鰭205的一部分中。在本發明概念的示例性實施例中，第一源極/汲極區110及第二源極/汲極區210可具有處於比第一主動鰭105及第二主動鰭205的上表面的水平高度高的水平高度的上表面，這是因為在第一主動鰭105的一部分及第二主動鰭205的一部分中可形成有凹陷（recess），且可在凹陷中執行選擇性磊晶成長（selective epitaxial growth，SEG）。第一源極/汲極區110及第二源極/汲極區210可被稱為凸起的源極/汲極（raised source/drain，RSD）。舉例來說，第一源極/汲極區110及第二源極/汲極區210可各自包含Si、SiGe或Ge，且可各自具有導電類型，例如N型或P型。
在本發明概念的示例性實施例中，第一源極/汲極區110可包含SiGe，且可摻雜有P型雜質（例如，硼（B）、銦（In）、鎵（Ga）或三氟化硼（BF3 ））。第二源極/汲極區210可包含矽（Si），且可摻雜有N型雜質（例如，磷（P）、氮（N）、砷（As）或銻（Sb））。第一源極/汲極區110與第二源極/汲極區210在生長製程期間可沿結晶學穩定表面（crystallographically stable surface）具有彼此不同的形狀。參照圖1B，第一源極/汲極區110的橫截面（例如，在z方向上）可為五邊形，且第二源極/汲極區210的橫截面（例如，在z方向上）可為六邊形或者可具有具有至少一個彎曲側的多邊形形狀。
在第一主動區AR1上可形成有第一鰭型場效應電晶體（Fin-type field effect transistor，FinFET）TR1，第一鰭型場效應電晶體TR1包括第一閘極結構GS1、第一源極/汲極區110及第一主動鰭105。在第二主動區AR2上可形成有第二鰭型場效應電晶體TR2，第二鰭型場效應電晶體TR2包括第二閘極結構GS2、第二源極/汲極區210及第二主動鰭205。
在根據本發明概念示例性實施例的半導體裝置100A中，層間絕緣層160可設置在裝置隔離區107上。層間絕緣層160可包括圍繞第一閘極結構GS1及第二閘極結構GS2的第一層間絕緣層161以及設置在第一層間絕緣層161上的第二層間絕緣層162。舉例來說，第一層間絕緣層161及第二層間絕緣層162中的至少一者可為原矽酸四乙酯（Tetra Ethyl Ortho Silicate，TEOS）、未經摻雜的矽酸鹽玻璃（Undoped Silicate Glass，USG）、磷矽石玻璃（PhosphoSilicate Glass，PSG）、硼矽石玻璃（Borosilicate Glass，BSG）、硼磷矽石玻璃（BoroPhosphoSilicate Glass，BPSG）、氟化矽酸鹽玻璃（Fluoride Silicate Glass，FSG）、旋塗玻璃（Spin-on-glass，SOG）、Tonen矽氮烷（Tonen SilaZene，TOSZ）或其組合。第一層間絕緣層161及第二層間絕緣層162可各自使用化學氣相沉積（chemical vapor deposition，CVD）或旋塗製程來形成。
在本發明概念的示例性實施例中，第一接觸結構CS1、第二接觸結構CS2、第三接觸結構CS3及第四接觸結構CS4可分別穿過第一層間絕緣層161，且可連接到第一源極/汲極區110及第二源極/汲極區210。作為實例，第一接觸結構CS1及第四接觸結構CS4可連接到第一鰭型場效應電晶體TR1的第一源極/汲極區110，且第二接觸結構CS2及第三接觸結構CS3可連接到第二鰭型場效應電晶體TR2的第二源極/汲極區210。
參照圖1B，第一接觸結構CS1、第二接觸結構CS2、第三接觸結構CS3及第四接觸結構CS4中的每一者可包括金屬矽化物層182、第一導電阻障（conductive barrier）181以及第一接觸塞185A、第二接觸塞185B、第三接觸塞185C及第四接觸塞185D。第一導電阻障181可覆蓋第一接觸塞185A、第二接觸塞185B、第三接觸塞185C及第四接觸塞185D的側表面及下表面。金屬矽化物層182可設置在第一導電阻障181與第一源極/汲極區110以及第二源極/汲極區210中的每一者之間。舉例來說，第一導電阻障181可包含金屬氮化物，例如TiN、TaN或WN。金屬矽化物層182可包含例如CoSi、NiSi或TiSi等材料。第一接觸塞185A、第二接觸塞185B、第三接觸塞185C及第四接觸塞185D可包含鎢（W）、鈷（Co）、鈦（Ti）、其合金或其組合。
根據本發明概念示例性實施例的半導體裝置100A可包括將金屬線連接到接觸塞的內連線結構。內連線結構可包括位於金屬線的接觸點中的金屬通孔以及將金屬通孔連接到接觸塞的通孔連接層。
參照圖1A及圖1B，金屬線可包括在第一鰭型場效應電晶體TR1及第二鰭型場效應電晶體TR2上在第一方向（例如，x方向）上延伸的第一金屬線M1、第二金屬線M2、第三金屬線M3、第四金屬線M4及第五金屬線M5。第二金屬線M2、第三金屬線M3、第四金屬線M4及第五金屬線M5、第一金屬線M1的一部分、第二金屬線M2的一部分、第三金屬線M3的一部分、第四金屬線M4的一部分及第五金屬線M5的一部分以及第一接觸塞185A、第二接觸塞185B、第三接觸塞185C及第四接觸塞185D可分別通過第一通孔連接層195A、第二通孔連接層195B、第三通孔連接層195C及第四通孔連接層195D連接到第一金屬通孔V1、第二金屬通孔V2、第三金屬通孔V3及第四金屬通孔V4。
第一金屬線M1、第二金屬線M2、第三金屬線M3、第四金屬線M4及第五金屬線M5可各自形成在低介電層170中。在本發明概念的示例性實施例中採用的低介電層170可包括位於層間絕緣層160上方的第一低介電層171及第二低介電層172。第一金屬線M1、第二金屬線M2、第三金屬線M3、第四金屬線M4及第五金屬線M5可形成在第二低介電層172中，且第一金屬通孔V1、第二金屬通孔V2、第三金屬通孔V3及第四金屬通孔V4可形成在第一低介電層171中。第一金屬通孔V1、第二金屬通孔V2、第三金屬通孔V3及第四金屬通孔V4可分別形成在將連接到第三金屬線M3、第四金屬線M4、第五金屬線M5及第二金屬線M2中的接觸塞的接觸點中。舉例來說，第一低介電層171及第二低介電層172可包括氧化矽膜、氮氧化矽膜、SiOC膜、SiCOH膜或其組合。舉例來說，第一金屬線M1、第二金屬線M2、第三金屬線M3、第四金屬線M4及第五金屬線M5以及第一金屬通孔V1、第二金屬通孔V2、第三金屬通孔V3及第四金屬通孔V4可包含銅或含銅合金。第一金屬線M1、第二金屬線M2、第三金屬線M3、第四金屬線M4及第五金屬線M5以及第一金屬通孔V1、第二金屬通孔V2、第三金屬通孔V3及第四金屬通孔V4可使用雙大馬士革製程（dual-damascene process）形成在一起。
在本發明概念的示例性實施例中，在層間絕緣層160與第一低介電層171之間可設置有蝕刻停止層179。舉例來說，蝕刻停止層179可設置在第二層間絕緣層162與第一低介電層171之間。蝕刻停止層179可不僅用於停止蝕刻，而且也用於防止用於形成第一金屬線M1、第二金屬線M2、第三金屬線M3、第四金屬線M4及第五金屬線M5以及第一金屬通孔V1、第二金屬通孔V2、第三金屬通孔V3及第四金屬通孔V4的金屬（例如，Cu）擴散到下部區。作為實例，蝕刻停止層179可包含氮化鋁（AlN）；然而，本發明的示例性實施例並非僅限於此。
參照圖1A及圖1B，當在沿與基底101的上表面正交的方向（例如，z方向）上觀察時，與第一接觸塞185A有關的第三金屬線M3可沿與基底101的上表面正交的方向與第一主動區AR1間隔開（即，不交疊）。作為實例，直接接觸第三金屬線M3的第一金屬通孔V1可沿與基底101的上表面正交的方向與第一主動區AR1間隔開（即，不交疊）。
作為實例，第一接觸塞185A的整個下表面可沿與基底101的上表面正交的方向與第一主動區AR1交疊。參照圖1B，為使第一接觸塞185A的整個下表面沿與基底101的上表面正交的方向與第一主動區AR1交疊，第一接觸塞185A的下表面的寬度d（參見，例如圖6）可小於第一主動區AR1的寬度D（參見，例如圖6）。
當用於與第三金屬線M3連接的第一接觸塞185A延伸到將形成的第一金屬通孔V1的底部時，可能會與其他組件發生短接缺陷。舉例來說，在延伸的第一接觸塞185A中，可與和延伸的第一接觸塞185A相鄰的第二鰭型場效應電晶體TR2的第二源極/汲極區210之間造成短接缺陷。在本發明概念的示例性實施例中，第一接觸塞185A被形成為使第一接觸塞185A的下表面存在於第一主動區AR1的上表面的邊界內，從而減少或消除不期望的短接缺陷的出現。
在本發明概念的示例性實施例中，為將第一接觸塞185A連接到第一金屬通孔V1（第一接觸塞185A與第一金屬通孔V1不沿與基底101的上表面正交的方向（例如，z方向）在垂直方向上彼此交疊），第一通孔連接層195A可沿與基底101的上表面平行的方向（例如，x-y方向）在水平方向上延伸。根據本發明概念示例性實施例的第一通孔連接層195A可位於第一接觸塞185A的上表面與第一金屬通孔V1所位於的水平高度（例如，第一水平高度）之間。參照圖1B，第一金屬通孔V1可形成在在第二層間絕緣層162上形成的第一低介電層171中。
第五金屬線M5及第三接觸塞185C的內連線結構實質上相同於上述金屬線（例如，金屬線M3）及接觸塞（例如，接觸塞185A）。作為實例，第三接觸塞185C可通過第三通孔連接層195C連接到位於其中第三金屬通孔不與第三接觸塞交疊的區中的第三金屬通孔V3。
以與第一接觸塞185A及第三接觸塞185C不同的方式，第二接觸塞185B及第四接觸塞185D可位於其中第二接觸塞及第四接觸塞與第二金屬通孔V2及第四金屬通孔V4交疊的區中。參照圖1B，第二接觸塞185B可通過第二通孔連接層195B連接到第二金屬通孔V2。第二通孔連接層195B可與第一通孔連接層195A一起形成在第二層間絕緣層162中。第四接觸塞185D可具有與第二接觸塞185B實質上相同的結構。
根據本發明概念示例性實施例的第一通孔連接層195A、第二通孔連接層195B、第三通孔連接層195C及第四通孔連接層195D可與第一接觸塞185A、第二接觸塞185B、第三接觸塞185C及第四接觸塞185D單獨地形成（參見，例如圖5至圖7）。當在延伸方向上觀察時，第一通孔連接層195A及第三通孔連接層195C中的每一者可具有與第一接觸塞185A及第三接觸塞185C中的每一者的寬度W1不同的寬度W2。舉例來說，第一通孔連接層195A及第三通孔連接層195C中的每一者的寬度W2可小於第一接觸塞185A及第三接觸塞185C中的每一者的寬度W1。
以與第一導電阻障181相似的方式，第二導電阻障191可形成在第一通孔連接層195A、第二通孔連接層195B、第三通孔連接層195C以及第四通孔連接層195D中的每一者與第二層間絕緣層162之間。參照圖1B，第二導電阻障191可設置在第一通孔連接層195A的側表面及下表面以及第二通孔連接層195B的側表面及下表面上。作為實例，第二導電阻障191可包含金屬氮化物，例如TiN、TaN或WN。在本發明概念的示例性實施例中，第二導電阻障191的一部分可設置在第一通孔連接層195A與第一接觸塞185A之間。作為實例，第一通孔連接層195A、第二通孔連接層195B、第三通孔連接層195C及第四通孔連接層195D可包含W、Co、Ti、其合金或其組合。在本發明概念的示例性實施例中，第一通孔連接層195A、第二通孔連接層195B、第三通孔連接層195C及第四通孔連接層195D可包含與第一接觸塞185A、第二接觸塞185B、第三接觸塞185C及第四接觸塞185D相同的材料。
根據本發明概念示例性實施例的內連線結構並非僅限於上述示例性實施例（參照圖1A及圖1B），且位於其中接觸塞不與金屬通孔交疊的區中的接觸塞及金屬通孔的內連線結構可進行各種改變。
在上述本發明概念的示例性實施例中，在金屬通孔與接觸塞之間可形成附加層間絕緣層（例如，第二層間絕緣層），且可向附加層間絕緣層引入從接觸塞的上表面延伸的通孔連接層。
作為另外一種選擇，在不在後段製程（BEOL）結構與接觸塞之間引入附加絕緣層的條件下，可使用在接觸塞的上端中形成的第一層間絕緣層及通孔連接層來實施具有金屬通孔的內連線結構。
參照圖1B，根據本發明概念的示例性實施例，半導體裝置可包括基底101，基底101包括第一主動區AR1及第二主動區AR2。第一主動鰭105可位於第一主動區AR1中。第一源極/汲極區110可設置在第一主動鰭105上。第一接觸塞185A可位於第一源極/汲極區110上方。第一通孔連接層195A可位於第一接觸塞185A上方。第一通孔連接層195A可包括第一部分及第二部分，所述第一部分沿與基底101的上表面正交的方向與第一接觸塞185A交疊，且所述第二部分沿與基底101的上表面正交的方向與第一接觸塞185A間隔開。第一金屬通孔V1可設置在第一通孔連接層195A的第二部分上。金屬線（例如，金屬線M3）可設置在第一金屬通孔V1上。第二主動鰭205可位於第二主動區AR2中。第二源極/汲極區210可設置在第二主動鰭205上。第二接觸塞185B可位於第二源極/汲極區210上方。第二通孔連接層195B可位於第二接觸塞185B上方且可沿與基底101的上表面正交的方向與第二接觸塞185B交疊。第二金屬通孔V2可設置在第二通孔連接層195B上。第二金屬線（例如，金屬線M4）可設置在第二金屬通孔V2上。
圖2是根據本發明概念示例性實施例的半導體裝置的剖視圖。
參照圖2，根據本發明概念示例性實施例的半導體裝置100B與以上參照圖1A及圖1B闡述的半導體裝置100A相似，只是第二層間絕緣層（圖1B所示162）被省略，且通孔連接層195'形成在第一層間絕緣層161的上部部分及第一接觸塞185A'的上部部分中。因此，以下可省略重複的說明。舉例來說，以上參照圖1A及圖1B闡述的半導體裝置100A的布局以及對半導體裝置100A的布局的說明可應用於以下更詳細地闡述的半導體裝置100B。
根據本發明概念示例性實施例的通孔連接層195'可被形成為沿第一層間絕緣層161的上部區與第一接觸塞185A'整合在一起。通孔連接層195'及第一接觸塞185A'可在單個填充製程中形成（以下參照圖8至圖12更詳細地闡述）。通孔連接層195'與第一接觸塞185A'可包含相同的材料，例如金屬（例如W、Co或Ti）。
在本發明概念的示例性實施例中，第一接觸塞185A'可具有沿與通孔連接層195'的上表面實質上相同的平面延伸的上表面。因此，第一接觸塞185A'的上表面與通孔連接層195'的上表面可共面。第一接觸塞185A'及通孔連接層195'的共面的上表面可為在通孔連接層195'及第一接觸塞185A'的填充製程之後使用平坦化製程（例如，化學機械拋光（chemical mechanical polishing，CMP））獲得的表面（以下參照圖11及圖12來更詳細地闡述）。
與通孔連接層195'整合在一起的第一接觸塞185A'可具有單個導電阻障181'。根據本發明概念示例性實施例的導電阻障181'可設置在整合結構與第一層間絕緣層161之間，且不需要存在於通孔連接層195'與第一接觸塞185A'之間。如上所述，在本發明概念的示例性實施例中，可實施與通孔連接層195'整合在一起的接觸結構CS1'。舉例來說，導電阻障181'可包含金屬氮化物，例如TiN、TaN或WN。
根據本發明概念的示例性實施例，可省略通孔連接層195'與第一接觸塞185A'的分隔。舉例來說，可存在在水平方向上從第一接觸塞185A'的上部部分延伸的一部分，所述一部分可沿與基底101的上表面正交的方向與第一金屬通孔V1交疊。
與第一接觸塞185A'相似，不與和其相關的金屬通孔（例如金屬通孔V1）交疊的第三接觸塞185C可與通孔連接層整合在一起（參見，例如圖1A、圖1B及圖2）。
根據本發明概念的示例性實施例，當與接觸塞相關的金屬通孔位於和接觸塞交疊的區中時，連接到金屬線的金屬通孔可直接連接到接觸塞，而不存在中間通孔連接層。舉例來說，參照圖2，第二金屬通孔V2直接連接到第二接觸塞185B以使第四金屬線M4電連接到第二接觸塞185B。由此，在第二接觸塞185B中可省略以上參照第一接觸塞185A'闡述的第一接觸塞185A'的水平延伸部分及通孔連接層195'的水平延伸部分。
圖3A是示出根據本發明概念示例性實施例的半導體裝置的平面布局圖。圖3B是沿圖3A所示線II-II'及線III-III'截取的剖視圖。
參照圖3A及圖3B，根據本發明概念示例性實施例的半導體裝置100C可包括：主動區AR，由裝置隔離區107界定；主動鰭105，包括位於主動區的上表面處的多個主動鰭；以及閘極結構GS，包括多個閘極結構且與主動鰭的區相交。除非以下另外指明，否則根據本發明概念示例性實施例的半導體裝置100C可實質上相同於上述半導體裝置100A，且因此以下可省略重複的說明。
在本發明概念的示例性實施例中採用的主動鰭105並非僅限於特定數目的主動鰭，且因此主動鰭105可包括多於三個或少於三個主動鰭。作為實例，所述三個主動鰭可在主動區AR的上表面中以規則的間隔彼此間隔開以在第一方向（例如，x方向）上平行地延伸。主動鰭105可被作為每一個電晶體的主動區提供。
在本發明概念的示例性實施例中採用的閘極結構GS可包括多個閘極結構（參見，例如圖3A，在圖3A中示出四個閘極結構），且可在與第一方向（例如，x方向）相交的第二方向（例如，y方向）上延伸。閘極結構GS可沿與基底101的上表面正交的方向與主動鰭105的一部分交疊。
參照圖3B，閘極結構GS可包括多個閘極間隔件141、依序設置在閘極間隔件141之間的閘極介電膜142及閘極電極145以及設置在閘極電極145上的閘極頂蓋層147。
閘極間隔件141可包含絕緣材料，例如SiOCN、SiON、SiCN或SiN。閘極介電膜142可包括氧化矽膜、高介電膜或其組合。高介電膜可包含介電常數（例如，約10到25）比氧化矽膜的介電常數高的材料。舉例來說，高介電膜可包含選自氧化鉿、氮氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁或其組合的材料，但本發明概念的示例性實施例並非僅限於此。閘極介電膜142可使用原子層沉積（atomic layer deposition，ALD）製程、化學氣相沉積（CVD）製程或物理氣相沉積（physical vapor deposition，PVD）製程來形成。
閘極電極145可包括用於控制逸出功（work function）的第一閘極電極以及用於對在第一閘極電極的上部部分中形成的空間進行填充的第二閘極電極。舉例來說，第一閘極電極可包含金屬氮化物（例如，氮化鈦膜（TiN）、氮化鉭膜（TaN）、氮化鎢膜（WN）），且第二閘極電極可包含金屬（例如，鋁（Al）、鎢（W）、鉬（Mo））或半導體材料（例如經摻雜的多晶矽）。閘極頂蓋層147可包含絕緣材料，例如氮化矽。
根據本發明概念示例性實施例的半導體裝置100C可包括連接到源極/汲極區110的第一接觸結構CS1、第二接觸結構CS2、第三接觸結構CS3及第四接觸結構CS4。
源極/汲極區110可在閘極結構GS的相對兩側上形成在主動鰭105的一部分中。在本發明概念的示例性實施例中，源極/汲極區110可為凸起的源極/汲極（RSD）。
第一接觸結構CS1、第二接觸結構CS2、第三接觸結構CS3及第四接觸結構CS4中的每一者可連接到源極/汲極區110且可穿過第一層間絕緣層161。第一接觸結構CS1、第二接觸結構CS2、第三接觸結構CS3及第四接觸結構CS4中的每一者可包括金屬矽化物層182、第一導電阻障181以及第一接觸塞185A、第二接觸塞185B、第三接觸塞185C及第四接觸塞185D。
圖3B是沿參照圖3A所闡述的半導體裝置100C的線II-II'及線III-III'截取的剖視圖。參照圖3B，內連線結構將金屬線連接到接觸塞。
在本發明概念的示例性實施例中採用的內連線結構可包括位於金屬線的接觸點中的金屬通孔以及將金屬通孔連接到接觸塞的第一通孔連接層195A及第二通孔連接層195B。虛線BL指示主動鰭105的底表面的水平高度。
在本發明概念的示例性實施例中採用的金屬線可包括在第一方向（例如，x方向）上延伸的第一金屬線M1、第二金屬線M2及第三金屬線M3。第二金屬線M2及第三金屬線M3、第一金屬線的一部分、第二金屬線的一部分及第三金屬線的一部分以及第一接觸塞185A及第二接觸塞185B可分別通過第一通孔連接層195A及第二通孔連接層195B連接到第一金屬通孔V1及第二金屬通孔V2。第一金屬通孔V1及第二金屬通孔V2可分別形成在第三金屬線M3的接觸點及第二金屬線M2的接觸點中。
參照圖3A及圖3B，當在垂直方向（例如，z方向）上觀察時，與第一接觸塞185A相關的第三金屬線M3可沿與基底101的上表面正交的方向與主動區AR的上表面邊界間隔開。作為實例，位於第三金屬線M3的接觸點中的第一金屬通孔V1可沿與基底101的上表面正交的方向與主動區AR的上表面邊界間隔開。第一接觸塞185A的下表面可沿與基底101的上表面正交的方向與主動區AR的上表面交疊。
在本發明概念的示例性實施例中，為將第一接觸塞185A連接到第一金屬通孔V1（第一接觸塞185A與第一金屬通孔V1不在垂直方向上（例如，在z方向上）交疊），第一通孔連接層195A可在水平方向（例如，x-y方向）上延伸。第一通孔連接層195A可位於第一接觸塞185A的上表面與第一金屬通孔V1所位於的水平高度（例如，第一水平高度）之間。
以與第一接觸塞185A不同的方式，第二接觸塞185B可位於沿與基底101的上表面正交的方向和第二金屬通孔V2交疊的區中。在此種情形中，參照圖3B，第二接觸塞185B可通過第二通孔連接層195B連接到第二金屬通孔V2。第二通孔連接層195B可與第一通孔連接層195A一起形成在第二層間絕緣層162中。
根據本發明概念示例性實施例的半導體裝置100C可包括跳躍連接層（jumping connection layer）197，跳躍連接層197將第三接觸塞185C連接到第四接觸塞185D，第四接觸塞185D連接到其他相鄰裝置的源極/汲極區110，其中在第三接觸塞185C與第四接觸塞185D之間設置有閘極結構GS。舉例來說，跳躍連接層197可為靜態隨機存取記憶體（static random access memory，SRAM）裝置的節點。
跳躍連接層197可形成在與第一通孔連接層195A及第二通孔連接層195B實質上相同的水平高度（例如，第二層間絕緣層162的水平高度）處。在本發明概念的示例性實施例中採用的跳躍連接層197可設置在位於閘極結構GS中的第一層間絕緣層161上。第二導電阻障191可位於第一通孔連接層195A與第二通孔連接層195B、跳躍連接層197以及第二層間絕緣層162之間。
跳躍連接層197可與第一通孔連接層195A以及第二通孔連接層195B形成在一起。第一通孔連接層195A及第二通孔連接層195B以及跳躍連接層197可包含與第一接觸塞185A、第二接觸塞185B、第三接觸塞185C及第四接觸塞185D相同的材料。舉例來說，跳躍連接層197可包含金屬，例如W、Co或Ti。
圖4是根據本發明概念示例性實施例的半導體裝置的剖視圖。
參照圖4，根據本發明概念示例性實施例的半導體裝置100D與以上參照圖3A及圖3B闡述的半導體裝置100C相似，只是第二層間絕緣層（參見例如圖1B所示162）被省略，通孔連接層195'形成在第一層間絕緣層161的上端中及第一接觸塞185A'的上端中，且跳躍連接層197'位於閘極頂蓋層147的上表面中。因此，以下可省略重複的說明。舉例來說，以上參照圖3A及圖3B闡述的半導體裝置100C的布局以及對半導體裝置100C的布局的說明可應用於以下更詳細地闡述的半導體裝置100D。
根據本發明概念示例性實施例的通孔連接層195'可被形成為以與參照圖2闡述的方式相似的方式沿第一層間絕緣層161的上部區與第一接觸塞185A'整合在一起。與通孔連接層195'整合在一起的第一接觸塞185A'可包括單個導電阻障181'。通孔連接層195'及第一接觸塞185A'可使用單個填充製程形成。第一接觸塞185A'可具有與通孔連接層195'的上表面實質上共面的上表面（參見例如圖8至圖12）。在本發明概念的示例性實施例中，接觸結構CS1'可與通孔連接層195'整合在一起。
第二接觸塞185B可直接連接到第二金屬通孔V2而不使用通孔連接層。因此，第二接觸塞185B可電連接到第二金屬線M2，且可省略通孔連接層。
在本發明概念的示例性實施例中採用的跳躍連接層197'可形成在與通孔連接層195'實質上相同的水平高度，且因此可沿閘極結構GS的上表面設置。參照圖4，跳躍連接層197'可位於閘極頂蓋層147的上表面中。在本發明概念的示例性實施例中採用的跳躍連接層197'可與第三接觸塞185C及第四接觸塞185D一起形成。因此，以與和通孔連接層195'整合在一起的接觸結構CS1'相似的方式，跳躍連接層197'以及第三接觸塞185C及第四接觸塞185D可使用單個填充製程形成，且可具有單個導電阻障181'。因此，在通孔連接層195'與第一接觸塞185A'之間以及在跳躍連接層197'與第三接觸塞185C及第四接觸塞185D中的每一者之間不需要存在導電阻障材料。
圖5至圖7是示出根據本發明概念示例性實施例的製造半導體裝置的方法的圖式。圖5至圖7是示出形成參照圖1B所闡述的半導體裝置100A中的內連線結構的操作的剖視圖。
參照圖5，在形成第二層間絕緣層162之前提供半導體裝置，所述半導體裝置包括第一接觸結構CS1及第二接觸結構CS2。
在填充第一接觸結構CS1及第二接觸結構CS2的塞材料（plug material）之後，可執行化學機械拋光製程，且因此第一接觸結構CS1的上表面及第二接觸結構CS2的上表面可與第一層間絕緣層161的上表面實質上共面。可將第一接觸塞185A的下表面及第二接觸塞185B的下表面形成為分別位於第一主動區AR1的上表面邊界以及第二主動區AR2的上表面邊界內。
參照圖6，可在第一層間絕緣層161上形成第二層間絕緣層162，且可在第二層間絕緣層162中形成第一通孔連接層195A及第二通孔連接層195B。
可在第一層間絕緣層161上形成第二層間絕緣層162。作為實例，第二層間絕緣層162可包含原矽酸四乙酯、未經摻雜的矽酸鹽玻璃、磷矽石玻璃、硼矽石玻璃、硼磷矽石玻璃、氟化矽酸鹽玻璃、旋塗玻璃、Tonen矽氮烷或其組合，且可使用化學氣相沉積（CVD）製程或旋塗製程來形成。第二層間絕緣層162可包含與第一層間絕緣層161相同的材料。
可使用微影製程在第二層間絕緣層162中形成第一通孔連接層195A的開口區域及第二通孔連接層195B的開口區域。舉例來說，可將第一通孔連接層195A的開口區域形成為延伸到接觸點（例如，第一金屬通孔V1）且使金屬線沿與基底101的上表面正交的方向與第一主動區AR1的上表面邊界間隔開。可在開口區域中形成第二導電阻障191及第一通孔連接層195A。
參照圖7，可在第一低介電層171及第二低介電層172中分別形成第一開口區域Oa及第二開口區域Ob。
可將第一低介電層171及第二低介電層172依序形成在第二層間絕緣層162上。可在第一低介電層171及第二低介電層172中形成連接到第一通孔連接層195A的第一開口區域Oa，且可在第二低介電層172中形成金屬線的第二開口區域Ob。可利用金屬來填充第一開口區域Oa及第二開口區域Ob且對第一開口區域Oa及第二開口區域Ob應用化學機械拋光製程，以使得可形成期望的金屬通孔及期望的金屬線。
圖8至圖12是示出根據本發明概念示例性實施例的製造半導體裝置的方法的圖式。圖8至圖12是示出形成參照圖2所闡述的半導體裝置中的內連線結構的操作的剖視圖。
參照圖8，可在第一層間絕緣層161中形成第一接觸孔CV1及第二接觸孔CV2。
第一接觸孔CV1及第二接觸孔CV2可穿過第一層間絕緣層161而分別連接到第一源極/汲極區110及第二源極/汲極區210。第一接觸孔CV1及第二接觸孔CV2可使用微影製程形成。
參照圖9，可執行選擇性蝕刻製程以形成從第一接觸孔CV1延伸的通孔連接區VC。
可在形成接觸結構CS1'的操作之前執行選擇性蝕刻製程。可例如通過阻障形成及填充操作來接著形成接觸結構CS1'。可利用硬罩幕材料251（例如硬罩幕上旋塗（Spin-On-Hardmask，SOH）等）來填充第一接觸孔CV1及第二接觸孔CV2。接下來，可在層間絕緣層161上形成光阻膜PR，且可在光阻膜PR中形成用於通孔連接區VC的開口OV。參照圖10，在移除光阻膜PR及硬罩幕材料251之後，可形成延伸到通孔連接區VC的第一接觸孔CV1'。
參照圖11，在移除硬罩幕材料之後，可在已延伸的第一接觸孔CV1'及第二接觸孔CV2中形成金屬層182'及阻障材料層181''。
金屬層182'可包含金屬或金屬矽化物。舉例來說，金屬可包含Ti、Co、Ni、Ta、Pt或其組合。金屬層182'可使用物理氣相沉積製程來形成。
在已延伸的第一接觸孔CV1'的內表面及第二接觸孔CV2的內表面以及層間絕緣層161的上表面中可共形地形成阻障材料層181''。可使用物理氣相沉積製程、化學氣相沉積製程或原子層沉積製程來執行上述操作。舉例來說，阻障材料層181''可包含TiN、TaN、AlN、WN或其組合。
參照圖12，從金屬層182'形成金屬矽化物層182，且利用導電材料來填充已延伸的第一接觸孔CV1'以及第二接觸孔CV2，以使得可形成第一接觸塞185A'及第二接觸塞185B。
當金屬層182'受到熱處理且因此與第一源極/汲極區110的半導體材料及第二源極/汲極區210的半導體材料反應時，可形成金屬矽化物層182。可使用例如激光退火（laser annealing）來執行上述熱處理製程。舉例來說，導電材料可包含W、Cu、Ti、其合金或其組合。
可將在本發明概念的示例性實施例中採用的第一接觸塞185A'形成為與通孔連接層195'整合在一起的接觸塞180以連接到金屬通孔。因此，與通孔連接層195'連接的金屬通孔可沿與基底101的上表面正交的方向與第一主動區AR1間隔開（即，不交疊）。
在填充導電材料之後，直到移除阻障材料層181''的位於層間絕緣層161的上表面中的一部分之前，可執行拋光製程，例如化學機械拋光製程。因此，包括已通過通孔連接層195'延伸的第一接觸塞185A'的接觸塞180的上表面可與層間絕緣層161的上表面實質上共面，且可形成接觸結構CS1'的導電阻障181'以及接觸結構CS2的第一導電阻障181（參見，例如圖12）。
可將用於將接觸塞連接到後段製程的金屬線（例如，金屬通孔）的通孔連接層設計成具有各種布線。通孔連接層可具有在不同方向上延伸的部分，且可被形成為具有各種形狀，例如I形狀、L形狀、T形狀或H形狀。可使用通孔連接層作為用於同時將兩個或更多個接觸件連接到單個金屬通孔的通孔連接層。以下將參照圖13及圖14更詳細地闡述在本發明概念的示例性實施例中採用的具有各種形狀的通孔連接層。
圖13A是示出根據本發明概念示例性實施例的半導體裝置的平面布局圖。在圖13A中示出接觸塞及金屬線來闡述通孔連接層的形狀。
參照圖13A，根據本發明概念示例性實施例的半導體裝置可包括第一接觸塞CA1、第二接觸塞CA2、第三接觸塞CA3及第四接觸塞CA4以及第一金屬線M1、第二金屬線M2及第三金屬線M3。
在本發明概念的示例性實施例中採用的通孔連接層295可使四個接觸塞中的第一接觸塞CA1、第二接觸塞CA2及第三接觸塞CA3共同連接到第二金屬線M2的金屬通孔V。通孔連接層295可包括延伸到一個方向（例如，y方向）的第一部分295a以及在與所述一個方向相交的另一個方向（例如，x方向）上延伸的第二部分295b。
圖13B是沿圖13A所示線IV-IV'及線V-V'截取的剖視圖。圖13B示出例如參照圖2及圖4更詳細地闡述的本發明概念的示例性實施例中的其中形成有通孔連接層而不引入附加層間絕緣層的結構。
參照圖13B，第一部分295a可被形成為在層間絕緣層260上將第一接觸塞CA1連接到第二接觸塞CA2，且可連接到在第一低介電層271中形成的金屬通孔V。金屬通孔V可連接到在第二低介電層272中形成的第二金屬線M2。第二部分295b可從第一部分295a的端部（例如，沿垂直於第一部分295a的延伸方向的延伸方向）延伸，且可連接到第二接觸塞CA2及第三接觸塞CA3。
根據本發明概念示例性實施例的形成通孔連接層的第一部分295a及第二部分295b可使用單個微影製程及單個蝕刻製程形成。然而，為在其中第一部分295a與第二部分295b相交的一部分中獲得更精確的輪廓，可使用單獨的微影製程及單獨的蝕刻製程來形成第一部分295a及第二部分295b（參見，例如圖15至圖19）。
圖14是示出根據本發明概念示例性實施例的半導體裝置的平面布局圖。
參照圖14，根據本發明概念示例性實施例的半導體裝置可包括第一接觸塞CA1、第二接觸塞CA2、第三接觸塞CA3、第四接觸塞CA4、第五接觸塞CA5及第六接觸塞CA6以及第一金屬線M1、第二金屬線M2及第三金屬線M3。
在本發明概念的示例性實施例中採用的通孔連接層395可使第一接觸塞CA1、第三接觸塞CA3、第四接觸塞CA4及第六接觸塞CA6共同連接到第二金屬線M2的金屬通孔V。通孔連接層395可包括在一個方向（例如，y方向）上延伸的第一部分395a及第三部分395c以及在與所述一個方向相交的另一個方向（例如，x方向）上延伸的第二部分395b。第一部分395a使第一接觸塞CA1與第四接觸塞CA4通過金屬通孔V彼此連接，且第三部分395c使第三接觸塞CA3與第六接觸塞CA6彼此連接。第二部分395b的兩端可分別連接到第一部分395a及第三部分395c，從而使第一接觸塞CA1、第三接觸塞CA3、第四接觸塞CA4及第六接觸塞CA6共同連接到第二金屬線M2。
圖15至圖19是示出根據本發明概念示例性實施例的製造半導體裝置的方法的圖式。舉例來說，圖15至圖19是示出製造參照圖13B所闡述的半導體裝置的方法的圖式。
參照圖15，可形成接觸孔CV1、第二接觸孔CV2及第三接觸孔CV3，且可接著利用硬罩幕材料251來填充接觸孔CV1、第二接觸孔CV2及第三接觸孔CV3。之後可形成第一光阻膜PR1，第一光阻膜PR1具有用於形成通孔連接層的第一部分（例如，參照圖13A及圖13B闡述的295a）的開口O1。
參照圖16，可使用第一光阻膜PR1來對與由虛線表示的第一部分295a對應的區VL1進行附加蝕刻，且可利用第二硬罩幕材料253來填充與第一部分295a對應的區VL1。
在上述操作中選擇性地蝕刻的區可不僅包含用以填充第一接觸孔CV1及第二接觸孔CV2的第一硬罩幕材料251的一部分，而且也包含位於第一接觸孔CV1與第二接觸孔CV2之間的層間絕緣層260的一部分。
參照圖17，可形成第二光阻膜PR2，第二光阻膜PR2具有用於形成通孔連接層的第二部分295b的開口O2。為將第一部分295a連接到將在隨後的製程中形成的第二部分295b，可將與第二部分295b對應的區VL2形成為沿與基底101的上表面正交的方向和與第一部分295a對應的區VL1交疊。
參照圖18，可使用第二光阻膜PR2來對與通孔連接層的第二部分295b對應的區進行附加蝕刻，且可移除第二光阻膜PR2。
參照圖19，可將餘留在第一接觸孔CV1、第二接觸孔CV2及第三接觸孔CV3上的第一硬罩幕材料251及第二硬罩幕材料253移除，以使得可形成由與第一部分對應的區VL1及與第二部分對應的區VL2連接的第一接觸孔CV1、第二接觸孔CV2及第三接觸孔CV3。可利用導電阻障層及導電材料來填充如上所述進行連接的第一接觸孔CV1、第二接觸孔CV2及第三接觸孔CV3，以使得可形成參照圖13B所闡述的由通孔連接層的第一部分295a及第二部分295b連接的接觸塞結構。
圖20是示出其中採用根據本發明概念示例性實施例的半導體裝置作為記憶體裝置的電子裝置的方塊圖。
參照圖20，電子裝置1000可包括被配置成通過總線1060進行通信的影像感測器1010、輸入及輸出裝置1020、記憶體裝置1030及處理器1040。
在參照圖20闡述的組件中，端口1050可為被配置成使電子裝置1000與視頻卡、聲卡、存儲卡或通用序列匯流排（Universal Serial Bus，USB）裝置進行通信的裝置。電子裝置1000可包括例如一般的桌上型電腦或膝上型電腦以及智能手機、平板個人電腦（personal computer，PC）或可穿戴式智能裝置。
處理器1040可被配置成執行特定操作、命令或任務。處理器1040可為中央處理器（central processing unit，CPU）或微處理器（microprocessor unit，MCU），且可通過總線1060與連接到記憶體裝置1030、輸入及輸出裝置1020、影像感測器1010及端口1050的其他裝置進行通信。
記憶體裝置1030可為存儲用於電子裝置1000（例如，計算機）的操作的數據（例如，多媒體數據）的存儲介質。作為根據本發明概念示例性實施例的半導體裝置，記憶體裝置1030可包括例如以下記憶體中的至少一者：靜態隨機存取記憶體（SRAM）或包括所述靜態隨機存取記憶體的固態驅動器（solid state drive，SSD）、硬盤驅動器（hard disk drive，HDD）及光學驅動器（optical drive，ODD）。輸入及輸出裝置1020可包括為用戶提供的例如鍵盤、鼠標及觸摸螢幕等輸入裝置以及例如顯示器及音頻輸出部等輸出裝置。
影像感測器1010可具有感測器電路，所述感測器電路具有多個電晶體，且用於形成感測器電路的半導體裝置可具有以上根據本發明概念的示例性實施例闡述的內連線結構。
如上所述，根據本發明概念的示例性實施例，由於引入了在水平方向上將接觸塞連接到位於不同區中的後段製程的金屬線（例如，金屬通孔）的通孔連接層，因此可減少或消除與其他相鄰的組件（例如，另一個相鄰裝置的源極/汲極）之間的短接缺陷的出現，且當形成內連線結構時可形成足夠的裕量。
在本發明概念的示例性實施例中採用的通孔連接層可形成有靜態隨機存取記憶體（SRAM）的節點接觸件。在採用各種布線的內連線結構中也可採用本發明概念的示例性實施例。
儘管已參照本發明概念的示例性實施例具體示出並闡述了本發明概念，然而應理解，在不背離本發明概念的精神及範圍的條件下，可在本文中作出形式及細節上的各種變化。
100A、100B、100C、100D‧‧‧半導體裝置
101‧‧‧基底
105、205‧‧‧主動鰭
107、107a、107b‧‧‧隔離區
110、210‧‧‧源極/汲極區
141‧‧‧閘極間隔物
142‧‧‧閘極介電膜
145‧‧‧閘極電極
147‧‧‧閘極頂蓋層
160、161、162、260‧‧‧層間絕緣層
170、171、271、172、272‧‧‧低介電層
179‧‧‧蝕刻停止層
181、181'、191‧‧‧導電阻障
181''‧‧‧阻障材料層
182‧‧‧金屬矽化物層
182'‧‧‧金屬層
180、185A、185A'、185B、185C、185D、CA1、CA2、CA3、CA4、CA5、CA6‧‧‧接觸塞
195'、195A、195B、195C、195D、295、395‧‧‧通孔連接層
197、197'‧‧‧跳躍連接層
251、253‧‧‧硬罩幕材料
295a、395a‧‧‧第一部分
295b、395b‧‧‧第二部分
395c‧‧‧第三部分
1000‧‧‧電子裝置
1010‧‧‧圖像傳感器
1020‧‧‧輸入及輸出裝置
1030‧‧‧記憶體裝置
1040‧‧‧處理器
1050‧‧‧端口
1060‧‧‧總線
AR、AR1、AR2‧‧‧主動區
BL‧‧‧虛線
CS1、CS1'、CS2、CS3、CS4‧‧‧接觸結構
CV1、CV1'、CV2、CV3‧‧‧接觸孔
d、D、W1、W2‧‧‧寬度
GS、GS1、GS2‧‧‧閘極結構
I-I'、II-II'、III-III'、IV-IV'、V-V'‧‧‧線
M1、M2、M3、M4、M5‧‧‧金屬線
O1、O2、OV‧‧‧開口
Oa、Ob‧‧‧開口區域
PR、PR1、PR2‧‧‧光阻膜
TR1、TR2‧‧‧電晶體
V、V1、V2、V3、V4‧‧‧金屬通孔
VC‧‧‧通孔連接區
VL1、VL2‧‧‧區
x、y、z‧‧‧方向
通過參照附圖詳細闡述本發明概念的示例性實施例，本發明概念的以上及其他特徵將變得更顯而易見，在圖式中： 圖1A是示出根據本發明概念示例性實施例的半導體裝置的平面布局圖。 圖1B是沿圖1A所示線I-I'截取的剖視圖。 圖2是根據本發明概念示例性實施例的半導體裝置的剖視圖。 圖3A是示出根據本發明概念示例性實施例的半導體裝置的平面布局圖。 圖3B是沿圖3A所示線II-II'及線III-III'截取的剖視圖。 圖4是根據本發明概念示例性實施例的半導體裝置的剖視圖。 圖5至圖7是示出根據本發明概念示例性實施例的製造半導體裝置的方法的圖式。 圖8至圖12是示出根據本發明概念示例性實施例的製造半導體裝置的方法的圖式。 圖13A是示出根據本發明概念示例性實施例的半導體裝置的平面布局圖。 圖13B是沿圖13A所示線IV-IV'及線V-V'截取的剖視圖。 圖14是示出根據本發明概念示例性實施例的半導體裝置的平面布局圖。 圖15至圖19是示出根據本發明概念示例性實施例的製造半導體裝置的方法的圖式。 圖20是示出其中採用根據本發明概念示例性實施例的半導體裝置作為記憶體裝置的電子裝置的方塊圖。

Claims (24)

  1. 一種半導體裝置，包括： 基底，具有裝置隔離區，所述裝置隔離區界定主動區； 主動鰭，位於所述主動區中且在第一方向上延伸； 閘極結構，沿與所述基底的上表面正交的方向與所述主動鰭交疊，且在與所述第一方向相交的第二方向上延伸； 源極/汲極區，設置在所述主動鰭上； 接觸塞，連接到所述源極/汲極區，且沿與所述基底的所述上表面正交的所述方向與所述主動區交疊； 金屬通孔，位於所述基底上方的比所述接觸塞的上表面高的第一水平高度，且沿與所述基底的所述上表面正交的所述方向與所述主動區間隔開； 金屬線，位於所述基底上方的比所述第一水平高度高的第二水平高度，且連接到所述金屬通孔；以及 通孔連接層，從所述接觸塞的上部部分延伸且連接到所述金屬通孔。
  2. 如申請專利範圍第1項所述的半導體裝置，其中所述通孔連接層位於所述接觸塞的所述上表面與所述第一水平高度之間的水平高度。
  3. 如申請專利範圍第2項所述的半導體裝置，更包括： 第一導電阻障及第二導電阻障，所述第一導電阻障設置在所述接觸塞的側表面及下表面上，所述第二導電阻障設置在所述通孔連接層的側表面及下表面上， 其中所述第二導電阻障的一部分位於所述接觸塞與所述通孔連接層之間。
  4. 如申請專利範圍第1項所述的半導體裝置，其中所述接觸塞的所述上表面與所述通孔連接層的上表面實質上共面。
  5. 如申請專利範圍第1項所述的半導體裝置，其中所述通孔連接層與所述接觸塞整合在一起。
  6. 如申請專利範圍第5項所述的半導體裝置，其中所述通孔連接層包含與所述接觸塞中所包含的材料相同的材料。
  7. 如申請專利範圍第1項所述的半導體裝置，其中所述通孔連接層位於與所述閘極結構的上表面實質上相同的水平高度。
  8. 如申請專利範圍第1項所述的半導體裝置，其中所述接觸塞包括第一接觸塞及第二接觸塞，所述第一接觸塞及所述第二接觸塞分別連接到被作為源極/汲極區提供的所述源極/汲極區且使所述閘極結構位於所述第一接觸塞與所述第二接觸塞之間， 且其中所述接觸塞還包括跳躍連接層，所述跳躍連接層位於與所述通孔連接層實質上相同的水平高度且將所述第一接觸塞連接到所述第二接觸塞。
  9. 如申請專利範圍第1項所述的半導體裝置，其中所述通孔連接層包括在一個方向上延伸的第一部分及在與所述一個方向相交的另一方向上延伸的第二部分。
  10. 如申請專利範圍第1項所述的半導體裝置，其中所述接觸塞包括多個接觸塞，且 所述通孔連接層共同連接到所述多個接觸塞的上部部分且延伸到所述金屬通孔。
  11. 如申請專利範圍第1項所述的半導體裝置，其中所述通孔連接層與所述接觸塞由相同的材料形成。
  12. 如申請專利範圍第11項所述的半導體裝置，其中所述通孔連接層及所述接觸塞各自包含鎢、鈷、鈦、其合金或其組合。
  13. 如申請專利範圍第1項所述的半導體裝置，其中所述主動鰭在與所述閘極結構相鄰的區中具有凹陷，且 被作為源極/汲極區提供的所述源極/汲極區包括位於所述主動鰭的所述凹陷中的再生長層。
  14. 如申請專利範圍第13項所述的半導體裝置，其中所述主動鰭包括在所述第二方向上沿所述主動區的上表面排列的多個主動鰭，且 被作為源極/汲極區提供的所述源極/汲極區具有其中相鄰的再生長層在所述第二方向上彼此融合在一起的結構。
  15. 如申請專利範圍第1項所述的半導體裝置，其中所述閘極結構包括多個閘極間隔件、依序設置在所述閘極間隔件之間的閘極介電膜及閘極電極以及設置在所述閘極電極上的閘極頂蓋層。
  16. 如申請專利範圍第1項所述的半導體裝置，更包括： 附加金屬通孔，位於比所述接觸塞的所述上表面高的所述第一水平高度，且沿與所述基底的所述上表面正交的所述方向位於所述主動區的上表面處， 附加金屬線，位於比所述第一水平高度高的所述第二水平高度，且連接到所述金屬通孔，以及 附加通孔連接層，將所述附加金屬線連接到所述金屬線。
  17. 一種半導體裝置，包括： 基底，具有裝置隔離區，所述裝置隔離區界定第一主動區及第二主動區； 第一主動鰭及第二主動鰭，分別位於所述第一主動區及所述第二主動區中，且在第一方向上延伸； 第一閘極結構及第二閘極結構，沿與所述基底的上表面正交的方向分別與所述第一主動鰭及所述第二主動鰭交疊，且在與所述第一方向相交的第二方向上延伸； 第一源極/汲極區及第二源極/汲極區，分別設置在所述第一主動鰭及所述第二主動鰭上； 第一接觸塞及第二接觸塞，分別連接到所述第一源極/汲極區及所述第二源極/汲極區， 其中所述第一接觸塞沿與所述基底的所述上表面正交的所述方向與所述第一主動區交疊； 金屬通孔，位於所述基底上方的比所述第一接觸塞的上表面高的第一水平高度，且沿與所述基底的所述上表面正交的所述方向與所述第一主動區間隔開； 金屬線，位於所述基底上方的比所述第一水平高度高的第二水平高度，且連接到所述金屬通孔；以及 通孔連接層，從所述第一接觸塞的上部部分延伸到所述金屬通孔。
  18. 如申請專利範圍第17項所述的半導體裝置，其中所述金屬通孔位於所述第一主動區與所述第二主動區之間。
  19. 一種半導體裝置，包括： 主動區，具有上表面，在所述上表面中界定有多個主動鰭； 閘極結構，沿與所述基底的上表面正交的方向與所述多個主動鰭中的至少一個主動鰭交疊； 源極/汲極區，設置在所述多個主動鰭上； 接觸塞，具有下表面，所述下表面連接到所述源極/汲極區； 金屬通孔，沿與所述基底的所述上表面正交的所述方向與所述接觸塞間隔開，且位於所述基底上方的比所述接觸塞的上表面高的第一水平高度； 金屬線，位於比所述第一水平高度高的第二水平高度，且連接到所述金屬通孔；以及 通孔連接層，具有與所述接觸塞的所述上表面實質上共面的上表面，且從所述接觸塞的上部部分延伸並連接到所述金屬通孔。
  20. 如申請專利範圍第19項所述的半導體裝置，其中所述通孔連接層由與所述接觸塞的材料相同的材料形成。
  21. 如申請專利範圍第19項所述的半導體裝置，其中所述通孔連接層位於與所述閘極結構的上表面實質上相同的水平高度。
  22. 如申請專利範圍第19項所述的半導體裝置，其中所述接觸塞包括第一接觸塞及第二接觸塞，所述第一接觸塞及所述第二接觸塞分別連接到被作為源極/汲極區提供的所述源極/汲極區且使所述閘極結構位於所述第一接觸塞與所述第二接觸塞之間，且 其中所述接觸塞還包括跳躍連接層，所述跳躍連接層沿所述閘極結構的上表面設置且將所述第一接觸塞連接到所述第二接觸塞。
  23. 如申請專利範圍第22項所述的半導體裝置，其中所述跳躍連接層位於與所述通孔連接層實質上相同的水平高度。
  24. 一種半導體裝置，包括： 基底，包括第一主動區及第二主動區； 第一主動鰭，位於所述第一主動區中； 第一源極/汲極區，設置在所述第一主動鰭上； 第一接觸塞，位於所述第一源極/汲極區上方； 第一通孔連接層，位於所述第一接觸塞上方，其中所述第一通孔連接層包括第一部分及第二部分，所述第一部分沿與所述基底的上表面正交的方向與所述第一接觸塞交疊，且所述第二部分沿與所述基底的所述上表面正交的所述方向與所述第一接觸塞間隔開； 第一金屬通孔，設置在所述第一通孔連接層的所述第二部分上； 第一金屬線，設置在所述第一金屬通孔上； 第二主動鰭，位於所述第二主動區中； 第二源極/汲極區，設置在所述第二主動鰭上； 第二接觸塞，位於所述第二源極/汲極區上方； 第二通孔連接層，位於所述第二接觸塞上方且沿與所述基底的所述上表面正交的方向與所述第二接觸塞交疊； 第二金屬通孔，設置在所述第二通孔連接層上；以及 第二金屬線，設置在所述第二金屬通孔上。
TW107118864A 2017-06-08 2018-06-01 具有金屬通孔的半導體裝置 TWI799420B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0071676 2017-06-08
KR1020170071676A KR102336827B1 (ko) 2017-06-08 2017-06-08 반도체 장치

Publications (2)

Publication Number Publication Date
TW201904003A true TW201904003A (zh) 2019-01-16
TWI799420B TWI799420B (zh) 2023-04-21

Family

ID=64564264

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118864A TWI799420B (zh) 2017-06-08 2018-06-01 具有金屬通孔的半導體裝置

Country Status (4)

Country Link
US (2) US10340219B2 (zh)
KR (1) KR102336827B1 (zh)
CN (1) CN109037189B (zh)
TW (1) TWI799420B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727828B (zh) * 2020-06-16 2021-05-11 華邦電子股份有限公司 半導體元件及其製造方法
US11152305B1 (en) 2020-07-20 2021-10-19 Winbond Electronics Corp. Semiconductor device and method of manufacturing the same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336827B1 (ko) 2017-06-08 2021-12-09 삼성전자주식회사 반도체 장치
US10347541B1 (en) * 2018-04-25 2019-07-09 Globalfoundries Inc. Active gate contacts and method of fabrication thereof
US10411022B1 (en) 2018-06-14 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM structure
KR102574320B1 (ko) * 2018-06-20 2023-09-04 삼성전자주식회사 핀펫을 구비하는 반도체 소자
US10840342B2 (en) * 2018-08-14 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming source/drain contacts in field-effect transistors
DE102019118061A1 (de) * 2018-09-19 2020-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Selektive doppelsilizidherstellung unter verwendung eines maskenlosen herstellungsprozessablaufs
KR102612592B1 (ko) * 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
KR102904447B1 (ko) * 2019-07-23 2025-12-29 삼성전자주식회사 반도체 장치
KR102825140B1 (ko) * 2019-08-20 2025-06-27 삼성전자주식회사 반도체 소자
KR102849284B1 (ko) * 2019-10-08 2025-08-25 삼성전자주식회사 반도체 소자 및 제조방법
CN112786562B (zh) * 2019-11-08 2023-11-21 联华电子股份有限公司 埋入式磁阻式存储器结构及其制作方法
KR102675935B1 (ko) * 2019-12-16 2024-06-18 삼성전자주식회사 반도체 소자
CN113113405A (zh) * 2020-02-27 2021-07-13 台湾积体电路制造股份有限公司 半导体装置
KR102810473B1 (ko) * 2020-03-02 2025-05-22 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102784272B1 (ko) * 2020-04-20 2025-03-24 삼성전자주식회사 반도체 소자
CN113838833B (zh) * 2020-06-24 2023-08-15 华邦电子股份有限公司 半导体器件及其制造方法
KR102866523B1 (ko) * 2020-09-01 2025-10-01 삼성전자주식회사 반도체 장치
KR102866524B1 (ko) * 2020-09-01 2025-10-01 삼성전자주식회사 반도체 장치
US12310010B2 (en) * 2020-12-03 2025-05-20 Micron Technology, Inc. Transistors with raised extension regions and semiconductor fins
KR102881026B1 (ko) * 2020-12-24 2025-11-05 삼성전자주식회사 반도체 소자
US11527614B2 (en) 2021-03-09 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with conductive structure and method for manufacturing the same
US12406907B2 (en) 2022-04-15 2025-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with conductive_structure
CN119730370A (zh) * 2023-09-26 2025-03-28 华为技术有限公司 半导体器件、半导体器件的制备方法和芯片

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448631B2 (en) 1998-09-23 2002-09-10 Artisan Components, Inc. Cell architecture with local interconnect and method for making same
US7022663B2 (en) 2000-02-18 2006-04-04 Yeda Research And Development Co., Ltd. Oral, nasal and pulmonary dosage formulations of copolymer 1
JP2002231971A (ja) 2001-02-02 2002-08-16 Sharp Corp 半導体集積回路装置、その製造方法、ｉｃモジュール、ｉｃカード
JP4083397B2 (ja) 2001-06-18 2008-04-30 株式会社ルネサステクノロジ 半導体集積回路装置
US8716124B2 (en) 2011-11-14 2014-05-06 Advanced Micro Devices Trench silicide and gate open with local interconnect with replacement gate process
US9461143B2 (en) * 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
US10170396B2 (en) * 2014-02-14 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Through via structure extending to metallization layer
US9553028B2 (en) 2014-03-19 2017-01-24 Globalfoundries Inc. Methods of forming reduced resistance local interconnect structures and the resulting devices
US9466604B2 (en) 2014-11-13 2016-10-11 Globalfoundries Inc. Metal segments as landing pads and local interconnects in an IC device
KR102193633B1 (ko) * 2014-12-30 2020-12-21 삼성전자주식회사 듀얼 포트 에스램 장치 및 그 제조 방법
KR102310080B1 (ko) * 2015-03-02 2021-10-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102400375B1 (ko) * 2015-04-30 2022-05-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102462134B1 (ko) * 2015-05-19 2022-11-02 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법
KR20160136715A (ko) * 2015-05-20 2016-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102403741B1 (ko) * 2015-06-16 2022-05-30 삼성전자주식회사 반도체 장치
TWI650804B (zh) * 2015-08-03 2019-02-11 聯華電子股份有限公司 半導體元件及其製作方法
US10541243B2 (en) * 2015-11-19 2020-01-21 Samsung Electronics Co., Ltd. Semiconductor device including a gate electrode and a conductive structure
US10121873B2 (en) * 2016-07-29 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and contact plug design and method forming same
US9899321B1 (en) * 2016-12-09 2018-02-20 Globalfoundries Inc. Methods of forming a gate contact for a semiconductor device above the active region
KR102336827B1 (ko) * 2017-06-08 2021-12-09 삼성전자주식회사 반도체 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727828B (zh) * 2020-06-16 2021-05-11 華邦電子股份有限公司 半導體元件及其製造方法
US11152305B1 (en) 2020-07-20 2021-10-19 Winbond Electronics Corp. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20190279930A1 (en) 2019-09-12
KR102336827B1 (ko) 2021-12-09
KR20180134158A (ko) 2018-12-18
US10658288B2 (en) 2020-05-19
US10340219B2 (en) 2019-07-02
CN109037189A (zh) 2018-12-18
US20180358293A1 (en) 2018-12-13
CN109037189B (zh) 2023-10-03
TWI799420B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
CN109037189B (zh) 具有金属通孔的半导体器件
US12132001B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN108695323B (zh) 半导体器件
US10205020B2 (en) Semiconductor device
CN109326635B (zh) 半导体器件
CN101345240B (zh) Mos晶体管的接触结构、毗连的接触结构及半导体sram单元
US10163879B2 (en) Semiconductor device having jumper pattern
TWI833893B (zh) 製造積體電路裝置的方法
TWI559586B (zh) 電阻式隨機存取記憶體及其製造方法
US12315792B2 (en) Semiconductor device
CN116264231A (zh) 包括栅接触部的集成电路器件
CN118899256A (zh) 半导体元件及其制作方法
CN117995809A (zh) 半导体装置