[go: up one dir, main page]

TW201904008A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201904008A
TW201904008A TW107110825A TW107110825A TW201904008A TW 201904008 A TW201904008 A TW 201904008A TW 107110825 A TW107110825 A TW 107110825A TW 107110825 A TW107110825 A TW 107110825A TW 201904008 A TW201904008 A TW 201904008A
Authority
TW
Taiwan
Prior art keywords
polysilicon
fuse element
laser
silicide
region
Prior art date
Application number
TW107110825A
Other languages
English (en)
Inventor
北島裕一郎
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201904008A publication Critical patent/TW201904008A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10W20/493
    • H10W20/494
    • H10D64/01306
    • H10D64/0131
    • H10P54/00
    • H10W20/4451
    • H10W42/80

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本發明是一種半導體裝置,具有配置於半導體基板上所形成的層間絕緣膜上的保險絲元件,所述保險絲元件藉由多晶矽及設於所述多晶矽的上表面的矽化物而形成,於俯視時,被照射雷射的範圍所包含的所述多晶矽的區域設為未導入雜質的非摻雜多晶矽,藉此,成為具有能夠不對基底造成損傷地藉由雷射穩定地進行切斷的保險絲元件的半導體裝置。

Description

半導體裝置
本發明是有關於一種半導體裝置。特別是有關於一種具有可藉由切斷而變更電路構成的保險絲(fuse)元件的半導體裝置。
於半導體裝置的製造步驟中,有如下方法:於晶圓製造步驟結束後,例如利用雷射,將例如使用有多晶矽(polysilicon)或金屬(metal)的保險絲元件加以切斷來進行電路構成的變更。藉由使用本方法,可於測定半導體裝置的電氣特性之後,藉由修正電阻值來獲得所需的特性,從而於重視類比(analog)特性的半導體裝置方面成為特別有效的手段。 於所述方法中,對保險絲元件要求在雷射中可穩定地切斷。
於專利文獻1中揭示了如下方法,即,藉由將保險絲元件的雷射照射部的形狀設為圓形,可將雷射能量高效率地用於熔斷,藉此穩定地切斷保險絲元件。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2000-30587號公報
[發明所欲解決之課題] 首先,對普遍使用的先前的保險絲元件的剖面結構進行說明。圖7是表示保險絲元件的剖面結構的示意圖,是相對於保險絲中流動的電流而為垂直方向的保險絲元件的寬度方向的剖面圖。於矽基板等半導體基板11上配置有第1層間絕緣膜21,於所述第1層間絕緣膜21上形成有多晶矽12。多晶矽12是保險絲元件。以覆蓋所述多晶矽12的方式形成有第2層間絕緣膜22。於第2層間絕緣膜22上形成有最終保護膜23。最終保護膜23具有保護膜開口區域32,從而將形成有保險絲元件的區域的上部開口。自上覆蓋成為保險絲元件的多晶矽12的僅有第2層間絕緣膜22。雷射點區域31是被照射用以切斷保險絲元件的雷射的區域,將構成保險絲元件的多晶矽12被切斷的區域於保險絲元件的寬度方向上完全覆蓋。
其次,針對雷射對保險絲元件的切斷,對切斷的原理說明。當對保險絲元件照射雷射時,被雷射照射的保險絲元件吸收熱並熔融氣化。藉此,藉由體積膨脹的保險絲元件,配置於保險絲元件上部的第2層間絕緣膜22因保險絲元件內部的壓力而被吹走。此時,於多晶矽12的內部壓力增高時承受壓力的並非僅多晶矽12的上方,側面及底面的第1層間絕緣膜21亦承受壓力。當上方開放時,保險絲元件的多晶矽12氣化並向外側擴散,從而成為切斷狀態。
作為如此藉由雷射切斷的保險絲元件的物理特性之一,可列舉對保險絲元件周邊的損傷的影響。因利用雷射對保險絲元件施加熱而產生的體積膨脹會導致物理性地破壞膜,因此,其影響為有對與作為保險絲元件的多晶矽12的底面相接的第1層間絕緣膜21造成損傷,使裂紋(crack)產生之虞。若第1層間絕緣膜21產生裂紋,氣化的多晶矽12會進入並附著,從而有時保險絲元件會與半導體基板11電性短路。
為了不使此種裂紋產生,而考慮使保險絲元件上部的層間絕緣膜變薄,或使雷射的能量下降等對策,但控制保險絲元件上部的層間絕緣膜的膜厚於製造步驟中難易度高,有成為步驟上的負荷之虞。而且,如果使雷射的能量下降,則因能量不足而多晶矽12的氣化變得不完全,從而誘發保險絲元件的殘存。
如上所述,於使用有多晶矽的雷射熔斷(blow)型的保險絲元件中,對保險絲元件周邊的損傷與保險絲元件殘存這一風險為折衷(trade-off)的關係。特別是專利文獻1所記載的雷射照射部為圓形形狀的情況下,以剖面進行考慮時垂直方向的壓力變高,因此保險絲元件上方的層間絕緣膜變得易於吹走。同時,對保險絲元件下方的層間絕緣膜的壓力亦變高,因此成為容易產生裂紋的狀況。
本發明是鑒於所述狀況而成,其課題在於提供一種具有殘存這一風險小,且藉由雷射進行切斷時不易產生對保險絲元件周邊的損傷的保險絲元件的半導體裝置。 [解決課題之手段]
本發明為了達成所述課題而設為以下的構成。 即,為一種半導體裝置,其特徵在於,具有:半導體基板;以及保險絲元件,配置於所述半導體基板上所形成的層間絕緣膜上,所述保險絲元件藉由多晶矽及設於所述多晶矽的上表面的矽化物(silicide)而形成,於俯視時,被照射雷射的範圍所包含的所述多晶矽的區域為未導入雜質的非摻雜多晶矽。 [發明的效果]
根據本發明,因保險絲元件被照射雷射的區域包括上表面矽化物化的未導入雜質的非摻雜的多晶矽,進而可設所照射的雷射的波長為長波長,因此成為多晶矽的部分因非摻雜,故而不吸收雷射,僅矽化物化的上表面部分易吸收雷射的結構。藉此,照射雷射時僅矽化物化的上表面部分被加熱、切斷。進而,非摻雜的多晶矽部分起到保護的作用,從而提供可不對基底產生損傷地進行切斷的保險絲元件這一情況成為可能。
以下,參照圖式對本發明的實施形態進行說明。 圖1是本發明的第1實施形態的半導體裝置的俯視圖。配置有保險絲元件41,並且覆蓋保險絲元件41的一部分區域而配置有保護膜開口區域32。保險絲元件41存在兩個區域。圖1所示的(A)的區域為被照射雷射的區域,(B)為不會被照射雷射的區域。圖1中,保險絲元件41俯視時的形狀為啞鈴(dumbbell)型。但是,並非限於啞鈴型。
圖2是表示圖1所示的一點鏈線a-a'的剖面的圖。使用圖2對剖面結構進行詳細說明。首先,於半導體基板11上形成有第1層間絕緣膜21。於所述第1層間絕緣膜21上形成有成為保險絲元件的層。所述成為保險絲元件的層藉由三個區域而形成。藉由平面上而言大於雷射點區域31的非摻雜多晶矽14而形成的區域,及鄰接其兩端而配置的摻雜多晶矽13的區域。摻雜多晶矽13及非摻雜多晶矽14藉由多晶矽12而形成。摻雜多晶矽13例如是使用離子植入法等對非摻雜多晶矽導入雜質而使其具有導電性的多晶矽。摻雜多晶矽13的上表面有時會因雜質的離子植入而被非晶化,但就於緊接著的矽化物形成中使多晶矽非晶化會低電阻化等觀點而言,較佳為使其為非晶矽(amorphous silicon)的狀態。
進而,於摻雜多晶矽13及非摻雜多晶矽14兩者的上表面形成有矽化物15。於如上構成的保險絲元件的上部,形成配置有第2層間絕緣膜22,進而於所述第2層間絕緣膜22上的一部分區域形成有最終保護膜23。
如圖2所示,最終保護膜23設有保護膜開口區域32,包含雷射點區域31在內而將保險絲元件的上部開口。進而,形成有保護膜開口區域32的區域的第2層間絕緣膜22的膜厚較保護膜開口區域32以外的第2層間絕緣膜22變薄。其原因在於:如於切斷的原理中所說明般,為了容易藉由雷射切斷保險絲,而需要以成為適合雷射切斷的厚度的方式一定程度上減薄。並且,將最終保護膜23開口的理由是為了:避免最終保護膜23吸收雷射,不妨礙對保險絲元件照射雷射。
其次,對利用雷射的切斷進行說明。當對圖2所示的雷射點區域31照射雷射時,吸收了雷射能量的矽化物15熔融氣化。此時,作為雷射的波長,若選擇矽幾乎不吸收而金屬與矽的化合物即矽化物易吸收的波長則效果更佳。例如,可採用1.3 μm的波長。就亦可抑制對矽基板等半導體基板11產生熱的方面而言,長波長相對於抑制損傷而言成為有效的手段。
而且,關於保險絲元件被照射雷射的區域,使其為非摻雜多晶矽14上的矽化物。其原因在於:於被照射雷射的區域存在摻雜多晶矽13的情況下,摻雜多晶矽13呈現接近於金屬的雷射吸收特性,因此本實施形態變為與先前方法相同,摻雜多晶矽13的熔融氣化導致的基底損傷的產生成為問題。藉此,雷射點區域31與摻雜多晶矽13的區域需要考慮製造上的加工不均、雷射的對準精度等而持有充分的富餘度來設計,以使所述雷射點區域31與所述摻雜多晶矽13的區域不重疊。平面上而言,非摻雜多晶矽14的區域於圖1中完全包含被照射雷射的區域(A),非摻雜多晶矽14與摻雜多晶矽13的邊界處於未被照射雷射的區域(B)。
本實施形態中,特徵之一在於:使矽化物15有效率地吸收雷射能量而使非摻雜多晶矽14不吸收。利用雷射的切斷藉由矽化物15的熔融氣化而進行,非摻雜多晶矽14作為用以緩和對作為基底的第1層間絕緣膜21的損傷的保護層而發揮功能。
圖3是表示保險絲元件藉由雷射切斷後的狀況的、與圖2對應的剖面圖。如圖3所示,照射雷射後矽化物15熔融氣化,上部的第2層間絕緣膜22成為被去除的狀態。非摻雜多晶矽14的一部分亦藉由矽化物15的熱而熔融氣化。於本發明中,非摻雜多晶矽14作為保護層而發揮功能,因此實現損傷的抑制,藉此雷射的高能量化成為可能。而且,就基底保護的觀點而言,非摻雜多晶矽14需要設定得較矽化物15膜厚厚。藉由該些,能夠藉由高能量化而降低保險絲元件殘存這一風險。
於圖3的狀態中,矽化物15被切斷,非摻雜多晶矽14雖然一部分仍連接,但因未導入導電性雜質所以不流動電流,保險絲元件成為與被切斷相同的狀態。
於本實施形態中,成為如下結構:保險絲元件被照射雷射的區域為上表面矽化物化的未導入雜質的非摻雜的多晶矽,多晶矽部分因非摻雜,故而不吸收雷射,僅矽化物化的上表面部分易吸收雷射。藉此,藉由成為照射雷射時僅矽化物化的上表面部分被加熱、切斷的結構,非摻雜的多晶矽部分起到保護的作用,從而提供可不對基底產生損傷地進行切斷的保險絲元件這一情況成為可能。藉由將所照射的雷射的波長設為長波長,能夠進一步加大效果。
其次,對本發明的第2實施形態進行說明。 圖4是表示本發明的第2實施形態的半導體裝置的俯視圖。配置有保險絲元件41,並且覆蓋保險絲元件41的一部分區域而配置有保護膜開口區域32。保險絲元件41存在兩個區域。圖4所示的(A)的區域為被照射雷射的區域,(B)為不會被照射雷射的區域。而且,保險絲元件41平面上而言包括矽化物15及未成為矽化物的兩個區域。本保險絲元件中,被照射雷射的區域(A)中的非矽化物15的區域成為非摻雜多晶矽14。圖4中,矽化物15的區域平面上而言為啞鈴型的形狀,保險絲元件41的俯視時的形狀為長方形。但是,不應將矽化物15與保險絲元件41的平面形狀分別限於啞鈴型與長方形。
圖5是表示圖4所示的一點鏈線b-b'的剖面的圖。參照圖5對剖面結構進行詳細說明。於半導體基板11上形成有第1層間絕緣膜21。於所述第1層間絕緣膜21上形成有成為保險絲元件的層。所述成為保險絲元件的層藉由三個區域而形成。藉由平面上而言大於雷射點區域31的非摻雜多晶矽14而形成的區域,及配置於其兩端的摻雜多晶矽13的區域。摻雜多晶矽13及非摻雜多晶矽14藉由多晶矽12而形成。摻雜多晶矽13例如是使用離子植入法等對非摻雜多晶矽導入雜質而使其具有導電性的多晶矽。摻雜多晶矽13的上表面有時會因雜質的離子植入而被非晶化,但就於矽化物形成中使多晶矽非晶化會低電阻化等觀點而言,較佳為使其為非晶矽的狀態。
進而,於摻雜多晶矽13及非摻雜多晶矽14這兩者的上表面形成有矽化物15。於藉由該些而構成的保險絲元件的上部,配置有第2層間絕緣膜22,於一部分區域進而形成有最終保護膜23。
如圖5所示,最終保護膜23設有保護膜開口區域32,將包含雷射點區域31的保險絲元件上部開口。進而,形成有保護膜開口區域32的區域的第2層間絕緣膜22的膜厚較保護膜開口區域32以外的第2層間絕緣膜22變薄。其原因在於,如於切斷的原理中所說明般,為了容易藉由雷射切斷保險絲,而需要一定程度上減薄。並且,將最終保護膜23開口的理由是為了:避免最終保護膜23吸收雷射,不妨礙對保險絲元件照射雷射。
圖6是表示圖4所示的一點鏈線c-c'的剖面的圖。參照圖6對剖面結構的詳細情況進行說明。於本實施例中,保險絲元件被照射雷射的區域如前所述藉由矽化物15及非摻雜多晶矽14而形成。如圖6所示,矽化物15形成於包含非摻雜多晶矽14的中心的一部分區域。所述矽化物15成為藉由雷射而被切斷的部分。
關於保險絲元件被照射雷射的區域,使其為非摻雜多晶矽14上。其原因在於:於被照射雷射的區域存在摻雜多晶矽13的情況下,摻雜多晶矽13呈現接近於金屬的雷射吸收特性,因此變為與先前方法相同,摻雜多晶矽13的熔融氣化導致的基底損傷的產生成為問題。藉此,雷射點區域31與摻雜多晶矽13的區域需要考慮製造上的加工不均、雷射的對準精度等而持有充分的富餘度來設計,以使所述雷射點區域31與所述摻雜多晶矽13的區域不重疊。平面上而言,非摻雜多晶矽14的區域於圖4中完全包含被照射雷射的區域(A),非摻雜多晶矽14與摻雜多晶矽13的邊界處於未被照射雷射的區域(B)。 關於利用雷射的切斷,與第1實施形態相同。
本實施形態中,特徵之一在於:使矽化物15有效率地吸收雷射能量而使非摻雜多晶矽14不吸收。根據所述構成,利用雷射的切斷藉由矽化物15的熔融氣化而進行,非摻雜多晶矽14作為用以緩和對作為基底的第1層間絕緣膜21的損傷的保護層而發揮功能。照射雷射後,矽化物15熔融氣化,矽化物15的上部的第2層間絕緣膜22成為被去除的狀態。
非摻雜多晶矽14亦藉由矽化物15的熱而一部分熔融氣化,但於本實施形態中,非摻雜多晶矽14作為保護層而發揮功能,因此實現損傷的抑制,藉此雷射的高能量化成為可能。就基底保護的觀點而言,非摻雜多晶矽14需要設定得較矽化物15膜厚厚。
於第2實施形態中,如圖6所示,成為保護層的非摻雜多晶矽14大於矽化物15,因此成為相對於對基底的損傷而言平面上的保護性更高的結構。因此,能夠藉由高能量化而降低保險絲元件殘存這一風險。
被雷射照射的區域的矽化物15藉由熔融氣化而被切斷。一部分非摻雜多晶矽14雖然仍連接,但因非摻雜多晶矽14中未導入導電性雜質,所以保險絲元件成為被切斷的狀態。
如以上所說明般,藉由設保險絲元件為被照射雷射的區域的上表面被矽化物化的、未導入雜質的非摻雜的多晶矽,並設所照射的雷射的波長為長波長,因此成為多晶矽部分因非摻雜,故而不吸收雷射,僅矽化物化的上表面部分易吸收雷射的結構。藉此,藉由成為照射雷射時僅矽化物化的上表面部分被加熱、切斷的結構,非摻雜的多晶矽部分起到保護的作用,從而提供可不對基底產生損傷地進行切斷的保險絲元件這一情況成為可能。
11‧‧‧半導體基板
12‧‧‧多晶矽
13‧‧‧摻雜多晶矽
14‧‧‧非摻雜多晶矽
15‧‧‧矽化物
21‧‧‧第1層間絕緣膜
22‧‧‧第2層間絕緣膜
23‧‧‧最終保護膜
31‧‧‧雷射點區域
32‧‧‧保護膜開口區域
33‧‧‧保險絲元件切斷部位
41‧‧‧保險絲元件
(A)‧‧‧被照射雷射的區域
(B)‧‧‧不會被照射雷射的區域
圖1是表示本發明的半導體裝置的俯視圖。 圖2是表示本發明的半導體裝置的剖面圖。 圖3是表示本發明的半導體裝置的剖面圖。 圖4是表示本發明的半導體裝置的俯視圖。 圖5是表示本發明的半導體裝置的剖面圖。 圖6是表示本發明的半導體裝置的剖面圖。 圖7是表示先前的半導體裝置的剖面圖。

Claims (9)

  1. 一種半導體裝置,其特徵在於,具有: 半導體基板;以及 保險絲元件,配置於所述半導體基板上所形成的層間絕緣膜上, 所述保險絲元件藉由多晶矽及設於所述多晶矽的上表面的矽化物而形成,於俯視時,被照射雷射的範圍所包含的所述多晶矽的區域為未導入雜質的非摻雜多晶矽。
  2. 如申請專利範圍第1項所述的半導體裝置,其中,形成所述保險絲元件的所述多晶矽具有鄰接於所述非摻雜多晶矽的區域並導入有雜質的摻雜多晶矽的區域。
  3. 如申請專利範圍第1項所述的半導體裝置,其中,所述雷射切斷所述矽化物。
  4. 如申請專利範圍第1項所述的半導體裝置,其中,於被照射所述雷射的範圍中,於俯視時,所述非摻雜多晶矽的區域大於所述矽化物。
  5. 如申請專利範圍第1項所述的半導體裝置,其中,所述非摻雜多晶矽的區域的膜厚厚於所述矽化物。
  6. 如申請專利範圍第2項所述的半導體裝置,其中,所述雷射切斷所述矽化物。
  7. 如申請專利範圍第2項所述的半導體裝置,其中,於被照射所述雷射的範圍中,於俯視時,所述非摻雜多晶矽的區域大於所述矽化物。
  8. 如申請專利範圍第2項所述的半導體裝置,其中,所述非摻雜多晶矽的區域的膜厚厚於所述矽化物。
  9. 一種半導體裝置,其特徵在於,具有: 半導體基板;以及 保險絲元件,配置於所述半導體基板上所形成的層間絕緣膜上, 所述保險絲元件包括: 未導入雜質的非摻雜多晶矽的區域; 設於所述非摻雜多晶矽的區域的兩端的摻雜多晶矽的區域;以及 設於所述非摻雜多晶矽的區域及所述設於兩端的摻雜多晶矽的區域的上表面的矽化物, 藉由雷射的照射將設於所述非摻雜多晶矽的區域的上表面的矽化物切斷。
TW107110825A 2017-03-30 2018-03-29 半導體裝置 TW201904008A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-068170 2017-03-30
JP2017068170A JP2018170455A (ja) 2017-03-30 2017-03-30 半導体装置

Publications (1)

Publication Number Publication Date
TW201904008A true TW201904008A (zh) 2019-01-16

Family

ID=63672567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107110825A TW201904008A (zh) 2017-03-30 2018-03-29 半導體裝置

Country Status (5)

Country Link
US (1) US10615120B2 (zh)
JP (1) JP2018170455A (zh)
KR (1) KR20180111644A (zh)
CN (1) CN108695250A (zh)
TW (1) TW201904008A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170455A (ja) * 2017-03-30 2018-11-01 エイブリック株式会社 半導体装置
US11469178B2 (en) * 2020-12-18 2022-10-11 Globalfoundries U.S. Inc. Metal-free fuse structures

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154532A (ja) * 1987-12-11 1989-06-16 Nec Corp 半導体装置
JPH05235170A (ja) * 1992-02-24 1993-09-10 Nec Corp 半導体装置
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US5949323A (en) 1998-06-30 1999-09-07 Clear Logic, Inc. Non-uniform width configurable fuse structure
JP2000353748A (ja) * 1999-04-06 2000-12-19 Sony Corp 半導体装置の製造方法
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
JP3485110B2 (ja) * 2001-07-25 2004-01-13 セイコーエプソン株式会社 半導体装置
US6580156B1 (en) * 2002-04-04 2003-06-17 Broadcom Corporation Integrated fuse with regions of different doping within the fuse neck
US7211843B2 (en) * 2002-04-04 2007-05-01 Broadcom Corporation System and method for programming a memory cell
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
US20070222027A1 (en) * 2006-03-27 2007-09-27 Yang Jeong-Hwan Electronic fuse elements with constricted neck regions that support reliable fuse blowing
JP5139689B2 (ja) * 2007-02-07 2013-02-06 セイコーインスツル株式会社 半導体装置とその製造方法
US20080277756A1 (en) * 2007-05-09 2008-11-13 Freescale Semiconductor, Inc. Electronic device and method for operating a memory circuit
CN101170099B (zh) * 2007-11-30 2012-03-28 上海宏力半导体制造有限公司 多晶硅硅化物电熔丝器件
JP2012129403A (ja) * 2010-12-16 2012-07-05 Panasonic Corp 半導体装置及びその製造方法
US9324849B2 (en) * 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
JP2013140871A (ja) * 2012-01-05 2013-07-18 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
JP2015144222A (ja) * 2014-01-31 2015-08-06 セイコーインスツル株式会社 半導体装置
JP2015185583A (ja) 2014-03-20 2015-10-22 旭化成エレクトロニクス株式会社 フューズ素子の製造方法及び半導体装置の製造方法、チタンシリサイド膜の製造方法
US9831176B2 (en) * 2015-03-06 2017-11-28 Sii Semiconductor Corporation Semiconductor integrated circuit device and method of manufacturing the same
JP2018170455A (ja) * 2017-03-30 2018-11-01 エイブリック株式会社 半導体装置

Also Published As

Publication number Publication date
JP2018170455A (ja) 2018-11-01
CN108695250A (zh) 2018-10-23
US20180286807A1 (en) 2018-10-04
US10615120B2 (en) 2020-04-07
KR20180111644A (ko) 2018-10-11

Similar Documents

Publication Publication Date Title
US8299570B2 (en) Efuse containing sige stack
JPH07335761A (ja) 電気的にプログラミング可能な自己冷却ヒューズ
TW201904008A (zh) 半導體裝置
JP5712875B2 (ja) 半導体装置及びその製造方法
US10366921B2 (en) Integrated circuit structure including fuse and method thereof
TWI695476B (zh) 半導體裝置以及熔絲的切斷方法
TW567603B (en) Fuse structure for a semiconductor device and manufacturing method thereof
JP2015144222A (ja) 半導体装置
JP5349735B2 (ja) 複層構造のゲート電極を有する薄膜トランジスタ及びその製造方法
TWI688072B (zh) 半導體積體電路裝置
JP4202077B2 (ja) ヒューズの切断方法
US6458709B2 (en) Method for fabricating a repair fuse box for a semiconductor device
JP2023149347A (ja) 半導体装置
JP4400620B2 (ja) 半導体装置および、その製造方法
JP2012222241A (ja) 電気ヒューズ及びその製造方法
JPS60261154A (ja) 半導体集積回路装置の製造方法
JP2719751B2 (ja) 半導体集積回路装置の製造方法
JP2006040916A (ja) 半導体装置及びその製造方法
JP2019033191A (ja) 半導体装置
TW201801250A (zh) 半導體裝置
JP2005019620A (ja) ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法
JP2005019619A (ja) 溶断ヒューズを備えた半導体装置及びその製造方法
CN102623431B (zh) 半导体器件
KR20090076488A (ko) 반도체 집적회로에서의 전기적 퓨즈 및 그 제조방법
JP2011054702A (ja) 半導体装置