[go: up one dir, main page]

JP2018170455A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018170455A
JP2018170455A JP2017068170A JP2017068170A JP2018170455A JP 2018170455 A JP2018170455 A JP 2018170455A JP 2017068170 A JP2017068170 A JP 2017068170A JP 2017068170 A JP2017068170 A JP 2017068170A JP 2018170455 A JP2018170455 A JP 2018170455A
Authority
JP
Japan
Prior art keywords
laser
fuse element
doped polysilicon
region
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017068170A
Other languages
English (en)
Inventor
裕一郎 北島
Yuichiro Kitajima
裕一郎 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017068170A priority Critical patent/JP2018170455A/ja
Priority to US15/937,200 priority patent/US10615120B2/en
Priority to KR1020180036524A priority patent/KR20180111644A/ko
Priority to TW107110825A priority patent/TW201904008A/zh
Priority to CN201810297141.2A priority patent/CN108695250A/zh
Publication of JP2018170455A publication Critical patent/JP2018170455A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10W20/493
    • H10W20/494
    • H10D64/01306
    • H10D64/0131
    • H10P54/00
    • H10W20/4451
    • H10W42/80

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

【課題】下地にダメージを与えることなくレーザーにより安定的に切断することが可能なヒューズ素子を有する半導体装置を提供する。【解決手段】半導体基板上に形成された層間絶縁膜上に配置されたヒューズ素子を有する半導体装置であり、前記ヒューズ素子は、ポリシリコンおよび前記ポリシリコンの上面に設けられたシリサイドから形成され、平面視において、レーザーが照射される範囲に含まれる前記ポリシリコンの領域は、不純物が導入されていないノンドープポリシリコンである半導体装置とする。【選択図】図2

Description

本発明は、半導体装置に関する。特に、切断することにより回路構成の変更を可能とするヒューズ素子を有する半導体装置に関する。
半導体装置の製造工程において、ウェハ製造工程が終了した後に、例えばレーザーを用いて、例えばポリシリコンやメタルを用いたヒューズ素子を切断することで回路構成の変更を行なう方法がある。本方法を用いることで、半導体装置の電気特性を測定した後に、抵抗の値を補正することで所望の特性を得ることができ、アナログ特性が重要視される半導体装置において特に有効な手段となっている。
この方法において、ヒューズ素子はレーザーにおいて安定的に切断ができることが要求される。
特許文献1では、ヒューズ素子のレーザー照射部の形状を円形とすることで、レーザーエネルギーを効率よく溶断に利用することができ、それにより安定的にヒューズ素子を切断する方法が提示されている。
特開2000−30587号公報
まず、一般に用いられている従来のヒューズ素子の断面構造について説明する。図7は、ヒューズ素子の断面構造を表す模式図であり、ヒューズ素子に流れる電流に対し垂直方向となるヒューズ素子の幅方向の断面図である。シリコン基板等の半導体基板11上に第1の層間絶縁膜21が配置され、その上にポリシリコン12が形成されている。ポリシリコン12はヒューズ素子である。このポリシリコン12を覆うように第2の層間絶縁膜22が形成されている。第2の層間絶縁膜22上には最終保護膜23が形成されている。最終保護膜23は保護膜開口領域32を有しており、ヒューズ素子が形成されている領域の上部は開口されている。ヒューズ素子となるポリシリコン12を上から覆っているのは、第2の層間絶縁膜22のみである。レーザースポット領域31はヒューズ素子を切断するためのレーザーが照射される領域であり、ヒューズ素子を構成するポリシリコン12の切断される領域をヒューズ素子の幅方向では完全に覆っている。
次にヒューズ素子のレーザーによる切断について、切断の原理を説明する。ヒューズ素子にレーザーを照射するとレーザー照射されたヒューズ素子は、熱を吸収し、溶融気化する。これにより、体積膨張したヒューズ素子によりヒューズ素子上部に配置された第2の層間絶縁膜22はヒューズ素子内部の圧力により吹き飛ばされることになる。この時、ポリシリコン12の内部圧力が高まった際に、圧力を受けるのはポリシリコン12の上方だけではなく、側面および底面の第1の層間絶縁膜21にも圧力がかかる。上方が開放されるとヒューズ素子のポリシリコン12は、気化し外方拡散され、切断された状態となる。
このようにレーザーによって切断するヒューズ素子の物理的な特性の一つとして、ヒューズ素子周辺へのダメージの影響が挙げられる。ヒューズ素子にレーザーで熱を加えることによる体積膨張により、物理的に膜を破壊することになる為、その影響がヒューズ素子であるポリシリコン12の底面と接している第1の層間絶縁膜21にダメージを与え、クラックを発生させる恐れがある。第1の層間膜21にクラックが発生すると、気化したポリシリコン12が入り込み、付着することでヒューズ素子が半導体基板11と電気的に短絡することもある。
このようなクラックを発生させない為に、ヒューズ素子上部の層間絶縁膜を薄くする、もしくはレーザーのエネルギーを低下させる等の対策が考えられるが、ヒューズ素子上部の層間絶縁膜の膜厚を制御することは、製造工程において難易度が高く、工程上の負荷となる恐れがある。また、レーザーのエネルギーを低下させると、エネルギー不足によりポリシリコン12の気化が不完全となり、ヒューズ素子の切れ残りを誘発することとなる。
以上のように、ポリシリコンを用いたレーザーブロー型のヒューズ素子においては、周辺へのダメージとヒューズ素子切れ残りがトレードオフの関係となっている。特に特許文献1に記載のレーザー照射部が円形となっている形状の場合、断面で考えた際の垂直方向の圧力が高くなる為、上方の層間絶縁膜が吹き飛びやすくなるが、下方の層間絶縁膜への圧力も高くなる為、クラックが入りやすい状況と成る。
本発明は、上記の状況に鑑みてなされ、レーザーでの切断時に周辺へのダメージが発生しにくいヒューズ素子を有する半導体装置を提供することを課題としている。
本発明は、上記課題を達成するため、以下の構成とする。
即ち、半導体基板と、
前記半導体基板上に形成された層間絶縁膜上に配置されたヒューズ素子と、を有し、
前記ヒューズ素子は、ポリシリコンおよび前記ポリシリコンの上面に設けられたシリサイドから形成され、平面視において、レーザーが照射される範囲に含まれる前記ポリシリコンの領域は、不純物が導入されていないノンドープポリシリコンであることを特徴とする半導体装置とする。
本発明によれば、ヒューズ素子のレーザーが照射される領域は、上面がシリサイド化された不純物を導入しないノンドープのポリシリコンからなり、さらに照射するレーザーの波長を長波長とできるので、ポリシリコンの部分はノンドープの為、レーザーを吸収せず、シリサイド化された上面部分のみがレーザーを吸収しやすい構造となる。これにより、レーザー照射時にシリサイド化された上面部分のみ加熱され、切断されることになる。さらに、ノンドープのポリシリコン部分が保護の役割を果たし、下地へダメージを発生することなく切断できるヒューズ素子を提供することが可能となる。
本発明における半導体装置を示す平面図である。 本発明における半導体装置を示す断面図である。 本発明における半導体装置を示す断面図である。 本発明における半導体装置を示す平面図である。 本発明における半導体装置を示す断面図である。 本発明における半導体装置を示す断面図である。 従来の半導体装置を示す断面図である。
以下、本発明の実施形態について、図面を参照して説明する。
図1は、本発明の第1の実施形態における半導体装置の平面図である。ヒューズ素子41が配置され、ヒューズ素子41の一部の領域を覆って保護膜開口領域32が配置されている。ヒューズ素子41は、2つの領域が存在する。図1に示される(A)の領域は、レーザーが照射される領域となり、(B)はレーザーが照射されることのない領域となる。図1においてはヒューズ素子41の平面視における形状はダンベル型としてある。しかし、ダンベル型に限るものではない。
図2は、図1に示す一点鎖線a−a’での断面を示す図である。図2を用いて、断面構造を詳細に説明する。まず、半導体基板11上に第1の層間絶縁膜21が形成されている。その上にヒューズ素子となる層が形成されている。このヒューズ素子となる層は、3つの領域から形成されている。レーザースポット領域31よりも平面的に大きいノンドープポリシリコン14から形成されている領域と、その両端に隣接して配置されたドープドポリシリコン13の領域である。ドープドポリシリコン13およびノンドープポリシリコン14はポリシリコン12から形成されている。ドープドポリシリコン13は、例えばイオン注入法などを用いてノンドープポリシリコンに不純物を導入し、導電性を持たせたポリシリコンである。ドープドポリシリコン13の上面は不純物のイオン注入によりアモルファスシリコン化されることがあるが、引き続くシリサイド形成においてポリシリコンをアモルファス化させた方が低抵抗化するなどの観点からアモルファスシリコンのままにしておいて良い。
さらに、ドープドポリシリコン13およびノンドープポリシリコン14の両者の上面には、シリサイド15が形成されている。以上のように構成されたヒューズ素子の上部には、第2の層間絶縁膜22が形成されて配置され、さらにその上の一部の領域に最終保護膜23が形成されている。
図2に示すように、最終保護膜23は保護膜開口領域32が設けられており、レーザースポット領域31を含んでヒューズ素子の上部が開口されている。さらに、保護膜開口領域32が形成されている領域の第2の層間絶縁膜22の膜厚は、保護膜開口領域32以外の第2の層間絶縁膜22よりも薄くなっている。これは、切断の原理において説明したように、レーザーによるヒューズ切断を容易にする為に、レーザー切断に適した厚さとなるように、ある程度薄くする必要があるためである。そして、保護膜23が開口されている理由は、保護膜23によるレーザーの吸収を避け、ヒューズ素子へのレーザーの照射を阻害しない為である。
次に、レーザーによる切断を説明する。図2に示したレーザースポット領域31にレーザーを照射すると、レーザーエネルギーを吸収したシリサイド15が溶融気化する。この時、レーザーの波長として、シリコンにはあまり吸収されず、金属とシリコンの化合物であるシリサイドに吸収されやすい波長を選択するとより効果的である。例えば、1.3μmの波長とすることができる。長波長はシリコン基板等の半導体基板11への熱の発生も抑制できるという点から、ダメージの抑制に対して有効な手段となる。
また、ヒューズ素子にレーザーが照射される領域は、ノンドープポリシリコン14上のシリサイドとなるようにする。レーザーが照射される領域にドープドポリシリコン13が存在した場合、ドープドポリシリコン13は金属に近いレーザーの吸収特性を示すので、従来方法と同様になってしまい、ドープドポリシリコン13の溶融気化による下地ダメージの発生が問題となってしまう為である。よって、レーザースポット領域31とドープドポリシリコン13の領域は、両者が重ならないように製造上の加工ばらつき、レーザーの合わせ精度等を加味して十分余裕度をもって設計する必要がある。平面的にはノンドープポリシリコン13の領域は図1において、レーザーが照射される領域(A)を完全に含み、ノンドープポリシリコン14とドープドポリシリコン13との境界はレーザーが照射されない領域(B)にあることとなる。
本実施形態では、シリサイド15に効率的にレーザーエネルギーを吸収させ、ノンドープポリシリコン14には吸収させないことが特徴の一つとなる。レーザーによる切断は、シリサイド15の溶融気化によって行われ、ノンドープポリシリコン14は下地の第1の層間絶縁膜21へのダメージを緩和する為の保護層として機能する。
図3は、ヒューズ素子がレーザーにより切断された様子を示す図2に対応する断面図である。図3に示すように、レーザー照射後はシリサイド15が溶融気化し、上部の第2の層間絶縁膜22が除去された状態となる。一部ノンドープポリシリコンもシリサイド15の熱により、溶融気化される。本発明では、ノンドープポリシリコン14が保護層として機能する為、ダメージの抑制が図れることにより、レーザーの高エネルギー化が可能となる。また、下地保護の観点からノンドープポリシリコン14は、シリサイド15よりも膜厚を厚く設定する必要がある。これらにより、高エネルギー化によりヒューズ素子の切れ残りを低減することが可能となる。
図3の状態では、シリサイド15は切断され、ノンドープポリシリコン14は一部接続されているが導電性不純物が導入されていない為、電流は流れず、ヒューズ素子は切断されたのと同じ状態となる。
本実施形態においては、ヒューズ素子のレーザーが照射される領域は、上面がシリサイド化された不純物を導入しないノンドープのポリシリコンであり、ポリシリコン部分はノンドープの為、レーザーを吸収せず、シリサイド化された上面部分のみレーザーを吸収しやすい構造となる。これにより、レーザー照射時にシリサイド化された上面部分のみ加熱され、切断される構造となることで、ノンドープのポリシリコン部分が保護の役割を果たし、下地にダメージが発生することなく切断できるヒューズ素子を提供することが可能となる。照射するレーザーの波長を長波長とすることで、さらに効果を大きくすることが可能である。
次に、本発明における第2の実施形態について説明する。
図4は、本発明における第2の実施形態における平面図である。ヒューズ素子41が配置され、ヒューズ素子41の一部の領域を覆って保護膜開口領域32が配置されている。ヒューズ素子41には、2つの領域が存在する。図4に示される(A)の領域は、レーザーが照射される領域となり、(B)はレーザーが照射されることのない領域となる。また、ヒューズ素子41は平面的にシリサイド15とシリサイドとなっていない二つの領域から構成される。本ヒューズ素子において、レーザーが照射される領域(A)におけるシリサイド15ではない領域は、ノンドープポリシリコン14となっている。図4においてはシリサイド15の領域は平面的にはダンベル型の形状であり、ヒューズ素子41の平面視における形状は長方形である。しかし、シリサイド15とヒューズ素子41の平面形状を、それぞれダンベル型と長方形に限るものではない。
図5は、図4に示す一点鎖線b−b’での断面を示す図である。図5を参照して、断面構造を詳細に説明する。半導体基板11上に第1の層間絶縁膜21が形成されている。その上にヒューズ素子となる層が形成されている。このヒューズ素子となる層は、3つの領域から形成されている。レーザースポット領域31よりも平面的に大きいノンドープポリシリコン14から形成されている領域と、その両端に配置されたドープドポリシリコン13の領域である。ドープドポリシリコン13およびノンドープポリシリコン14はポリシリコン12から形成されている。ドープドポリシリコン13は、例えばイオン注入法などを用いてノンドープポリシリコンに不純物を導入し、導電性を持たせたポリシリコンである。ドープドポリシリコン13の上面は不純物のイオン注入によりアモルファスシリコン化されることがあるが、シリサイド形成においてポリシリコンをアモルファス化させた方が低抵抗化するなどの観点からアモルファスシリコンのままにしておいて良い。
さらに、ドープドポリシリコン13およびノンドープポリシリコン14の両者の上面には、シリサイド15が形成されている。これらにより構成されたヒューズ素子の上部には、第2の層間絶縁膜22が配置され、一部の領域にはさらに最終保護膜23が形成されている。
図5に示すように、最終保護膜23は保護膜開口領域32が設けられており、レーザースポット領域31を含めたヒューズ素子上部が開口されている。さらに、保護膜開口領域32が形成されている領域の第2の層間絶縁膜22の膜厚は、保護膜開口領域32以外の第2の層間絶縁膜22よりも薄くなっている。これは、切断の原理において説明したように、レーザーによるヒューズ切断を容易にする為にある程度薄くする必要があるためである。そして、保護膜23が開口されている理由は、保護膜23によるレーザーの吸収を避け、ヒューズ素子へのレーザーの照射を阻害しない為である。
図6は、図4に示す一点鎖線c−c’での断面を示す図である。図6を参照して、断面構造の詳細を説明する。本実施例では、ヒューズ素子のレーザーが照射される領域は、前述のようにシリサイド15とノンドープポリシリコン14で形成されている。図6で示すようにシリサイド15はノンドープポリシリコン14の中心近辺の一部の領域に形成されている。このシリサイド15がレーザーによって切断される部分となる。
ヒューズ素子にレーザーが照射される領域は、ノンドープポリシリコン14上となるようにする。レーザーが照射される領域にドープドポリシリコン13が存在した場合、ドープドポリシリコン13は金属に近いレーザーの吸収特性を示すので、従来方法と同様になってしまい、ドープドポリシリコン13の溶融気化による下地ダメージの発生が問題となってしまう為である。よって、レーザースポット領域31とドープドポリシリコン13の領域は、両者が重ならないように製造上の加工ばらつき、レーザーの合わせ精度等を加味して十分余裕度をもって設計する必要がある。平面的にはノンドープポリシリコン13の領域は図4において、レーザーが照射される領域(A)を完全に含み、ノンドープポリシリコン14とドープドポリシリコン13との境界はレーザーが照射されない領域(B)にあることとなる。
レーザーによる切断に関しては、第1の実施形態と同様である。
本実施形態では、シリサイド15に効率的にレーザーエネルギーを吸収させ、ノンドープポリシリコン14には吸収させないことが特徴の一つと成る。この構成により、レーザーによる切断は、シリサイド14の溶融気化によって行われ、ノンドープポリシリコン14は下地の第1の層間絶縁膜21へのダメージを緩和する為の保護層として機能する。レーザー照射後はシリサイド15が溶融気化し、上部の第2の層間絶縁膜22が除去された状態となる。
ノンドープポリシリコンもシリサイド15の熱により、一部溶融気化されるが、本実施形態では、ノンドープポリシリコン14が保護層として機能する為、ダメージの抑制が図れることにより、レーザーの高エネルギー化が可能となる。下地保護の観点からノンドープポリシリコン14は、シリサイド15よりも膜厚を厚く設定する必要がある。
第2の実施形態においては、図6に示すように保護層となるノンドープポリシリコン14がシリサイド15よりも大きい為、下地へのダメージに対して平面的に保護性がより高い構造となっている。その為、高エネルギー化によりヒューズ素子の切れ残りを低減することが可能となる。
レーザーが照射された領域のシリサイド15は溶融気化により切断される。一部ノンドープポリシリコン14は接続されているが導電性不純物が導入されていない為、ヒューズ素子は切断された状態となる。
以上説明したように、ヒューズ素子をレーザーが照射される領域の上面がシリサイド化された不純物を導入しないノンドープのポリシリコンとし、照射するレーザーは長波長とすることで、ポリシリコン部分はノンドープの為、レーザーを吸収せず、シリサイド化された上面部分のみレーザーを吸収しやすい構造となる。これにより、レーザー照射時にシリサイド化された上面部分のみ加熱され、切断される構造とすることで、ノンドープのポリシリコン部分が保護の役割を果たし、下地へダメージを発生することなく切断できるヒューズ素子を提供することが可能となる。
11 半導体基板
12 ポリシリコン
13 ドープドポリシリコン
14 ノンドープポリシリコン
15 シリサイド
21 第1の層間絶縁膜
22 第2の層間絶縁膜
23 最終保護膜
31 レーザースポット領域
32 保護膜開口領域
33 ヒューズ素子切断箇所
41 ヒューズ素子

Claims (6)

  1. 半導体基板と、
    前記半導体基板上に形成された層間絶縁膜上に配置されたヒューズ素子と、
    を有し、
    前記ヒューズ素子は、ポリシリコンおよび前記ポリシリコンの上面に設けられたシリサイドから形成され、平面視において、レーザーが照射される範囲に含まれる前記ポリシリコンの領域は、不純物が導入されていないノンドープポリシリコンであることを特徴とする半導体装置。
  2. 前記ヒューズ素子を形成している前記ポリシリコンは、前記ノンドープポリシリコンの領域に隣接して、不純物が導入されているドープドポリシリコンの領域を有していることを特徴とする請求項1記載の半導体装置。
  3. 前記レーザーは前記シリサイドを切断することを特徴とする請求項1または2に記載の半導体装置。
  4. 前記レーザーが照射される範囲において、前記シリサイドよりも前記ノンドープポリシリコンの領域のほうが平面視において大きいことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 前記ノンドープポリシリコンの領域のほうが前記シリサイドよりも膜厚が厚いことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
  6. 半導体基板と、
    前記半導体基板上に形成された層間絶縁膜上に配置されたヒューズ素子と、
    を有し、
    前記ヒューズ素子は、
    不純物が導入されていないノンドープポリシリコンの領域と、
    前記ノンドープポリシリコンの領域の両端に設けられたドープドポリシリコンの領域と、
    前記ノンドープポリシリコンの領域および前記両端に設けられたドープドポリシリコンの領域の上面に設けられたシリサイドと、からなり、
    レーザーの照射により前記ノンドープポリシリコンの領域の上面に設けられたシリサイドを切断することを特徴とする半導体装置。
JP2017068170A 2017-03-30 2017-03-30 半導体装置 Pending JP2018170455A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017068170A JP2018170455A (ja) 2017-03-30 2017-03-30 半導体装置
US15/937,200 US10615120B2 (en) 2017-03-30 2018-03-27 Semiconductor device including a fuse element
KR1020180036524A KR20180111644A (ko) 2017-03-30 2018-03-29 반도체 장치
TW107110825A TW201904008A (zh) 2017-03-30 2018-03-29 半導體裝置
CN201810297141.2A CN108695250A (zh) 2017-03-30 2018-03-30 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017068170A JP2018170455A (ja) 2017-03-30 2017-03-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2018170455A true JP2018170455A (ja) 2018-11-01

Family

ID=63672567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017068170A Pending JP2018170455A (ja) 2017-03-30 2017-03-30 半導体装置

Country Status (5)

Country Link
US (1) US10615120B2 (ja)
JP (1) JP2018170455A (ja)
KR (1) KR20180111644A (ja)
CN (1) CN108695250A (ja)
TW (1) TW201904008A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170455A (ja) * 2017-03-30 2018-11-01 エイブリック株式会社 半導体装置
US11469178B2 (en) * 2020-12-18 2022-10-11 Globalfoundries U.S. Inc. Metal-free fuse structures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154532A (ja) * 1987-12-11 1989-06-16 Nec Corp 半導体装置
JPH05235170A (ja) * 1992-02-24 1993-09-10 Nec Corp 半導体装置
JP2000353748A (ja) * 1999-04-06 2000-12-19 Sony Corp 半導体装置の製造方法
US20030205777A1 (en) * 2002-04-04 2003-11-06 Akira Ito Integrated fuse with regions of different doping within the fuse neck
JP2005244101A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体装置及びそのプログラミング方法
JP2012129403A (ja) * 2010-12-16 2012-07-05 Panasonic Corp 半導体装置及びその製造方法
JP2013140871A (ja) * 2012-01-05 2013-07-18 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US5949323A (en) 1998-06-30 1999-09-07 Clear Logic, Inc. Non-uniform width configurable fuse structure
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
JP3485110B2 (ja) * 2001-07-25 2004-01-13 セイコーエプソン株式会社 半導体装置
US7211843B2 (en) * 2002-04-04 2007-05-01 Broadcom Corporation System and method for programming a memory cell
US20070222027A1 (en) * 2006-03-27 2007-09-27 Yang Jeong-Hwan Electronic fuse elements with constricted neck regions that support reliable fuse blowing
JP5139689B2 (ja) * 2007-02-07 2013-02-06 セイコーインスツル株式会社 半導体装置とその製造方法
US20080277756A1 (en) * 2007-05-09 2008-11-13 Freescale Semiconductor, Inc. Electronic device and method for operating a memory circuit
CN101170099B (zh) * 2007-11-30 2012-03-28 上海宏力半导体制造有限公司 多晶硅硅化物电熔丝器件
US9324849B2 (en) * 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
JP2015144222A (ja) * 2014-01-31 2015-08-06 セイコーインスツル株式会社 半導体装置
JP2015185583A (ja) 2014-03-20 2015-10-22 旭化成エレクトロニクス株式会社 フューズ素子の製造方法及び半導体装置の製造方法、チタンシリサイド膜の製造方法
US9831176B2 (en) * 2015-03-06 2017-11-28 Sii Semiconductor Corporation Semiconductor integrated circuit device and method of manufacturing the same
JP2018170455A (ja) * 2017-03-30 2018-11-01 エイブリック株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154532A (ja) * 1987-12-11 1989-06-16 Nec Corp 半導体装置
JPH05235170A (ja) * 1992-02-24 1993-09-10 Nec Corp 半導体装置
JP2000353748A (ja) * 1999-04-06 2000-12-19 Sony Corp 半導体装置の製造方法
US20030205777A1 (en) * 2002-04-04 2003-11-06 Akira Ito Integrated fuse with regions of different doping within the fuse neck
JP2005244101A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体装置及びそのプログラミング方法
JP2012129403A (ja) * 2010-12-16 2012-07-05 Panasonic Corp 半導体装置及びその製造方法
JP2013140871A (ja) * 2012-01-05 2013-07-18 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN108695250A (zh) 2018-10-23
TW201904008A (zh) 2019-01-16
US20180286807A1 (en) 2018-10-04
US10615120B2 (en) 2020-04-07
KR20180111644A (ko) 2018-10-11

Similar Documents

Publication Publication Date Title
JP6164220B2 (ja) 半導体装置の製造方法
JP2018170455A (ja) 半導体装置
JP5712875B2 (ja) 半導体装置及びその製造方法
JP6740982B2 (ja) 半導体装置
US10366921B2 (en) Integrated circuit structure including fuse and method thereof
JP2009059940A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、及び、電子装置
CN105977238B (zh) 半导体装置及其制造方法
JP2004111680A (ja) 半導体装置及びその製造方法
JP6636823B2 (ja) 半導体装置およびヒューズ切断方法
US9006861B2 (en) Integrated circuit device
JP4202077B2 (ja) ヒューズの切断方法
JP2011205049A (ja) 半導体集積回路
CN105977237B (zh) 半导体装置及其制造方法
CN106098685B (zh) 半导体集成电路装置
JP2012222241A (ja) 電気ヒューズ及びその製造方法
JPS60261154A (ja) 半導体集積回路装置の製造方法
JP5349735B2 (ja) 複層構造のゲート電極を有する薄膜トランジスタ及びその製造方法
JP2719751B2 (ja) 半導体集積回路装置の製造方法
JP4400620B2 (ja) 半導体装置および、その製造方法
CN102623431B (zh) 半导体器件
JP2014093438A (ja) 半導体装置及び半導体装置の製造方法、半導体装置の特性調整方法
JP2009009973A (ja) 半導体装置
JP2012038796A (ja) 半導体装置及びその製造方法
JPH03262146A (ja) 半導体装置
JP2010010373A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210706