[go: up one dir, main page]

TW201843775A - 記憶體單元之高度延伸串陣列及形成記憶體陣列的方法 - Google Patents

記憶體單元之高度延伸串陣列及形成記憶體陣列的方法 Download PDF

Info

Publication number
TW201843775A
TW201843775A TW107113944A TW107113944A TW201843775A TW 201843775 A TW201843775 A TW 201843775A TW 107113944 A TW107113944 A TW 107113944A TW 107113944 A TW107113944 A TW 107113944A TW 201843775 A TW201843775 A TW 201843775A
Authority
TW
Taiwan
Prior art keywords
openings
forming
levels
charge
level
Prior art date
Application number
TW107113944A
Other languages
English (en)
Other versions
TWI671859B (zh
Inventor
高提傑 S 珊得胡
理查 J 希爾
約翰 A 史密斯
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201843775A publication Critical patent/TW201843775A/zh
Application granted granted Critical
Publication of TWI671859B publication Critical patent/TWI671859B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H10P14/6328—
    • H10P14/6508—
    • H10P14/6512—
    • H10P14/6682—
    • H10P14/69433—
    • H10P50/642—
    • H10P14/61—
    • H10P95/00—

Landscapes

  • Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Peptides Or Proteins (AREA)

Abstract

一種記憶體單元之高度延伸串陣列包括交替之絕緣層級與字線層級之一垂直堆疊。該等字線層級具有對應於控制閘極區域之終端。個別記憶體單元之電荷儲存材料沿著該等字線層級之該等控制閘極區域中之個別者高度延伸且並不沿著該等絕緣層級高度延伸。該等個別記憶體單元之一電荷阻擋區域橫向地沿著該等字線層級之該等個別控制閘極區域高度延伸，透過該電荷阻擋區域阻擋該等個別控制閘極區域與該電荷儲存材料之間的電荷遷移。通道材料沿著該堆疊高度延伸且藉由絕緣電荷通路材料與該電荷儲存材料橫向間隔開。記憶體單元之該等高度延伸串中之個別者之所有該電荷儲存材料自記憶體單元之該等個別高度延伸串之所有該絕緣電荷通路材料橫向向外。本發明揭示包含方法實施例之其他實施例。

Description

記憶體單元之高度延伸串陣列及形成記憶體陣列的方法
本文中所揭示之實施例係關於記憶體單元之高度延伸串陣列且係關於形成記憶體陣列的方法。
記憶體為電子系統提供資料儲存。快閃記憶體係一種類型之記憶體，且在現代電腦和裝置中具有眾多用途。舉例而言，現代個人電腦可具有儲存於一快閃記憶體晶片上之BIOS。作為另一實例，電腦及其他裝置愈來愈普遍在固態磁碟機中利用快閃記憶體來代替習用硬碟機。作為又一實例，快閃記憶體在無線電子裝置中較受歡迎，此乃因其使得製造商能夠在新的通信協議成為標準化時支援該等新的通信協議，且能夠提供使裝置遠端升級以增強特徵之能力。
NAND可係整合式快閃記憶體之一基本架構。一NAND單元單位包括至少一個串聯耦合至記憶體單元之一串聯組合(其中串聯組合通常稱作一NAND串)之選擇裝置。NAND架構可組態成包括垂直堆疊之記憶體單元之一個三維配置。期望開發經改良NAND架構。
NAND記憶體單元之操作可包括在一通道材料與一電荷儲存材料之間移動電荷。舉例而言，一NAND記憶體單元之程式化可包括將電荷(電子)自通道材料移動至電荷儲存材料中，且然後將電荷儲存於電荷儲存材料內。抹除NAND記憶體單元可包括將電洞移動至電荷儲存材料中以與儲存於電荷儲存材料中之電子重新組合，且藉此自電荷儲存材料釋放電荷。電荷儲存材料可包括以可逆方式陷獲電荷載子之電荷陷獲材料(舉例而言，氮化矽、矽、金屬點等)。習用NAND之一問題可係電荷陷獲材料跨越一記憶體陣列之多個記憶體單元延伸，因此可達成單元之間的電荷遷移。記憶體單元之間的電荷遷移可導致資料保持問題。儘管本文中所闡述之實例係關於NAND記憶體，但應理解，本文中所闡述之結構及方法可係關於其他實施例中之其他記憶體及架構。最初參考圖1闡述記憶體單元之一高度延伸串陣列之實例性實施例。此後續接著對實例性方法實施例之說明。此包含形成一記憶體陣列(包含，但不限於圖1之記憶體陣列)之方法，且參考圖2至圖22而被闡述。
參考圖1，圖解說明一整合式結構10之一部分，其中此部分係一個三維(3D) NAND記憶體陣列12之一片段。整合式結構10包括一垂直堆疊15，垂直堆疊15包括垂直交替層級18及20。實例性層級20包括導體/傳導性/傳導(亦即，在本文中導電)材料19。實例性層級18包括絕緣體/絕緣性/絕緣(亦即，在本文中電絕緣)材料26且可稱為絕緣層級18。一實例性絕緣體材料26係經摻雜或未經摻雜二氧化矽。在一項實施例中且如所展示，傳導材料19包括傳導材料28及30。在一項實施例中，傳導材料28可視為一傳導芯，且傳導材料30可視為環繞傳導芯之一外部傳導層。傳導材料28及30可相對於彼此包括不同組成物。各自之實例包含元素金屬(例如，鎢、鈦、銅等)、傳導金屬化合物(例如，金屬氮化物、金屬矽化物、金屬碳化物等)及傳導摻雜半傳導材料(例如，矽、鎵等)，包含其混合物。在一項實施例中，一絕緣體材料32環繞外部傳導材料層30形成一絕緣襯裡，且可包括任何適合絕緣體材料並且可係一高k材料(例如，氧化鋁)，其中「高k」意指大於二氧化矽之介電常數之一介電常數。絕緣體材料32之一實例性厚度係2 nm至10 nm。另一選擇係，且僅藉由實例之方式，絕緣體材料32可被消除及/或傳導材料19可係同質的。層級18及20可具有任何適合垂直厚度。在某些實施例中，層級18及層級20可具有約10奈米(nm)至300 nm之各別垂直厚度。在某些實施例中，層級18及20具有相同垂直厚度，且在其他實施例中具有不同垂直厚度。
在實例性實施例中，絕緣體材料26形成側壁38。側壁38可視為延伸穿過堆疊15之一開口40之側壁之部分。當自上面或沿水平剖面觀看時，開口40可具有一連續形狀，且可係(舉例而言)圓形、橢圓形等。因此，圖1之側壁38可被圍繞開口40之周邊延伸之一連續側壁包括。
在某些實施例中，層級20可係一NAND記憶體陣列之字線層級。字線層級20之實例性終端34可充當NAND記憶體單元36之控制閘極區域35，其中在圖1中用括號指示記憶體單元36之近似位置。如所展示，記憶體單元36係垂直堆疊的且形成記憶體單元36之一高度延伸(例如，垂直)串49 (例如，一NAND串)，其中至少部分地藉由層級20之數目來判定每一串中之記憶體單元之數目。堆疊可包括任何適合數目個含傳導材料之層級20。舉例而言，堆疊可具有8個此等層級、16個此等層級、32個此等層級、64個此等層級、512個此等層級、1028個此等層級等。另外，記憶體單元36可被構造為有效地相對於個別開口40被完全包圍使得每一開口40具有一個且僅具有一個高度延伸串49 (例如，在水平剖面中個別串49係一連續完全包圍環狀環)。另一選擇係，記憶體單元36可被構造為有效地不相對於個別開口40被完全包圍使得每一開口40可具有兩個或兩個以上高度延伸串49 (例如，每層級20具有多個字線之多個記憶體單元36)。不管如何，在一項實施例中，個別串49之側壁38係一橫向(例如，徑向)最內部表面38，橫向最內部表面38在垂直剖面(例如，圖1剖面)中係平坦的且在一項此實施例中係垂直的。
通道材料58在開口40內沿著垂直堆疊15高度延伸。此可包括任何適合材料，舉例而言包括經適當摻雜之矽(基本上由經適當摻雜之矽組成或由經適當摻雜之矽組成)。通道材料58如所展示包括一高度延伸圓柱體(舉例而言)作為一通常所稱中空通道組態。通道材料58之一徑向內體積可包括一孔隙空間(未展示)或可包括在通道材料58內沿著開口40之一中間徑向延伸之絕緣材料60。絕緣材料60可包括(舉例而言)二氧化矽、氮化矽等。在其他實例性實施例中，通道材料58可完全填充(未展示)開口40之中心區域以在此中心區域內形成通道材料之一高度延伸基座。
絕緣體電荷通路材料46在開口40內且在一項實施例中沿著堆疊15高度延伸。材料46可包括任何適合組成物，且在某些實施例中可包括一帶隙工程設計結構(基本上由帶隙工程設計結構組成或由帶隙工程設計結構組成)，該帶隙工程設計結構具有橫向夾在兩個絕緣體氧化物之間的含氮材料。含氮材料可係(舉例而言)氮化矽。兩個氧化物可係彼此相同組成物，或可包括相對於彼此不同之組成物，且在某些實施例中可兩者皆係二氧化矽。材料46之一實例性水平厚度係15 nm至30 nm。
個別記憶體單元36之電荷儲存材料44沿著字線層級20之控制閘極區域35中之個別者高度延伸且並不沿著絕緣層級18高度延伸。絕緣體電荷通路材料46位於電荷儲存材料44與通道材料58之間且將電荷儲存材料44與通道材料58彼此橫向地(例如，徑向地)間隔開。電荷儲存材料44可包括任何適合組成物，且在某些實施例中可包括浮動閘極材料(舉例而言，經摻雜或未經摻雜矽)或電荷陷獲材料(舉例而言，氮化矽、金屬點等)。在某些實施例中，電荷儲存材料44可包括氮化矽(本質上由氮化矽組成或由氮化矽組成)。在某些實施例中，電荷儲存材料44可由氮化矽組成，且可具有15 nm至500 nm之一厚度。在一項實施例中，個別記憶體單元36之電荷儲存材料44具有一橫向(例如，徑向)最內部表面59，橫向最內部表面59在垂直剖面(例如，圖1剖面)中係平坦的且在一項此實施例中係垂直的。
在一項實施例中且如所展示，記憶體單元36之個別高度延伸串49之所有電荷儲存材料44自記憶體單元36之個別高度延伸串49之所有絕緣體電荷通路材料46橫向(例如，徑向)向外(亦即，沒有材料46在材料44頂上、下方或自材料44橫向向外)。在一項實施例中，記憶體單元36之個別高度延伸串49之電荷儲存材料44及絕緣層級18之絕緣體材料26各自具有在垂直剖面中共面之平坦橫向最內部表面(例如，材料26之側壁表面38及材料44之側壁表面59)。
電荷通路材料46可充當一材料，在程式化操作、抹除操作等期間電荷載子穿隧(例如，富勒-諾頓(Fowler-Nordheim)穿隧、弗朗克-蒲爾(Frenkel-Poole)穿隧、直接穿隧、缺陷輔助穿隧等)穿過該材料或以其他方式通過該材料。電荷通路材料46可經工程設計以具有用以提供充足EOT之適當性質以阻止電荷載子自電荷儲存材料44至通道材料58之不想要回遷移(亦即，洩漏)同時亦准許在一抹除操作期間將電荷儲存材料44內之電荷載子自材料44移除(亦即，自電荷儲存材料44轉移至通道材料58)。
一電荷阻擋區域在層級20內。一電荷阻擋在一記憶體單元中可具有以下功能：在一程式化模式中，電荷阻擋可防止電荷載子自電荷儲存材料(例如，浮動閘極材料，電荷陷獲材料等)朝向控制閘極傳出；且在一抹除模式期間，電荷阻擋可防止電荷載子自控制閘極流入至電荷儲存材料中。因此，一電荷阻擋可用於阻擋個別記憶體單元之控制閘極區域與電荷儲存材料之間的電荷遷移。此一電荷阻擋區域自電荷通路材料46橫向(例如，徑向)向外且自傳導材料19橫向(例如，徑向)向內。一實例性電荷阻擋區域如所展示包括絕緣體材料32。藉由進一步實例之方式，一電荷阻擋區域可包括電荷儲存材料(例如，材料44)之一橫向(例如，徑向)外部部分，其中此電荷儲存材料係絕緣的(例如，絕緣電荷儲存材料44與傳導材料19之間不存在任何不同組成物材料)。不管如何，作為一額外實例，一電荷儲存材料與一控制閘極之傳導材料之一介面可足以在不存在任何分離組成物絕緣體材料32之情況下充當一電荷阻擋區域。此外，傳導材料19與材料32 (若呈現的話)之一介面57以及絕緣體材料32可一起充當一電荷阻擋區域，且另一選擇係或另外可充當一絕緣電荷儲存材料(例如，一氮化矽材料44)之一橫向外部區域。
在實例性實施例中，堆疊15係由一基底52支撐。基底52與堆疊15之間所展示之一間斷指示基底52與堆疊15之間可存在額外材料及/或積體電路結構。在某些應用中，此等額外整合式材料可包含(舉例而言)源極側選擇閘極材料(SGS材料)。基底52可包括半導體材料，該半導體材料(舉例而言)包括單晶矽(基本上由單晶矽組成或由單晶矽組成)。基底52可稱作一半導體基板。在本文件之內容脈絡中，術語「半導體基板」或「半導電基板」經定義而意指包括半導電材料之任何構造，該半導電材料包含但不限於塊體半導電材料(諸如，一半導電晶圓) (單獨地或以其上包含其他材料之總成方式)及半導電材料層(單獨地或以包含其他材料之總成方式)。術語「基板」係指任何支撐結構，包含(但不限於)上文所闡述之半導電基板。在某些應用中，基底52可對應於含有與積體電路製作相關聯之一或多種材料之一半導體基板。此等材料可包含(舉例而言)耐火金屬材料、障壁材料、擴散材料、絕緣體材料等中之一或多者。
可使用任何現有或尚待開發之方法來製作如所展示且上文所闡述之實施例。現參考圖2至圖22闡述實例性方法實施例，該等實例性方法實施例可用於製作上文所闡述之實施例或可能不根據本發明之結構態樣之其他結構。在適當之情況下，來自上文所闡述之實施例之相同編號用於先前構造及材料，其中用不同編號及字母來指示某些差異。
參考圖2，構造10經形成以在基底52上方包含交替之第一層級18與第二層級20之垂直堆疊15。第一層級18包括第一材料26且第二層級20包括第二材料68。第二材料68可大部分或完全犧牲且第一材料26中之全部或某些可作為成品電路構造之部分而保留。僅藉由實例之方式，第二材料68可係氮化矽且第一材料26可係經摻雜及/或未經摻雜二氧化矽。第二層級20可最終變成字線層級20且第一層級18可係成品電路構造中之絕緣層級。
參考圖3，開口40已經形成以高度延伸穿過第一層級18及第二層級20。儘管在一適合水平圖案中將形成多個此等開口，但在圖中為簡潔起見僅展示一個開口。可在利用或不利用間距倍增之情況下使用任何適合方法形成開口40。在一項實施例中，第一層級18之絕緣體材料26具有一平坦橫向(例如，徑向)最內部表面38，平坦橫向最內部表面38在垂直剖面(例如，諸如圖3之垂直剖面)中係平坦的且在一項此實施例中係垂直的。
參考圖4，且在一項實施例中，第二層級20之第二材料68已相對於第一層級18之第一材料26橫向凹陷開口40中以在開口40中之第二層級20中形成凹部67。藉由實例之方式，此可使用相對於第一材料26選擇性地蝕刻第二材料68之任何適合濕式或乾式蝕刻化學品來進行。在本文件中，一選擇性蝕刻或移除係其中一種材料相對於另一所陳述材料以至少2.0:1之一速率移除之一蝕刻或移除。僅藉由實例之方式，在第一材料26包括二氧化矽且第二材料68包括氮化矽之情況下，可使用一定時濕式H3 PO4 蝕刻化學品。
參考圖5且在一項實施例中，第三材料69已沈積於堆疊15之頂上且橫向地沿著第一層級18沈積於開口40中並且沈積於藉由橫向凹陷之動作而位於形成於第二層級20中之凹部67中，如圖4中所繪示。實例性第三材料包含半金屬(例如，經摻雜及/或未經摻雜矽及鍺)、元素金屬(例如，銦、鋁、鈷、鎳、鉬、鎢等)及一金屬化合物(例如，所陳述實例性元素金屬之氮化物)。在一項實施例中，第三材料69係直接抵靠第二材料68而形成。
參考圖6，第三材料69已經蝕刻以將堆疊15之頂上、沿著第一層級18延伸之第三材料移除，且留下凹部67中之第三材料69，且藉此在一項實例中在開口40中形成第三材料69之垂直間隔區域70。開口40中之個別第三材料區域70沿著第二層級20中之第二材料68高度延伸，且在一項實施例中可直接抵靠第二材料68。在蝕刻第三材料69時，可蝕刻第一材料26中之某些(未展示)。在一項實施例中且如所展示，第三材料區域70相對於第一層級18中之第一材料26之表面38橫向(例如，徑向)向外凹陷。另一選擇係，可不進行第二材料68之凹陷及/或垂直間隔第三材料區域70可具有橫向最內部表面59，橫向最內部表面59自第一材料表面38橫向(例如，徑向)向內(未展示)或與第一材料表面38齊平(例如，共面且未展示)。
但此僅提供形成垂直間隔區域70之實例性技術，且可使用其他現有或尚待開發之技術。舉例而言，且僅藉由實例之方式，與第一材料26相比，可相對於第二材料68選擇性地形成垂直間隔區域70。
最終在開口40中相對於第一層級18高度地沿著間隔第三材料區域70選擇性地形成電荷儲存材料。此可藉由任何現有或尚待開發之技術發生，該等技術包含(舉例而言)藉由使用一或多種處理材料來活化開口40內之材料26及第三區域70之表面及/或使其失活，在第三區域70及/或第一材料26之經曝露表面上形成障壁材料及/或形成單層。
舉例而言，且參考圖7並且僅藉由實例之方式，認為一垂直間隔區域70之第一材料26及第二材料69分別具有曝露於開口40或在開口40內之一表面38及一表面59。在一項實施例中，舉例而言藉由將一物種「Y」鍵結至第三材料69之表面59而相對於開口40中之第一材料26在開口40中之第三材料69上選擇性地形成一化學鍵結單層X1 。在本文件中，一「選擇性」形成或沈積係其中一種材料相對於另一所陳述材料以至少10:1之一速率形成或沈積之一形成或沈積。理想地，對於一種材料之選定形成或沈積厚度，選擇性形成或沈積係100％(亦即，不形成或沈積另一所陳述材料)。單層X1 包含物種Y以及來自直接表面毗鄰第三材料69之一或多個原子。在某些實施例中，所陳述「第三材料」係材料69與單層X1 之一組合。在一項實施例中，物種Y係羥基(-OH)，其中化學鍵結單層X1 係一種氫氧化物(例如，Si-OH，其中材料69係矽；M-OH，其中材料69係一元素金屬M；等)。藉由實例之方式，此一單層可藉由將材料69曝露於一水溶液或蒸汽(例如，在大氣或次大氣壓力及0℃至500℃之溫度下)而形成。在一項實施例中，物種Y係一矽基-醯胺(‑N[SiR1 R2 R3 ][R4 ]，其中R1 、R2 、R3 及R4 係H、鹵素、烷基或芳香基，亦或R4 係另一SiR1 R2 R3 群組)，其中化學鍵結單層X1 係一矽基-醯胺(例如，Si-N[SiR1 R2 R3 ][R4 ]，其中材料69係矽；M-N[SiR1 R2 R3 ][R4 ]，其中材料69係一元素金屬M；等)。藉由實例之方式，可藉由將材料69曝露於液體及/或汽化吡咯啶、吡咯、吡唑及/或其衍生物而形成此一單層(例如，在大氣或次大氣壓力及0℃至500℃之溫度下)。藉由實例之方式，可藉由將材料69曝露於一水溶液或蒸汽而形成此一單層。當然，可形成其他物種Y及所得單層。
參考圖8，相對於鍵結至開口40中之第三材料69之單層X1 而在開口40中之第一材料26上選擇性地形成一化學鍵結單層X2 。僅藉由實例之方式，單層X2 可形成為一自裝配單層，舉例而言其中材料26係使用十八烷基三氯矽烷(ODTS或OTS)、1,1,2,2-全氟辛基三氯矽烷(FOTS)、二甲基十八烷基氯化矽(ODMS)、廿二烷基三氯矽烷(DTS)或(3-胺丙)三甲氧基甲矽烷之一絕緣氧化物(例如，在大氣或次大氣壓力及0℃至500℃之溫度下)。
參考圖9，已在開口44中相對於鍵結至開口40中之第一材料26之單層X2 (圖8)高度地沿著間隔開的第三材料69之區域70選擇性地形成電荷儲存材料44。在一項實施例中，第三材料包括一第一組成物(例如，69)及與第一組成物化學鍵結之一第二組成物之一單層(X1 )，在形成電荷儲存材料時，單層最初被曝露於個別開口。不管如何，單層X1 可在電荷儲存材料44及/或第三材料69內消耗，藉此其在成品電路構造中係不可區分的。在一項實施例中，電荷儲存材料44係直接抵靠材料69而形成。不管如何，在電荷儲存材料44之形成期間及/或隨後可移除第一材料26上之單層X2 中之某些或所有。舉例而言，其中單層X2 包括一自裝配單層或使用有機矽烷形成之其他單層，此單層可使用十六烷、三氯甲烷、甲苯、乙醇、三級丁醇、均三甲苯或已烷中之任何者移除。不管如何，在一項實施例中，電荷儲存材料44使其橫向最內部表面59在垂直剖面中係平坦的，在一項此實施例中係垂直的，且在一項此實施例中當此表面係平坦的時與第一材料26之表面38共面。另一選擇係，電荷儲存材料44可經形成以相對於第一材料側壁表面38橫向/徑向延伸至(未展示)開口40中。作為另一替代實例，電荷儲存材料44可生長使得其橫向最內部表面59相對於第一材料26之表面38橫向/徑向向外(未展示)。不管如何，且僅作為實例，可相對於所陳述實例性單層使用一矽烷及/或四氯化矽加氨在400℃至680℃及5毫托至500托之壓力下選擇性地形成氮化矽電荷儲存材料44。
上文僅係相對於開口40中之第三材料69或第三材料69/X1 在開口40中之第一材料26上方選擇性地形成一障壁材料(例如，X2 )之一項實例性實施例，且不管是否形成單層X1 或可能對第三材料69進行了任何處理。當使用一障壁材料且在形成電荷儲存材料44時使其保持覆蓋第一材料26時，可形成替代障壁材料且不管此等替代障壁材料是否形成為一單層。幾個實例包含甲基氮氧化物、乙基氮氧化物及Six Cy Nz 。此外且另一選擇係，可在第三材料69之表面59上方形成單層X1 ，然後在不存在任何障壁材料(例如，不存在X2 )形成於第一材料26之表面38上方之情況下選擇性地將電荷儲存材料44沈積於單層X1 上方。
參考圖10，電荷通路材料46係高度地沿著電荷儲存材料44及第二層級20形成於開口40中，且在一項實施例中係相對於障壁材料選擇性地沿著電荷儲存材料44及第二層級20形成。在一項實施例中且如所展示，電荷通路材料46分別連續地沿著第一層級18及第二層級20形成於開口40中。
參考圖11，通道材料58已高度地沿著電荷通路材料46且高度地沿著第一層級18形成於開口40中。用傳導材料來代替第二層級20中之第二材料68中之至少某些且在個別開口40中形成記憶體單元之一高度延伸串，但其中圖1中僅展示一個實例性所得構造。用傳導材料來代替第二材料68中之至少某些之行動可固有地形成記憶體單元串或隨後處理亦可能需要如此做。不管如何，此等記憶體單元(例如，36)個別地包括包含傳導材料(例如，19)之一控制閘極區域(例如，35)、一電荷阻擋區域(例如，至少材料32、介面57及材料32與44之介面之一組合)、電荷儲存材料(例如，44)、電荷通路材料(例如，46)及通道材料(例如，58)。在一項實施例中，在於開口中形成電荷通路材料之前，將鍵結至開口中之所有單層之第一材料移除。在一項此實施例中，在該選擇性地於開口中形成電荷儲存材料期間，將鍵結至開口中之第一材料之單層中之某些移除。
某些、所有或無第三材料69可保留在根據本發明製作的一記憶體陣列之一成品電路構造中，其中圖1之實例性實施例中展示無第三材料69保留(亦即，在生產圖1構造之一方法實施例中，所有第三材料69皆已被移除)。舉例而言，用傳導材料19代替第二材料68可包括自第二層級20移除(例如，藉由各向同性蝕刻)第二材料68且在第二層級20中形成傳導材料19。可在形成傳導材料19及第二層級20之前自第二層級20移除所有第三材料69。可在於第二層級20中形成傳導材料19之前在第二層級20中形成絕緣體材料32，從而導致類似圖1之一構造。
另一選擇係且僅藉由實例之方式，在移除第二材料68之後，第三材料69中之至少某些可保留在第二層級20中，其中第三材料69作為記憶體陣列之成品電路構造之部分保留，此在圖12中展示。在適當之情況下，已使用來自上文所闡述之實施例之相似編號，其中用後綴「a」或用不同編號來指示某些構造差異。圖12中之構造10a展示第三材料69及其作為記憶體單元36a之部分保留在成品電路構造中之區域70。第三材料69在絕緣、與絕緣體材料32組合之情況下包括個別記憶體單元36a之一電荷阻擋區域。可使用如所展示及/或上文所闡述之任何其他屬性或態樣。
圖13展示圖12之實例性實施例之一替代實例性實施例，其中尚未形成圖1之絕緣體32 (未展示)，且其中第三材料69之剩餘部分中之至少某些直接抵靠傳導材料19。在適當之情況下，已使用來自上文所闡述之實施例之相似編號，其中用後綴「b」或用不同編號來指示某些構造差異。在構造10b中，第三材料69在絕緣之情況下包括一電荷阻擋區域。第三材料69在半傳導或傳導之情況下包括個別控制閘極區域35之部分。在此等例項中，個別記憶體單元36b之電荷阻擋區域可包括電荷儲存材料44之一橫向(例如，徑向)外部部分，其中此材料係絕緣的。不管如何，另外或另一次選擇係，電荷儲存材料44與第三材料69之一介面61可充當一適合電荷阻擋區域。可使用如所展示及/或上文所闡述之任何其他屬性或態樣。
圖14展示一替代實例性實施例構造10c。在適當之情況下，已使用來自上文所闡述之實施例之相似編號，其中用後綴「c」或用不同編號來指示某些構造差異。在構造10c中，已在形成絕緣體材料32及傳導材料19之前移除圖11之構造中之第三材料69中之某些，從而留下橫向較薄區域70c。可使用如所展示及/或上文所闡述之任何其他屬性或態樣。
在另一實施例中，在以下各項中之至少一者期間在第二層級20中氧化第三材料69之至少某些橫向厚度：在a)在移除第二材料68期間、b)在移除第二材料68之後及c)在形成傳導材料19期間。舉例而言，移除第二材料68之動作可氧化第三材料69中之某些或所有。另一選擇係或另外，可在移除第二材料68之後之一專用氧化步驟中氧化第三材料69中之某些或所有。另一選擇係或另外，沈積絕緣體材料32之動作(若最終呈現的話)可氧化第三材料69中之某些或所有。不管如何，經氧化第三材料中之某些或所有可被移除或作為成品電路構造之部分保留。
圖15展示一實例性實施例構造10d，其中氧化作用已僅氧化第三材料69之一部分以形成一經氧化區域88 (例如，一氧化矽，其中材料69包括矽；一氧化鋁，其中材料69包括鋁；等)作為個別記憶體單元36d之部分。在適當之情況下，已使用來自上文所闡述之實施例之相似編號，其中用後綴「d」或用不同編號來指示某些構造差異。僅藉由實例之方式，在大氣或次大氣壓力及0℃至500℃之溫度下將第三材料69曝露於一含氧環境(例如，室內空氣、水、除了室內空氣之O2 、O3 、NOx 等)係用於氧化第三材料69之實例性條件。圖16展示一實例性實施例構造10e，其中氧化作用已氧化第三材料69 (未展示)中之所有以形成經氧化區域88作為個別記憶體單元36e之部分。在適當之情況下，已使用來自上文所闡述之實施例之相似編號，其中用後綴「e」或用不同編號來指示某些構造差異。不管如何，在一項實施例中，傳導材料19直接抵靠(例如，若絕緣體材料32未呈現且未展示的話)經氧化區域88形成。可在由圖15及圖16例示之實施例中使用如所展示及/或上文所闡述之任何其他屬性或態樣。
下一步參考圖17至圖22闡述額外實例性實施例。在適當之情況下，已使用來自上文所闡述之實施例之相似編號，其中用後綴「f」或用不同編號來指示某些構造差異。參考圖17，已在開口40中之第二層級20中之凹部67中形成第三材料69藉此區域70之橫向(例如，徑向)最內部表面59係平坦且與第一材料26之表面38共面。另一選擇係，表面59可相對於表面38橫向向內(未展示)或橫向向外(未展示)，而無論表面38是否平坦且無論表面59是否平坦。
相對於開口40中之第一材料26在開口40中之第三材料69上選擇性地形成一化學鍵結有機單層。舉例而言且將圖7應用於圖17之實施例，單層X1 將係有機的(亦即，含碳)藉此物種Y係有機的。僅藉由實例之方式，Y可係藉由分別曝露於十八烷基三氯矽烷或廿二烷基三氯矽烷而形成之(CH2 )17 CH3 或(CH2 )11 CH3 (例如，在大氣或次大氣壓力及0℃至500℃之溫度下)。此有機物種Y可黏合至表面59，舉例而言，其中第三材料69在表面59處包括一初始單層終端，該初始單層終端包含化學鍵結至材料69之氫元素。此初始氫原子封端單層之形成可藉由用HF來處理基板而發生(僅藉由實例之方式)，然後用化學鍵結有機單層來代替第三材料上之初始氫原子封端單層(例如，針對每一者在大氣或次大氣壓力及0℃至500℃之溫度下)。不管如何，沿著第三材料69形成一有機單層X1 理想地具有使第三材料69之表面失活以阻止絕緣材料隨後沈積於該等表面上方之效應。
具體而言，舉例而言且如所圖18中所展示，在開口40中相對於鍵結至開口40中之第三材料69之有機單層X1 高度地沿著第一材料26而選擇性地形成絕緣材料80。此可具有一橫向(例如，徑向)最內部表面73，在一項實施例中橫向最內部表面73在垂直剖面(例如，圖18之剖面)中係平坦的。在一項實施例中，絕緣材料80具有與第一材料26之組成物相同之組成物，如圖18中藉由第一材料26與絕緣材料80之間的一虛線介面所例示。絕緣材料80可藉由任何適合技術形成，舉例而言藉由化學汽相沈積、原子層沈積、物理沈積等。以諸如上文所闡述之一方式有效地使第三材料69之表面59失活導致繪示實例性圖18選擇性地沈積絕緣材料80。在一項實施例中，絕緣材料80包括一氧化物(例如，氧化矽、氧化鉿、氧化鋁等)。絕緣材料80可形成於高度最外部第一材料26之頂部表面(未展示)上方及開口40之基底(未展示)上方，且絕緣材料80可藉由傳導一各向同性類間隔件蝕刻而移除。
參考圖19，用一氫原子封端單層X4 來代替鍵結至開口40中之第三材料69之有機單層X1 (依據圖7且圖19中未展示)。此可藉由首先移除圖7之單層X1 ，然後再將基板曝露於(舉例而言)HF以達成氫原子封端單層X4 而完成(例如，針對每一者在大氣或次大氣壓力及0℃至500℃之溫度下)。此亦可導致形成絕緣材料80之表面73上之一-OH封端單層(未展示)。
參考圖20，一化學鍵結單層X5 相對於氫原子封端單層X4 而選擇性地形成於開口40中之選擇性生長絕緣材料80上。用於進行此之實例性技術包含藉由曝露於(舉例而言) N,N-二甲基三甲基矽烷(DMATMS)或三甲基矽烷而氣相矽化，此可留下一有機物種T作為單層X5 之部分，舉例而言代替在形成單層X5 之前形成於絕緣材料80上或絕緣材料80之部分上之任何羥基封端單層或材料(例如，在大氣或次大氣壓力及0℃至500℃之溫度下)。
參考圖21，已在開口40中相對於鍵結至選擇性生長絕緣材料80 (舉例而言使用任何適合上述技術)之單層X5 (圖20)高度地沿著第三材料69的間隔區域70而選擇性地形成電荷儲存材料44。圖21中所展示之實例性實施例形成電荷儲存材料44之橫向最內部表面59，橫向最內部表面59係平坦的且與選擇性生長絕緣材料80之表面73共面。另一選擇係，電荷儲存材料44之橫向最內部表面59可自選擇性生長絕緣材料80之表面73係橫向(例如，徑向)向內(未展示)或橫向(例如，徑向)向外且不管此等表面59及/或73是否係平坦的。電荷儲存材料44之此選擇性形成可藉由任何現有或尚待開發方式發生，包含舉例而言上文所闡述之彼等方式。
參考圖22，隨後處理已發生在如上文所闡述之處理中或與上文所闡述之處理相似。具體而言，電荷通路材料46已高度地沿著第二層級20中之電荷儲存材料44形成於開口40中。通道材料58已高度地沿著電荷通路材料46且高度地沿著第一層級18形成於開口40中。已在第二層級20中用傳導材料19來代替第二材料68 (未展示)。記憶體單元36之一高度延伸串49已形成於個別開口40中，其中記憶體單元36個別地包括包含傳導材料19一控制閘極區域35、一電荷阻擋區域(例如，至少材料32)、電荷儲存材料44、電荷通路材料46及通道材料58。可在由圖17至圖22例示之實施例中使用如所展示及/或上文所闡述之任何其他屬性或態樣。
在本文件中，除非另外指示，否則「高度的(高度地)」、「較高」、「上部」、「下部」、「頂部」、「頂上」、「底部」、「上面」、「下面」「下方」、「底下」、「上」及「下」通常參考垂直方向。此外，如本文中所使用之「垂直」及「水平」係獨立於基板在三維空間中之定向而相對於彼此垂直或垂直之10度內之方向。「水平」係指沿著一主基板表面之一大體方向(亦即，10度內)且在製作期間可相對於其處理基板。並且，「高度延伸(extend(ing) elevationally及elevationally-extending)」在本文件中囊括自垂直至與垂直不超過45°之一範圍。此外，相對於一場效應電晶體「高度延伸(extend(ing) elevationally及elevationally-extending)」及「垂直」係參考電晶體之通道長度之定向，在操作中電流沿著參考電晶體之通道長度在處於兩種不同高度的電晶體之兩個源極/汲極區域之間流動。
本文中所闡述之材料、區域及結構中之任何者可係均質或非均質的，且不管如何可在此類材料所上覆之任何材料上方係連續或不連續的。此外，除非另外陳述，否則使用任何適合現有或尚待開發之技術來形成每一材料，其中原子層沈積、化學汽相沈積、物理汽相沈積、磊晶生長、擴散摻雜及離子植入係實例。
在此文件中，「厚度」本身(無先前指向性形容詞)定義為穿過與具不同組成之一緊鄰材料或一緊鄰區域之一最接近表面垂直之一給定材料或區域之平均直線距離。另外，本文中所闡述之各種材料或區域可具有實質上恆定厚度或具有可變厚度。若具有可變厚度，則除非另外指示否則厚度係指平均厚度，且由於厚度係可變的因此此材料或區域將具有某種最小厚度及某種最大厚度。如本文中所使用，「不同組成物」僅要求具兩種所陳述材料或區域之可彼此直接抵靠之彼等部分在化學上及/或在物理上不同(舉例而言，若此等材料或區域係不同質的)。若兩種所陳述材料或區域彼此不直接抵靠，則「不同組成物」僅需要彼此最接近之該兩種所陳述材料之彼等部分在化學上及/或物理上係不同的(若此等材料或區域不係同質的)。在此文件中，當存在所陳述材料、區域或結構相對於彼此之至少某一實體觸摸接觸時，一材料、區域或結構「直接抵靠」另一者。相比而言，前面無「直接地」之「在…上方」、「在…上」、「毗鄰」、「沿著」及「抵靠」囊括「直接抵靠」以及其中介入材料、區域或結構導致所陳述之材料、區域或結構相對於彼此之無實體觸摸接觸之構造。結論
在某些實施例中，一種形成一記憶體陣列之方法包括形成交替之第一層級與第二層級之一垂直堆疊。該等第一層級包括第一材料，該等第二層級包括第二材料，且開口高度延伸穿過該等第一及第二層級。在該等開口中形成第三材料之垂直間隔區域。在該等開口中該第三材料之該等區域中之個別者沿著該等第二層級中之該第二材料高度延伸。在該等開口中相對於該等第一層級高度地沿著該第三材料之該等間隔區域選擇性地形成電荷儲存材料。在該等開口中高度地沿著該等第二層級中之該電荷儲存材料而形成電荷通路材料。在該等開口中高度地沿著該電荷通路材料且高度地沿著該等第一層級形成通道材料。用傳導材料來代替該等第二層級中之該第二材料中之至少某些且在該等開口中之個別者中形成記憶體單元之一高度延伸串。該等記憶體單元個別地包括包含該傳導材料之一控制閘極區域、一電荷阻擋區域、該電荷儲存材料、該電荷通路材料及該通道材料。
在某些實施例中，一種形成一記憶體陣列之方法包括形成交替之第一層級與第二層級之一垂直堆疊。該等第一層級包括第一材料，該等第二層級包括第二材料，且開口高度延伸穿過該等第一及第二層級。使該等第二層級之該第二材料相對於該等第一層級之該第一材料橫向凹陷以在該等開口中之該等第二層級中形成凹部。在該等凹部中形成第三材料以在該等開口中形成該第三材料之垂直間隔區域。相對於該等開口中之該第一材料在該等開口中之該第三材料上選擇性地形成一化學鍵結單層。相對於鍵結至該等開口中之該第三材料之該單層在該等開口中之該第一材料上選擇性地形成一化學鍵結單層。在該等開口中該單層相對於鍵結至該等開口中之該第一材料高度地沿著該第三材料之該等間隔區域而選擇性地形成電荷儲存材料。在該等開口中高度地沿著該等第二層級中之該電荷儲存材料而形成電荷通路材料。在該等開口中高度地沿著該電荷通路材料且高度地沿著該等第一層級形成通道材料。用傳導材料來代替該等第二層級中之該第二材料中之至少某些且在該等開口中之個別者中形成記憶體單元之一高度延伸串。該等記憶體單元個別地包括包含該傳導材料之一控制閘極區域、一電荷阻擋區域、該電荷儲存材料、該電荷通路材料及該通道材料。
在某些實施例中，一種形成一記憶體陣列之方法包括形成交替之第一層級與第二層級之一垂直堆疊。該等第一層級包括第一材料，該等第二層級包括第二材料，且開口高度延伸穿過該等第一及第二層級。使該等第二層級之該第二材料相對於該等第一層級之該第一材料橫向凹陷以在該等開口中之該等第二層級中形成凹部。在該等凹部中形成第三材料以在該等開口中形成該第三材料之垂直間隔區域。相對於該等開口中之該第一材料在該等開口中之該第三材料上選擇性地形成一化學鍵結有機單層。在該等開口中相對於鍵結至該等開口中之該第三材料之該有機單層高度地沿著該第一材料而選擇性地形成絕緣材料。在形成該絕緣材料之後，用一氫原子封端單層來代替鍵結至該等開口中之該第三材料之該有機單層。在於該等開口中之該第三材料上形成該氫原子封端單層之後，相對於該氫原子封端單層在該等開口中之選擇性生長絕緣材料上選擇性地形成一化學鍵結單層。在該等開口中相對於鍵結至該等開口中之該選擇性生長絕緣材料之該單層高度地沿著該第三材料之該等間隔區域而選擇性地形成電荷儲存材料。在該等開口中高度地沿著該等第二層級中之該電荷儲存材料而形成電荷通路材料。在該等開口中高度地沿著該電荷通路材料且高度地沿著該等第一層級形成通道材料。用傳導材料來代替該等第二層級中之該第二材料中之至少某些且在該等開口中之個別者中形成記憶體單元之一高度延伸串。該等記憶體單元個別地包括包含該傳導材料之一控制閘極區域、一電荷阻擋區域、該電荷儲存材料、該電荷通路材料及該通道材料。
在某些實施例中，一種記憶體單元之高度延伸串陣列包括交替之絕緣層級與字線層級之一垂直堆疊。該等字線層級具有對應於控制閘極區域之終端。個別記憶體單元之電荷儲存材料沿著該等字線層級之該等控制閘極區域中之個別者高度延伸且並不沿著該等絕緣層級高度延伸。該等個別記憶體單元之一電荷阻擋區域沿著該等字線層級之該等個別控制閘極區域高度延伸。通道材料沿著該堆疊高度延伸且藉由絕緣電荷通路材料與該電荷儲存材料橫向間隔開。記憶體單元之該等高度延伸串中之個別者之所有該電荷儲存材料自記憶體單元之該等個別高度延伸串之所有該絕緣電荷通路材料橫向向外。
在某些實施例中，一種記憶體單元之高度延伸串陣列包括交替之絕緣層級與字線層級之一垂直堆疊。該等絕緣層級包括絕緣體材料。該等字線層級具有對應於控制閘極區域之終端。個別記憶體單元之電荷儲存材料沿著該等字線層級之該等控制閘極區域中之個別者高度延伸且並不沿著該等絕緣層級高度延伸。該等個別記憶體單元之一電荷阻擋區域沿著該等字線層級之該等個別控制閘極區域高度延伸。通道材料沿著該堆疊高度延伸且藉由絕緣電荷通路材料與該電荷儲存材料橫向間隔開。記憶體單元之該等高度延伸串中之個別者之該電荷儲存材料及該等絕緣層級之該絕緣體材料各自具有在垂直剖面中共面之平坦橫向最內部表面。
按照條例，已在語言上關於結構及方法特徵較特定或較不特定闡述本文中所揭示之標的物。然而，應理解，由於本文中所揭示之方法包含實例性實施例，因此申請專利範圍並不限於所展示及所闡述之特定特徵。因此，申請專利範圍係由字面措辭來提供完整範疇，且根據等效內容之教義適當地予以解釋。
10‧‧‧整合式結構/構造
10a‧‧‧構造
10b‧‧‧構造
10c‧‧‧構造
10d‧‧‧構造
10e‧‧‧構造
12‧‧‧三維NAND記憶體陣列
15‧‧‧垂直堆疊/堆疊
18‧‧‧垂直交替層級/絕緣層級/層級/第一層級
19‧‧‧導體/傳導性/傳導材料
20‧‧‧垂直交替層級/層級/字線層級/第二層級
26‧‧‧絕緣體/絕緣性/絕緣材料/材料/第一材料
28‧‧‧傳導材料
30‧‧‧傳導材料/外部傳導材料層
32‧‧‧絕緣體材料/材料/絕緣體
34‧‧‧終端
35‧‧‧控制閘極區域
36‧‧‧NAND記憶體單元/記憶體單元
36a‧‧‧記憶體單元
36b‧‧‧記憶體單元
36c‧‧‧記憶體單元
36d‧‧‧記憶體單元
36e‧‧‧記憶體單元
38‧‧‧側壁/橫向最內部表面/側壁表面/平坦橫向最內部表面/表面/第一材料表面/第一材料側壁表面
40‧‧‧開口
44‧‧‧電荷儲存材料/材料/絕緣電荷儲存材料/氮化矽材料/氮化矽電荷儲存材料
46‧‧‧絕緣體電荷通路材料/材料/電荷通路材料
49‧‧‧高度延伸串/串
52‧‧‧基底
57‧‧‧介面
58‧‧‧通道材料
59‧‧‧橫向最內部表面/側壁表面/表面
60‧‧‧絕緣材料
61‧‧‧介面
67‧‧‧凹部
68‧‧‧第二材料
69‧‧‧第三材料/材料
70‧‧‧垂直間隔區域/第三材料區域/垂直間隔第三材料區域/第三區域/區域
70c‧‧‧橫向較薄區域
73‧‧‧橫向最內部表面/表面
80‧‧‧絕緣材料/選擇性生長絕緣材料
88‧‧‧經氧化區域
T‧‧‧有機物種
X1‧‧‧化學鍵結單層/單層/有機單層
X2‧‧‧化學鍵結單層/單層
X4‧‧‧氫原子封端單層
X5‧‧‧化學鍵結單層/單層
Y‧‧‧物種
圖1係具有一實例性NAND記憶體陣列之一區域之一實例性整合式結構的一示意性剖面側視圖。
圖2係根據本發明之一實施例之程序中之一基板構造之一示意性剖面圖。
圖3係處於在由圖2所展示之處理步驟之後之一處理步驟處之圖2構造之一視圖。
圖4係處於在由圖3所展示之處理步驟之後之一處理步驟處之圖3構造之一視圖。
圖5係處於在由圖4所展示之處理步驟之後之一處理步驟處之圖4構造之一視圖。
圖6係處於在由圖5所展示之處理步驟之後之一處理步驟處之圖5構造之一視圖。
圖7係處於在由圖6所展示之處理步驟之後之一處理步驟處之圖6構造之特定材料之一示意性放大圖。
圖8係處於在由圖7所展示之處理步驟之後之一處理步驟處之圖7構造之一視圖。
圖9係處於在由圖8所展示之處理步驟之後之一處理步驟處之圖6構造之一視圖。
圖10係處於在由圖9所展示之處理步驟之後之一處理步驟處之圖9構造之一視圖。
圖11係處於在由圖10所展示之處理步驟之後之一處理步驟處之圖10構造之一視圖。
圖12係具有一實例性NAND記憶體陣列之一區域之一實例性整合式結構的一示意性剖面側視圖。
圖13係具有一實例性NAND記憶體陣列之一區域之一實例性整合式結構的一示意性剖面側視圖。
圖14係具有一實例性NAND記憶體陣列之一區域之一實例性整合式結構的一示意性剖面側視圖。
圖15係具有一實例性NAND記憶體陣列之一區域之一實例性整合式結構的一示意性剖面側視圖。
圖16係具有一實例性NAND記憶體陣列之一區域之一實例性整合式結構的一示意性剖面側視圖。
圖17係根據本發明之一實施例之程序中之一基板構造之一示意性剖面圖。
圖18係處於在由圖17所展示之處理步驟之後之一處理步驟處之圖17構造之一視圖。
圖19係處於在由圖18所展示之處理步驟之後之一處理步驟處之圖18構造之特定材料之一示意性放大圖。
圖20係處於在由圖19所展示之處理步驟之後之一處理步驟處之圖19構造之一視圖。
圖21係處於在由圖20所展示之處理步驟之後之一處理步驟處之圖18構造之一視圖。
圖22係處於在由圖21所展之處理步驟之後之一處理步驟處之圖21構造之一視圖。

Claims (33)

  1. 一種形成一記憶體陣列之方法，其包括： 形成交替之第一層級與第二層級之一垂直堆疊，該等第一層級包括第一材料，該等第二層級包括第二材料，開口高度延伸穿過該等第一及第二層級； 在該等開口中形成第三材料之垂直間隔區域，在該等開口中該第三材料之該等區域中之個別者沿著該等第二層級中之該第二材料高度延伸； 在該等開口中相對於該等第一層級高度地沿著該第三材料之該等間隔區域而選擇性地形成電荷儲存材料； 在該等開口中高度地沿著該等第二層級中之該電荷儲存材料而形成電荷通路材料； 在該等開口中高度地沿著該電荷通路材料且高度地沿著該等第一層級而形成通道材料；及 用傳導材料來代替該等第二層級中之該第二材料中之至少某些且在該等開口中之個別者中形成記憶體單元之一高度延伸串；該等記憶體單元個別地包括包含該傳導材料之一控制閘極區域、一電荷阻擋區域、該電荷儲存材料、該電荷通路材料及該通道材料。
  2. 如請求項1之方法，其中該電荷通路材料連續地沿著該等第一及第二層級形成於該等開口中。
  3. 如請求項1之方法，其包括直接抵靠該第二材料形成該第三材料且直接抵靠該第三材料形成該電荷儲存材料。
  4. 如請求項3之方法，其中該第三材料包括一第一組成物及與該第一組成物化學鍵結之一第二組成物之一單層，在形成該電荷儲存材料時，該單層最初被曝露於該等個別開口。
  5. 如請求項1之方法，其中該第三材料包括矽及鍺中之至少一者。
  6. 如請求項1之方法，其中該第三材料包括一元素金屬。
  7. 如請求項1之方法，其中該第三材料包括一金屬化合物。
  8. 如請求項1之方法，其包括在形成該電荷通路材料之前，相對於該等開口中之該第三材料而在該等開口中之該第一材料上方選擇性地形成一障壁材料，該電荷通路材料相對於該障壁材料高度地沿著該電荷儲存材料而選擇性地形成於該等開口中。
  9. 如請求項8之方法，其包括形成該障壁材料作為一單層。
  10. 如請求項9之方法，其包括形成該障壁材料作為一自裝配單層。
  11. 如請求項8之方法，其中該第三材料包括矽、鍺、一元素金屬及一金屬化合物中之至少一者。
  12. 如請求項8之方法，其包括： 在形成該障壁材料之前，相對於該第一材料在該開口中之該第三材料上選擇性地形成一化學鍵結單層；及 形成該障壁材料作為一單層。
  13. 如請求項12之方法，其中， 該第三材料包括矽、鍺、一元素金屬及一金屬化合物中之至少一者；且 該第三材料上之該化學鍵結單層包括一種氫氧化物或一種矽基醯胺。
  14. 如請求項1之方法，其中， 該代替包括自該等第二層級移除該第二材料且在該等第二層級中形成該傳導材料；且 該方法進一步包括： 在於該等第二層級中形成該傳導材料之前自該第二層級移除所有該第三材料。
  15. 如請求項1之方法，其中， 該代替包括自該等第二層級移除該第二材料且在該等第二層級中形成該傳導材料；且 該方法進一步包括： 在該移除之後在該等第二層級中留下該第三材料中之至少某些，且在該等第二層級中直接抵靠該第三材料形成該傳導材料，該第三材料保留為該記憶體陣列之一成品構造之部分。
  16. 如請求項1之方法，其中， 該代替包括自該等第二層級移除該第二材料且在該等第二層級中形成該傳導材料；且 該方法進一步包括： 在以下各項中之至少一者期間氧化該等第二層級中之該第三材料之至少某些橫向厚度：a)在該移除期間，b)在該移除之後及c)在該傳導材料之該形成期間；直接抵靠該經氧化第三材料形成該傳導材料。
  17. 如請求項16之方法，其中該氧化會氧化該等第二層級中之所有該第三材料。
  18. 如請求項1之方法，其包括在形成該等垂直間隔第三材料區域之前在該等開口中使該第二材料相對於該第一材料橫向凹陷。
  19. 如請求項18之方法，其中形成該等垂直間隔第三材料區域包括： 將第三材料沈積於該堆疊之頂上且橫向地沿著該等第一層級沈積於該等開口中並且沈積於藉由該橫向凹陷而形成於該等第二層級中之凹部中；及 蝕刻該第三材料以將位於該堆疊之頂上、沿著該等第一層級延伸之該第三材料移除，且留下該等凹部中之該第三材料。
  20. 一種形成一記憶體陣列之方法，其包括： 形成交替之第一層級與第二層級之一垂直堆疊，該等第一層級包括第一材料，該等第二層級包括第二材料，開口高度延伸穿過該等第一及第二層級； 使該等第二層級之該第二材料相對於該等第一層級之該第一材料橫向凹陷以在該等開口中之該等第二層級中形成凹部； 在該等凹部中形成第三材料以在該等開口中形成該第三材料之垂直間隔區域； 相對於該等開口中之該第一材料在該等開口中之該第三材料上選擇性地形成一化學鍵結單層； 相對於鍵結至該等開口中之該第三材料之該單層在該等開口中之該第一材料上選擇性地形成一化學鍵結單層； 相對於鍵結至該等開口中之該第一材料之該單層高度地沿著該第三材料之該等間隔區域在該等開口中選擇性地形成電荷儲存材料； 在該等開口中高度地沿著該等第二層級中之該電荷儲存材料而形成電荷通路材料； 在該等開口中高度地沿著該電荷通路材料且高度地沿著該等第一層級而形成通道材料；及 用傳導材料來代替該等第二層級中之該第二材料中之至少某些且在該等開口中之個別者中形成記憶體單元之一高度延伸串；該等記憶體單元個別地包括包含該傳導材料之一控制閘極區域、一電荷阻擋區域、該電荷儲存材料、該電荷通路材料及該通道材料。
  21. 如請求項20之方法，其包括在於該等開口中形成該電荷通路材料之前移除鍵結至該等開口中之該第一材料之所有該單層。
  22. 如請求項21之方法，其包括在該在該等開口中選擇性地形成該電荷儲存材料期間移除鍵結至該等開口中之該第一材料之該單層中之某些。
  23. 如請求項20之方法，其中形成於該第一材料上之該化學鍵結單層係有機的。
  24. 一種形成一記憶體陣列之方法，其包括： 形成交替之第一層級與第二層級之一垂直堆疊，該等第一層級包括第一材料，該等第二層級包括第二材料，開口高度延伸穿過該等第一及第二層級； 使該等第二層級之該第二材料相對於該等第一層級之該第一材料橫向凹陷以在該等開口中之該等第二層級中形成凹部； 在該等凹部中形成第三材料以在該等開口中形成該第三材料之垂直間隔區域； 相對於該等開口中之該第一材料在該等開口中之該第三材料上選擇性地形成一化學鍵結有機單層； 相對於鍵結至該等開口中之該第三材料之該有機單層高度地沿著該第一材料在該等開口中選擇性地形成絕緣材料； 在形成該絕緣材料之後，用一氫原子封端單層來代替鍵結至該等開口中之該第三材料之該有機單層； 在於該等開口中之該第三材料上形成該氫原子封端單層之後，相對於該氫原子封端單層在該等開口中之選擇性生長絕緣材料上選擇性地形成一化學鍵結單層； 相對於鍵結至該等開口中之該選擇性生長絕緣材料之該單層高度地沿著該第三材料之該等間隔區域在該等開口中選擇性地形成電荷儲存材料； 在該等開口中高度地沿著該等第二層級中之該電荷儲存材料而形成電荷通路材料； 在該等開口中高度地沿著該電荷通路材料且高度地沿著該等第一層級而形成通道材料；及 用傳導材料來代替該等第二層級中之該第二材料中之至少某些且在該等開口中之個別者中形成記憶體單元之一高度延伸串；該等記憶體單元個別地包括包含該傳導材料之一控制閘極區域、一電荷阻擋區域、該電荷儲存材料、該電荷通路材料及該通道材料。
  25. 如請求項24之方法，其包括在於該等開口中形成該電荷通路材料之前移除鍵結至該等開口中之該選擇性生長絕緣材料之所有該單層。
  26. 如請求項25之方法，其包括在該在該等開口中選擇性地形成該電荷儲存材料期間移除鍵結至該等開口中之該選擇性生長絕緣材料之該單層中之某些。
  27. 如請求項24之方法，其中該第一材料與該絕緣材料具有相同組成物。
  28. 如請求項24之方法，其中在該第三材料上形成該化學鍵結有機單層包括： 相對於該第一材料在該第三材料上選擇性地形成一初始氫原子封端單層；及 用該第三材料上之該化學鍵結有機單層來代替該第三材料上之該初始氫原子封端單層。
  29. 一種記憶體單元之高度延伸串陣列，其包括： 交替之絕緣層級與字線層級之一垂直堆疊，該等字線層級具有對應於控制閘極區域之終端； 個別記憶體單元之電荷儲存材料，其沿著該等字線層級之該等控制閘極區域中之個別者高度延伸且並不沿著該等絕緣層級高度延伸； 該等個別記憶體單元之一電荷阻擋區域，其沿著該等字線層級之該等個別控制閘極區域高度延伸； 通道材料，其沿著該堆疊高度延伸且藉由絕緣電荷通路材料與該電荷儲存材料橫向間隔開；及 記憶體單元之該等高度延伸串中之個別者之所有該電荷儲存材料，其自記憶體單元之該等個別高度延伸串之所有該絕緣電荷通路材料橫向向外。
  30. 如請求項29之陣列，其中， 該等絕緣層級包括絕緣體材料；且 記憶體單元之該等個別高度延伸串之該電荷儲存材料及該等絕緣層級之該絕緣體材料各自具有在垂直剖面中共面之平坦橫向最內部表面。
  31. 如請求項30之陣列，其中該等共面表面係垂直的。
  32. 一種記憶體單元之高度延伸串陣列，其包括： 交替之絕緣層級與字線層級之一垂直堆疊，該等字線層級具有對應於控制閘極區域之終端，該等絕緣層級包括絕緣體材料； 個別記憶體單元之電荷儲存材料，其沿著該等字線層級之該等控制閘極區域中之個別者高度延伸且並不沿著該等絕緣層級高度延伸； 該等個別記憶體單元之一電荷阻擋區域，其沿著該等字線層級之該等個別控制閘極區域高度延伸； 通道材料，其沿著該堆疊高度延伸且藉由沿著該堆疊高度延伸之絕緣電荷通路材料而與該電荷儲存材料橫向間隔開；及 記憶體單元之該等高度延伸串中之個別者之該電荷儲存材料及該等絕緣層級之該絕緣體材料，其各自具有在垂直剖面中共面之平坦橫向最內部表面。
  33. 如請求項32之陣列，其中該等共面表面係垂直的。
TW107113944A 2017-04-28 2018-04-25 記憶體單元之高度延伸串陣列及形成記憶體陣列的方法 TWI671859B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/581,762 2017-04-28
US15/581,762 US9985049B1 (en) 2017-04-28 2017-04-28 Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays

Publications (2)

Publication Number Publication Date
TW201843775A true TW201843775A (zh) 2018-12-16
TWI671859B TWI671859B (zh) 2019-09-11

Family

ID=62165883

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113944A TWI671859B (zh) 2017-04-28 2018-04-25 記憶體單元之高度延伸串陣列及形成記憶體陣列的方法

Country Status (8)

Country Link
US (2) US9985049B1 (zh)
EP (1) EP3616240B8 (zh)
JP (1) JP6890189B2 (zh)
KR (1) KR102291999B1 (zh)
CN (1) CN110574161A (zh)
SG (1) SG11201909899SA (zh)
TW (1) TWI671859B (zh)
WO (1) WO2018200133A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733471B (zh) * 2020-02-17 2021-07-11 大陸商長江存儲科技有限責任公司 三維記憶體元件及其製造方法
TWI754282B (zh) * 2019-08-05 2022-02-01 美商美光科技公司 用於形成包含記憶體單元串及可操作直通陣列通孔之記憶體陣列的方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431591B2 (en) * 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
US10700087B2 (en) * 2017-10-12 2020-06-30 Applied Materials, Inc. Multi-layer stacks for 3D NAND extendibility
US10516025B1 (en) * 2018-06-15 2019-12-24 Sandisk Technologies Llc Three-dimensional NAND memory containing dual protrusion charge trapping regions and methods of manufacturing the same
US10593695B1 (en) 2018-10-17 2020-03-17 Micron Technology, Inc. Integrated assemblies having charge-trapping material arranged in vertically-spaced segments, and methods of forming integrated assemblies
JP7523453B2 (ja) * 2019-03-29 2024-07-26 長江存儲科技有限責任公司 ３次元メモリデバイス
US11037944B2 (en) 2019-07-10 2021-06-15 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells and operative through-array-vias
US11024644B2 (en) * 2019-08-22 2021-06-01 Micron Technology, Inc. Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
KR102743238B1 (ko) * 2019-09-30 2024-12-17 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US12035535B2 (en) 2019-12-27 2024-07-09 Sandisk Technologies Llc Three-dimensional NOR array including vertical word lines and discrete memory elements and methods of manufacture
US11114534B2 (en) * 2019-12-27 2021-09-07 Sandisk Technologies Llc Three-dimensional nor array including vertical word lines and discrete channels and methods of making the same
KR102817682B1 (ko) 2020-02-20 2025-06-10 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102817652B1 (ko) * 2020-02-20 2025-06-10 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102817674B1 (ko) 2020-02-20 2025-06-10 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11569260B2 (en) * 2020-02-26 2023-01-31 Sandisk Technologies Llc Three-dimensional memory device including discrete memory elements and method of making the same
US12432917B2 (en) 2020-02-26 2025-09-30 SanDisk Technologies, Inc. Three-dimensional memory device including discrete memory elements and method of making the same
US11244953B2 (en) 2020-02-26 2022-02-08 Sandisk Technologies Llc Three-dimensional memory device including molybdenum word lines and metal oxide spacers and method of making the same
US11930637B2 (en) 2020-06-19 2024-03-12 Applied Materials, Inc. Confined charge trap layer
US11538819B2 (en) 2020-07-16 2022-12-27 Micron Technology, Inc. Integrated circuitry, a method used in forming integrated circuitry, and a method used in forming a memory array comprising strings of memory cells
WO2022080842A1 (ko) * 2020-10-13 2022-04-21 한양대학교 산학협력단 3차원 플래시 메모리, 그 제조 방법 및 그 동작 방법
KR102504650B1 (ko) * 2020-10-21 2023-02-28 한양대학교 산학협력단 집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법
JP2022144088A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 半導体記憶装置およびその製造方法
JP2023130970A (ja) 2022-03-08 2023-09-21 キオクシア株式会社 半導体記憶装置およびその製造方法
US20230369031A1 (en) * 2022-05-12 2023-11-16 Applied Materials, Inc. Integrated method and tool for high quality selective silicon nitride deposition
KR20240032492A (ko) 2022-09-02 2024-03-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 제조 방법
JP7791633B2 (ja) * 2022-09-26 2025-12-24 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
JP2025104047A (ja) * 2023-12-27 2025-07-09 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
WO2026024441A1 (en) * 2024-07-26 2026-01-29 Micron Technology, Inc. Epitaxial growth for substrate isolation in a three dimensional (3d) memory array

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158775A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101091454B1 (ko) * 2007-12-27 2011-12-07 가부시끼가이샤 도시바 반도체 기억 장치 및 그 제조 방법
KR101585616B1 (ko) * 2009-12-16 2016-01-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101818793B1 (ko) * 2010-06-30 2018-02-21 샌디스크 테크놀로지스 엘엘씨 초고밀도 수직 nand 메모리 장치 및 이를 제조하는 방법
US9227456B2 (en) * 2010-12-14 2016-01-05 Sandisk 3D Llc Memories with cylindrical read/write stacks
US8946808B2 (en) * 2012-02-09 2015-02-03 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US8946807B2 (en) 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US9064547B2 (en) * 2013-03-05 2015-06-23 Sandisk 3D Llc 3D non-volatile memory having low-current cells and methods
KR102059525B1 (ko) * 2013-03-19 2019-12-27 삼성전자주식회사 보호 패턴을 가진 수직 셀형 반도체 소자
US9478643B2 (en) * 2013-12-24 2016-10-25 Intel Corporation Memory structure with self-aligned floating and control gates and associated methods
JP2017010951A (ja) * 2014-01-10 2017-01-12 株式会社東芝 半導体記憶装置及びその製造方法
WO2015105049A2 (en) * 2014-01-10 2015-07-16 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9583539B2 (en) * 2014-08-19 2017-02-28 Sandisk Technologies Llc Word line connection for memory device and method of making thereof
US9257443B1 (en) * 2014-09-09 2016-02-09 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9793124B2 (en) 2014-10-07 2017-10-17 Micron Technology, Inc. Semiconductor structures
US9515079B2 (en) * 2014-12-16 2016-12-06 Sandisk Technologies Llc Three dimensional memory device with blocking dielectric having enhanced protection against fluorine attack
US9484357B2 (en) * 2014-12-16 2016-11-01 Sandisk Technologies Llc Selective blocking dielectric formation in a three-dimensional memory structure
US9530781B2 (en) * 2014-12-22 2016-12-27 Sandisk Technologies Llc Three dimensional NAND memory having improved connection between source line and in-hole channel material as well as reduced damage to in-hole layers
US9595342B2 (en) * 2015-01-20 2017-03-14 Sandisk Technologies Llc Method and apparatus for refresh programming of memory cells based on amount of threshold voltage downshift
US9627397B2 (en) * 2015-07-20 2017-04-18 Macronix International Co., Ltd. Memory device and method for fabricating the same
JP6434877B2 (ja) * 2015-08-26 2018-12-05 東芝メモリ株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI754282B (zh) * 2019-08-05 2022-02-01 美商美光科技公司 用於形成包含記憶體單元串及可操作直通陣列通孔之記憶體陣列的方法
US11417681B2 (en) 2019-08-05 2022-08-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells and operative through-array-vias
TWI733471B (zh) * 2020-02-17 2021-07-11 大陸商長江存儲科技有限責任公司 三維記憶體元件及其製造方法
US11538824B2 (en) 2020-02-17 2022-12-27 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with improved charge confinement and fabrication methods thereof
US12185536B2 (en) 2020-02-17 2024-12-31 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with reduced cell interference and fabrication methods thereof

Also Published As

Publication number Publication date
JP2020518135A (ja) 2020-06-18
KR102291999B1 (ko) 2021-08-23
US10504917B2 (en) 2019-12-10
US20180315771A1 (en) 2018-11-01
JP6890189B2 (ja) 2021-06-18
WO2018200133A1 (en) 2018-11-01
CN110574161A (zh) 2019-12-13
TWI671859B (zh) 2019-09-11
SG11201909899SA (en) 2019-11-28
EP3616240A1 (en) 2020-03-04
KR20190135540A (ko) 2019-12-06
EP3616240B1 (en) 2025-09-17
EP3616240A4 (en) 2020-05-13
US9985049B1 (en) 2018-05-29
EP3616240B8 (en) 2025-11-05

Similar Documents

Publication Publication Date Title
TWI671859B (zh) 記憶體單元之高度延伸串陣列及形成記憶體陣列的方法
US10541252B2 (en) Memory arrays, and methods of forming memory arrays
US11018155B2 (en) Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
KR102484303B1 (ko) 3d-nand 디바이스들에서의 워드라인 분리를 위한 방법들
KR102237409B1 (ko) Ｎａｎｄ 메모리 어레이들 및 ｎａｎｄ 메모리 어레이들을 형성하는 방법
CN111627918B (zh) 一种3d nand存储器及其制造方法
TWI663713B (zh) 記憶體單元及整合式結構
US9230974B1 (en) Methods of selective removal of blocking dielectric in NAND memory strings
US9818756B2 (en) Methods of forming a charge-retaining transistor having selectively-formed islands of charge-trapping material within a lateral recess
US20060035432A1 (en) Method of fabricating non-volatile memory device having local SONOS gate structure
CN110491880A (zh) 一种三维存储器及其制备方法
TWI733412B (zh) 具有氣隙之半導體元件及其製造方法
CN112103293A (zh) 存储器单元及集成结构
CN113471203B (zh) 存储器结构及其制造方法
JP5363004B2 (ja) 半導体装置の製造方法
JP2013197121A (ja) 半導体装置及びその製造方法