[go: up one dir, main page]

TW201834287A - 形成電阻式隨機存取記憶體(rram)單元之方法 - Google Patents

形成電阻式隨機存取記憶體(rram)單元之方法 Download PDF

Info

Publication number
TW201834287A
TW201834287A TW106139915A TW106139915A TW201834287A TW 201834287 A TW201834287 A TW 201834287A TW 106139915 A TW106139915 A TW 106139915A TW 106139915 A TW106139915 A TW 106139915A TW 201834287 A TW201834287 A TW 201834287A
Authority
TW
Taiwan
Prior art keywords
material layer
layer
conductive material
forming
conductive
Prior art date
Application number
TW106139915A
Other languages
English (en)
Other versions
TWI672841B (zh
Inventor
周峰
祥 呂
史蒂芬 利姆克
聖托西 哈里哈蘭
曉萬 陳
恩漢 杜
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Publication of TW201834287A publication Critical patent/TW201834287A/zh
Application granted granted Critical
Publication of TWI672841B publication Critical patent/TWI672841B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種形成一記憶體裝置之方法，其包括形成一第導電材料層，該第一導電材料層具有相對的上表面與下表面，在該第一導電材料層之上表面形成一非晶矽層，剝除該非晶矽層，其中該非晶矽之一些餘留在該第一導電材料層之該上表面中，在該第一導電材料層之該上表面上形成一過渡金屬氧化材料層，及在該過渡金屬氧化材料層上形成一第二導電材料層。本方法使底電極之上表面平滑，且亦提供具有穩定材料(其係難以氧化)之一底電極上表面。

Description

形成電阻式隨機存取記憶體(RRAM)單元之方法 相關申請案之交互參照
本申請案主張於2016年11月23日提出申請之美國專利臨時申請案第62/426,114號以及2017年10月9日提出申請之美國專利申請案第15/727,776號的權利，且其等以引用方式併入本文中。
本發明係有關於非揮發性記憶體，具體而言有關於電阻式隨機存取記憶體。
電阻式隨機存取記憶體(RRAM)是一種非揮發性的記憶體。一般而言，RRAM記憶體單元各包括一包夾於兩層導電電極之間的電阻介電材料層。該介電材料正常係絕緣體。然而，藉由跨介電層施加適當的電壓會形成一條通過介電材料層的傳導路徑(通常稱作細絲(filament))。一旦細絲形成，它可被「重設」(即中斷或裂開，而導致跨該RRAM單元的高電阻)，以及藉由在介電層的兩端施加適當的電壓而設定(即重新形成，而導致跨該RRAM單元的較低電阻)。視電阻狀態，低和高電阻狀態可用來指示「1」或「0」之數位訊號，因而提供儲存一位元之資訊的可重新程式化非揮發性記憶體單元。
圖1顯示一RRAM記憶體單元1的習知組態。記憶體單元1包括一包夾於兩層導電材料層間的電阻介電材料層2，該等導電材料層分別形成頂電極3和底電極4。
圖2A至圖2D顯示介電材料層2的切換機制。具體而言，圖2A顯示電阻介電材料層2在製程後的初始狀態，其中層2展現一相對高的電阻。圖2B顯示在層2的兩端施加適當的電壓後，形成一通過層2的導電細絲7。細絲7係通過層2的導通路徑，使得跨該層展現一相對低的電阻(由於細絲7有相對高的導電率)。圖2C顯示於層2兩端施加「重設」電壓後造成細絲7中一斷裂(rupture)8之形成。斷裂8的區域具有相對高的電阻，使得跨層2展現一相對高的電阻。圖2D顯示藉由在層2兩端施加「設定」電壓所導致的斷裂8區域內細絲7之重新恢復。重新恢復的細絲7表示跨層2展現一相對低的電阻。層2在圖2B和圖2D之「形成」或「設定」狀態時的相對低電阻分別可以代表一種數位信號狀態(例如：「1」)，而圖2C的「重設」狀態中層2的相對高電阻則可代表一種不同的數位信號狀態(例如：「0」)。重設電壓(其斷裂細絲)可具有與細絲形成及設定電壓相反之極性，但亦可具有相同極性。RRAM單元1可以被重複地「重設」和「設定」，故其形成一個理想的可重新程式化非揮發性記憶體單元。
電極與切換介電材料層之形成可影響效能及穩定性。在底電極上的非所要表面氧化可影響單元效能，且歸因於寄生設定問題與單元切換而導致單元固障。若底電極表面太過粗糙，可降低單元切 換穩定性。巨大的單元至單元變化可由其他程序非均勻性所導致，其可不利地影響效能與穩定性。需要用於製造RRAM單元之改良方法。
前述問題與需求由一種形成一記憶體裝置之方法滿足，該方法包括形成一第導電材料層，該第一導電材料層具有相對的上表面與下表面，在該第一導電材料層之上表面形成一非晶矽層，剝除該非晶矽層，其中該非晶矽之一些餘留在該第一導電材料層之該上表面中，在該第一導電材料層之該上表面上形成一過渡金屬氧化材料層，及在該過渡金屬氧化材料層上形成一第二導電材料層。
本發明的其他目的與特徵將藉由檢視說明書、申請專利範圍、及隨附圖式而變得顯而易見。
1‧‧‧記憶體單元
2‧‧‧介電材料層
3‧‧‧頂電極
4‧‧‧底電極
7‧‧‧細絲
8‧‧‧斷裂
10‧‧‧矽基材
12‧‧‧n+區域
14‧‧‧通道區域
16‧‧‧字線閘
18‧‧‧氧化物絕緣層
20‧‧‧氧化物絕緣體/氧化物
22‧‧‧接觸孔
26‧‧‧接觸件
28‧‧‧導電源極線/接觸件
29‧‧‧汲極接觸件
30‧‧‧選擇電晶體
32‧‧‧氧化物
34‧‧‧接觸孔
36‧‧‧第二接觸件
38‧‧‧導電層
38a‧‧‧底電極/下電極/導電層
39‧‧‧上表面
40‧‧‧非晶矽層
40a‧‧‧矽層/非晶矽層
42‧‧‧電阻介電材料(RDM)層/切換氧化物/層
42a‧‧‧電阻介電材料(RDM)層//切換氧化物層
44‧‧‧第二導電層
44a‧‧‧頂電極/上電極
46‧‧‧氮化物層
48‧‧‧氧化物層
50‧‧‧接觸孔
52‧‧‧第三接觸件
54‧‧‧氮化物層
56‧‧‧氧化物層
58‧‧‧RDM層
60‧‧‧導電材料
60a‧‧‧導電層
62‧‧‧氧化物
64‧‧‧接觸孔
66‧‧‧接觸件
70‧‧‧氮化物層
72‧‧‧氧化物
74‧‧‧接觸孔
76‧‧‧頂電極
圖1係習知RRAM記憶體單元之側截面圖。
圖2A係習知RRAM記憶體單元在其初始狀態的側截面圖。
圖2B係習知RRAM記憶體單元繪示導電細絲之形成的側截面圖。
圖2C係習知RRAM記憶體單元繪示在導電細絲中斷裂之形成的側截面圖。
圖2D係習知RRAM記憶體單元繪示在斷裂區域中導電細絲之重新恢復的側截面圖。
圖3A-3H係根據一第一實施例繪示一RRAM記憶體單元之形成的側截面圖。
圖4A-4H係根據一第二實施例繪示一RRAM記憶體單元之形成的側截面圖。
圖5A-5C係根據一第三實施例繪示一RRAM記憶體單元之形成的側截面圖。
本發明係一製作方法，其能夠使底電極之上表面平滑，且亦提供具有穩定材料(其係難以氧化)之表面。存在三個實施例。第一實施例係用於標準電極材料(TiN、TaN、HfN、TiAlN等)之方法，該準電極材料可在標準製作廠中易於被蝕刻。第二實施例係用於整合難以蝕刻的頂電極金屬(Pt、Ni等)之方法，且使用置換程序以避免此等金屬之蝕刻。第三實施例係用於整合難以蝕刻的底電極金屬之方法。
第一實施例顯示於圖3A-3H中，而由形成顯示於圖3A之結構開始。具體地，一對n+(例如，第一導電性類型)區域12形成於一p型(例如，第二導電性類型)矽基材10中，其在基材10中界定一通道區域14。n+區域之一者係源極(例如，在圖3A左側之n+區域)，且另一n+區域係汲極(例如，在圖3A右側之n+區域)。一字線閘16(例如，以多晶矽製成)形成於基材10之通道區域14上方且與通道區域絕緣。字線閘之形成可包括在基材上一氧化物絕緣層18之形成，後續以在該氧化物層18上之多晶矽沉積，後續以光微影術與 蝕刻程序(例如光阻沉積、曝光及選擇性移除、後續以多晶矽蝕刻)，蝕刻程序選擇性移除除了構成字線閘16部分的多晶矽層。氧化物絕緣體20接著形成於該基材上方。接觸孔22藉由光微影術與氧化物蝕刻程序在氧化物20中形成。接觸金屬接著沉積以填充接觸孔22以形成接觸件26，接觸件電性連接至曝露的N+區域12。在化學機械研磨(CMP)程序後，沉積一金屬層在該結構上，後續以一CMP程序。金屬層接著使用光微影術與金屬蝕刻程序圖案化，留下一導電源極線28與接觸源極n+區域之接觸件26及電性接觸另一接觸件26(其接觸汲極n+區域)之汲極接觸件29之一者電性接觸。額外的絕緣經沉積以抬高氧化物20甚至連同接觸件28與29(例如，藉由氧化物沉積與蝕刻)。接觸件26電性連接n+區域12至源極與汲極接觸件28/29。n+區域12、通道區域14及字線閘16形成一選擇電晶體30，選擇電晶體用於選擇性連接將接著形成之RRAM單元。所產生的結構如圖3A所示。
額外的氧化物32在氧化物20之上表面及源極與汲極接觸件28/29上方形成。光微影術與蝕刻程序接著經使用以形成通過氧化物32之接觸孔34以使接觸件29曝露。接觸孔34經以導電材料填充以形成第二接觸件36。雖然圖式僅顯示單一第二接觸件36，存在一第二接觸件36延伸自形成於基材10上的RRAM記憶體單元之各者的接觸件29之一者。一導電層38形成於氧化物32之上表面與第二接觸件36上。導電層38較佳地係以TiN、TaN、HfN、TaAlN、Ti、Ta、Pt、銥、或釕製成。所得結構係顯示於圖3B。
導電層38最終將成為RRAM單元之底電極。現在描述此底電極之上表面的處理。一非晶矽層40經沉積於導電層38上，且接著退火(例如，在500C 30分鐘)，如圖3C所示。接著非晶矽層係經剝除(例如，使用熱NH4OH在60C，或TAMH)，如圖3D所示。非晶矽之形成、退火及接著剝除導致一些矽留在導電層38之上表面39中。舉例而言，若導電層38係TiN，則上表面39現在包括矽(TiSiN)。已發現，矽之包括導致該導電層38之上表面係平滑且熱穩定的。
電阻介電材料層42接著經形成於導電層38之上表面39上，如圖3E所示。較佳地，層42係一切換氧化物諸如過渡金屬氧化物(例如，HfO2、Al2O3、TaOx、TiOx、WOx、VOx、CuOx等，或此類材料之多層)。切換氧化物42可係一單獨的材料層、或可額外包括一除氧金屬諸如Ti、或可包括不同氧化物與金屬之多個子層諸如HfO2/Al2O3、HfO2/Hf/TaOx、HfO2/Ti/TiOx等。層42接著經退火(例如，RTA、閃(Flash)、LSA等)。第二導電層44經形成於層42上，且接著經退火，如圖3F所示。第二導電層44可係TiN、TaN、HfN、TaAlN、Ti、Ta、Pt、銥、釕等，其形成後續以退火(例如，RTA、LSA、閃等)。光微影術與蝕刻程序經執行(例如光阻沉積、曝光與選擇性移除，後續以一或多個蝕刻)以選擇性移除層44、42、及38之部分。此等層之剩餘部分定義頂電極44a、底電極38a、與位於兩者之間的電阻介電材料(RDM)層42a，如圖3G所示(在移除光阻之後)。
氮化物層46經沉積於結構上方且封裝該結構。形成氧化物48於氮化物層46上。藉由光微影術與蝕刻程序形成通過氧化物與氮化物(曝露頂電極TE)之接觸孔50。接觸孔50接著以導電材料填充(例如，藉由金屬沉積及化學機械研磨(CMP))以形成第三接觸件52。最終結構顯示於圖3H。
RRAM單元包括RDM層42a設置於下電極38a與上電極44a之間。因為下電極38a之上表面的氧化與表面粗糙度係藉由在彼上表面上形成RDM層42之前在彼表面上的非晶矽之形成與移除而避免，RRAM單元之效能與穩定性係經增強的。電壓及/或電流係藉由接觸件36及52施加至記憶體單元。用於接觸件36之電壓及電流行進通過接觸件29、通過接觸件26、通過選擇電晶體(n+區域12、通道14、閘16)、通過其他接觸件26、及通過源極線接觸件28。
第二實施例顯示於圖4A-4H中，而以顯示於圖3C之結構開始。執行光微影術與蝕刻程序(例如光阻沉積、曝光與選擇性移除，後續以一或多個蝕刻)，其導致所定義之矽層40a與導電層38a，如圖4A所示(在光阻移除之後)。氮化物層54經沉積於結構上方且封裝該結構。接著，形成一氧化物層56於氮化物層54上，如圖4B所示。使用化學機械研磨(CMP)以移除氧化物56之上部及氮化物層54在該非晶矽層40a上方之部分(且曝露該非晶矽層)(使用該非晶矽層40a作為一蝕刻終止)，如圖4C所示。接著，移除矽層40a(例如，使用濕式移除蝕刻諸如熱NH4OH或TAMH)，如圖4D所示。接著，藉由例如RDM沉積與蝕刻在矽層40a之移除所遺留的溝 中形成一RDM層58，其後續以退火，如圖4E所示。沉積導電材料60於結構上，如圖4F所示。導電材料60可係導電材料(例如，Pt、Ni、W等)之一薄層，後續以較低成本金屬諸如TiN、W、NI等。使用CMP或乾式蝕刻以移除設置於氧化物56上的導電材料60，在RDM層58上留下經定義之導電層60a，如圖4G所示。後續一退火。在該結構上形成氧化物62。接觸孔64經形成通過氧化物62(曝露層60a)，以導電材料填充以形成接觸件66。最終結構顯示於圖4H。
此實施例係有益的，因為對多數的切換氧化物而言，可藉由以Pt或Ni(歸因於彼等之低電阻、高熱穩定性、及好的氧阻性)形成上電極60a而達成增進的效能與穩定性。然而，Pt或Ni無法使用電漿蝕刻程序輕易地圖案化，且經常導致有角度的側壁。在圖4A-4H之實施例中，一置換的、單一波紋程序經使用以整合Pt或Ni金屬作為RRAM堆疊之頂電極，無需直接蝕刻該材料。該實施例針對Pt/Ni利用CMP程序，且可使用含H2O2氧化劑之鋁漿液。
第三實施例顯示於圖5A-5C中，而以顯示於圖3E之結構開始。在RDM層42的形成之後，代替接著形成第二導電層44(如在第一實施例中所做的)，執行光微影術與蝕刻程序(例如光阻沉積、曝光與選擇性移除，後續以一或多個蝕刻)，其導致在RDM層42a下方經定義的底電極38a，如圖5A所示(在光阻移除之後)。氮化物層70經沉積於結構上方且封裝該結構，如圖5B所示。形成氧化物72於氮化物層70上。接觸孔74經形成通過氧化物72及氮化物70(曝露RDM層42a)。接著，以導電材料填充接觸孔74(即，導電 材料層僅在該接觸孔中形成)以形成頂電極76。最終結構顯示於圖5C。
此實施例係有益的，其未蝕刻底電極與頂電極兩者。具體地，若針對整個堆疊(底電極與頂電極加上RCM層)使用一步蝕刻，歸因於在單元側壁上的金屬殘留，在頂電極與底電極之間存在較大的電性短路機會。若底電極金屬係一難以蝕刻金屬(Pt，無揮發性副產品)，則底電極蝕刻(離子撞擊)可導致對介電氧化物之過蝕刻。圖5A-5C之實施例解決了上述問題，從而切換氧化物層42a與底電極38a可先經圖案化與蝕刻，接著頂電極接觸件76可通過一頂通孔程序形成，其避免使用蝕刻定義其橫向尺寸。
須了解本發明並未受限於上文所述以及本文所說明之(多個)實施例，且涵括落在申請專利範圍之範疇內的任一變體或全部變體。例如，本文中對本發明的引述並非意欲用以限制任何申請專利範圍或申請專利範圍術語之範疇，而僅是用以對可由申請專利範圍中一或多項所涵蓋的一或多種技術特徵作出引述。上文描述之材料、程序及數值實例僅為例示性，且不應視為對申請專利範圍之限制。進一步，不需要依所闡釋之精確順序來執行所有方法步驟。單一材料層可形成為多個具有此類或類似材料之層，且反之亦然。如本文中所使用，用語「形成(forming/formed)」應包括材料沉積、材料生長、或提供如所揭示或所主張之材料的任何其他技術。最後，在一實施例中的一或多個步驟可在其他實施例中被執行，且非所有描述的步驟對任何給定的實施例係必要需求的。
應注意的是，如本文中所使用，「在…上方(over)」及「在…之上(on)」之用語皆含括性地包括「直接在…之上(directly on)」(無居中的材料、元件或間隔設置於其間)及「間接在…之上(indirectly on)」(有居中的材料、元件或間隔設置於其間)。同樣地，「相鄰的(adjacent)」一詞包括了「直接相鄰的」(無居中的材料、元件或間隔設置於其間)及「間接相鄰的」(有居中的材料、元件或間隔設置於其間)的含意，「安裝於(mounted to)」一詞則包括了「直接安裝於(directly mounted to)」(無居中的材料、元件或間隔設置於其間)及「間接安裝於(indirectly mounted to)」(有居中的材料、元件或間隔設置於其間)的含意，以及「電耦接(electrically coupled)」一詞則包括了「直接電耦接(directly electrically coupled to)」(無居中的材料或元件於其間將各元件電性相連接)及「間接電耦接(indirectly electrically coupled to)」(有居中的材料或元件於其間將各元件電性相連接)的含意。舉例而言，「在基材上方(over a substrate)」形成元件可包括直接在基材上形成元件而其間無居中的材料/元件存在，以及間接在基材上形成元件而其間有一或多個居中的材料/元件存在。

Claims (15)

  1. 一種形成一記憶體裝置之方法，其包含：形成一第一導電材料層，其具有相對之上表面及下表面；形成一非晶矽層於該第一導電材料層之該上表面上；剝除該非晶矽層，其中非晶矽之一些餘留在該第一導電材料層之該上表面中；形成一過渡金屬氧化材料層於該第一導電材料層之該上表面上；及形成一第二導電材料層於該過渡金屬氧化材料層上。
  2. 如請求項1之方法，其進一步包含：在該剝除之前退火該非晶矽。
  3. 如請求項1之方法，其進一步包含：形成一第一絕緣材料層；形成一第一腔室於該第一絕緣材料層中；及形成一第一導電接觸件於該第一腔室中；其中該第一導電材料層經形成於該第一絕緣材料層上，且與該第一導電接觸件電性接觸。
  4. 如請求項3之方法，其進一步包含：形成一第二絕緣材料層於該第二導電材料層上方；形成一第二腔室於該第二絕緣材料層中；及形成一第二導電接觸件於該第二腔室中；其中該第二導電接觸件係與該第二導電材料層電性接觸。
  5. 如請求項4之方法，其中該第二絕緣材料層係氮化物，且直接形成於該第二導電材料層上。
  6. 如請求項4之方法，其中該第二絕緣材料層係氧化物。
  7. 如請求項1之方法，其中該過渡金屬氧化材料層包括HfO2、Al2O3、TaOx、TiOx、WOx、VOx及CuOx之至少一者。
  8. 如請求項1之方法，其中該過渡金屬氧化材料層包括二或更多個材料子層，該二或更多個材料子層各自包括HfO2、Al2O3、TaOx、TiOx、WOx、VOx及CuOx之至少一者。
  9. 如請求項1之方法，其進一步包含：在一基材之一表面中形成一第一導電性類型的第一和第二區域，該基材係不同於該第一導電性類型的一第二導電性類型；形成一導電閘極，該導電閘極設置在該基材上並與該基材絕緣，且在該等第一和第二區域之間；電性耦接該第一導電材料層至該第二區域。
  10. 如請求項1之方法，其進一步包含：執行一或多個蝕刻程序，其選擇性移除該第二導電材料層、過渡金屬氧化材料層、及第一導電材料層之部分，留下該第一導電材料層之一方塊、該過渡金屬氧化材料層在該第一導電材料層之該方塊上之一方塊、及該第二導電材料層在該過渡金屬氧化材料層之該方塊上之一方塊。
  11. 如請求項1之方法，其進一步包含： 在該非晶矽層之該剝除之前，執行一或多個蝕刻程序，其選擇性移除該非晶矽層及該第一導電材料層之部分，留下該第一導電材料層之一方塊及該非晶矽在該第一導電材料層之該方塊上之一方塊；在該第一導電材料層之該方塊與非晶矽之方塊周圍形成絕緣材料；其中該非晶矽層之剝除係在該絕緣材料之該形成之後執行。
  12. 如請求項11之方法，其中：其中該非晶矽層之剝除導致一溝延伸進入該絕緣材料中；該過渡金屬氧化材料層係形成於該溝中；及該第二導電材料層係形成於該溝中。
  13. 如請求項1之方法，其進一步包含：在第二絕緣材料層之該形成之前，執行一或多個蝕刻程序，其選擇性移除該過渡金屬氧化材料層及該第一導電材料層之部分，留下該第一導電材料層之一方塊及該過渡金屬氧化材料層在該第一導電材料層之該方塊上之一方塊；在該第一導電材料層之該方塊與該過渡金屬氧化材料層之該方塊周圍及上方形成絕緣材料；形成一孔在該絕緣材料中，該孔延伸至且曝露該過渡金屬氧化材料層之該方塊；其中該第二導電材料層係形成於該孔中。
  14. 如請求項13之方法，其中該絕緣材料係氮化物，且直接形成於該過渡金屬氧化材料層之該方塊上。
  15. 如請求項13之方法，其中該絕緣材料係氧化物。
TW106139915A 2016-11-23 2017-11-17 形成電阻式隨機存取記憶體(rram)單元之方法 TWI672841B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662426114P 2016-11-23 2016-11-23
US62/426,114 2016-11-23
US15/727,776 US20180145253A1 (en) 2016-11-23 2017-10-09 Method of Forming Resistive Random Access Memory (RRAM) Cells
US15/727,776 2017-10-09
PCT/US2017/057459 WO2018097911A1 (en) 2016-11-23 2017-10-19 Method of forming resistive random access memory (rram) cells
??PCT/US17/57459 2017-10-19

Publications (2)

Publication Number Publication Date
TW201834287A true TW201834287A (zh) 2018-09-16
TWI672841B TWI672841B (zh) 2019-09-21

Family

ID=62147290

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139915A TWI672841B (zh) 2016-11-23 2017-11-17 形成電阻式隨機存取記憶體(rram)單元之方法

Country Status (3)

Country Link
US (1) US20180145253A1 (zh)
TW (1) TWI672841B (zh)
WO (1) WO2018097911A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695498B (zh) * 2018-09-21 2020-06-01 台灣積體電路製造股份有限公司 積體晶片及其形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658589B2 (en) * 2018-06-27 2020-05-19 International Business Machines Corporation Alignment through topography on intermediate component for memory device patterning
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
US11737289B2 (en) 2020-12-09 2023-08-22 International Business Machines Corporation High density ReRAM integration with interconnect
KR20230043611A (ko) * 2021-09-24 2023-03-31 삼성전자주식회사 수직적층구조를 포함하는 메모리 소자 및 그 제조방법과 메모리 소자를 포함하는 전자장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408212B1 (en) * 2003-07-18 2008-08-05 Winbond Electronics Corporation Stackable resistive cross-point memory with schottky diode isolation
US8187945B2 (en) * 2010-10-27 2012-05-29 Crossbar, Inc. Method for obtaining smooth, continuous silver film
US9685608B2 (en) * 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9019743B2 (en) * 2012-11-29 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for resistive switching random access memory with high reliable and high density
US9418899B1 (en) * 2015-02-02 2016-08-16 Globalfoundries Inc. Method of multi-WF for multi-Vt and thin sidewall deposition by implantation for gate-last planar CMOS and FinFET technology
US9443910B1 (en) * 2015-07-09 2016-09-13 Sandisk Technologies Llc Silicided bit line for reversible-resistivity memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695498B (zh) * 2018-09-21 2020-06-01 台灣積體電路製造股份有限公司 積體晶片及其形成方法

Also Published As

Publication number Publication date
WO2018097911A1 (en) 2018-05-31
TWI672841B (zh) 2019-09-21
US20180145253A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
US10510953B2 (en) Top electrode for device structures in interconnect
TWI672841B (zh) 形成電阻式隨機存取記憶體(rram)單元之方法
TWI450390B (zh) 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統
TWI621290B (zh) 側壁式記憶體單元
CN101383397B (zh) 相变化存储器元件及其制造方法
US20170317143A1 (en) Metal landing method for rram technology
KR20200034920A (ko) Rram 구조체
JP2004119958A (ja) １ｔ１ｒ型抵抗メモリアレイを製造する方法
US10833267B2 (en) Structure and method to form phase change memory cell with self- align top electrode contact
TW201543728A (zh) 具有減少之傳導路徑區域之電阻式記憶體單元
CN107278320B (zh) 几何增强电阻式随机存取存储器(rram)单元及其形成方法
TW201444136A (zh) 具有縮小底電極之電阻性記憶體單元
US11665987B2 (en) Integrated switch using stacked phase change materials
CN105098070B (zh) 相变化记忆体的制备方法
TW201711167A (zh) 半導體結構及其製造方法
US20210225936A1 (en) Memory devices and methods of forming memory devices
US20240081158A1 (en) Rram structure and fabricating method of the same
US10128184B2 (en) Antifuse structure in via hole in interplayer dielectric
CN105428533B (zh) 相变化记忆体的制造方法
US20220209112A1 (en) Resistive random access memory (rram) structure and forming method thereof
US20250351745A1 (en) Method of forming resistive random access memory (rram) cells
WO2025235020A1 (en) Method of forming resistive random access memory (rram) cells
US20250185523A1 (en) Low voltage resistive random access memory (rram) cells and method of formation
TW201916422A (zh) 具記憶體結構之半導體元件
TW202450454A (zh) 電阻切換元件及其製作方法