TW201822286A

TW201822286A - 半導體裝置及其製造方法

Info

Publication number: TW201822286A
Application number: TW106136826A
Authority: TW
Inventors: 山崎舜平
Original assignee: 日商半導體能源研究所股份有限公司
Priority date: 2016-11-01
Filing date: 2017-10-26
Publication date: 2018-06-16
Also published as: KR20180048327A; US10727356B2; US20200066914A1; JP2018078289A; US10475931B2; US20180122950A1

Abstract

本發明的一個實施方式提供一種能夠實現微型化或高積體化的半導體裝置。該半導體裝置包括：配置在基板上的第一絕緣體；配置在第一絕緣體上的第一氧化物；以與第一氧化物的頂面的至少一部分接觸的方式配置的第二氧化物；配置在第二氧化物上的第二絕緣體；配置在第二絕緣體上的第一導電體；配置在第一導電體上的第二導電體；配置在第二導電體上的第三絕緣體；以與第二絕緣體、第一導電體、第二導電體及第三絕緣體的側面接觸的方式配置的第四絕緣體；以及以與第二氧化物的頂面接觸且與第四絕緣體的側面接觸的方式配置的第五絕緣體，其中，第四絕緣體的頂面與第三絕緣體的頂面大致對齊。

Description

半導體裝置及其製造方法

[0001] 本發明的一個實施方式係關於一種半導體裝置及半導體裝置的製造方法。此外，本發明的一個實施方式係關於一種半導體晶圓、模組以及電子裝置。 [0002] 注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等的半導體元件之外，半導體電路、運算裝置或記憶體裝置也是半導體裝置的一個實施方式。顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、成像裝置及電子裝置等有時包括半導體裝置。 [0003] 注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程（process）、機器（machine）、產品（manufacture）或者組合物（composition of matter）。

[0004] 使用半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路（IC）、影像顯示裝置（簡單地記載為顯示裝置）等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到注目。 [0005] 例如，公開了作為氧化物半導體使用以氧化鋅或In-Ga-Zn類氧化物為活性層的電晶體來製造顯示裝置的技術（參照專利文獻1及專利文獻2）。 [0006] 近年來，公開了使用包含氧化物半導體的電晶體來製造記憶體裝置的積體電路的技術（參照專利文獻3）。此外，除了記憶體裝置之外，運算裝置等也使用包含氧化物半導體的電晶體製造。 [0007] [專利文獻1] 日本專利申請公開第2007-123861號公報 [專利文獻2] 日本專利申請公開第2007-96055號公報 [專利文獻3] 日本專利申請公開第2011-119674號公報

[0008] 隨著電子裝置的高性能化、輕量化及小型化，實現了積體電路的高積體化以及電晶體的微型化。由此，製造電晶體的製程規則也逐年從45nm、32nm縮小到22nm。在這樣情況中，包含氧化物半導體且具有微型化結構的電晶體被要求按照設計具有良好的電特性。 [0009] 本發明的一個實施方式的目的之一是提供一種能夠實現微型化或高積體化的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種關態電流小的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種通態電流大的電晶體。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種耗電量得到降低的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置。 [0010] 本發明的一個實施方式的目的之一是提供一種能夠長期間保持資料的半導體裝置。本發明的一個實施方式的目的之一是提供一種資料的寫入速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種設計彈性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠抑制功耗的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。 [0011] 此外，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式不一定需要實現所有上述目的。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些目的以外的目的，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些目的以外的目的。 [0012] 本發明的一個實施方式是關於一種使用氧化物半導體的電晶體，其中以與閘極電極及閘極絕緣膜的側面接觸的方式配置有絕緣體。較佳為利用原子層沉積(ALD：Atomic Layer Deposition)法沉積形成該絕緣體。藉由利用ALD法沉積形成該絕緣體，可以得到由覆蓋性優良的膜或者緻密的膜形成的絕緣體。藉由以與閘極絕緣膜的側面接觸的方式設置上述絕緣體，可以防止閘極絕緣膜中的氧擴散到外部且水或氫等雜質混入閘極絕緣膜中。 [0013] 另外，當形成該電晶體的源極區域及汲極區域時，藉由形成該絕緣體，在微型化電晶體中，可以防止源極區域及汲極區域過度擴展到閘極下側且可以使該電晶體具有良好的電特性。 [0014] 本發明的一個實施方式是一種半導體裝置，包括：配置在基板上的第一絕緣體；配置在第一絕緣體上的第一氧化物；以與第一氧化物的頂面的至少一部分接觸的方式配置的第二氧化物；配置在第二氧化物上的第二絕緣體；配置在第二絕緣體上的第一導電體；配置在第一導電體上的第二導電體；配置在第二導電體上的第三絕緣體；以與第二絕緣體、第一導電體、第二導電體及第三絕緣體的側面接觸的方式配置的第四絕緣體；以及以與第二氧化物的頂面接觸且與第四絕緣體的側面接觸的方式配置的第五絕緣體，其中，第四絕緣體的頂面較佳為與第三絕緣體的頂面大致對齊。 [0015] 在上述結構中，第一氧化物及第二氧化物較佳為包含In、元素M（M為Al、Ga、Y或Sn）及Zn。 [0016] 在上述結構中，較佳的是，第一氧化物包括不與第四絕緣體及第二導電體重疊的第一區域以及與第四絕緣體及第二導電體重疊的第二區域，並且，第一區域的相對於元素M的In原子個數比大於第二區域的相對於元素M的In原子個數比。 [0017] 在上述結構中，第二氧化物也可以至少包括與第五絕緣體接觸的第三區域以及與第二絕緣體重疊的第四區域，並且，第三區域的氫和氮中的至少一個的濃度比第四區域高。此外，在上述結構中，第三區域也可以包括與第四絕緣體及第二絕緣體重疊的部分。 [0018] 在上述結構中，第四絕緣體較佳為包含氧化鋁和氧化鉿中的任一個。此外，在上述結構中，第三絕緣體較佳為包含氧化鋁和氧化鉿中的任一個。此外，在上述結構中，第三絕緣體的厚度較佳為大於第四絕緣體的厚度。 [0019] 在上述結構中，第一導電體較佳為包含導電氧化物。此外，在上述結構中，第五絕緣體較佳為包含氫和氮中的一個或兩個。此外，在上述結構中，第五絕緣體較佳為接觸於第一氧化物的側面及第二氧化物的側面。 [0020] 在上述結構中，較佳的是，還包括：第三導電體；以及以夾著第一導電體及第二導電體與第三導電體對置的方式配置的第四導電體，第三導電體藉由設置在第五絕緣體中的開口與第二氧化物的頂面及側面接觸，並且，第四導電體藉由設置在第五絕緣體中的開口與第二氧化物的頂面及側面接觸。此外，在上述結構中，較佳為在第一絕緣體下方包括第五導電體，該第五導電體包括與第二氧化物、第一導電體及第二導電體重疊的區域。 [0021] 本發明的另一個實施方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一絕緣體；在第一絕緣體上依次形成第一氧化膜及第二氧化膜；將第一氧化膜及第二氧化膜加工為島狀，來形成第一氧化物及第二氧化物；在第二氧化物上依次形成第一絕緣膜、第一導電膜、第二導電膜及第二絕緣膜；對第一絕緣膜、第一導電膜、第二導電膜及第二絕緣膜進行蝕刻，來形成第二絕緣體、第一導電體、第二導電體及第三絕緣體；利用ALD法以覆蓋第一絕緣體、第一氧化物、第二氧化物、第二絕緣體、第一導電體、第二導電體及第三絕緣體的方式形成第三絕緣膜；對第三絕緣膜進行乾蝕刻處理，來以與第二絕緣體、第一導電體、第二導電體及第三絕緣體的側面接觸的方式形成第四絕緣體；利用PECVD法以覆蓋第一絕緣體、第一氧化物、第二氧化物、第四絕緣體及第三絕緣體的方式形成第五絕緣體；在第五絕緣體上形成第六絕緣體；在第五絕緣體及第六絕緣體中形成第一開口及第二開口；在第一開口及第二開口中，使第二氧化物的頂面及側面的至少一部分露出；以填充第一開口的方式形成第三導電體；以及以填充第二開口的方式形成第四導電體。 [0022] 根據本發明的一個實施方式，可以提供一種能夠實現微型化或高積體化的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種關態電流小的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種通態電流大的電晶體。另外，根據本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種功耗得到降低的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置。 [0023] 另外，可以提供一種能夠長期間保持資料的半導體裝置。另外，可以提供一種資料的寫入速度快的半導體裝置。另外，可以提供一種設計彈性高的半導體裝置。另外，可以提供一種能夠抑制功耗的半導體裝置。另外，可以提供一種新穎的半導體裝置。 [0024] 此外，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式不一定需要具有所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些效果以外的效果，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些效果以外的效果。

[0026] 下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。 [0027] 在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等非意圖性地被減薄，但是為了便於理解有時省略圖示。另外，在圖式中，有時在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。 [0028] 另外，尤其在俯視圖(也稱為平面圖)或透視圖等中，為了便於對發明的理解，有時省略部分組件的記載。另外，有時省略部分隱藏線等的記載。 [0029] 此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。 [0030] 在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。 [0031] 在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極（汲極端子、汲極區域或汲極電極）與源極（源極端子、源極區域或源極電極）之間具有通道區域，並且藉由通道區域電流能夠流過源極和汲極之間。注意，在本說明書等中，通道區域是指電流主要流過的區域。 [0032] 另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，有時源極和汲極可以相互調換。 [0033] 注意，通道長度例如是指電晶體的俯視圖中的半導體（或在電晶體處於導通狀態時，在半導體中電流流過的部分）和閘極電極互相重疊的區域或者形成通道的區域中的源極（源極區域或源極電極）和汲極（汲極區域或汲極電極）之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。 [0034] 通道寬度例如是指半導體（或在電晶體處於導通狀態時，在半導體中電流流過的部分）和閘極電極互相重疊的區域或者其中形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。 [0035] 另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度（以下，也稱為“實效通道寬度”）和電晶體的俯視圖所示的通道寬度（以下，也稱為“外觀上的通道寬度”）不同。例如，在閘極電極覆蓋半導體的側面的情況下，有時因為實效通道寬度大於外觀上的通道寬度，所以不能忽略其影響。例如，在微型且閘極電極覆蓋半導體的側面的電晶體中，有時形成在半導體的側面上的通道形成區域的比例增高。在此情況下，實效通道寬度大於外觀上的通道寬度。 [0036] 在此情況下，有時難以藉由實測估計實效通道寬度。例如，要從設計值估算出實效通道寬度，需要假定半導體的形狀是已知的。因此，當半導體的形狀不清楚時，難以準確地測量實效通道寬度。 [0037] 於是，在本說明書中，有時將外觀上的通道寬度稱為“圍繞通道寬度（SCW：Surrounded Channel Width）”。此外，在本說明書中，在簡單地表示為“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。 [0038] 注意，半導體的雜質例如是指半導體的主要成分之外的元素。例如，濃度小於0.1原子%的元素可以說是雜質。有時由於包含雜質，例如造成半導體的DOS(Density of States：態密度)變高，結晶性降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半導體的主要成分外的過渡金屬等。例如，有氫、鋰、鈉、矽、硼、磷、碳、氮等。在半導體是氧化物半導體的情況下，有時水也作為雜質起作用。另外，在半導體是氧化物半導體時，有時例如由於雜質的混入導致氧缺陷的產生。此外，在半導體是矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。 [0039] 注意，在本說明書等中，氧氮化矽膜是指氧含量大於氮含量的化合物膜。例如，較佳的是，氧的濃度為55原子%以上且65原子%以下，氮的濃度為1原子%以上且20原子%以下，矽的濃度為25原子%以上且35原子%以下，並且氫的濃度為0.1原子%以上且10原子%以下的範圍內。另外，氮氧化矽膜是指氮含量大於氧含量的化合物膜。例如，較佳的是，氮的濃度為55原子%以上且65原子%以下，氧的濃度為1原子%以上且20原子%以下，矽的濃度為25原子%以上且35原子%以下，並且氫的濃度為0.1原子%以上且10原子%以下的範圍內。 [0040] 另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。 [0041] 另外，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。 [0042] 另外，除非特別敘述，本說明書等所示的電晶體為場效應電晶體。此外，除非特別敘述，本說明書等所示的電晶體為n通道型電晶體。由此，除非特別敘述，其臨界電壓(也稱為“Vth”)大於0V。 [0043] 在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。 [0044] 另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。 [0045] 注意，在本說明書中，障壁膜是指具有抑制水或氫等雜質及氧的透過的功能的膜，在該障壁膜具有導電性的情況下，有時被稱為導電障壁膜。 [0046] 在本說明書等中，金屬氧化物（metal oxide）是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體（包括透明氧化物導電體）和氧化物半導體（Oxide Semiconductor，也可以簡稱為OS）等。例如，在將金屬氧化物用於電晶體的活性層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，可以將OS FET稱為包含氧化物或氧化物半導體的電晶體。 [0047] 實施方式1 〈半導體裝置的結構例子〉下面說明根據本發明的一個實施方式的半導體裝置的一個例子。 [0048] 圖1A是包括電晶體1000的半導體裝置的俯視圖。圖1B為圖1A中的點劃線A1-A2所示的部分的剖面圖且是表示電晶體1000的通道長度方向的剖面圖。圖1C為圖1A中的點劃線A3-A4所示的部分的剖面圖且表示電晶體1000的通道寬度方向的剖面圖。另外，為了明確起見，在圖1A所示的俯視圖中省略圖式中的一部分的組件而進行表示。 [0049] 如圖1A至圖1C表示，電晶體1000包括：配置在基板（未圖示）上的絕緣體402；配置在絕緣體402上的氧化物406a；以與氧化物406a的頂面中的至少一部分接觸的方式配置的氧化物406b；配置在氧化物406b上的絕緣體412；配置在絕緣體412上的導電體404a；配置在導電體404a上的導電體404b；配置在導電體404b上的絕緣體419；以與絕緣體412、導電體404a、導電體404b及絕緣體419的各側面接觸的方式配置的絕緣體418；以與氧化物406b的頂面接觸且與絕緣體418的側面接觸的方式配置的絕緣體409。在此，如圖1B表示，絕緣體418的頂面較佳為與絕緣體419的頂面大致對齊。此外，絕緣體409較佳為覆蓋絕緣體419、導電體404、絕緣體418及氧化物406。 [0050] 以下，有時將氧化物406a及氧化物406b總稱為氧化物406。注意，在電晶體1000中示出了氧化物406a和氧化物406b的疊層結構，但是本發明不侷限於此。例如，可以採用只設置有氧化物406b的結構。另外，有時將導電體404a及導電體404b總稱為導電體404。注意，在電晶體1000中示出了導電體404a和導電體404b的疊層結構，但是本發明不侷限於此。例如，可以採用只設置有導電體404b的結構。 [0051] 另外，電晶體1000可以採用在基板上配置有絕緣體432的結構。另外，可以採用包括在絕緣體432上配置的絕緣體430及以嵌入絕緣體430中的方式設置的導電體440的結構。此外，也可以在絕緣體430上配置絕緣體401，並在絕緣體401上配置絕緣體301。此外，在電晶體1000中，也可以包括以埋入在絕緣體401及絕緣體301中的方式配置的導電體310。在此，導電體310較佳為以與導電體440的頂面接觸且與氧化物406及導電體404重疊的方式配置；另外，可以採用包括在絕緣體301和導電體310上配置的絕緣體302及在絕緣體302上設置的絕緣體303，並且在絕緣體303上配置有絕緣體402的結構。 [0052] 在導電體440中，以與絕緣體430的開口內壁接觸的方式形成有導電體440a，並在其內側形成有導電體440b。在此，導電體440a及導電體440b的頂面高度與絕緣體430的頂面高度可以大致相同。雖然在電晶體1000中示出導電體440a及導電體440b的疊層結構，但是本發明不侷限於此。例如，也可以只設置導電體440b。 [0053] 在導電體310中，以與絕緣體401及絕緣體301的開口內壁接觸的方式形成有導電體310a，並在其內側形成有導電體310b。因此，導電體310a較佳為與導電體440b接觸。在此，導電體310a及導電體310b的頂面的高度與絕緣體301的頂面的高度大致相同。注意，在電晶體1000中示出了導電體310a和導電體310b的疊層結構，但是本發明不侷限於此。例如，可以採用只設置有導電體310b的結構。 [0054] 導電體404可被用作頂閘極（有時稱為第一閘極），導電體310可被用作背閘極（有時稱為第二閘極）。背閘極的電位既可以與頂閘極相等，又可以為接地電位或任意電位。另外，藉由不跟頂閘極聯動而獨立地改變背閘極的電位，可以改變電晶體的臨界電壓。 [0055] 導電體440與導電體404同樣地在通道寬度方向上延伸，並被用作對導電體310（亦即，背閘極）施加電位的佈線。在此，藉由以層疊於被用作背閘極的佈線的導電體440上的方式設置埋入在絕緣體401及絕緣體301中的導電體310，可以將絕緣體401及絕緣體301等設置在導電體440與導電體404之間，由此可以降低導電體440與導電體404之間的寄生電容，並可以提高絕緣耐壓。藉由降低導電體440與導電體404之間的寄生電容，可以提高電晶體的切換速度，而可以實現具有高頻率特性的電晶體。此外，藉由提高導電體440與導電體404之間的絕緣耐壓，可以提高電晶體1000的可靠性。因此，絕緣體401及絕緣體301的厚度較佳為大。此外，導電體440的延伸方向不侷限於此，例如也可以在電晶體1000的通道長度方向上延伸。 [0056] 在此，作為導電體310a及導電體440a較佳為使用具有抑制水或氫等雜質透過（不容易透過）的功能的導電性材料。作為導電體310a及導電體440a，例如可以使用鉭、氮化鉭、釕或氧化釕等的單層或疊層。由此，可以抑制水或氫等雜質從絕緣體432的下層經過導電體440及導電體310擴散到上層。導電體310a及導電體440a較佳為具有抑制透過氫原子、氫分子、水分子、氮原子、氮分子、氧氮化分子(N₂ O、NO及NO₂ 等)、銅原子等雜質、氧（例如氧原子及氧分子等）中的至少一個的功能。另外，上述內容同樣也適用於以下關於具有抑制雜質透過的功能的導電材料的記載。藉由使導電體310a及導電體440a具有抑制氧透過的功能，可以防止因導電體310b及導電體44b氧化而導致導電率的下降。 [0057] 作為導電體310b，較佳為使用以鎢、銅或鋁為主要成分的導電性材料。另外，雖然未圖示，但是導電體310b可以採用疊層結構，例如可以為鈦或氮化鈦與上述導電性材料的疊層。 [0058] 此外，由於導電體440b被用作佈線，所以較佳為使用其導電性比導電體310b高的導電體，例如，可以使用以銅或鋁為主要成分的導電材料。此外，雖然未圖示，但是導電體440b也可以為疊層結構，例如可以為鈦、氮化鈦與上述導電材料的疊層。 [0059] 絕緣體432及絕緣體401可以被用作防止水或氫等雜質從下層混入電晶體的阻擋絕緣膜。作為絕緣體432及絕緣體401，較佳為使用具有抑制水或氫等雜質透過的功能的絕緣材料。例如，作為絕緣體432及絕緣體401，較佳為分別使用氧化鋁及氮化矽等。由此，可以抑制氫、水等雜質擴散到絕緣體432及絕緣體401的上層。絕緣體432及絕緣體401較佳為具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧氮化分子(N₂ O、NO及NO₂ 等)、銅原子等雜質中的至少一個透過的功能。另外，上述內容同樣也適用於以下關於具有抑制雜質透過的功能的絕緣材料的記載。 [0060] 此外，作為絕緣體432及絕緣體401，較佳為使用具有抑制氧(例如，氧原子或氧分子等)透過的功能的絕緣材料。由此，可以抑制絕緣體402等所包含的氧擴散到下方。 [0061] 此外，藉由在導電體440上層疊導電體310，可以在導電體440與導電體310之間設置絕緣體401。在此，即使作為導電體440b使用銅等容易擴散的金屬，藉由作為絕緣體401設置氮化矽等也可以防止該金屬擴散到絕緣體401上方的層。 [0062] 此外，作為絕緣體303，較佳為使用具有可以抑制水或氫等雜質以及氧透過的功能的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。由此，可以抑制水或氫等雜質從絕緣體303的下層擴散到絕緣體303的上層。同時，也可以抑制絕緣體402等所包含的氧擴散到下方。 [0063] 此外，較佳為減少絕緣體402中的水、氫或氮氧化物等雜質的濃度。例如，絕緣體402的氫脫離量在熱脫附譜分析法(TDS(Thermal Desorption Spectroscopy))中的50℃至500℃的範圍內，換算為每絕緣體402的面積的氫分子為2´10¹⁵ molecules/cm² 以下，較佳為1´10¹⁵ molecules/ cm² 以下，更佳為5´10¹⁴ molecules/cm² 以下，即可。另外，絕緣體402較佳為藉由加熱而使氧釋放的絕緣體形成。 [0064] 絕緣體412可以被用作第一閘極絕緣膜，絕緣體302、絕緣體303以及絕緣體402可被用作第二閘極絕緣膜。注意，在電晶體1000中說明了絕緣體302、絕緣體303以及絕緣體402的疊層結構，但是本發明不侷限於此。例如，既可以採用由絕緣體302、絕緣體303和絕緣體402中的任何兩層形成的疊層結構，又可以採用由絕緣體302、絕緣體303和絕緣體402中的任何一層形成的結構。 [0065] 作為氧化物406較佳為使用被用作氧化物半導體的金屬氧化物(以下也稱為氧化物半導體)。較佳為使用其能隙為2eV以上，較佳為2.5eV以上的金屬氧化物。如此，藉由使用能隙較寬的金屬氧化物，可以降低電晶體的關態電流。 [0066] 由於使用氧化物半導體的電晶體在非導通狀態下的洩漏電流非常小，所以可以提供一種功耗低的半導體裝置。此外，由於氧化物半導體可以利用濺射法等形成，所以可以用於構成高集成型半導體裝置的電晶體。 [0067] 氧化物半導體較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。另外，除此之外，較佳為還包含鋁、鎵、釔或錫等。或者，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。 [0068] 在此，考慮氧化物半導體為包含銦、元素M及鋅的In-M-Zn氧化物的情況。注意，元素M為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。 [0069] 在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。 [0070] 在此，用於氧化物406a的金屬氧化物的構成元素中的元素M的原子個數比較佳為大於用於氧化物406b的金屬氧化物的構成元素中的元素M的原子個數比。另外，在用於氧化物406a的金屬氧化物中，元素M與In的原子個數比較佳為大於用於氧化物406b的金屬氧化物中的元素M與In的原子個數比。此外，在用於氧化物406b的金屬氧化物中相對於元素M的In原子個數比較佳為大於在用於氧化物406a的金屬氧化物中相對於元素M的In原子個數比。 [0071] 較佳的是，藉由將上述金屬氧化物用於氧化物406a，使氧化物406a的導帶底的能量高於氧化物406b的導帶底的能量低的區域的導帶底的能量。換言之，氧化物406a的電子親和力較佳為小於氧化物406b的導帶底的能量低的區域的電子親和力。 [0072] 在此，在氧化物406a及氧化物406b中，導帶底的能階平緩地變化。換言之，也可以將上述情況表達為導帶底的能階連續地變化或者連續地接合。為此，較佳為降低形成在氧化物406a與氧化物406b的介面的混合層的缺陷態密度。 [0073] 明確而言，藉由使氧化物406a和氧化物406b包含氧之外的共同元素(為主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物406b為In-Ga-Zn氧化物的情況下，作為氧化物406a較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化鎵等。 [0074] 此時，載子的主要路徑成為形成在氧化物406b中的窄隙部分。因為可以降低氧化物406a與氧化物406b的介面的缺陷態密度，所以介面散射給載子傳導帶來的影響小，從而可以得到大通態電流。 [0075] 另外，氧化物406包括區域426a、區域426b及區域426c。如圖1B所示，區域426a夾在區域426b和區域426c之間。區域426b及區域426c是藉由形成絕緣體409成為低電阻的區域，其導電性比區域426a高。對區域426b及區域426c添加形成絕緣體409時的成膜氛圍所包含的氫或氮等雜質元素。由此，藉由以氧化物406b中的與絕緣體409重疊的區域為中心由被添加的雜質元素形成氧缺陷，並且使該雜質元素進入氧缺陷，可以使載子密度增高並且使電阻降低。 [0076] 因此，區域426b及區域426c中的氫和氮中至少一種的濃度較佳為比區域426a高。可以利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量氫或氮的濃度。在此，作為區域426a的氫或氮的濃度，測量氧化物406b的與絕緣體412重疊的區域的中央附近（例如，氧化物406b的從絕緣體412的通道長度方向的兩側面的距離大致相等的部分）的氫或氮的濃度即可。 [0077] 另外，藉由對區域426b及區域426c添加形成氧缺陷的元素或者與氧缺陷鍵合的元素，可以實現低電阻化。作為上述元素，典型地可以舉出氫、硼、碳、氮、氟、磷、硫、氯、鈦、稀有氣體等。另外，作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。因此，區域426b及區域426c可以採用包含上述元素中的一種或多種的結構。 [0078] 此外，在氧化物406a中，區域426b及區域426c的相對於元素M的In原子個數比較佳為與氧化物406b的相對於元素M的In原子個數比大致相同。換言之，在氧化物406a中，區域426b及區域426c的相對於元素M的In原子個數比較佳為大於區域426a的相對於元素M的In原子個數比。在此，在氧化物406中，藉由提高銦含量，可以提高載子密度，而實現低電阻化。藉由採用這種結構，即使在電晶體1000的製程中氧化物406b的厚度變薄，而氧化物406b的電阻變大，也在區域426b及區域426c中氧化物406a的電阻充分低，由此可以將氧化物406的區域426b及區域426c用作源極區域及汲極區域。 [0079] 圖2A示出圖1B所示的區域426a附近的放大圖。如圖2A所示，區域426b及區域426c形成在氧化物406中的至少與絕緣體409重疊的區域。在此，氧化物406b的區域426b和區域426c中的一個被用作源極區域，另一個被用作汲極區域。另外，氧化物406b的區域426a被用作通道形成區域。 [0080] 在圖1B及圖2A中，區域426a、區域426b以及區域426c形成在氧化物406b及氧化物406a中，但是上述區域可以至少在氧化物406b中形成。另外，在圖1B等中示出區域426a與區域426b的邊界以及區域426a與區域426c的邊界大致垂直於氧化物406的頂面，但是本實施方式不侷限於此。例如，區域426b在氧化物406a的下方附近有時是縮向圖1B中的A1一側的形狀，並且區域426c在氧化物406a的下方附近有時是縮向圖1B中的A2一側的形狀。 [0081] 在電晶體1000中，如圖2A所示，區域426b及區域426c形成在氧化物406中的與絕緣體409接觸的區域以及與絕緣體418和絕緣體412的兩端附近重疊的區域。此時，區域426b及區域426c中的與導電體404重疊的部分被用作所謂重疊區域（也稱為Lov區域）。藉由採用具有Lov區域的結構，氧化物406的通道形成區域與源極區域及汲極區域之間不會形成高電阻區域，因此可以提高電晶體的通態電流及移動率。 [0082] 但是，本實施方式所示的半導體裝置不侷限於此。例如，如圖2B所示，區域426b及區域426c也可以形成在氧化物406的與絕緣體409及絕緣體418重疊的區域。換言之，圖2B所示的結構是導電體404的通道長度方向上的寬度與區域426a的寬度大致一致的結構。當採用圖2B所示的結構時，在源極區域與汲極區域之間沒有形成高電阻區域，由此可以提高電晶體的通態電流（on-state current）。此外，當採用圖2B所示的結構時，在通道長度方向上源極區域及汲極區域不與閘極重疊，由此可以抑制不需要的電容的形成。 [0083] 如此，藉由適當地選擇區域426b及區域426c的範圍，可以根據電路設計，容易地提供一種具有滿足要求的電特性的電晶體。 [0084] 絕緣體412較佳為以與氧化物406b的頂面接觸的方式配置。絕緣體412較佳為使用藉由加熱而使氧釋放的絕緣體形成。藉由以與氧化物406b的頂面接觸的方式設置上述絕緣體412，可以有效地將氧供應到氧化物406b。此外，與絕緣體402同樣，較佳為減少絕緣體412中的水或氫等雜質的濃度。絕緣體412的膜的厚度較佳為1nm以上且20nm以下，例如可以為1nm左右。 [0085] 絕緣體412較佳為包含氧。例如，利用熱脫附譜分析法(TDS法)，在100℃以上且700℃以下或者100℃以上且500℃以下的表面溫度範圍內，換算為絕緣體412的單位面積的氧分子的氧脫離量為1´10¹⁴ molecules/cm² 以上，較佳為2´10¹⁴ molecules/cm² 以上，更佳為4´10¹⁴ molecules/ cm² 以上，即可。 [0086] 絕緣體412、導電體404及絕緣體419包括與氧化物406b重疊的區域。另外，較佳的是，絕緣體412、導電體404a、導電體404b及絕緣體419的側面大致對齊。 [0087] 作為導電體404a，較佳為使用導電性氧化物。例如，可以使用能夠被用作氧化物406a或氧化物406b的金屬氧化物。尤其較佳為使用金屬的原子個數比滿足[In]:[Ga]:[Zn]=4:2:3至4.1及其附近值的導電性高的In-Ga-Zn類氧化物。藉由設置上述導電體404a，可以抑制氧向導電體404b透過並防止因氧化導致的導電體404b的電阻值的增加。 [0088] 另外，由於藉由利用濺射法沉積形成上述導電性氧化物可以對絕緣體412添加氧，所以可將氧供應到氧化物406b。由此，可以減少氧化物406的區域426a中的氧缺陷。 [0089] 作為導電體404b，例如可以使用鎢等金屬。另外，作為導電體404b，可以使用能夠將氮等雜質供應到導電體404a而提高導電體404a的導電性的導電體。作為導電體404b，例如較佳為使用氮化鈦。另外，導電體404b可以採用在氮化鈦等金屬氮化物上層疊鎢等金屬的疊層結構。 [0090] 在此，被用作閘極電極的導電體404隔著絕緣體412以覆蓋氧化物406b的區域426a附近的頂面及通道寬度方向的側面的方式設置。因此，可以由被用作閘極電極的導電體404的電場電圍繞氧化物406b的區域426a附近的頂面及通道寬度方向的側面。將由導電體404的電場電圍繞通道形成區域的電晶體的結構稱為surrounded channel(s-channel)結構。因此，由於在氧化物406b的區域426a附近的頂面及通道寬度方向的側面上形成通道，所以能夠在源極與汲極之間流過大電流，可以增大導通時的電流(通態電流)。另外，因為氧化物406b的區域426a附近的頂面及通道寬度方向的側面由導電體404的電場圍繞，所以可以減少非導通時的洩漏電流(關態電流)。 [0091] 較佳為在導電體404b上配置絕緣體419。較佳的是，絕緣體419、導電體404a、導電體404b及絕緣體412的側面大致對齊。較佳的是，利用原子層沉積(ALD：Atomic Layer Deposition)法形成絕緣體419。由此，可以以1nm以上且20nm以下左右，較佳為5nm以上且10nm以下左右的厚度形成絕緣體419。在此，與絕緣體418同樣地，作為絕緣體419較佳為使用具有可以抑制水或氫等雜質以及氧透過的功能的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。 [0092] 藉由設置上述絕緣體419，可以由具有抑制水或氫等雜質及氧的透過的功能的絕緣體419及絕緣體418覆蓋導電體404的頂面及側面。由此，可以防止水或氫等雜質經過導電體404混入氧化物406中。如此，絕緣體418及絕緣體419被用作保護閘極的閘極蓋。 [0093] 絕緣體418與絕緣體412、導電體404及絕緣體419的側面接觸。此外，絕緣體418的頂面較佳為與絕緣體419的頂面大致對齊。絕緣體418較佳為利用ALD法形成。由此，可以形成其厚度為1nm以上且20nm以下左右，較佳為1nm以上且3nm以下左右，例如為1nm的絕緣體418。ALD法中使用的前驅物有時包含碳等雜質。因此，絕緣體418有時包含碳等雜質。例如，在利用濺射法形成絕緣體401且利用ALD法形成絕緣體418的情況下，當使用氧化鋁形成絕緣體418和絕緣體401時，有時絕緣體418所包含的碳等雜質比絕緣體401多。另外，雜質的定量可以利用X射線光電子能譜（XPS：X-ray Photoelectron Spectroscopy）測定。 [0094] 如上所述，氧化物406中的區域426b及區域426c藉由在形成絕緣體409時添加的雜質元素形成。當使電晶體微型化而使其通道長度為10nm至30nm左右時，有源極區域或汲極區域所包含的雜質元素擴散而使源極區域和汲極區域電導通的擔憂。針對於此，如本實施方式所示，藉由形成絕緣體418，可以放大氧化物406的與絕緣體409接觸的區域之間的距離，所以可以防止源極區域與汲極區域電導通。再者，藉由利用ALD法形成絕緣體418，可以使氧化物406的膜的厚度與微型化通道長度相同或更薄，這樣可以防止源極區域和汲極區域之間的距離過大而可以增大電阻。 [0095] 在此，作為絕緣體418較佳為使用具有抑制水或氫等雜質及氧透過的功能的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。由此，可以防止絕緣體412中的氧擴散到外部。另外，可以抑制水或氫等雜質從絕緣體412的端部侵入到氧化物406。 [0096] 較佳為在利用ALD法沉積形成絕緣膜後進行各向異性蝕刻，以留下該絕緣膜中的與絕緣體412、導電體404及絕緣體419的側面接觸的部分的方式形成絕緣體418。由此，可以容易形成上述厚度薄的絕緣體418。此時，藉由在導電體404上設置絕緣體419，即使因該各向異性蝕刻該絕緣體419的一部分被去除，也可以充分留下絕緣體418的與絕緣體412及導電體404接觸的部分。 [0097] 以覆蓋絕緣體419、絕緣體418、氧化物406及絕緣體402的方式設置絕緣體409。在此，以與絕緣體419及絕緣體418的頂面以及絕緣體418的側面接觸的方式設置絕緣體409。作為絕緣體409，如上所述，因為是藉由對氧化物406添加氫或氮等雜質來形成區域426b及區域426c，由此，絕緣體409較佳為包含氫和氮中的至少一種。 [0098] 另外，絕緣體409較佳為以與氧化物406b的頂面以及氧化物406b的側面及氧化物406a的側面接觸的方式設置。由此，在區域426b及區域426c中，可以降低氧化物406b的側面及氧化物406a的側面的電阻。 [0099] 另外，作為絕緣體409，較佳為使用具有抑制水或氫等雜質或者氧透過的功能的絕緣材料。例如，作為絕緣體409，較佳為使用氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁等。藉由形成上述絕緣體409，由於氧透過絕緣體409進入而對區域426b及區域426c的氧缺陷供應氧，所以可以防止載子密度降低。另外可以防止水或氫等雜質透過絕緣體409進入而使區域426b及區域426c過度擴大到區域426a一側。 [0100] 較佳為在絕緣體409上設置有絕緣體415。另外，與絕緣體402等相同，較佳為減少絕緣體415的膜中的水或氫等雜質的濃度。此外，也可以在絕緣體415上設置與絕緣體432同樣的絕緣體。 [0101] 導電體450a和導電體451a以及導電體450b和導電體451b配置在形成於絕緣體415及絕緣體409中的開口。導電體450a和導電體451a以及導電體450b和導電體451b較佳為以夾著導電體404彼此對置的方式設置。 [0102] 在此，以與絕緣體415及絕緣體409的開口內壁接觸的方式形成有導電體450a，並在其內側形成有導電體451a。氧化物406的區域426b位於該開口的底部的至少一部分，並且，導電體450a與區域426b接觸。同樣地，以與絕緣體415及絕緣體409的開口內壁接觸的方式形成有導電體450b，並在其內側形成有導電體451b。氧化物406的區域426c位於該開口的底部的至少一部分，並且，導電體450b與區域426c接觸。 [0103] 在此，圖3A示出在圖1A中以點劃線A5-A6表示的部分的剖面圖。注意，雖然圖3A示出導電體450b及導電體451b的剖面圖，但是導電體450a及導電體451a的結構也是同樣的。 [0104] 如圖1B及圖3A所示，導電體450b至少接觸於氧化物406的頂面，較佳為還接觸於氧化物406的側面。尤其是，如圖3A所示，導電體450b較佳為接觸於氧化物406的通道寬度方向上的A5一側的側面和A6一側的側面中的兩個或一個。此外，如圖1B所示，導電體450b也可以接觸於氧化物406的通道長度方向上的A2一側的側面。如此，藉由使導電體450b接觸於氧化物406的頂面及氧化物406的側面，無需增加導電體450b與氧化物406的接觸部的頂部面積，就可以增大接觸部的接觸面積，而降低導電體450b與氧化物406的接觸電阻。由此，可以在實現電晶體的源極電極及汲極電極的微型化的同時提高通態電流。此外，導電體450a及導電體451a也是同樣的。 [0105] 在此，導電體450a與被用作電晶體1000的源極區域和汲極區域中的一個的區域426b接觸，導電體450b與被用作電晶體1000的源極區域和汲極區域中的另一個的區域426c接觸。因此，導電體450a及導電體451a可以被用作源極電極和汲極電極中的一個，導電體450b及導電體451b可以被用作源極電極和汲極電極中的另一個。由於區域426b及區域426c的電阻低，所以可以降低導電體450a與區域426b的接觸電阻以及導電體450b與區域426c的接觸電阻，從而可以提高電晶體1000的通態電流。 [0106] 在此，與導電體310a等同樣地，作為導電體450a及導電體450b較佳為使用具有抑制水或氫等雜質透過的功能的導電性材料。作為導電體450a及導電體450b，例如可以使用鉭、氮化鉭、鈦、氮化鈦、釕或氧化釕等的單層或疊層。由此，可以抑制水或氫等雜質從絕緣體415的上層經過導電體451a及導電體451b混入到氧化物406。 [0107] 作為導電體451a及導電體451b，較佳為使用以鎢、銅或鋁為主要成分的導電性材料。另外，雖然未圖示，但是導電體451a及導電體451b可以採用疊層結構，例如可以為鈦或氮化鈦與上述導電性材料的疊層。 [0108] 另外，在圖1B中，導電體450a及導電體450b與氧化物406a和氧化物406b的兩者接觸，但是不侷限於此。例如，導電體450a及導電體450b也可以僅與氧化物406b接觸。此外，導電體450a、導電體451a、導電體450b及導電體451b的頂面的高度可以大致相同。此外，在電晶體1000中層疊有導電體450a和導電體451a並且層疊有導電體450b和導電體451b，但是本發明不侷限於此。例如，也可以僅設置導電體451a及導電體451b。 [0109] 另外，在圖3A中，絕緣體402為設置有導電體450b（導電體450a）的開口的底部，但是本實施方式不侷限於此。如圖3B所示，有時絕緣體303為設置有導電體450b（導電體450a）的開口的底部。在圖3A所示的結構中，導電體450b（導電體450a）與絕緣體402、氧化物406a、氧化物406b、絕緣體409及絕緣體415接觸。在圖3B所示的結構中，導電體450b（導電體450a）與絕緣體303、絕緣體402、氧化物406a、氧化物406b、絕緣體409及絕緣體415接觸。 [0110] 較佳為以與導電體451a的頂面接觸的方式配置導電體452a，並且以與導電體451b的頂面接觸的方式配置導電體452b。導電體452a及導電體452b較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，雖然未圖示，但是導電體452a及導電體452b也可以為疊層結構，例如可以為鈦、氮化鈦與上述導電材料的疊層。此外，導電體452a及導電體452b也可以與導電體440等同樣地以填充設置在絕緣體中的開口的方式形成。 [0111] 下面，對電晶體1000的構成材料進行說明。 [0112] 〈基板〉作為形成電晶體1000的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。另外，作為半導體基板，例如可以舉出由矽或鍺等構成的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。再者，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如有SOI(Silicon On Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻元件、切換元件、發光元件、記憶元件等。 [0113] 此外，作為基板也可以使用撓性基板。作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到撓性基板的基板上。在此情況下，較佳為在不具有撓性的基板與電晶體之間設置剝離層。此外，作為基板，也可以使用包含纖維的薄片、薄膜或箔等。另外，基板也可以具有伸縮性。此外，基板可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板例如包括具有如下厚度的區域：5mm以上且700mm以下，較佳為10mm以上且500mm以下，更佳為15mm以上且300mm以下。藉由將基板形成為薄，可以實現包括電晶體的半導體裝置的輕量化。另外，藉由將基板形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩和因掉落等而基板上的半導體裝置受到的衝擊等。亦即，可以提供一種耐久性高的半導體裝置。 [0114] 作為撓性基板的基板，例如可以使用金屬、合金、樹脂或玻璃或者其纖維等。撓性基板的基板的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為撓性基板的基板，例如使用線性膨脹係數為1´10^-3 /K以下、5´10^-5 /K以下或1´10^-5 /K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板的基板。 [0115] 〈絕緣體〉作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物以及金屬氮氧化物等。 [0116] 藉由使用具有抑制水或氫等雜質及氧透過的功能的絕緣體圍繞電晶體，能夠使電晶體的電特性穩定。例如，作為絕緣體303、絕緣體401以及絕緣體432，可以使用具有抑制水或氫等雜質及氧透過的功能的絕緣體。 [0117] 作為具有抑制水或氫等雜質及氧透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。 [0118] 另外，作為絕緣體303、絕緣體401以及絕緣體432，例如可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等形成。另外，絕緣體303、絕緣體401以及絕緣體432較佳為包含氧化鋁或氧化鉿等。 [0119] 作為絕緣體430、絕緣體301、絕緣體302、絕緣體402、以及絕緣體412，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體430、絕緣體301、絕緣體302、絕緣體402以及絕緣體412較佳為包含氧化矽、氧氮化矽或氮化矽。 [0120] 作為絕緣體302、絕緣體303、絕緣體402、以及/或絕緣體412較佳為包括相對介電常數高的絕緣體。例如，作為絕緣體302、絕緣體303、絕緣體402、以及/或絕緣體412較佳為包含氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。或者，絕緣體302、絕緣體303、絕緣體402以及/或絕緣體412較佳為具有氧化矽或氧氮化矽與相對介電常數高的絕緣體的疊層結構。因為氧化矽及氧氮化矽熱穩定性高，所以藉由與相對介電常數高的絕緣體組合，可以實現熱穩定且相對介電常數高的疊層結構。例如，當採用在絕緣體402及絕緣體412中採用氧化鋁、氧化鎵或氧化鉿與氧化物406接觸的結構時，能夠抑制氧化矽或氧氮化矽所含有的矽混入氧化物406。另外，例如當在絕緣體402及絕緣體412中採用氧化矽或氧氮化矽與氧化物406接觸的結構時，有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心有時可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。 [0121] 注意，絕緣體430、絕緣體301及絕緣體415較佳為包括相對介電常數低的絕緣體。例如，絕緣體430、絕緣體301及絕緣體415較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。或者，絕緣體430、絕緣體301及絕緣體415較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽熱穩定性高，所以藉由與樹脂組合，可以實現熱穩定性高且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸等。 [0122] 作為絕緣體418及絕緣體419，可以使用具有抑制水或氫等雜質及氧透過的功能的絕緣體。作為絕緣體418及絕緣體419，例如可以使用氧化鋁、氧化鉿、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等形成。 [0123] 〈導電體〉作為導電體404a、導電體404b、導電體310a、導電體310b、導電體450a、導電體450b、導電體451a、導電體451b、導電體452a以及導電體452b較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、以及釕等的金屬元素中的一種以上的材料。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。 [0124] 另外，作為上述導電體，尤其是導電體404a、導電體310a、導電體450a及導電體450b，可以使用包含可以應用於氧化物406的金屬氧化物所包含的金屬元素及氧的導電性材料。或者，也可以使用包含上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電性材料。或者，可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。或者，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲氧化物406所包含的氫。或者，有時可以俘獲從外方的絕緣體等混入的氫。 [0125] 另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電性材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電性材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電性材料和包含氮的導電材料的疊層結構。 [0126] 此外，在將氧化物用於電晶體的通道形成區域的情況下，作為閘極電極較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電性材料設置在通道形成區域一側。藉由將包含氧的導電性材料設置在通道形成區域一側，從該導電性材料脫離的氧容易被供應到通道形成區域。 [0127] 〈可以應用於氧化物406的金屬氧化物〉下面說明根據本發明的氧化物406。作為氧化物406，較佳為使用被用作氧化物半導體的金屬氧化物（以下，也稱為氧化物半導體）。 [0128] 氧化物半導體較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。另外，除此之外，較佳為還包含鋁、鎵、釔或錫等。或者，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。 [0129] 在此，考慮氧化物半導體是包含銦、元素M及鋅的InMZnO的情況。注意，元素M為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。 [0130] 在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。 [0131] 在此，考慮金屬氧化物包含銦、元素M及鋅的情況。 [0132] 下面，參照圖18A、圖18B及圖18C對能夠被用作氧化物406a及氧化物406b的金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，在圖18A、圖18B及圖18C中，沒有記載氧的原子個數比。另外，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。 [0133] 在圖18A、圖18B及圖18C中，虛線表示[In]:[M]:[Zn]= (1+a): (1-a):1的原子個數比(-1≤a≤1)的線、[In]:[M]:[Zn]= (1+a): (1-a):2的原子個數比的線、[In]:[M]:[Zn]= (1+a): (1-a):3的原子個數比的線、[In]:[M]:[Zn]= (1+a): (1-a):4的原子個數比的線及[In]:[M]:[Zn]= (1+a): (1-a):5的原子個數比的線。 [0134] 點劃線表示[In]:[M]:[Zn]=5:1:b的原子個數比(b≥0)的線、[In]:[M]:[Zn]=2:1:b的原子個數比的線、[In]:[M]:[Zn]=1:1:b的原子個數比的線、[In]:[M]:[Zn]=1:2:b的原子個數比的線、[In]:[M]:[Zn]=1:3:b的原子個數比的線及[In]:[M]:[Zn]=1:4:b的原子個數比的線。 [0135] 另外，圖18A、圖18B及圖18C所示的[In]:[M]:[Zn]=0:2:1的原子個數比及其附近值的金屬氧化物容易具有尖晶石型結晶結構。 [0136] 有時在金屬氧化物中，多個相共存(例如，二相共存、三相共存等)。例如，當原子個數比接近[In]:[M]:[Zn]=0:2:1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]:[M]:[Zn]=1:0:0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在金屬氧化物中多個相共存時，可能在不同的結晶結構之間形成晶界。 [0137] 圖18A所示的區域A示出金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍的一個例子。 [0138] 藉由增高銦含量，可以提高金屬氧化物的載子移動率(電子移動率)。由此，銦含量高的金屬氧化物的載子移動率比銦含量低的金屬氧化物高。 [0139] 另一方面，金屬氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為[In]:[M]:[Zn]=0:1:0或接近[In]:[M]:[Zn]=0:1:0時(例如，圖18C中的區域C)，絕緣性變高。 [0140] 例如，用於氧化物406b的金屬氧化物較佳為具有載子移動率高的圖18A的區域A所示的原子個數比。在用於氧化物406b的金屬氧化物中，例如可以將In：Ga：Zn設定為4：2：3至4.1或其附近。另一方面，用於氧化物406a的金屬氧化物較佳為具有絕緣性較高的圖18C的區域C所示的原子個數比。在用於氧化物406a的金屬氧化物中，例如可以將In：Ga：Zn設定為1：3：4附近。 [0141] 尤其在圖18B所示的區域B中即使在區域A中也可以得到高載子移動率、高可靠性的金屬氧化物。 [0142] 區域B包括[In]:[M]:[Zn]=4:2:3至4.1及其附近值。附近值例如包括[In]:[M]:[Zn]=5:3:4。另外，區域B包括[In]:[M]:[Zn]=5:1:6及其附近值以及[In]:[M]:[Zn]=5:1:7及其附近值。 [0143] 另外，當作為金屬氧化物使用In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。注意，所形成的金屬氧化物的原子個數比可以在上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內變動。例如，當用於金屬氧化物的濺射靶材的組成為In:Ga:Zn=4:2:4.1[原子個數比]時，所形成的金屬氧化物的組成有時接近於In:Ga:Zn=4:2:3[原子個數比]。此外，當用於金屬氧化物的濺射靶材的組成為In:Ga:Zn=5:1:7[原子個數比]時，所形成的金屬氧化物的組成有時接近於In:Ga:Zn=5:1:6[原子個數比]。 [0144] 注意，金屬氧化物所具有的性質不是僅由原子個數比決定的。即使在原子個數比相同的情況下，也根據形成條件，有時金屬氧化物的性質不同。例如，當使用濺射裝置沉積形成金屬氧化物時，所形成的膜的原子數比與靶材的原子數比偏離。另外，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。因此，圖示的區域是表示金屬氧化物有具有特定特性的傾向時的原子個數比的區域，區域A至區域C的邊界不嚴格。 [0145] 〈金屬氧化物的構成〉以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC(Cloud-Aligned Composite)-OS的構成進行說明。 [0146] 在本說明書等中，有時記載為CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指結晶結構的一個例子，CAC是指功能或材料構成的一個例子。 [0147] CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。 [0148] 此外， CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時觀察到其邊緣模糊而以雲狀連接的導電性區域。 [0149] 此外，在CAC-OS或CAC-metal oxide中，導電性區域和絕緣性區域有時以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料中。 [0150] 此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分藉由與具有寬隙的成分的互補作用，與具有窄隙的成分聯動而使載子流過具有寬隙的成分。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道區域時，在電晶體的導通狀態中可以得到高電流驅動力，亦即大通態電流及高場效移動率。 [0151] 就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。 [0152] 〈金屬氧化物的結構〉氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。 [0153] CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。 [0154] 雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸變附近也觀察不到明確的晶界（grain boundary）。亦即，可知由於晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS因為a-b面方向上的氧原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等而能夠包容畸變。 [0155] CAAC-OS有具有層狀結晶結構（也稱為層狀結構）的傾向，在該層狀結晶結構中層疊有包含銦及氧的層（下面稱為In層）和包含元素M、鋅及氧的層（下面稱為（M，Zn）層）。另外，銦和元素M彼此可以取代，在用銦取代（M，Zn）層中的元素M的情況下，也可以將該層表示為（In，M，Zn）層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為（In，M）層。 [0156] CAAC-OS是結晶性高的氧化物半導體。另一方面，在CAAC-OS中觀察不到明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。 [0157] 在nc-OS中，微小的區域（例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域）中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。 [0158] a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。 [0159] 氧化物半導體具有各種結構及各種特性。能夠用於本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。 [0160] 〈具有氧化物半導體的電晶體〉接著，說明將上述氧化物半導體用於電晶體的情況。 [0161] 藉由將上述氧化物半導體用於電晶體，可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。 [0162] 另外，在電晶體中，較佳為氧化物406b的區域426a中的載子密度為低。在要降低氧化物半導體膜的載子密度的情況下，可以降低氧化物半導體膜中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。例如，氧化物406b的區域426a中的載子密度可以低於8´10¹¹ /cm³ ，較佳為低於1´10¹¹ /cm³ ，更佳為低於1´10¹⁰ /cm³ ，且為1´10^-9 /cm³ 以上。 [0163] 此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，因此有時具有較低的陷阱態密度。 [0164] 此外，被氧化物半導體的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，在陷阱態密度高的氧化物半導體中形成有通道區域的電晶體的電特性有時不穩定。 [0165] 因此，為了使電晶體的電特性穩定，減少氧化物406b的區域426a中的雜質濃度是有效的。為了減少氧化物406b的區域426a中的雜質濃度，較佳為還減少附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。 [0166] 〈雜質〉在此，說明氧化物半導體中的各雜質的影響。 [0167] 在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷能階。由此，將氧化物406b的區域426a中的矽或碳的濃度（藉由SIMS測得的濃度）設定為2×10¹⁸ atoms/cm³ 以下，較佳為2×10¹⁷ atoms/cm³ 以下。 [0168] 另外，當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為減少氧化物406b的區域426a中的鹼金屬或鹼土金屬的濃度。明確而言，使藉由SIMS測得的氧化物406b的區域426a中的鹼金屬或鹼土金屬的濃度為1´10¹⁸ atoms/cm³ 以下，較佳為2´10¹⁶ atoms/cm³ 以下。 [0169] 當氧化物半導體包含氮時，容易產生作為載子的電子，使載子密度增加，而n型化。其結果是，在氧化物406b的區域426a中包含氮的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少氧化物406b的區域426a中的氮，例如，利用SIMS測得的氧化物406b的區域426a中的氮濃度低於5´10¹⁹ atoms/cm³ ，較佳為5´10¹⁸ atoms/cm³ 以下，更佳為1´10¹⁸ atoms/cm³ 以下，進一步較佳為5´10¹⁷ atoms/cm³ 以下。 [0170] 包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，在氧化物406b的區域426a中包含大量氫的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物406b的區域426a中的氫。明確而言，在氧化物半導體中，將利用SIMS測得的氫濃度設定為低於1´10²⁰ atoms/cm³ ，較佳為低於1´10¹⁹ atoms/cm³ ，更佳為低於5´10¹⁸ atoms/ cm³ ，進一步較佳為低於1´10¹⁸ atoms/cm³ 。 [0171] 藉由充分減少氧化物406b的區域426a中的雜質，可以使電晶體具有穩定的電特性。 [0172] 〈半導體裝置的製造方法〉下面，參照圖1A至圖1C及圖4A至圖14說明根據發明的電晶體1000的製造方法。圖1A至圖1C及圖4A至圖13C中的各圖A是俯視圖。另外，各圖B是沿著各圖A中的點劃線A1-A2所示的部分的剖面圖。此外，各圖C是沿著各圖A中的點劃線A3-A4所示的部分的剖面圖。 [0173] 首先，準備基板（未圖示），在該基板上形成絕緣體432。可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法或ALD法等形成絕緣體432。 [0174] 注意，CVD法可以分為利用電漿的電漿增強CVD(PECVD：Plasma Enhanced CVD)法、利用熱量的熱CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣體分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。 [0175] 藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為不使用電漿，熱CVD法是能夠減少對被處理物造成的電漿損傷的成膜方法。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge up)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生上述電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不產生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。 [0176] 另外，ALD法也是能夠減少對被處理物造成的電漿損傷的成膜方法。此外，在利用ALD法的成膜時不產生電漿損傷，所以能夠得到缺陷較少的膜。 [0177] 不同於使從靶材等中被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的形成方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆蓋性。尤其是，藉由ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於要覆蓋縱橫比高的開口的表面的情況。但是，ALD法的沉積速度比較慢，所以有時較佳為與CVD法等沉積速度快的其他成膜方法組合而使用。 [0178] CVD法或ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法或ALD法時，可以藉由一邊沉積形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使其成膜時所需的時間縮短。因此，有時可以提高半導體裝置的生產率。 [0179] 在本實施方式中，作為絕緣體432，藉由濺射法形成氧化鋁膜。絕緣體432也可以採用多層結構。例如可以採用利用濺射法形成氧化鋁，然後利用ALD法在該氧化鋁上形成另一氧化鋁的結構。或者，也可以採用利用ALD法形成氧化鋁，然後利用濺射法在該氧化鋁上形成另一氧化鋁的結構。 [0180] 接著，在絕緣體432上形成絕緣體430。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體430。在本實施方式中，作為絕緣體430，藉由CVD法形成氧化矽膜。 [0181] 接著，在絕緣體430中形成到達絕緣體432的槽。槽例如包括孔或開口等。在形成該槽時，可以使用濕蝕刻，但是對微型加工來說乾蝕刻是較佳的。作為絕緣體432，較佳為選擇在對絕緣體430進行蝕刻以形成槽時能用作蝕刻障壁膜的絕緣體。例如，當作為形成槽的絕緣體430使用氧化矽膜時，作為絕緣體432可以使用氮化矽膜、氧化鋁膜、氧化鉿膜。 [0182] 在形成槽後，形成成為導電體440a的導電體。成為導電體440a的導電體較佳為包含具有抑制氧透過的功能的導電體。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用該導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為導電體440a的導電體。 [0183] 在本實施方式中，作為將成為導電體440a的導電體，利用濺射法形成氮化鉭膜或者在氮化鉭上層疊氮化鈦而成的膜。藉由作為導電體440a使用這種金屬氮化物，即使作為後面說明的導電體440b使用銅等容易擴散的金屬，也可以防止該金屬從導電體440a擴散到外部。 [0184] 接著，在將成為導電體440a的導電體上形成將成為導電體440b的導電體。將成為導電體440b的導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在本實施方式中，作為將成為導電體440b的導電體，形成銅等低電阻導電材料。 [0185] 接著，藉由進行CMP處理，去除絕緣體430上的將成為導電體440a的導電體以及將成為導電體440b的導電體。其結果是，只在槽殘留將成為導電體440a的導電體以及將成為導電體440b的導電體，所以可以形成包括其頂面平坦的導電體440a及導電體440b的導電體440（參照圖4A、圖4B及圖4C）。 [0186] 接著，在導電體440及絕緣體430上形成絕緣體401。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體401。在本實施方式中，作為絕緣體401，藉由CVD法形成氮化矽膜。如此，藉由作為絕緣體401使用氮化矽等不容易透過銅的絕緣體，即使作為導電體440b等使用銅等容易擴散的金屬，也可以防止該金屬擴散到絕緣體401上方的層。 [0187] 接著，在絕緣體401上形成絕緣體301。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體301。 [0188] 接著，在絕緣體401及絕緣體301中形成到達導電體440的槽。槽例如包括孔或開口等。在形成該槽時，可以使用濕蝕刻，但是對微型加工來說乾蝕刻是較佳的。 [0189] 在形成槽後，形成成為導電體310a的導電體。成為導電體310a的導電體較佳為包含具有抑制氧透過的功能的導電體。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用該導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為導電體310a的導電體。 [0190] 在本實施方式中，作為成為導電體310a的導電體，利用濺射法沉積形成氮化鉭。 [0191] 接著，在成為導電體310a的導電體上沉積形成成為導電體310b的導電體。成為導電體310b的導電體可以利用濺射法、CVD法、MBE法、PLD法或ALD法等沉積形成。 [0192] 在本實施方式中，作為成為導電體310b的導電體，利用CVD法形成氮化鈦，並且在該氮化鈦上利用CVD法形成鎢。 [0193] 接著，藉由進行CMP處理，去除絕緣體301上的成為導電體310a的導電體及成為導電體310b的導電體。其結果是，藉由只在槽部留下成為導電體310a的導電體及成為導電體310b的導電體，可以形成包括其頂面平坦的導電體310a及導電體310b的導電體310（參照圖4A、圖4B及圖4C）。 [0194] 接著，在絕緣體301及導電體310上形成絕緣體302。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體302。 [0195] 接著，在絕緣體302上形成絕緣體303。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體303。 [0196] 接著，在絕緣體303上形成絕緣體402。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體402。 [0197] 接著，較佳為進行第一加熱處理。第一加熱處理以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度，更佳為以320℃以上且450℃以下的溫度進行即可。第一加熱處理在氮或惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者，第一加熱處理也可以在氮或惰性氣體氛圍下進行加熱處理，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體氛圍下，進行加熱處理。藉由第一加熱處理，可以去除絕緣體402所包含的水或氫等雜質。或者，在第一加熱處理中，也可以在減壓狀態下進行包含氧的電漿處理。包含氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者，也可以包括對基板一側施加RF(Radio Frequency：射頻)的電源。藉由使用高密度電漿可以生成高密度氧自由基，且藉由對基板一側施加RF可以將由高密度電漿生成的氧自由基高效地導入絕緣體402中。或者，也可以在使用這種裝置進行包含惰性氣體的電漿處理之後，為填補脫離的氧而進行包含氧的電漿處理。注意，有時也可以不進行第一加熱處理。 [0198] 另外，該加熱處理也可以在形成絕緣體302後、形成絕緣體303後以及形成絕緣體402後進行。該加熱處理可以使用第一加熱處理條件，但是形成絕緣體302後的加熱處理較佳為在包含氮的氛圍下進行。 [0199] 在本實施方式中，作為第一加熱處理，在形成絕緣體402之後在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。 [0200] 接著，在絕緣體402上依次形成氧化膜406aA及氧化膜406bA（參照圖4A、圖4B及圖4C）。較佳為在不暴露於大氣環境的情況下連續地形成氧化膜406aA及氧化膜406bA。藉由如上所述那樣形成膜，由於可以防止來自大氣環境的雜質或水分附著於氧化膜406aA上，所以可以保持氧化膜406aA與氧化膜406bA的介面附近的清潔。 [0201] 可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成氧化膜406aA及氧化膜406bA。 [0202] 例如，在利用濺射法形成氧化膜406aA及氧化膜406bA的情況下，作為濺射氣體使用氧或者氧和稀有氣體的混合氣體。藉由提高濺射氣體所包含的氧的比率，可以增加在形成的氧化膜中的過量氧。另外，在利用濺射法形成氧化膜406aA及氧化膜406bA的情況下，可以使用上述In-M-Zn氧化物靶材。 [0203] 尤其是，在形成氧化膜406aA時，有時濺射氣體所包含的氧的一部分供應給絕緣體402。 [0204] 此外，氧化膜406aA的濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%。 [0205] 接著，利用濺射法形成氧化膜406bA。此時，當在濺射氣體所包含的氧的比率設定為1%以上且30%以下、較佳為5%以上且20%以下的情況下進行成膜時，形成氧缺乏型氧化物半導體。使用氧缺乏型氧化物半導體的電晶體可以具有較高的場效移動率。 [0206] 當將氧缺乏型氧化物半導體用於氧化膜406bA時，較佳為將包含過量氧的氧化膜用於氧化膜406aA。另外，也可以在形成氧化膜406bA之後進行氧摻雜處理。 [0207] 在本實施方式中，利用濺射法使用In:Ga:Zn=1:3:4[原子個數比]的靶材形成氧化膜406aA，並且利用濺射法使用In:Ga:Zn=4:2:4.1[原子個數比]的靶材形成氧化膜406bA。 [0208] 接著，也可以進行第二加熱處理。作為第二加熱處理，可以利用第一加熱處理條件。藉由進行第二加熱處理，可以去除氧化膜406aA及氧化膜406bA中的水或氫等雜質等。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。 [0209] 下面，將氧化膜406aA及氧化膜406bA加工為島狀而形成氧化物406a氧化物406b（參照圖5A、圖5B及圖5C）。在此，以其至少一部分與導電體310重疊的方式形成氧化物406a及氧化物406b。可以藉由光微影法對氧化膜406aA及氧化膜406bA進行加工。進行該加工之後，氧化物406a及氧化物406b的剖面形狀較佳為錐形形狀。該錐形角度相對於與基板底面平行的面為30度以上且小於75度，較佳為30度以上且小於70度。藉由具有這種錐形角度，可以提高以後的成膜製程中的膜的覆蓋性。另外，可以利用乾蝕刻法或濕蝕刻法進行該加工。利用乾蝕刻法的加工適合於微細加工及上述錐形形狀的加工。 [0210] 注意，在光微影法中，首先藉由遮罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，隔著該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如，使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩，即可。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。另外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時，不需要遮罩。另外，作為去除光阻遮罩的方法，既可以進行灰化處理等乾蝕刻處理或濕蝕刻處理，也可以在進行乾蝕刻處理之後進行濕蝕刻處理，又可以在進行濕蝕刻處理之後進行乾蝕刻處理。 [0211] 或者，可以使用由絕緣體或導電體構成的硬遮罩代替光阻遮罩。當使用硬遮罩時，可以在氧化膜406bA上形成成為硬遮罩材料的絕緣膜或導電膜且在其上形成光阻遮罩，然後對硬遮罩材料進行蝕刻來形成所需要的形狀的硬遮罩。對氧化膜406aA及氧化膜406bA進行的蝕刻既可以在去除光阻遮罩後進行，又可以不去除光阻遮罩進行。在採用後者的情況下，進行蝕刻時有時光阻遮罩消失。可以在對氧化膜406aA及氧化膜406bA進行蝕刻後藉由蝕刻去除硬遮罩。另一方面，在硬遮罩材料沒有影響到後製程或者可以在後製程中使用的情況下，不一定要去除硬遮罩。 [0212] 作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以採用對平行平板型電極中的一個施加高頻電源的結構。或者，也可以採用對平行平板型電極中的一個施加不同的多個高頻電源的結構。或者，也可以採用對平行平板型電極的各個施加頻率相同的高頻電源的結構。或者，也可以採用對平行平板型電極的各個施加不同的高頻電源的結構。或者，也可以利用具有高密度電漿源的乾蝕刻裝置。例如，作為具有高密度電漿源的乾蝕刻裝置，可以使用感應耦合電漿(ICP：Inductively Coupled Plasma) 蝕刻裝置等。 [0213] 藉由進行上述乾蝕刻法等的處理，有時起因於蝕刻氣體的雜質附著於或擴散於氧化物406a及氧化物406b等的表面或內部。作為雜質，例如有氟或氯等。 [0214] 為了去除上述雜質，進行洗滌。作為洗滌方法，有使用洗滌液等的濕式清潔、使用電漿的等離子處理以及熱處理的洗滌等，可以適當地組合上述洗滌。 [0215] 作為濕式清潔，可以使用用碳酸水或純水稀釋草酸、磷酸或氫氟酸等的水溶液進行洗滌處理。或者，可以使用純水或碳酸水進行超聲波洗滌。在本實施方式中，使用純水或碳酸水進行超聲波洗滌。 [0216] 接著，也可以進行第三加熱處理。作為第三加熱處理，可以利用第一加熱處理條件。注意，有時也可以不進行第三加熱處理。在本實施方式中，不進行第三加熱處理。 [0217] 接著，在絕緣體402、氧化物406a及氧化物406b上依次形成絕緣膜412A、導電膜404aA、導電體404bA以及絕緣膜419A（參照圖6A、6B及圖6C）。 [0218] 絕緣膜412A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。 [0219] 在此，可以進行第四加熱處理。作為第四加熱處理，可以利用第一加熱處理條件。藉由該加熱處理，可以減少絕緣膜412A中的水分濃度及氫濃度。注意，有時也可以不進行第四加熱處理。 [0220] 導電膜404aA可以利用濺射法、CVD法、MBE法、PLD法或ALD法等沉積形成。藉由作為導電膜404aA在包含氧的氛圍下利用濺射法形成可以用於上述導電體404a的導電性氧化物，可以對絕緣體412添加氧，所以可以將氧供應給氧化物406b。 [0221] 導電膜404bA可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。藉由利用濺射法形成導電膜404bA，可以降低導電膜404aA中的電阻值而成為導電體。上述導電體可以稱為OC(Oxide Conductor)電極。可以在該OC電極上的導電體上，利用濺射法等形成另一導電體。 [0222] 在形成絕緣膜419A時，可以利用濺射法、CVD法、MBE法、PLD法或ALD法等，尤其較佳為利用ALD法。藉由利用ALD法形成絕緣膜419A，可以將其厚度設定為1nm以上且20nm以下左右，較佳為5nm以上且10nm以下左右。在此，絕緣膜419A的厚度較佳為大於將成為絕緣體418的絕緣膜418A的厚度。由此，在後面的製程中形成絕緣體418時，容易將絕緣體419殘留於導電體404上。 [0223] 在此，可以進行第五加熱處理。作為第五加熱處理，可以利用第一加熱處理條件。注意，有時也可以不進行第五加熱處理。 [0224] 接著，對絕緣膜412A、導電膜404aA、導電膜404bA以及絕緣膜419A進行蝕刻而形成絕緣體412、導電體404a、導電體404b以及絕緣體419（參照圖7A、圖7B及圖7C）。絕緣體412、導電體404a、導電體404b以及絕緣體419以其至少一部分與導電體310及氧化物406重疊的方式形成。在對絕緣膜412A、導電膜404aA、導電膜404bA及絕緣膜419A進行加工時，可以利用光微影法。 [0225] 在此，絕緣體412、導電體404a、導電體404b以及絕緣體419的剖面形狀較佳為儘可能不成為錐形形狀。由此，在後製程中形成絕緣體418時，容易留下絕緣體418。 [0226] 另外，由於該蝕刻，有時氧化物406b中的不與絕緣體412重疊的區域的頂面也被蝕刻。在此情況下，氧化物406b中的與絕緣體412重疊的區域的膜的厚度比氧化物406b中的不與絕緣體412重疊的區域厚。 [0227] 接著，利用ALD法，以覆蓋絕緣體402、氧化物406、絕緣體412、導電體404以及絕緣體419的方式形成絕緣膜418A（參照圖8A、8B及圖8C）。藉由利用ALD法形成絕緣膜418A，可以使其厚度為1nm以上且20nm以下左右，較佳為1nm以上且3nm以下左右，例如可以為1nm左右。再者，藉由利用ALD法形成絕緣膜418A，雖然由絕緣體412、導電體404以及絕緣體419構成的結構體的縱橫比非常大，也可以在該結構體的頂面及側面上形成針孔少且厚度均勻的絕緣膜418A。在本實施方式中，作為絕緣膜418A利用ALD法形成氧化鋁。 [0228] 接著，對絕緣膜418A進行各向異性蝕刻處理，以與絕緣體412、導電體404以及絕緣體419的各側面接觸的方式形成絕緣體418（圖9A、圖9B及圖9C）。作為各向異性蝕刻處理，較佳為進行乾蝕刻處理。由此，去除在大致平行於基板面的表面上形成的絕緣膜418A，而可以以自對準的方式形成絕緣體418。 [0229] 在此，藉由使絕緣體419的厚度比絕緣膜418A厚，雖然去除絕緣體419及絕緣體418的上部，也可以留下絕緣體419及絕緣體418。再者，藉由使氧化物406的端部成為錐形形狀，可以縮短去除與氧化物406的側面接觸形成的絕緣膜418A的時間，而更容易形成絕緣體418。 [0230] 另外，有時留下與氧化物406的側面接觸的側壁形狀的絕緣體。藉由以與氧化物406的側面接觸的方式設置該絕緣體，有時可以減少混入氧化物406的水或氫等雜質且防止氧從氧化物406向外方擴散。 [0231] 下面，以覆蓋絕緣體402、氧化物406、絕緣體418以及絕緣體419的方式形成絕緣體409（參照圖10A、圖10B及圖10C）。絕緣體409可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。 [0232] 絕緣體409較佳為在包含氮和氫中的至少一種的氛圍下形成。藉由在上述氛圍下形成膜，以氧化物406b中的不與絕緣體412重疊的區域為中心形成氧缺陷且使該氧缺陷和氮或氫等雜質元素鍵合，可以提高載子密度。如此，可以形成低電阻化區域426b及區域426c。作為絕緣體409，例如可以利用CVD法使用氮化矽、氮氧化矽以及氧氮化矽。在本實施方式中，作為絕緣體409使用氮氧化矽。 [0233] 如此，在本實施方式所示的半導體裝置的製造方法中，藉由形成絕緣體409，即使其通道長度為10nm至30nm左右的微型化電晶體，也可以自對準地形成源極區域及汲極區域。因此，可以高良率地形成微型化或高積體化半導體裝置。 [0234] 在此，藉由由絕緣體419及絕緣體418覆蓋導電體404及絕緣體412的頂面及側面，可以防止氮或氫等雜質元素混入導電體404及絕緣體412中。由此，可以防止氮或氫等雜質元素經過導電體404及絕緣體412混入被用作通道形成區域的區域426a中，從而可以提供具有優良的電特性的電晶體。 [0235] 另外，在形成絕緣體409之前可以進行電漿處理。該電漿處理例如可以在包含形成上述氧缺陷的元素或者與氧缺陷鍵合的元素的氛圍下進行。 [0236] 另外，可以採用只利用電漿處理在氧化物406中形成區域426b及區域426c。注意，較佳的是，在氧化物406中形成區域426b及區域426c之後，形成與絕緣體409等相同的具有抑制水或氫等雜質及氧透過的功能的絕緣體。藉由在區域426b及區域426c上設置上述絕緣體，可以防止水或氫等雜質及氧混入區域426b及區域426c並且可以防止載子密度變化。 [0237] 接著，在絕緣體409上形成絕緣膜415A（參照圖11A、圖11B及圖11C）。絕緣膜415A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。或者，可以利用旋塗法、浸漬法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗佈(curtain coater)法等形成。在本實施方式中，作為絕緣膜415A使用氧氮化矽。 [0238] 接著，去除絕緣膜415A的一部分，來形成絕緣體415（參照圖12A、圖12B及圖12C）。較佳為以其頂面具有平坦性的方式形成絕緣體415。例如，可以使絕緣體415的頂面在形成絕緣膜415A後就具有平坦性。或者，例如，在成膜後，也可以從頂面去除絕緣體等以使絕緣體415的頂面平行於基板背面等基準面，而使絕緣體415具有平坦性。將這種處理稱為平坦化處理。作為平坦化處理，有CMP處理、乾蝕刻處理等。在本實施方式中，作為平坦化處理使用CMP處理。圖12B及圖12C所示的箭頭表示CMP處理的進行方向。但是，絕緣體415的頂面不一定需要具有平坦性。 [0239] 接著，在絕緣體415及絕緣體409中形成到達氧化物406的區域426b的開口及到達氧化物406的區域426c的開口。在形成該開口時，可以利用光微影法。在此，為了將導電體450a或導電體450b設置為接觸於氧化物406b的側面，以在該開口中使氧化物406的側面露出的方式形成該開口。 [0240] 接著，形成將成為導電體450a及導電體450b的導電體。將成為導電體450a及導電體450b的導電體較佳為包含具有抑制水或氫等雜質透過的功能的導電體。例如，可以使用氮化鉭、氮化鈦等。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為導電體450a及導電體450b的導電體。 [0241] 接著，在將成為導電體450a及導電體450b的導電體上形成將成為導電體451a及導電體451b的導電體。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為導電體451a及導電體451b的導電體。 [0242] 接著，藉由進行CMP處理，去除絕緣體415上的將成為導電體450a及導電體450b的導電體以及將成為導電體451a及導電體451b的導電體。其結果是，只在上述開口中殘留該導電體，由此可以形成其頂面平坦的導電體450a和導電體451a以及導電體450b和導電體451b。 [0243] 接著，形成導電體，藉由光微影法對該導電體進行加工，來形成導電體452a及導電體452b（參照圖13A、圖13B及圖13C）。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為導電體452a及導電體452b的導電體。此外，導電體452a及導電體452b也可以與導電體440等同樣地以填充於絕緣體中的方式形成。 [0244] 藉由上述製程，可以製造電晶體1000（參照圖1A至圖1C）。 [0245] 在上述半導體裝置的製造方法中，藉由以與氧化物406接觸的方式形成絕緣體409來形成區域426b及區域426c，但是根據本實施方式的半導體裝置的製造方法不侷限於此。例如，如圖14所示，可以藉由添加摻雜物形成區域426b及區域426c。 [0246] 在進行完圖9A至圖9C所示的形成絕緣體418後進行圖14所示的製程。如圖14所示，以絕緣體412、導電體404及絕緣體418為遮罩，對氧化物406添加摻雜物422。 [0247] 作為摻雜物422的添加方法，可以使用：對離子化了的源氣體進行質量分離而添加的離子植入法；不對離子化了的源氣體進行質量分離而添加的離子摻雜法；以及電漿浸沒離子佈植技術等。當進行質量分離時，可以嚴密地控制添加的離子種及其濃度。另一方面，當不進行質量分離時，可以在短時間內添加高濃度的離子。另外，也可以利用生成原子或分子的簇而進行離子化的離子摻雜法。注意，也可以將摻雜物換稱為離子、施體、受體、雜質或元素等。 [0248] 作為摻雜物422，可以使用上述形成氧缺陷的元素或者與氧缺陷鍵合的元素等。作為上述元素，典型地可以舉出氫、硼、碳、氮、氟、磷、硫、氯、鈦、稀有氣體等。另外，作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。 [0249] 此外，如上所述，藉由提高氧化物406的銦含量，可以提高載子密度，而實現低電阻化。因此，作為摻雜物422可以使用提高氧化物406的載子密度的銦等金屬元素。在此，較佳為以銦濃度的峰值位於氧化物406a中的方式添加摻雜物422。 [0250] 如此，較佳為藉由添加銦，在氧化物406a中，區域426b及區域426c的相對於元素M的銦原子個數比與氧化物406b的相對於元素M的銦原子個數比大致相同。換言之，在氧化物406a中，區域426b及區域426c的相對於元素M的銦原子個數比較佳為大於區域426a的相對於元素M的銦原子個數比。 [0251] 如此，藉由添加銦，即使在電晶體1000的製程中氧化物406b的厚度變薄，而氧化物406b的電阻變大，也在區域426b及區域426c中氧化物406a的電阻充分低，由此可以將氧化物406的區域426b及區域426c用作源極區域及汲極區域。 [0252] 另外，在圖14中，以大致垂直於絕緣體419的頂面方式對其添加摻雜物422，但是不侷限於此，也可以以傾斜於絕緣體419的頂面方式對其添加摻雜物422。 [0253] 如此，較佳的是，在氧化物406中形成區域426b及區域426c之後，形成與絕緣體409等相同的具有抑制水或氫等雜質及氧透過的功能的絕緣體。藉由在區域426b及區域426c上設置上述絕緣體，可以防止水或氫等雜質及氧混入區域426b及區域426c導致載子密度變化。 [0254] á變形例子ñ 本實施方式所示的半導體裝置不侷限於圖1A至圖1C所示的結構。下面，以圖15A至圖17C說明本實施方式所示的電晶體的變形例子。 [0255] 首先，對圖15A至圖15C所示的電晶體1000a的結構進行說明。圖15A是電晶體1000a的俯視圖。圖15B為圖15A中的點劃線A1-A2所示的部分的剖面圖且為表示電晶體1000a的通道長度方向的剖面圖。圖15C為圖15A中的點劃線A3-A4所示的部分的剖面圖且為表示電晶體1000a的通道寬度方向的剖面圖。另外，為了明確起見，在圖15A的俯視圖中省略圖式中的一部分的組件而進行表示。以下，與圖15A至圖15C相同，在圖16A至圖16C以及圖17A至圖17C中示出俯視圖及剖面圖。 [0256] 電晶體1000a與電晶體1000的不同之處是在電晶體1000a中的導電體404b上沒有配置絕緣體419。電晶體1000a的其他結構可以參照電晶體1000的記載。 [0257] 當製造電晶體1000a時，在圖6A至圖6C所示的形成導電膜404bA的製程之後，不形成絕緣膜419A而進行後續的製程。 [0258] 接著，對圖16A、圖16B及圖16C所示的電晶體1000b進行說明。電晶體1000b與電晶體1000的不同之處在於：電晶體1000b的導電體310的通道寬度方向（A3-A4方向）上的長度小於電晶體1000的導電體310。關於其他結構，可以參照電晶體1000的記載。 [0259] 如圖16A及圖16C所示，導電體310的通道寬度方向上的長度較佳為小於氧化物406的通道寬度方向上的長度。此外，導電體310的通道寬度方向上的側面較佳為位於氧化物406的通道寬度方向上的側面的內側。 [0260] 藉由採用這種結構，可以增大導電體310與導電體404的通道寬度方向上的距離，而可以降低在導電體310與導電體404之間產生的寄生電容。藉由降低寄生電容，可以提高電晶體1000b的工作速度。此外，藉由增大導電體310與導電體404的通道寬度方向上的距離，導電體310與導電體404之間的絕緣耐壓得到提高，由此可以提高電晶體1000b的可靠性。 [0261] 接著，對圖17A、圖17B及圖17C所示的電晶體1000c進行說明。電晶體1000c與電晶體1000的不同之處在於：電晶體1000c的導電體310的通道長度方向（A1-A2方向）上的長度小於電晶體1000的導電體310。關於其他結構，可以參照電晶體1000的記載。 [0262] 如圖17A及圖17B所示，導電體310的通道長度方向上的長度較佳為小於導電體404的通道長度方向上的長度。此外，導電體310的通道長度方向上的側面較佳為位於導電體404的通道長度方向上的側面的內側。 [0263] 藉由採用這種結構，可以增大導電體310與導電體404的通道長度方向上的距離，而可以降低在導電體310與導電體404之間產生的寄生電容。藉由降低寄生電容，可以提高電晶體1000c的工作速度。此外，藉由增大導電體310與導電體404的通道長度方向上的距離，導電體310與導電體404之間的絕緣耐壓得到提高，由此可以提高電晶體1000c的可靠性。 [0264] 如上所述,根據本發明的一個實施方式可以提供一種能夠實現微型化或高積體化的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種關態電流小的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種通態電流大的電晶體。另外，根據本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種功耗降低的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置。 [0265] 以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。 [0266] 實施方式2 本實施方式中，參照圖19至圖22說明半導體裝置的一個實施方式。 [0267] [記憶體裝置] 圖19及圖20所示的半導體裝置包括電晶體300、電晶體200及電容器100。 [0268] 電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體，並且可以使用上述實施方式所示的電晶體。即使使上述實施方式所示的電晶體微型化，也可以以高產品率形成，所以可以使電晶體200微型化。藉由將上述電晶體用於記憶體裝置，可以使記憶體裝置微型化或高積體化。因為上述實施方式所示的電晶體的關態電流小，所以藉由將該電晶體用於記憶體裝置，可以長期保持存儲內容。換言之，由於不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的功耗。 [0269] 在圖19及圖20中，佈線3001與電晶體300的源極電連接，佈線3002與電晶體300的汲極電連接。另外，佈線3003與電晶體200的源極和汲極中的一個電連接，佈線3004與電晶體200的第一閘極電連接，佈線3006與電晶體200的第二閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線3005與電容器100的另一個電極電連接。 [0270] 藉由使圖19及圖20所示的半導體裝置具有能夠保持電晶體300的閘極的電位的特徵，可以如下所示進行資料的寫入、保持以及讀出。 [0271] 對資料的寫入及保持進行說明。首先，將佈線3004的電位設定為使電晶體200處於導通狀態的電位而使電晶體200處於導通狀態。由此，佈線3003的電位施加到與電晶體300的閘極及電容器100的一個電極電連接的節點FG。換言之，對電晶體300的閘極施加規定的電荷（寫入）。這裡，施加賦予兩種不同電位位準的電荷（以下，稱為低位準電荷、高位準電荷）中的任一個。然後，藉由將佈線3004的電位設定為使電晶體200成為非導通狀態的電位而使電晶體200處於非導通狀態，使電荷保持在節點FG（保持）。 [0272] 在電晶體200的關態電流較小時，節點FG的電荷被長期間保持。 [0273] 接著，對資料的讀出進行說明。當在對佈線3001施加規定的電位（恆電位）的狀態下對佈線3005施加適當的電位（讀出電位）時，佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為:在電晶體300為n通道型電晶體的情況下，對電晶體300的閘極施加高位準電荷時的外觀上的臨界電壓V_{th_H} 低於對電晶體300的閘極施加低位準電荷時的外觀上的臨界電壓V_{th_L} 。在此，外觀上的臨界電壓是指為了使電晶體300成為“導通狀態”所需要的佈線3005的電位。由此，藉由將佈線3005的電位設定為V_{th_H} 與V_{th_L} 之間的電位V₀ ，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，若佈線3005的電位為V₀ （＞V_{th_H} ），電晶體300則成為“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即便佈線3005的電位為V₀ （＜V_{th_L} ），電晶體300也保持“非導通狀態”。因此，藉由辨別佈線3002的電位，可以讀出節點FG所保持的資料。 [0274] 〈半導體裝置1的結構〉如圖19所示，本發明的一個實施方式的半導體裝置包括電晶體300、電晶體200、電容器100。電晶體200設置在電晶體300的上方，電容器100設置在電晶體300及電晶體200的上方。 [0275] 電晶體300設置在基板311上，並包括：導電體316、絕緣體315、由基板311的一部分構成的半導體區域313；以及被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。 [0276] 電晶體300可以為p通道型電晶體或n通道型電晶體。 [0277] 半導體區域313的形成通道的區域或其附近的區域、被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge（鍺）、SiGe（矽鍺）、GaAs（砷化鎵）、GaAlAs（鎵鋁砷）等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體300也可以是使用GaAs和GaAlAs等的HEMT（High Electron Mobility Transistor:高電子移動率電晶體）。 [0278] 在低電阻區域314a及低電阻區域314b中，除了應用於半導體區域313的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。 [0279] 作為被用作閘極電極的導電體316，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。 [0280] 另外，藉由根據導電體的材料設定功函數，可以調整臨界電壓。明確而言，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和嵌入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。 [0281] 注意，圖19所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。 [0282] 以覆蓋電晶體300的方式依次層疊有絕緣體320、絕緣體322、絕緣體324及絕緣體326。 [0283] 作為絕緣體320、絕緣體322、絕緣體324及絕緣體326，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁及氮化鋁等。 [0284] 絕緣體322也可以被用作使因設置在其下方的電晶體300等而產生的步階平坦化的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用化學機械拋光（CMP）法等的平坦化處理被平坦化。 [0285] 作為絕緣體324，較佳為使用能夠防止氫或雜質從基板311或電晶體300等擴散到設置有電晶體200的區域中的具有阻擋性的膜。 [0286] 作為對氫具有阻擋性的膜的一個例子，例如可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體200與電晶體300之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。 [0287] 氫的脫離量例如可以利用熱脫附譜分析法（TDS）等測量。例如，在TDS分析中的50℃至500℃的範圍內，當將換算為氫原子的脫離量換算為絕緣體324的每單位面積的量時，絕緣體324中的氫的脫離量為10´10¹⁵ atoms/cm² 以下，較佳為5´10¹⁵ atoms/cm² 以下，即可。 [0288] 注意，絕緣體326的介電常數較佳為比絕緣體324低。例如，絕緣體326的相對介電常數較佳為低於4，更佳為低於3。例如，絕緣體326的相對介電常數較佳為絕緣體324的相對介電常數的0.7倍以下，更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。 [0289] 另外，在絕緣體320、絕緣體322、絕緣體324及絕緣體326中嵌入與電容器100或電晶體200電連接的導電體328、導電體330等。另外，導電體328及導電體330被用作插頭或佈線。注意，有時使用同一元件符號表示被用作插頭或佈線的多個導電體。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。 [0290] 作為各插頭及佈線（導電體328及導電體330等）的材料，可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電材料的單層或疊層。明確而言，較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。 [0291] 也可以在絕緣體326及導電體330上形成佈線層。例如，在圖19中，依次層疊有絕緣體350、絕緣體352及絕緣體354。另外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。此外，導電體356可以使用與導電體328及導電體330同樣的材料形成。 [0292] 另外，與絕緣體324同樣，絕緣體350例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體356較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體350所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。 [0293] 注意，作為對氫具有阻擋性的導電體，例如較佳為使用氮化鉭等。另外，藉由層疊氮化鉭和導電性高的鎢，不但可以保持作為佈線的導電性而且可以抑制氫從電晶體300擴散。此時，對氫具有阻擋性的氮化鉭層較佳為與對氫具有阻擋性的絕緣體350接觸。 [0294] 也可以在絕緣體354及導電體356上形成佈線層。例如，在圖19中，依次層疊有絕緣體360、絕緣體362及絕緣體364。另外，在絕緣體360、絕緣體362及絕緣體364中形成有導電體366。導電體366被用作插頭或佈線。此外，導電體366可以使用與導電體328及導電體330同樣的材料形成。 [0295] 另外，與絕緣體324同樣，絕緣體360例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體366較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體360所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。 [0296] 也可以在絕緣體364及導電體366上形成佈線層。例如，在圖19中，依次層疊有絕緣體370、絕緣體372及絕緣體374。另外，在絕緣體370、絕緣體372及絕緣體374中形成有導電體376。導電體376被用作插頭或佈線。此外，導電體376可以使用與導電體328及導電體330同樣的材料形成。 [0297] 另外，與絕緣體324同樣，絕緣體370例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體376較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體370所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。 [0298] 也可以在絕緣體374及導電體376上形成佈線層。例如，在圖19中，依次層疊有絕緣體380、絕緣體382及絕緣體384。另外，在絕緣體380、絕緣體382及絕緣體384中形成有導電體386。導電體386被用作插頭或佈線。此外，導電體386可以使用與導電體328及導電體330同樣的材料形成。 [0299] 另外，與絕緣體324同樣，絕緣體380例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體386較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體380所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。 [0300] 在絕緣體384上，依次層疊有絕緣體210、絕緣體212、絕緣體214及絕緣體216。作為絕緣體210、絕緣體212、絕緣體214和絕緣體216中的任何一個，較佳為使用對氧或氫具有阻擋性的物質。 [0301] 例如，作為絕緣體210及絕緣體214，例如較佳為使用能夠防止氫或雜質從設置有基板311或電晶體300的區域等擴散到設置有電晶體200的區域中的具有阻擋性的膜。因此，上述膜可以使用與絕緣體324同樣的材料。 [0302] 作為對氫具有阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體200與電晶體300之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。 [0303] 例如，作為對氫具有阻擋性的膜，絕緣體210及絕緣體214較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。 [0304] 尤其是，氧化鋁的不使膜透過氧及導致電晶體的電特性變動的水或氫等雜質的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止水或氫等雜質混入電晶體200中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合用作電晶體200的保護膜。 [0305] 例如，作為絕緣體212及絕緣體216，可以使用與絕緣體320同樣的材料。此外，藉由將介電常數較低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體212及絕緣體216，可以使用氧化矽膜和氧氮化矽膜等。 [0306] 另外，在絕緣體210、絕緣體212、絕緣體214及絕緣體216中嵌入有導電體218及構成電晶體200的導電體（例如，被用作背閘極的電極）等。此外，導電體218被用作與電容器100或電晶體300電連接的插頭或佈線。導電體218可以使用與導電體328及導電體330同樣的材料形成。 [0307] 另外，如圖19所示，也可以將被用作電晶體200的背閘極的電極和對該電極供應電位的佈線形成在相同的層中。此外，如上述實施方式所示，也可以在被用作電晶體200的背閘極的電極下方的層中層疊對該電極供應電位的佈線。此時，根據上述實施方式所示的結構，絕緣體214、絕緣體216等可以適當地具有疊層結構。 [0308] 尤其是，與絕緣體210及絕緣體214接觸的區域的導電體218較佳為對氧、氫及水具有阻擋性的導電體。藉由採用該結構，可以利用對氧、氫及水具有阻擋性的層將電晶體300與電晶體200完全分離，從而可以抑制氫從電晶體300擴散到電晶體200中。 [0309] 在絕緣體216的上方設置有電晶體200。另外，作為電晶體200，可以使用包括上述實施方式中說明的半導體裝置所包括的電晶體。例如，作為電晶體200，可以使用電晶體1000、電晶體1000a、電晶體1000b以及電晶體1000c等。圖19中示出作為電晶體200使用電晶體1000a的例子。注意，圖19所示的電晶體200的結構只是一個例子而不侷限於上述結構，可以根據電路結構或驅動方法使用適當的電晶體。 [0310] 在電晶體200的上方設置絕緣體280。在絕緣體280中，較佳為形成有過量氧區域。尤其是，在將氧化物半導體用於電晶體200時，作為電晶體200附近的層間膜等形成具有過量氧區域的絕緣體，可以減少電晶體200所包括的氧化物406中的氧缺陷，而可以提高電晶體200的可靠性。另外，覆蓋電晶體200的絕緣體280也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。以與在電晶體200的上方形成的絕緣體225接觸的方式設置絕緣體280。 [0311] 明確而言，作為具有過量氧區域的絕緣體，較佳為使用藉由加熱使一部分的氧脫離的氧化物材料。藉由加熱使氧脫離的氧化物是指在TDS分析中換算為氧原子的氧的脫離量為1.0´10¹⁸ atoms/cm³ 以上，較佳為3.0´10²⁰ atoms/cm³ 以上的氧化物膜。另外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下，或者100℃以上且500℃以下的範圍內。 [0312] 例如，作為這種材料，較佳為使用包含氧化矽或氧氮化矽的材料。另外，也可以使用金屬氧化物。注意，在本說明書中，“氧氮化矽”是指在其組成中氧含量多於氮含量的材料，而“氮氧化矽”是指在其組成中氮含量多於氧含量的材料。 [0313] 在絕緣體280上也可以設置有絕緣體282。絕緣體282較佳為使用對氧或氫具有阻擋性的物質。因此，作為絕緣體282可以使用與絕緣體214同樣的材料。例如，作為絕緣體282較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。例如，當藉由濺射法使用含氧的電漿形成絕緣體282時，可以對將成為該氧化物的基底層的絕緣體280添加氧。 [0314] 尤其是，氧化鋁的不使膜透過氧及導致電晶體的電特性變動的水或氫等雜質的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止水或氫等雜質混入電晶體200中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合用作電晶體200的保護膜。 [0315] 另外，在作為電晶體200使用電晶體1000時，絕緣體214對應於絕緣體401或絕緣體432，導電體218對應於的導電體310或導電體440，絕緣體216對應於絕緣體430或絕緣體301，絕緣體220對應於絕緣體302，絕緣體222對應於絕緣體303，絕緣體224對應於絕緣體402，絕緣體225對應於絕緣體409，絕緣體280對應於絕緣體415。因此，可以參照關於上述實施方式所示的對應的結構的記載。 [0316] 此外，在絕緣體282上設置有絕緣體286。作為絕緣體286可以使用與絕緣體320同樣的材料。此外，藉由將介電常數較低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體286，可以使用氧化矽膜及氧氮化矽膜等。 [0317] 此外，在絕緣體220、絕緣體222、絕緣體224、絕緣體280、絕緣體282及絕緣體286中嵌入導電體246及導電體248等。 [0318] 導電體246及導電體248被用作與電容器100、電晶體200或電晶體300電連接的插頭或佈線。導電體246及導電體248可以使用與導電體328及導電體330同樣的材料形成。 [0319] 接著，在電晶體200的上方設置有電容器100。電容器100包括導電體110、導電體120及絕緣體130。 [0320] 此外，也可以在導電體246及導電體248上設置導電體112。導電體112被用作與電容器100、電晶體200或電晶體300電連接的插頭或者佈線。導電體110被用作電容器100的電極。此外，可以同時形成導電體112及導電體110。 [0321] 作為導電體112及導電體110可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜（氮化鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜）等。或者，作為導電體112及導電體110，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。 [0322] 在圖19中示出了導電體112及導電體110為單層結構，但是不侷限於此，也可以具有兩層以上的疊層結構。例如，也可以在具有阻擋性的導電體與導電性高的導電體之間形成與具有阻擋性的導電體以及導電性高的導電體緊密性高的導電體。 [0323] 此外，在導電體112及導電體110上作為電容器100的介電質設置絕緣體130。絕緣體130例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等的疊層或單層。 [0324] 例如，絕緣體130可以使用氧氮化矽等絕緣強度高的材料。藉由採用該結構，電容器100由於包括絕緣體130，所以可以提高絕緣強度，並可以抑制電容器100的靜電破壞。 [0325] 在絕緣體130上以與導電體110重疊的方式設置導電體120。作為導電體120可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。當與導電體等其他結構同時形成導電體120時，使用低電阻金屬材料的Cu或Al等即可。 [0326] 在導電體120及絕緣體130上設置有絕緣體150。作為絕緣體150可以使用與絕緣體320同樣的材料而設置。另外，絕緣體150可以被用作覆蓋其下方的凹凸形狀的平坦化膜。 [0327] 以上是對結構實例的說明。藉由採用本結構，在使用包含氧化物半導體的電晶體的半導體裝置中，可以抑制電特性變動且可以提高可靠性。另外，在使用包含氧化物半導體的電晶體的半導體裝置中可以降低功耗。此外，在使用包含氧化物半導體的電晶體的半導體裝置中，可以實現微型化或高積體化。此外，可以高生產率地提供一種微型化或高積體化半導體裝置。 [0328] á記憶體裝置的變形例1ñ 圖20示出本實施方式的一個變形例子。圖20與圖19的不同之處在於電晶體300的結構。 [0329] 在圖20所示的電晶體300中，形成通道的半導體區域313（基板311的一部分）具有凸形狀。另外，隔著絕緣體315以覆蓋半導體區域313的側面及頂面的方式設置導電體316。另外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。另外，也可以以與凸部的上表面接觸的方式具有被用作用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸形狀的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。 [0330] 以上是對變形例子的說明。藉由採用本結構，可以在使用包含氧化物半導體的電晶體的半導體裝置中在抑制電特性變動的同時提高可靠性。另外，使用包含氧化物半導體的電晶體的半導體裝置中可以降低功耗。此外，使用包含氧化物半導體的電晶體的半導體裝置中可以實現微型化或高積體化。此外，可以高生產率地提供一種微型化或高積體化半導體裝置。 [0331] á記憶體裝置的變形例子2ñ 圖21示出本實施方式的一個變形例子。圖21與圖19的不同之處在於電容器100的結構。 [0332] 在圖21所示的記憶體裝置中，在絕緣體286上設置有絕緣體287；在絕緣體287中嵌入導電體112；在絕緣體287上設置有絕緣體155；在絕緣體155上形成的多個開口中設置有導電體110；在導電體110上設置有絕緣體130；在絕緣體130上以與導電體110重疊的方式設置有導電體120。另外，以電連接於電晶體200的導電體248與電連接於電晶體300的導電體248連接的方式設置導電體112，並且以與該導電體112接觸的方式設置導電體110即可。作為絕緣體287及絕緣體155可以使用與絕緣體320相同的材料。 [0333] 在圖21所示的電容器100中，由於在絕緣體155中形成的開口中，導電體110、絕緣體130及導電體120重疊，所以導電體110、絕緣體130以及導電體120較佳為覆蓋性良好的膜。由此，導電體110、絕緣體130以及導電體120較佳為利用CVD法、ALD法等具有良好的步階覆蓋性的成膜方法而形成。 [0334] 由於電容器100沿著形成在絕緣體155中的開口的形狀而形成，所以該開口形成得越深靜電電容越大。另外，該開口的個數越多越可以增加靜電電容。藉由形成上述電容器100，可以增加靜電電容而無需增加電容器100的頂面積。 [0335] 以上是對變形例子的說明。藉由採用本結構，可以在使用包含氧化物半導體的電晶體的半導體裝置中在抑制電特性變動的同時提高可靠性。另外，使用包含氧化物半導體的電晶體的半導體裝置中可以降低功耗。此外，使用包含氧化物半導體的電晶體的半導體裝置中可以實現微型化或高積體化。此外，可以高生產率地提供一種微型化或高積體化半導體裝置。 [0336] á記憶單元陣列的結構ñ 圖22示出本實施方式的記憶單元陣列的一個例子。藉由將圖19及圖20所示的記憶體裝置配置為矩陣狀，可以構成記憶單元陣列。圖22是示出將圖19所示的記憶體裝置配置為矩陣狀的情況下的行的一部分的剖面圖。 [0337] 在圖22所示的記憶體裝置中，記憶單元600a與記憶單元600b鄰接地設置。與圖19所示的記憶體裝置相同，記憶單元600a及記憶單元600b包括電晶體300、電晶體200以及電容器100，並且與佈線3001、佈線3002、佈線3003、佈線3004、佈線3005以及佈線3006電連接。另外，在記憶單元600a及記憶單元600b中，也同樣將電晶體300的閘極和電容器100的電極中的一個電連接的節點設為節點FG。注意，佈線3002是相鄰的記憶單元600a和記憶單元600b共用的佈線。 [0338] 當將記憶單元設置為矩陣狀時，在讀出時必須讀出所希望的記憶單元的資料。例如，在記憶單元陣列具有NOR型結構的情況下，藉由使不讀出資料的記憶單元的電晶體300成為非導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體300處於“非導通狀態”的電位，亦即低於V_{th_H} 的電位。或者，例如，在記憶單元陣列具有NAND型結構的情況下，藉由使不讀出資料的記憶單元的電晶體300成為導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體300處於“導通狀態”的電位，亦即高於V_{th_L} 的電位。 [0339] 以上是結構例子的說明。藉由採用本結構，在使用包含氧化物半導體的電晶體的半導體裝置中，可以抑制電特性的變動且提高可靠性。另外，在使用包括氧化物半導體的電晶體的半導體裝置，可以降低功耗。此外，在使用包含氧化物半導體的電晶體的半導體裝置，可以實現微型化或高積體化。此外，可以高生產率地提供一種微型化或高積體化半導體裝置。 [0340] 以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。 [0341] 實施方式3 本實施方式中，參照圖23A至圖24B說明半導體裝置的一個實施方式。 [0342] á半導體晶圓、晶片ñ 圖23A示出進行切割處理之前的基板711的俯視圖。作為基板711，例如可以使用半導體基板（也稱為“半導體晶圓”）。在基板711上設置有多個電路區域712。在電路區域712中，也可以設置根據本發明的一個實施方式的半導體裝置等。 [0343] 多個電路區域712的每一個都被分離區域713圍繞。分離線（也稱為“切割線”）714位於與分離區域713重疊的位置上。藉由沿著分離線714切割基板711，可以從基板711切割出包括電路區域712的晶片715。圖23B示出晶片715的放大圖。 [0344] 另外，也可以在分離區域713上設置導電層或半導體層等。藉由在分離區域713上設置導電層或半導體層等，可以緩和可能在切割製程中產生的ESD，而防止起因於切割製程的良率下降。另外，一般來說，為了冷卻基板、去除刨花、防止帶電等，一邊將溶解有碳酸氣體等以降低了其電阻率的純水供應到切削部一邊進行切割製程。藉由在分離區域713上設置導電層或半導體層等，可以減少該純水的使用量。因此，可以降低半導體裝置的生產成本。另外，可以提高半導體裝置的生產率。 [0345] á電子構件ñ 參照圖24A及圖24B對使用晶片715的電子構件的一個例子進行說明。注意，電子構件也被稱為半導體封裝或IC用封裝。電子構件根據端子取出方向及端子的形狀等存在多個規格和名稱。 [0346] 在組裝製程（後製程）中組合上述實施方式所示的半導體裝置與該半導體裝置之外的構件，來完成電子構件。 [0347] 參照圖24A所示的流程圖對後製程進行說明。在前製程中，在將根據本發明的一個實施方式的半導體裝置等形成在基板711上之後，進行研磨基板711的背面（沒有形成半導體裝置等的面）的“背面研磨製程”（步驟S721）。藉由進行研磨來使基板711變薄，可以實現電子構件的小型化。 [0348] 接著，進行將基板711分成多個晶片715的“切割（dicing）製程”（步驟S722）。並且，進行如下晶片接合（die bonding）製程（步驟S723）：將被切割的晶片715接合於各引線框架上。晶片接合製程中的晶片715與引線框架的接合可以適當地根據產品選擇合適的方法，如利用樹脂的接合或利用膠帶的接合等。另外，也可以在插入物（interposer）基板上安裝晶片715代替引線框架。 [0349] 接著，進行將引線框架的引線與晶片715上的電極藉由金屬細線（wire）電連接的“打線接合（wire bonding）製程”（步驟S724）。作為金屬細線可以使用銀線或金線等。此外，打線接合例如可以使用球焊（ball bonding）或楔焊（wedge bonding）。 [0350] 進行由環氧樹脂等密封被打線接合的晶片715的“密封製程（模塑（molding）製程）”（步驟S725）。藉由進行密封製程，使電子構件的內部被樹脂填充，可以保護晶片715與引線連接的金屬細線免受機械外力的影響，還可以降低因水分或灰塵等而導致的特性劣化（可靠性的降低）。 [0351] 接著，進行對引線框架的引線進行電鍍處理的“引線電鍍製程”（步驟S726）。藉由該電鍍處理可以防止引線生銹，而在後面將引線安裝於印刷電路板時，可以更加確實地進行銲接。接著，進行引線的切斷及成型加工的“成型製程”（步驟S727）。 [0352] 接著，進行對封裝表面進行印字處理（marking）的“印字製程”（步驟S728）。並且經過調查外觀形狀的優劣或工作故障的有無的“檢驗步驟”（步驟S729）完成電子構件。 [0353] 圖24B示出完成的電子構件的透視示意圖。在圖24B中，作為電子構件的一個例子，示出QFP（Quad Flat Package：四面扁平封裝）的透視示意圖。圖24B所示的電子構件750包括引線755及晶片715。電子構件750也可以包括多個晶片715。 [0354] 圖24B所示的電子構件750例如安裝於印刷電路板752。藉由組合多個這樣的電子構件750並使其在印刷電路板752上彼此電連接，來完成安裝有電子構件的基板（電路板754）。完成的電路板754用於電子裝置等。 [0355] 實施方式4 á電子裝置ñ 本發明的一個實施方式的半導體裝置可以應用於各種電子裝置。圖25A至圖25F示出使用根據本發明的一個實施方式的半導體裝置的電子裝置的具體例子。 [0356] 圖25A是示出汽車的一個例子的外觀圖。汽車2980包括車體2981、車輪2982、儀表板2983及燈2984等。另外，汽車2980具有天線、電池等。 [0357] 圖25B所示的資訊終端2910在外殼2911中包括顯示部2912、麥克風2917、揚聲器部2914、照相機2913、外部連接部2916及操作開關2915等。顯示部2912設置有使用撓性基板的顯示面板及觸控面板。另外，資訊終端2910在外殼2911的內側具有天線、電池等。資訊終端2910例如可以被用作智慧手機、行動電話、平板資訊終端、平板電腦或電子書閱讀器終端等。 [0358] 圖25C所示的膝上型個人電腦2920包括外殼2921、顯示部2922、鍵盤2923及指向裝置2924等。另外，膝上型個人電腦2920在外殼2921的內側具有天線、電池等。 [0359] 圖25D所示的攝影機2940包括外殼2941、外殼2942、顯示部2943、操作開關2944、鏡頭2945及連接部2946等。操作開關2944及鏡頭2945設置在外殼2941中，顯示部2943設置在外殼2942中。另外，攝影機2940在外殼2941的內側具有天線、電池等。並且，外殼2941和外殼2942由連接部2946連接，由連接部2946可以改變外殼2941和外殼2942之間的角度。另外，可以根據外殼2942與外殼2941所形成的角度而改變顯示在顯示部2943中的影像的方向並切換影像的顯示/非顯示。 [0360] 圖25E示出手鐲型資訊終端的一個例子。資訊終端2950包括外殼2951及顯示部2952等。另外，資訊終端2950在外殼2951的內側具有天線、電池等。顯示部2952由具有曲面的外殼2951支撐。因為顯示部2952具備使用撓性基板的顯示面板，所以可以提供一種具有撓性、輕量且方便性良好的資訊終端2950。 [0361] 圖25F示出手錶型資訊終端的一個例子。資訊終端2960包括外殼2961、顯示部2962、腕帶2963、錶扣2964、操作開關2965、輸入輸出端子2966等。另外，資訊終端2960在外殼2961的內側具有天線、電池等。資訊終端2960可以執行行動電話、電子郵件、文章的閱讀及編寫、音樂播放、網路通訊、電腦遊戲等各種應用程式。 [0362] 顯示部2962的顯示面彎曲，能夠沿著彎曲的顯示面進行顯示。另外，顯示部2962具備觸控感測器，可以用手指或觸控筆等觸摸螢幕來進行操作。例如，藉由觸摸顯示於顯示部2962的圖示2967，可以啟動應用程式。操作開關2965除了時刻設定之外，還可以具有電源開關、無線通訊的開關、靜音模式的設置及取消、省電模式的設置及取消等各種功能。例如，藉由利用組裝在資訊終端2960中的作業系統，也可以設定操作開關2965的功能。 [0363] 另外，資訊終端2960可以執行依據通訊標準的近距離無線通訊。例如，藉由與可無線通訊的耳麥通訊，可以進行免提通話。另外，資訊終端2960具備輸入輸出端子2966，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由輸入輸出端子2966進行充電。另外，充電動作也可以利用無線供電進行，而不藉由輸入輸出端子2966進行。 [0364] 例如，使用本發明的一個實施方式的半導體裝置的記憶體裝置可以在長期間保持上述電子裝置的控制資料和控制程式等。藉由使用根據本發明的一個實施方式的半導體裝置，可以實現高可靠性的電子裝置。 [0365] 本實施方式可以與其他實施方式所記載的結構適當地組合而實施。

[0366]

100‧‧‧電容器

110‧‧‧導電體

112‧‧‧導電體

120‧‧‧導電體

130‧‧‧絕緣體

150‧‧‧絕緣體

155‧‧‧絕緣體

200‧‧‧電晶體

210‧‧‧絕緣體

212‧‧‧絕緣體

214‧‧‧絕緣體

216‧‧‧絕緣體

218‧‧‧導電體

220‧‧‧絕緣體

222‧‧‧絕緣體

224‧‧‧絕緣體

225‧‧‧絕緣體

246‧‧‧導電體

248‧‧‧導電體

280‧‧‧絕緣體

282‧‧‧絕緣體

286‧‧‧絕緣體

287‧‧‧絕緣體

300‧‧‧電晶體

301‧‧‧絕緣體

302‧‧‧絕緣體

303‧‧‧絕緣體

310‧‧‧導電體

310a‧‧‧導電體

310b‧‧‧導電體

311‧‧‧基板

313‧‧‧半導體區域

314a‧‧‧低電阻區域

314b‧‧‧低電阻區域

315‧‧‧絕緣體

316‧‧‧導電體

320‧‧‧絕緣體

322‧‧‧絕緣體

324‧‧‧絕緣體

326‧‧‧絕緣體

328‧‧‧導電體

330‧‧‧導電體

350‧‧‧絕緣體

352‧‧‧絕緣體

354‧‧‧絕緣體

356‧‧‧導電體

360‧‧‧絕緣體

362‧‧‧絕緣體

364‧‧‧絕緣體

366‧‧‧導電體

370‧‧‧絕緣體

372‧‧‧絕緣體

374‧‧‧絕緣體

376‧‧‧導電體

380‧‧‧絕緣體

382‧‧‧絕緣體

384‧‧‧絕緣體

386‧‧‧導電體

401‧‧‧絕緣體

402‧‧‧絕緣體

404‧‧‧導電體

404a‧‧‧導電體

404aA‧‧‧導電膜

404b‧‧‧導電體

404bA‧‧‧導電膜

406‧‧‧氧化物

406a‧‧‧氧化物

406aA‧‧‧氧化物

406b‧‧‧氧化物

406bA‧‧‧氧化膜

409‧‧‧絕緣體

412‧‧‧絕緣體

412A‧‧‧絕緣膜

415‧‧‧絕緣體

415A‧‧‧絕緣膜

418‧‧‧絕緣體

418A‧‧‧絕緣膜

419‧‧‧絕緣體

419A‧‧‧絕緣膜

422‧‧‧摻雜物

426a‧‧‧區域

426b‧‧‧區域

426c‧‧‧區域

430‧‧‧絕緣體

432‧‧‧絕緣體

440‧‧‧導電體

440a‧‧‧導電體

440b‧‧‧導電體

450a‧‧‧導電體

450b‧‧‧導電體

451a‧‧‧導電體

451b‧‧‧導電體

452a‧‧‧導電體

452b‧‧‧導電體

600a‧‧‧記憶單元

600b‧‧‧記憶單元

711‧‧‧基板

712‧‧‧電路區域

713‧‧‧分離區域

714‧‧‧分離線

715‧‧‧晶片

750‧‧‧電子構件

752‧‧‧印刷電路板

754‧‧‧電路板

755‧‧‧引線

1000‧‧‧電晶體

1000a‧‧‧電晶體

1000b‧‧‧電晶體

1000c‧‧‧電晶體

2910‧‧‧資訊終端

2911‧‧‧外殼

2912‧‧‧顯示部

2913‧‧‧照相機

2914‧‧‧揚聲器部

2915‧‧‧操作開關

2916‧‧‧外部連接部

2917‧‧‧麥克風

2920‧‧‧膝上型個人電腦

2921‧‧‧外殼

2922‧‧‧顯示部

2923‧‧‧鍵盤

2924‧‧‧指向裝置

2940‧‧‧攝影機

2941‧‧‧外殼

2942‧‧‧外殼

2943‧‧‧顯示部

2944‧‧‧操作開關

2945‧‧‧鏡頭

2946‧‧‧連接部

2950‧‧‧資訊終端

2951‧‧‧外殼

2952‧‧‧顯示部

2960‧‧‧資訊終端

2961‧‧‧外殼

2962‧‧‧顯示部

2963‧‧‧腕帶

2964‧‧‧錶扣

2965‧‧‧操作開關

2966‧‧‧輸入輸出端子

2967‧‧‧圖示

2980‧‧‧汽車

2981‧‧‧車體

2982‧‧‧車輪

2983‧‧‧儀表板

2984‧‧‧燈

3001‧‧‧佈線

3002‧‧‧佈線

3003‧‧‧佈線

3004‧‧‧佈線

3005‧‧‧佈線

3006‧‧‧佈線

[0025] 在圖式中：圖1A至圖1C是示出本發明的一個實施方式的半導體裝置的俯視圖及剖面圖；圖2A及圖2B是示出本發明的一個實施方式的半導體裝置的剖面圖；圖3A及圖3B是示出本發明的一個實施方式的半導體裝置的剖面圖；圖4A至圖4C是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖5A至圖5C是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖6A至圖6C是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖7A至圖7C是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖8A至圖8C是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖9A至圖9C是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖10A至圖10C是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖11A至圖11C是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖12A至圖12C是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖13A至圖13C是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖14是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖15A至圖15C是示出本發明的一個實施方式的半導體裝置的俯視圖及剖面圖；圖16A至圖16C是示出本發明的一個實施方式的半導體裝置的俯視圖及剖面圖；圖17A至圖17C是示出本發明的一個實施方式的半導體裝置的俯視圖及剖面圖；圖18A至圖18C是說明本發明的金屬氧化物的原子個數比的範圍的圖；圖19是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖；圖20是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖；圖21是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖；圖22是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖；圖23A及圖23B是示出本發明的一個實施方式的半導體晶圓的俯視圖；圖24A及圖24B是說明電子構件的製程例子的流程圖及透視示意圖；圖25A至圖25F是示出本發明的一個實施方式的電子裝置的圖。

Claims

一種半導體裝置，包括：基板上的第一絕緣體；該第一絕緣體上的第一氧化物；與該第一氧化物的頂面的至少一部分接觸的第二氧化物；該第二氧化物上的第二絕緣體；該第二絕緣體上的第一導電體；該第一導電體上的第二導電體；該第二導電體上的第三絕緣體；與該第二絕緣體、該第一導電體、該第二導電體及該第三絕緣體的側面接觸的第四絕緣體；以及與該第二氧化物的頂面及該第四絕緣體的側面接觸的第五絕緣體，其中，該第四絕緣體的頂面與該第三絕緣體的頂面大致對齊。
根據申請專利範圍第1項之半導體裝置，其中該第一氧化物及該第二氧化物都包含In、元素M及Zn，並且該元素M為Al、Ga、Y或Sn。
根據申請專利範圍第2項之半導體裝置，其中該第一氧化物包括不與該第四絕緣體及該第二導電體重疊的第一區域以及與該第四絕緣體及該第二導電體重疊的第二區域，並且該第一區域的相對於該元素M的In原子個數比大於該第二區域的相對於該元素M的In原子個數比。
根據申請專利範圍第1項之半導體裝置，其中該第二氧化物至少包括與該第五絕緣體接觸的第三區域以及與該第二絕緣體重疊的第四區域，並且該第三區域的氫和氮中的至少一個的濃度比該第四區域高。
根據申請專利範圍第4項之半導體裝置，其中該第三區域包括與該第四絕緣體及該第二絕緣體重疊的部分。
根據申請專利範圍第1項之半導體裝置，其中該第四絕緣體包含氧化鋁或氧化鉿。
根據申請專利範圍第1項之半導體裝置，其中該第三絕緣體包含氧化鋁或氧化鉿。
根據申請專利範圍第1項之半導體裝置，其中該第三絕緣體的厚度大於該第四絕緣體的厚度。
根據申請專利範圍第1項之半導體裝置，其中該第一導電體包含導電氧化物。
根據申請專利範圍第1項之半導體裝置，其中該第五絕緣體包含氫和氮中的一個或兩個。
根據申請專利範圍第1項之半導體裝置，其中該第五絕緣體接觸於該第一氧化物的側面及該第二氧化物的側面。
根據申請專利範圍第1項之半導體裝置，還包括：第三導電體；以及第四導電體，其中該第四導電體夾著位於該第三導電體與該第四導電體之間的該第一導電體及該第二導電體與該第三導電體對置，該第三導電體藉由該第五絕緣體中的第一開口與該第二氧化物的頂面及第一側面接觸，並且該第四導電體藉由該第五絕緣體中的第二開口與該第二氧化物的該頂面及第二側面接觸。
根據申請專利範圍第12項之半導體裝置，還包括該第一絕緣體下方的第五導電體，其中該第五導電體被配置為包括與該第二氧化物、該第一導電體及該第二導電體重疊的區域。
一種半導體裝置，包括：氧化物半導體層；該氧化物半導體層上的閘極絕緣膜；該閘極絕緣膜上的閘極電極；該閘極電極上的第一絕緣體；以及與該閘極絕緣膜、該閘極電極及該第一絕緣體的側面接觸的第二絕緣體。
一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一絕緣體；在該第一絕緣體上依次形成第一氧化膜及第二氧化膜；將該第一氧化膜及該第二氧化膜加工為島狀，來形成第一氧化物及第二氧化物；在該第二氧化物上依次形成第一絕緣膜、第一導電膜、第二導電膜及第二絕緣膜；對該第一絕緣膜、該第一導電膜、該第二導電膜及該第二絕緣膜進行蝕刻，來形成第二絕緣體、第一導電體、第二導電體及第三絕緣體；利用ALD法以覆蓋該第一絕緣體、該第一氧化物、該第二氧化物、該第二絕緣體、該第一導電體、該第二導電體及該第三絕緣體的方式形成第三絕緣膜；對該第三絕緣膜進行乾蝕刻處理，來形成與該第二絕緣體、該第一導電體、該第二導電體及該第三絕緣體的側面接觸的第四絕緣體；利用PECVD法以覆蓋該第一絕緣體、該第一氧化物、該第二氧化物、該第四絕緣體及該第三絕緣體的方式形成第五絕緣體；在該第五絕緣體上形成第六絕緣體；在該第五絕緣體及該第六絕緣體中形成第一開口及第二開口；其中，在該第一開口及該第二開口中，使該第二氧化物的頂面及側面的至少一部分露出，以填充該第一開口的方式形成第三導電體；以及以填充該第二開口的方式形成第四導電體。