TW201834198A - 半導體裝置及製造方法 - Google Patents

Abstract

一種電晶體包括：基板上的第一絕緣體；第一絕緣體上的第一氧化物；與第一氧化物的頂面的至少一部分接觸的第二氧化物；與第二氧化物的頂面的至少一部分接觸的第一導電體及第二導電體；位於第一導電體和第二導電體上且與第二氧化物的頂面的至少一部分接觸的第三氧化物；第三氧化物上的第二絕緣體；位於第二絕緣體上且其至少一部分重疊於第一導電體與第二導電體之間的區域的第三導電體；以及位於第三導電體上且其至少一部分接觸於第一絕緣體的頂面的第三絕緣體。第一絕緣體的接觸於第三絕緣體的區域的厚度小於第一絕緣體的接觸於第一氧化物的區域的厚度。

Description

半導體裝置及製造方法

本發明的一個實施方式係關於一種半導體裝置及半導體裝置的製造方法。

注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。

注意，本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、成像裝置及電子裝置等可能包括半導體裝置。

使用半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。

例如，公開了作為氧化物半導體使用以氧化鋅或In-Ga-Zn類氧化物為活性層的電晶體來製造顯示裝置的技術(參照專利文獻1及專利文獻2)。

近年來，公開了使用包含氧化物半導體的電晶體來製造記憶體裝置的積體電路的技術(參照專利文獻3)。此外，除了記憶體裝置之外，運算裝置等也可以使用包含氧化物半導體的電晶體製造。

[專利文獻1]日本專利申請公開第2007-123861號公報

[專利文獻2]日本專利申請公開第2007-96055號公報

[專利文獻3]日本專利申請公開第2011-119674號公報

然而，作為半導體層包含氧化物半導體的電晶體有如下問題：由於氧化物半導體中的氧空位等其電特性容易變動而使其可靠性變低。例如，在偏壓-熱壓力測試(BT測試)之後，有時電晶體的臨界電壓發生變動。

於是，本發明的一個實施方式的目的之一是提供一種具有穩定的電特性的電晶體。此外，本發明的一個實施方式的目的之一是提供一種具有常截止的電特性的電晶體。此外，本發明的一個實施方式的目的之一是提供一種非導通時的洩漏電流小的電晶體。此外，本發明的一個實施方式的目的之一是提供一種可靠性高的電晶體。此外，本發明的一個實施方式的目的之一是提供一種次臨界擺幅值小的電晶體。

此外，本發明的一個實施方式的目的之一是提供一種包括該電晶體的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種包括該半導體裝置的模組。此外，本發明的一個實施方式的目的之一是提供一種包括該半導體裝置或該模組的電子裝置。此外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種新穎的模組。此外，本發明的一個實施方式的目的之一是提供一種新穎的電子裝置。

此外，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些目的以外的目的，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些目的以外的目的。

於是，在本發明的一個實施方式中，藉由從氧化物半導體的周圍的絕 緣體向氧化物半導體供應氧，實現氧化物半導體中的氧空位的減少。尤其是，從位於氧化物半導體的下方的絕緣體(以下，有時稱為基底絕緣膜)向氧化物半導體供應氧。

在從基底絕緣膜向氧化物半導體供應氧的情況下，可以對基底絕緣膜的表面附近添加氧，可以將該氧藉由熱擴散供應到氧化物半導體。例如，藉由利用濺射法等以與該基底絕緣膜的頂面接觸的方式形成包含氧的絕緣膜，可以在進行該絕緣膜的成膜的同時對基底絕緣膜添加氧。

然而，在對基底絕緣膜添加氧時該基底絕緣膜的表面被損傷的情況下，即使對基底絕緣膜添加氧，基底絕緣膜的被損傷的區域(以下，有時稱為損傷區域)中氧擴散受到阻礙，有時不能對氧化物半導體供應充分的氧。基底絕緣膜的損傷區域例如在如下情況下形成：當以與基底絕緣膜的頂面接觸的方式形成其他膜時。

於是，在去除基底絕緣膜的損傷區域之後對基底絕緣膜添加氧，由此被添加的氧可以不受損傷區域阻礙地擴散到基底絕緣膜。

如此，對氧化物半導體供應氧，實現該氧化物半導體中的氧空位的減少。

本發明的一個實施方式是一種半導體裝置，包括：基板上的第一絕緣 體；第一絕緣體上的第一氧化物；與第一氧化物的頂面的至少一部分接觸的第二氧化物；與第二氧化物的頂面的至少一部分接觸的第一導電體；與第二氧化物的頂面的至少一部分接觸且與第一導電體對置的第二導電體；位於在第一導電體和第二導電體上且與第二氧化物的頂面的至少一部分接觸的第三氧化物；第三氧化物上的第二絕緣體；位於第二絕緣體上且其至少一部分重疊於第一導電體與第二導電體之間的區域的第三導電體；以及位於第三導電體上且其至少一部分接觸於第一絕緣體的頂面的第三絕緣體。第一氧化物的側面部、第三氧化物的側面部與第二絕緣體的側面部大致一致，第一絕緣體的接觸於第三絕緣體的區域的厚度小於第一絕緣體的接觸於第一氧化物的區域的厚度。

在上述半導體裝置中，較佳的是，第一導電體的側面部與第二氧化物的側面部大致一致，第二導電體的側面部與第二氧化物的側面部大致一致，第二氧化物的側面部位於第一氧化物的側面部的內側。

此外，在上述半導體裝置中，較佳的是，在通道寬度方向上的剖面中，第三導電體的側面部位於第一氧化物的側面部的內側。

此外，在上述半導體裝置中，較佳的是，第一絕緣體的接觸於第三絕緣體的區域的厚度與第一絕緣體的接觸於第一氧化物的區域的厚度之差為5nm以上。

此外，在上述半導體裝置中，較佳的是，在第一絕緣體的接觸於第三絕緣體的區域中，ESR測量中的g=2.0附近的自旋密度為2.0×10¹⁷spins/cm³以下。

此外，在上述半導體裝置中，較佳的是，第一氧化物的接觸於第三氧化物的區域的厚度小於第一氧化物的接觸於第二氧化物的區域的厚度。

此外，在上述半導體裝置中，較佳的是，第一氧化物、第二氧化物及第三氧化物包含銦、元素M(Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)、鋅及氧。此外，在上述半導體裝置中，第一氧化物及第三氧化物的導帶底端的能階可以比第二氧化物的導帶底端的能階更接近於真空能階。

此外，上述半導體裝置較佳為包括位於第一絕緣體的下方且其至少一部分與第三導電體重疊的第四導電體。

此外，在上述半導體裝置中，第三絕緣體較佳為包含氧及鋁。

本發明的其他實施方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一絕緣膜；在第一絕緣膜上形成第一氧化膜、第二氧化膜及第一導電膜；選擇性地去除第二氧化膜的一部分及第一導電膜的一部分，在第一氧化膜上形成第一氧化物、第一導電體及第二導電體；在第一氧化膜、第一氧化物、第一導電體及第二導電體上形成第三氧化膜及第 二絕緣膜；在第二絕緣膜上形成第三導電體；對第一氧化膜、第三氧化膜及第二絕緣膜進行乾蝕刻處理形成第二氧化物、第三氧化物及第一絕緣體並去除第一絕緣膜的不重疊於第二氧化物的區域的表面附近；利用濺射法在第三導電體上以其至少一部分接觸於第一絕緣膜的方式形成第三絕緣膜；以及進行加熱處理。

此外，在上述半導體裝置的製造方法中，較佳為在乾蝕刻處理中使用包含氯的氣體。

本發明的其他實施方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一絕緣膜；在第一絕緣膜上形成第一氧化膜、第二氧化膜及第一導電膜；選擇性地去除第二氧化膜的一部分及第一導電膜的一部分，在第一氧化膜上形成第一氧化物、第一導電體及第二導電體；在第一氧化膜、第一氧化物、第一導電體及第二導電體上形成第三氧化膜及第二絕緣膜；在第二絕緣膜上形成第三導電體；對第一氧化膜、第三氧化膜及第二絕緣膜進行乾蝕刻處理形成第二氧化物、第三氧化物及第一絕緣體，並對第一絕緣膜進行濕蝕刻處理去除第一絕緣膜的不重疊於第二氧化物的區域的表面附近；利用濺射法在第三導電體上以其至少一部分接觸於第一絕緣膜的方式形成第三絕緣膜；以及進行加熱處理。

此外，在上述半導體裝置的製造方法中，第一氧化物、第二氧化物及第三氧化物較佳為包含銦、元素M(Ti、Ga、Y、Zr、La、Ce、Nd、Sn或 Hf)、鋅及氧。此外，在上述半導體裝置的製造方法中，第三絕緣膜較佳為包含氧及鋁。

本發明的一個實施方式可以提供一種具有穩定的電特性的電晶體。此外，本發明的一個實施方式可以提供一種具有常截止的電特性的電晶體。此外，本發明的一個實施方式可以提供一種非導通時的洩漏電流小的電晶體。此外，本發明的一個實施方式可以提供一種可靠性高的電晶體。此外，本發明的一個實施方式可以提供一種次臨界擺幅值小的電晶體。

此外，本發明的一個實施方式可以提供一種包括該電晶體的半導體裝置。此外，本發明的一個實施方式可以提供一種包括該半導體裝置的模組。此外，本發明的一個實施方式可以提供一種包括該半導體裝置或該模組的電子裝置。此外，本發明的一個實施方式可以提供一種新穎的半導體裝置。此外，本發明的一個實施方式可以提供一種新穎的模組。此外，本發明的一個實施方式可以提供一種新穎的電子裝置。

此外，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要實現所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些效果以外的效果，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些效果以外的效果。

100‧‧‧電容器

110‧‧‧絕緣體

112‧‧‧導電體

116‧‧‧導電體

130‧‧‧絕緣體

132‧‧‧絕緣體

134‧‧‧絕緣體

150‧‧‧絕緣體

200‧‧‧電晶體

200a‧‧‧電晶體

200b‧‧‧電晶體

200c‧‧‧電晶體

200d‧‧‧電晶體

200e‧‧‧電晶體

200f‧‧‧電晶體

205‧‧‧導電體

205a‧‧‧導電體

205b‧‧‧導電體

205c‧‧‧導電體

205d‧‧‧導電體

205e‧‧‧導電體

210‧‧‧絕緣體

212‧‧‧絕緣體

214‧‧‧絕緣體

216‧‧‧絕緣體

218‧‧‧導電體

220‧‧‧絕緣體

222‧‧‧絕緣體

224‧‧‧絕緣體

224A‧‧‧絕緣膜

230‧‧‧氧化物

230a‧‧‧氧化物

230A‧‧‧氧化膜

230b‧‧‧氧化物

230B‧‧‧氧化膜

230c‧‧‧氧化物

230C‧‧‧氧化膜

230d‧‧‧通道形成區域

230D‧‧‧氧化膜

230e‧‧‧氧化物

240‧‧‧導電體

240a‧‧‧導電體

240A‧‧‧導電膜

240b‧‧‧導電體

245a‧‧‧障壁膜

245b‧‧‧障壁膜

250‧‧‧絕緣體

250a‧‧‧絕緣體

250A‧‧‧絕緣膜

260‧‧‧導電體

260a‧‧‧導電體

260b‧‧‧導電體

260c‧‧‧導電體

260d‧‧‧導電體

270‧‧‧障壁膜

272‧‧‧絕緣體

274‧‧‧絕緣體

280‧‧‧絕緣體

282‧‧‧絕緣體

284‧‧‧絕緣體

285‧‧‧導電體

287‧‧‧導電體

290‧‧‧損傷區域

291‧‧‧氧

292‧‧‧氧添加區域

293‧‧‧區域

300‧‧‧電晶體

311‧‧‧基板

312‧‧‧半導體區域

314‧‧‧絕緣體

316‧‧‧導電體

318a‧‧‧低電阻區域

318b‧‧‧低電阻區域

320‧‧‧絕緣體

322‧‧‧絕緣體

324‧‧‧絕緣體

326‧‧‧絕緣體

328‧‧‧導電體

330‧‧‧導電體

350‧‧‧絕緣體

352‧‧‧絕緣體

354‧‧‧絕緣體

356‧‧‧導電體

358‧‧‧絕緣體

400‧‧‧電晶體

711‧‧‧基板

712‧‧‧電路區域

713‧‧‧分離區域

714‧‧‧分離線

715‧‧‧晶片

750‧‧‧電子構件

752‧‧‧印刷電路板

754‧‧‧電路板

755‧‧‧引線

3001‧‧‧佈線

3002‧‧‧佈線

3003‧‧‧佈線

3004‧‧‧佈線

3005‧‧‧佈線

3006‧‧‧佈線

3007‧‧‧佈線

3008‧‧‧佈線

3009‧‧‧佈線

3010‧‧‧佈線

在圖式中：圖1A至圖1D是說明根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；圖2A至圖2C是示出氧擴散的情況的示意圖；圖3A至圖3D是示出氧擴散的情況的示意圖；圖4A至圖4H是說明根據本發明的一個實施方式的電晶體的製造方法的剖面圖；圖5A至圖5F是說明根據本發明的一個實施方式的電晶體的製造方法的剖面圖；圖6A至圖6D是說明根據本發明的一個實施方式的電晶體的製造方法的剖面圖；圖7A至圖7C是說明根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；圖8A至圖8C是說明根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；圖9A至圖9C是說明根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；圖10A至圖10C是說明根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；圖11A至圖11C是說明根據本發明的一個實施方式的電晶體的俯視圖及剖面圖； 圖12A至圖12C是說明根據本發明的一個實施方式的氧化物半導體的原子個數比的範圍的圖；圖13A至圖13C是氧化物半導體的疊層結構的帶圖；圖14是說明根據本發明的一個實施方式的半導體裝置的剖面圖；圖15A和圖15B是根據本發明的一個實施方式的半導體晶圓的俯視圖；圖16A和圖16B是說明電子構件的製程例子的流程圖及透視示意圖；圖17是示出在實施例中測量的TDS分析的結果的圖表；圖18是示出在實施例中測量的ESR測量的結果的圖表；圖19是示出在實施例中測量的SSDP-SIMS測量的結果的圖表；圖20是示出在實施例中測量的TOF-SIMS測量的結果的圖表；圖21是示出在實施例中測量的TDS分析的結果的圖表；圖22A和圖22B是在實施例中觀察的電晶體的剖面照片及示出Id-Vg特性的圖表；圖23A和圖23B是在實施例中觀察的電晶體的剖面照片及示出Id-Vg特性的圖表；圖24A和圖24B是在實施例中觀察的電晶體的剖面照片及示出Id-Vg特性的圖表；圖25A和圖25B是在實施例中觀察的電晶體的剖面照片及示出Id-Vg特性的圖表。

參照圖式對實施方式進行詳細說明。但是，本發明不侷限於以下說明，而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。注意，在以下說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而有時省略其重複說明。

此外，為了便於對發明的理解，圖式等示出的各結構的位置、大小和範圍等有時不表示實際上的位置、大小和範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等被非意圖性地蝕刻，但是為了便於理解有時省略圖示。

另外，尤其在俯視圖(也稱為平面圖)或透視圖等中，為了便於對發明的理解，有時省略部分組件的記載。另外，有時省略部分隱藏線等的記載。

本說明書等中的“第一”、“第二”等的序數詞是為了避免組件的混同而使用的，其並不表示製程順序或者層疊順序等的順序或次序。另外，關於本說明書等中不附加序數詞的用詞，為了避免組件的混同在申請專利範圍中有時對該用詞附加序數詞。注意，關於本說明書等中附加序數詞的 用詞，在申請專利範圍中有時對該用詞附加其他序數詞。注意，關於本說明書等中附加有序數詞的術語，在申請專利範圍中有時省略其序數詞。

注意，例如在導電性充分低時，有時即便在表示為“半導體”時也具有“絕緣體”的特性。此外，“半導體”與“絕緣體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。

另外，例如在導電性充分高時，有時即便在表示為“半導體”時也具有“導電體”的特性。此外，“半導體”和“導電體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。

另外，在本說明書等中，“電極”或“佈線”不在功能上限定其組件。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。

另外，在本說明書等中，“上”或“下”不侷限於組件的位置關係為“正上”或“正下”且直接接觸的情況。例如，“絕緣層A上的電極B”不需要在絕緣層A上直接接觸地形成有電極B，也可以包括在絕緣層A與電極B 之間包括其他組件的情況。

另外，由於“源極”及“汲極”的功能，例如在採用不同極性的電晶體時或在電路工作中電流的方向變化時等，根據工作條件等而相互調換，因此很難限定哪個是“源極”哪個是“汲極”。因此，在本說明書中，“源極”及“汲極”可以互相調換。

注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。

通道寬度例如是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。

另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(以下，也稱為“實效通道寬度”)和電晶體的俯視圖所示的通道寬度(以下，也稱為“外觀上的通道寬度”)不同。例如，在閘極電極覆蓋半導體層的側面的情況下，有時因為實效通道寬度大於外觀上的通道寬度，所以不能忽略其影響。例如，在微型且閘極電極覆蓋半導體的側面的電晶體中，有時形成在半導體的側面上的通道形成區域的比例增高。在此情況下，實效通道寬度大於外觀上的通道寬度。

在此情況下，有時難以藉由實測估計有效通道寬度。例如，為了根據設計值估計實效的通道寬度，需要預先知道半導體的形狀的假定。因此，當半導體的形狀不清楚時，難以正確地測量實效的通道寬度。

於是，在本說明書中，有時將外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效的通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、有效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。

另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，有時成為與使用實效的通道寬度進行計算時不同的值。

另外，半導體的“雜質”例如是構成半導體的主要成分之外的物質。例如，濃度小於0.1atomic%的元素可以說是雜質。有時由於包含雜質而半導體的DOS(Density Of States：態密度)變高，載子移動率降低或結晶性降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半導體的主要成分外的過渡金屬等。例如，有氫、鋰、鈉、矽、硼、磷、碳、氮等。在是氧化物半導體的情況下，有時水也作為雜質起作用。另外，在是氧化物半導體時，有時例如由於雜質的混入導致氧缺陷的產生。此外，在半導體是矽時，作為改變半導體的特性的雜質，例如有氧、除了氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。

另外，在本說明書中，“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態。因此，也包括角度為-5°以上且5°以下的情況。此外，“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”或“正交”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態。因此，也包括角度為85°以上且95°以下的情況。另外，“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的情況。

另外，在本說明書等中，除非特別敘述，計數值或計量值“同一”、“相同”、“相等”或“均勻”等的情況包括±20%的變動作為誤差。

另外，在本說明書等中，當在利用光微影法形成光阻遮罩之後進行蝕刻製程(去除製程)時，在沒有特別說明的情況下，在蝕刻製程結束之後去除該光阻遮罩。

另外，根據情況或狀態，可以互相調換“膜”和“層”。例如，有時可以將“導電層”調換為“導電膜”。此外，有時可以將“絕緣膜”調換為“絕緣層”。

注意，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。

另外，本說明書等所示的電晶體除明確地表示的情況外為增強型(常截止型)的場效應電晶體。此外，本說明書等所示的電晶體除明確地表示的情況外為n通道電晶體。由此，其臨界電壓(也稱為“Vth”)除明確地表示的情況外大於0V。

實施方式1

在本實施方式中，參照圖1A至圖13C說明具有良好的可靠性的電晶體以及該電晶體的製造方法。在本實施方式所示的電晶體中，使用氧化物半導體作為半導體層。藉由向該氧化物半導體供應過量氧來減少氧缺陷，可 以提高設置有該氧化物半導體的電晶體的可靠性。

〈電晶體的結構實例〉

圖1A至圖1D是電晶體200a的俯視圖及剖面圖。在此，圖1A是電晶體200a的俯視圖。圖1B是沿著圖1A中的點劃線A1-A2的電晶體200a的通道長度方向上的剖面圖。此外，圖1C是沿著圖1A中的點劃線A3-A4的電晶體200a的通道寬度方向上的剖面圖。此外，圖1D是圖1B的絕緣體224與絕緣體272接觸的區域附近的放大圖。

如圖1A至圖1D所示，電晶體200a包括：基板(未圖示)上的絕緣體224；絕緣體224上的氧化物230a；與氧化物230a的頂面的至少一部分接觸的氧化物230b；與氧化物230b的頂面的至少一部分接觸的導電體240a；與氧化物230b的頂面的至少一部分接觸且與導電體240a對置的導電體240b；位於導電體240a和導電體240b上且與氧化物230b的頂面的至少一部分接觸的氧化物230c；氧化物230c上的絕緣體250；位於絕緣體250上且其至少一部分重疊於導電體240a與導電體240b之間的導電體260；以及位於導電體260上且其至少一部分接觸於絕緣體224的頂面的絕緣體272。在此，絕緣體224的接觸於絕緣體272的區域的厚度T2小於絕緣體224的接觸於氧化物230a的區域的厚度T1。

此外，在電晶體200a中，也可以在基板上設置絕緣體214。此外，電晶體200a也可以包括設置在絕緣體214上的絕緣體216以及嵌入絕緣體216中 的導電體205。此外，電晶體200a也可以包括設置在絕緣體216及導電體205上的絕緣體220、設置在絕緣體220上的絕緣體222以及設置在絕緣體222上的絕緣體224。

以下，有時將氧化物230a、氧化物230b及氧化物230c統稱為氧化物230。此外，有時將導電體240a和導電體240b統稱為導電體240。

絕緣體214能夠被用作防止水或氫等雜質從下層混入電晶體200a等的阻擋絕緣膜。作為絕緣體214，較佳為使用不容易透過水或氫等雜質的絕緣材料，例如較佳為使用氧化鋁等。因此，可以抑制水或氫等雜質從絕緣體214的下層向絕緣體214的上層擴散。注意，絕緣體214較佳為不容易透過氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N₂O、NO及NO₂等)和銅原子等雜質中的至少一個。另外，下面的關於雜質不容易透過的絕緣材料的記載也是同樣的。

此外，作為絕緣體214，較佳為使用不容易透過氧(例如，氧原子或氧分子等)的絕緣材料。由此，可以抑制絕緣體224等所包含的氧向下方的擴散。因此，可以有效地向氧化物230b供應氧。

在絕緣體216中形成有開口，以嵌入該開口的方式形成有導電體205。導電體205的至少一部分與導電體260重疊。在此，導電體205的頂面的高度較佳為與絕緣體216的頂面的高度大致相同。導電體205可以被用作一個閘 極電極。

絕緣體222較佳為使用不容易使水或氫等雜質及氧透過的絕緣性材料，例如較佳為使用氧化鋁或氧化鉿等。由此，可以抑制水或氫等雜質從絕緣體222的下層向絕緣體222的上層擴散。並且，可以抑制絕緣體224等所包含的氧向下方擴散。

絕緣體224較佳為使用藉由加熱釋放氧的絕緣體形成。明確地說，較佳為使用在熱脫附譜分析(TDS(Thermal Desorption Spectroscopy))中換算為氧原子時的氧脫離量為1.0×10¹⁸atoms/cm³以上，較佳為3.0×10²⁰atoms/cm³以上的絕緣體。另外，將藉由加熱釋放的氧稱為“過量氧”。藉由以接觸於氧化物230的方式設置上述絕緣體224，可以有效地將氧供應到氧化物230b。

此外，較佳為減少絕緣體224中的水、氫或氮氧化物等雜質的濃度。例如，在50℃至500℃的範圍內的TDS中，絕緣體224的單位面積的換算為氫分子的氫脫離量為2×10¹⁵molecules/cm²以下，較佳為1×10¹⁵molecules/cm²以下，更佳為5×10¹⁴molecules/cm²以下。

絕緣體220、絕緣體222及絕緣體224可以被用作閘極絕緣膜。

作為氧化物230a，例如較佳為使用在氧氛圍下形成的氧化物。由此， 可以實現氧化物230a的形狀的穩定化。另外，後面將說明氧化物230a至氧化物230c的結構的詳細內容。

氧化物230a的接觸於氧化物230c的區域的厚度較佳為小於接觸於氧化物230b的區域的厚度。

較佳的是，氧化物中的雜質及氧空位得到減少，氧化物230b處於高純度本質或實質上高純度本質的狀態。在此，當在氧化物中包含較多的氧空位時，雜質容易被該氧空位俘獲。隨著氧化物中的雜質濃度的增高，缺陷態密度變大，陷阱態密度也變大。被氧化物的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物中形成有通道區域的電晶體的電特性不穩定，並且其可靠性降低。

因此，為了使電晶體的電特性穩定而提高可靠性，較佳的是，藉由對氧化物230b供應氧減少氧化物230b中的氧空位以使氧化物230b變為高純度本質或實質上高純度本質。

另外，作為氧化物230b，也可以使用其電子親和力大於氧化物230a及氧化物230c的氧化物。例如，作為氧化物230b使用如下氧化物，該氧化物的電子親和力比氧化物230a及氧化物230c大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.1eV以上且0.4eV以下。注意，電子親和力是真空能階和導帶底之間的能量差。

氧化物230b包括第一區域、第二區域及第三區域。第三區域在俯視圖中夾在第一區域與第二區域之間。電晶體200a包括在氧化物230b的第一區域上並與其接觸的導電體240a。此外，電晶體200a包括在氧化物230b的第二區域上並與其接觸的導電體240b。導電體240a可以被用作源極電極和汲極電極中的一個，導電體240b可以被用作源極電極和汲極電極中的另一個。由此，氧化物230b的第一區域和第二區域中的一個可以被用作源極區域，另一個可以被用作汲極區域。另外，氧化物230b的第三區域可以被用作通道形成區域230d。

此外，包含在氧化物230b中的氧空位的量例如可以利用恆定光電流法(CPM：Constant Photocurrent Method)等評價。藉由利用CPM，可以對起因於樣本中的氧空位的深的缺陷能階進行評價。此外，被包含在氧化物230b的氧空位俘獲的氫的量例如可以藉由電子自旋共振(ESR：Electron Spin Resonance)分析等評價。藉由利用ESR，可以對起因於被樣本中的氧空位俘獲的氫的傳導電子進行評價。

在電晶體200a中，較佳的是，導電體240a的側面部與氧化物230b的一個側面部大致一致，導電體240b的側面部與氧化物230b的另一個側面部大致一致。再者，較佳的是，在電晶體200a中，氧化物230b的側面部位於氧化物230a的側面部的內側。

此外，導電體240a及導電體240b的更接近於導電體260的側面較佳為具有小於90°的錐形角。導電體240a及導電體240b的更接近於導電體260的側面與底面所形成的角度較佳為45°以上且75°以下。藉由使上述導電體240a及導電體240b具有上述結構，可以將氧化物230c以良好的覆蓋率形成在將形成導電體240的步階部。由此，可以防止由於氧化物230c的斷開等而使氧化物230b與絕緣體250等接觸。

氧化物230c形成在導電體240a、導電體240b、氧化物230b以及氧化物230a上。在此，氧化物230c與氧化物230b的頂面、氧化物230b的側面以及氧化物230a的頂面接觸。氧化物230c有時具有將氧供應給氧化物230b的功能。另外，藉由在氧化物230c上形成絕緣體250，可以防止水或氫等雜質從絕緣體250直接進入氧化物230b。氧化物230c例如較佳為使用在氧氛圍下形成的氧化物。由此，可以實現氧化物230c的形狀的穩定化。

絕緣體250可以被用作閘極絕緣膜。絕緣體250與絕緣體224同樣地較佳為使用藉由加熱釋放氧的絕緣體形成。藉由以接觸於氧化物230的方式設置上述絕緣體250，可以有效地將氧供應到氧化物230b。另外，與絕緣體224同樣，較佳為絕緣體250中的水或氫等雜質的濃度得到降低。

在電晶體200a中，較佳的是，絕緣體250的側面部、氧化物230c的側面部與氧化物230a的側面部大致一致。

電晶體200a在絕緣體250上包括導電體260。絕緣體250及導電體260包括與氧化物230b的通道形成區域230d重疊的區域。導電體260也可以被用作電晶體200a的閘極電極。

此外，如圖1C所示，在電晶體200a的通道寬度方向上的剖面中，導電體260的側面部較佳為位於氧化物230a的側面部的內側。

此外，在設置導電體205的情況下，導電體205和導電體260中的一個可以被用作閘極電極，另一個可以被用作背閘極電極。閘極電極和背閘極電極以夾著半導體的通道形成區域的方式配置。背閘極電極的電位既可以為與閘極電極相同的電位，又可以為接地電位或任意電位。另外，藉由不跟閘極電極聯動而獨立地改變背閘極電極的電位，可以改變電晶體的臨界電壓。

絕緣體272以覆蓋氧化物230、導電體240、絕緣體250及導電體260的方式設置。再者，絕緣體272以至少與絕緣體224的頂面接觸的方式設置。絕緣體272能夠被用作防止水或氫等雜質從上層混入電晶體200a等的阻擋絕緣膜。

絕緣體272較佳為使用不容易使水或氫等雜質透過的絕緣材料諸如氧化鋁等。藉由使用上述絕緣體272，可以抑制水或氫等雜質從絕緣體272的上方的層擴散到絕緣體272的下方的層。

在此，絕緣體272較佳為使用利用濺射法形成的氧化物絕緣體，例如較佳為使用氧化鋁。藉由使用上述絕緣體272，可以對絕緣體224的與絕緣體272接觸的區域添加氧使絕緣體224成為氧過剩的狀態。此外，絕緣體272有時對絕緣體250的與絕緣體272接觸的區域添加氧。

參照圖2A至圖3D對在絕緣體224上形成絕緣體272且對絕緣體224添加氧的製程進行說明。圖2A至圖3D是對應於圖1B所示的絕緣體224與絕緣體272的介面附近的放大圖。在此，圖2A至圖2C示出在不去除由於氧化物230a的成膜等而形成在絕緣體224的表面的損傷區域290的狀態下形成絕緣體272的情況的製程。此外，圖3A至圖3D示出在去除由於氧化物230a的成膜等而形成在絕緣體224的表面的損傷區域290之後形成絕緣體272時的製程。以下，對作為絕緣體224典型地使用氧化矽且作為絕緣體272典型地使用氧化鋁的情況進行說明。

首先，對圖2A至圖2C所示的在不去除損傷區域290的狀態下形成絕緣體272並對絕緣體224添加氧的製程進行說明。

如圖2A所示，在電晶體200a的製程中，有時絕緣體224的表面附近形成有損傷區域290。損傷區域290例如可能在利用濺射法在絕緣體224的頂面形成膜時形成。此時，濺射粒子等濺射到絕緣體224的表面附近而使損傷區域290中形成氧空位或混入雜質元素等。

再者，當在絕緣體224上以與其接觸的方式設置的膜由於蝕刻等被去除時，損傷區域290暴露於蝕刻氣體中形成更多的氧空位或混入更多的雜質元素等。尤其是，當相對於絕緣體224的蝕刻氣體的蝕刻速度慢時，由於該蝕刻中損傷區域290幾乎沒有被蝕刻，所以損傷程度更大。並且，當在露出的絕緣體224上形成新的膜時，損傷區域290暴露於沉積氣體中形成更多的氧空位或混入更多的雜質元素等。

在上述損傷區域290中，有時產生如下情況：蝕刻氣體等所包含的雜質元素包含在以絕緣體224的表面為基準0nm至10nm左右的深度中，該雜質元素的濃度在5nm左右的深度具有峰值。此外，當對損傷區域290進行ESR分析時，有時在g=2.001附近觀察到較大的峰值。g=2.001附近的峰值被稱為E’中心，其起因於矽的懸空鍵。此外，與上述g=2.001附近的峰值對應的自旋密度有時為2.1×10¹⁷[spins/cm³]左右。

接著，在絕緣體224上，亦即，在損傷區域290上，形成絕緣體272(參照圖2B)。雖然詳細內容將在後面的圖3A至圖3D所示的製程中進行說明，但是藉由利用濺射法形成絕緣體272，在成膜的同時對絕緣體224的表面附近添加氧291。因此，氧291被添加到損傷區域290。此外，有時將形成在絕緣體224的表面附近的氧291的濃度高的區域稱為氧添加區域292。氧添加區域292中的氧291的濃度比氧添加區域292的下方的層高。

接著，進行加熱處理，使添加到氧添加區域292的氧291擴散(參照圖2C)。但是，由於與損傷區域290中的氧空位或雜質元素等起反應，氧291的擴散受到阻礙。因此，在圖2A至圖2C所示的製程中，很難藉由絕緣體224對氧化物230供應氧。

下面，對圖3A至圖3D所示的在去除損傷區域290之後形成絕緣體272並對絕緣體224添加氧的製程進行說明。首先，與圖2A同樣，絕緣體224的表面附近形成有損傷區域290(參照圖3A)。

接著，藉由乾蝕刻或濕蝕刻去除形成在絕緣體224的表面附近的損傷區域290(參照圖3B)。在乾蝕刻或濕蝕刻中，藉由提高對絕緣體224的蝕刻速度，可以從絕緣體224去除損傷區域290。

此外，考慮到上述損傷區域290的深度，較佳為藉由蝕刻去除離絕緣體224的表面有5nm以上，較佳為10nm以上，更佳為20nm以上的深度的區域。此外，在去除了損傷區域290的絕緣體224的表面中，ESR測量中的g=2.0附近的自旋密度為2.0×10¹⁷spins/cm³以下。

接著，在露出的絕緣體224上形成絕緣體272(參照圖3C)。在此，絕緣體272較佳為利用濺射法形成，更佳為利用濺射法在包含氧的氛圍下形成。藉由利用濺射法形成絕緣體272，在成膜的同時對絕緣體224的表面(形成絕緣體272之後的絕緣體224與絕緣體272的介面)附近添加氧291。由此， 在絕緣體224的表面附近形成氧添加區域292。在此，例如，氧291作為氧自由基添加到絕緣體224，但是氧291被添加時的狀態不侷限於此。氧291也可以在氧原子或氧離子等的狀態下添加到絕緣體224。此外，由於氧291的添加，有時在絕緣體224中包含超過化學計量組成的氧，可以將此時的氧291稱為過量氧。

如此，對絕緣體224的表面附近添加氧291。藉由加熱處理將被添加的氧291從氧添加區域292擴散到絕緣體224(參照圖3D)。與圖2C所示的製程不同，在本製程中，損傷區域290被去除，氧291擴散到絕緣體224。至少在加熱處理中絕緣體224具有能夠使氧291擴散的足夠大的原子間距離，可以認為其對氧291具有多孔性。因此，藉由對絕緣體224進行加熱處理，如圖1A至圖1C及圖3D所示，可以極容易地使氧291擴散。在此，例如在250℃以上且650℃以下，較佳為350℃以上且450℃以下進行加熱處理。由此，可以以氧291的濃度高的氧添加區域292為中心使氧291擴散到絕緣體224中。

在此，絕緣體272是比絕緣體224不容易使氧透過的絕緣體，並被用作阻擋氧的障壁膜。由於在絕緣體224上形成有這種絕緣體272，因此在絕緣體224中擴散的氧291不會擴散到絕緣體224的上方而主要在絕緣體224的橫向或向下擴散。如此，擴散到絕緣體224的氧291被供應到氧化物230，尤其是氧化物230b的通道形成區域230d。

此時，藉由將具有阻擋氧的功能的絕緣體222設置在絕緣體224與導電 體205之間，可以防止擴散到絕緣體224的氧291被導電體205抽出。此外，可以防止擴散到絕緣體224的氧291擴散到絕緣體224的下層。由此，可以將氧291供應到絕緣體224的上層，亦即氧化物230。

如此，藉由將氧291供應到圖1A至圖1D所示的氧化物230，尤其是氧化物230b，可以減少氧空位。在氧化物230中，當氧被氧空位俘獲時，形成較淺的施體能階。換言之，藉由減少氧空位，可以實現高純度本質或實質上高純度本質的氧化物半導體。

此外，當以400℃的溫度進行1小時的加熱處理時，絕緣體224中的氧的擴散長度被估計為3μm左右。因此，圖1A等所示的氧添加區域292與通道形成區域230d的距離較佳為3μm以下，更佳為1μm以下。

如上所述，藉由去除損傷區域290而製造電晶體200a，如圖1D所示的放大圖那樣，絕緣體224的接觸於絕緣體272的區域的厚度T2小於絕緣體224的接觸於氧化物230a的區域的厚度T1。在此，厚度T1與厚度T2之差為5nm以上，較佳為10nm以上，更佳為20nm以上。此外，厚度T2為至少3nm以上，較佳為5nm以上，更佳為10nm以上。

此外，較佳的是，在絕緣體224的接觸於絕緣體272的區域中，ESR測量中的g=2.0附近的自旋密度為2.0×10¹⁷spins/cm³以下。

藉由形成具有上述結構的電晶體，可以提供一種具有常截止的電特性的電晶體。此外，可以提供一種具有穩定的電特性的電晶體。此外，可以提供一種非導通時的洩漏電流小的電晶體。此外，可以提供一種可靠性高的電晶體。此外，可以提供一種次臨界擺幅值小的電晶體。

此外，藉由使電晶體200a具有被絕緣體272及絕緣體214夾住的結構，可以在不使氧向外擴散的情況下使絕緣體224、氧化物230及絕緣體250含有大量的氧。並且，可以防止水或氫等雜質從絕緣體272的上方及絕緣體214的下方混入，並減少絕緣體224、氧化物230及絕緣體250中的雜質濃度。

如此，藉由減少被用作電晶體200a的半導體層的氧化物230b中的氧缺陷，可以使電晶體200a的電特性穩定而提高可靠性。

〈構成材料〉

〔絕緣體〕

絕緣體216、絕緣體220、絕緣體224以及絕緣體250例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣性材料的單層或疊層。例如，採用如下材料的單層或疊層，該材料為選自氧化矽、氧氮化矽、氮氧化矽、氮化矽、氮化鋁、氧化鋁、氮氧化鋁、氧氮化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭、鋁矽酸鹽等中的材料。另外，也可以使用混合了氧化物材料、氮化物材料、氧氮化物材料和氮氧化物材料中的多種 材料的材料。

注意，在本說明書中，氮氧化物是指氮含量大於氧含量的化合物。另外，氧氮化物是指氧含量大於氮含量的化合物。另外，例如可以使用拉塞福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)等來測量各元素的含量。

絕緣體214、絕緣體222及絕緣體272較佳為使用與絕緣體224及絕緣體250相比更不容易使水或氫等雜質透過的絕緣性材料。例如，作為不容易使雜質透過的絕緣性材料，可以舉出氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭、氮化矽等。可以採用上述材料的單層或疊層。

藉由將不容易使雜質透過的絕緣性材料用於絕緣體214以及絕緣體222，可以抑制從基板一側向電晶體的雜質的擴散，從而提高電晶體的可靠性。藉由將不容易使雜質透過的絕緣性材料用於絕緣體272，可以抑制從絕緣體272的上層向電晶體的雜質的擴散，從而提高電晶體的可靠性。

另外，作為絕緣體214及絕緣體272，可以使用由上述材料形成的絕緣層的疊層。

在此，不容易使雜質透過的絕緣性材料是指如下材料：具有抑制水或 氫等雜質的擴散的功能，具有高耐氧化性，並且具有抑制氧的擴散的功能。

例如，與氧化矽相比，氧化鋁在350℃或400℃的氛圍下每小時的氧或氫的擴散距離非常小。由此，可以說氧化鋁是不容易使雜質透過的材料。

另外，作為不容易使雜質透過的材料的一個例子，可以使用藉由CVD法形成的氮化矽。在此，當氫擴散到電晶體200a等具有氧化物半導體的半導體元件時，該半導體元件的特性有時會降低。由此，電晶體200a較佳為被抑制氫的擴散的膜密封。明確地說，抑制氫的擴散的膜是指氫脫離量少的膜。

氫脫離量例如可以利用TDS等測定。例如，在50℃至500℃的範圍內的TDS中，絕緣體214的單位面積的換算為氫分子的氫脫離量為2×10¹⁵molecules/cm²以下，較佳為1×10¹⁵molecules/cm²以下，更佳為5×10¹⁴molecules/cm²以下。

另外，當使用氧化物半導體作為氧化物230時，為了防止氧化物230的氫濃度增加，較佳為降低絕緣體中的氫濃度。明確地說，藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的絕緣體的氫濃度為2×10²⁰atoms/cm³以下，較佳為5×10¹⁹atoms/cm³以下，更佳為1×10¹⁹atoms/cm³以下，進一步較佳為5×10¹⁸atoms/cm³以下。尤其是，較佳為降低絕緣體216、絕緣體224以及絕緣體250的氫濃度。較佳為至少降低與氧 化物230接觸的絕緣體224以及絕緣體250的氫濃度。

另外，為了防止氧化物230的氮濃度的增加，較佳為降低絕緣體的氮濃度。明確地說，藉由SIMS測量的絕緣體的氮濃度為5×10¹⁹atoms/cm³以下，較佳為5×10¹⁸atoms/cm³以下，更佳為1×10¹⁸atoms/cm³以下，進一步較佳為5×10¹⁷atoms/cm³以下。

另外，較佳為絕緣體224的至少與氧化物230接觸的區域及絕緣體250的至少與氧化物230接觸的區域的缺陷少，典型的是較佳為儘可能地使藉由電子自旋共振法(ESR：Electron Spin Resonance)觀察到的信號少。例如，作為上述信號可舉出在g值為2.001時觀察到的E’中心。此外，E’中心起因於矽的懸空鍵。當使用氧化矽層或氧氮化矽層作為絕緣體224及絕緣體250時，可以使用起因於E’中心的自旋密度為3×10¹⁷spins/cm³以下、較佳為5×10¹⁶spins/cm³以下的氧化矽層或氧氮化矽層。

有時除了上述信號以外還觀察到起因於二氧化氮(NO₂)的信號。該信號因N的核自旋而分裂成如下三個信號：g值為2.037以上且2.039以下(第一信號)、g值為2.001以上且2.003以下(第二信號)及g值為1.964以上且1.966以下(第三信號)。

例如，絕緣體224及絕緣體250較佳為使用起因於二氧化氮(NO₂)的自旋密度為1×10¹⁷spins/cm³以上且低於1×10¹⁸spins/cm³的絕緣層。

二氧化氮(NO₂)等氮氧化物(NO_x)在絕緣層中形成能階。該能階位於氧化物半導體的能隙中。由此，當氮氧化物(NO_x)擴散到絕緣層與氧化物半導體的介面時，有時該能階在絕緣層一側俘獲電子。其結果是，被俘獲的電子留在絕緣層與氧化物半導體的介面附近，由此使電晶體的臨界電壓向正方向漂移。因此，當作為絕緣體224及絕緣體250使用氮氧化物的含量少的膜時，可以降低電晶體的臨界電壓的漂移。

作為氮氧化物(NO_x)的釋放量少的絕緣層例如可以使用氧氮化矽層。該氧氮化矽層是在TDS中氨釋放量比氮氧化物(NO_x)的釋放量多的層，典型的是氨釋放量為1×10¹⁸/cm³以上且5×10¹⁹/cm³以下。此外，上述氨釋放量為TDS中的加熱處理溫度為50℃以上且650℃以下或50℃以上且550℃以下的範圍內的總量。

由於當進行加熱處理時，氮氧化物(NO_x)與氨及氧起反應，所以藉由使用氨釋放量多的絕緣層可以減少氮氧化物(NO_x)。

另外，絕緣體216、絕緣體224及絕緣體250中的至少一個較佳為使用藉由加熱釋放氧的絕緣體形成。明確地說，較佳為使用在TDS中換算為氧原子時的氧脫離量為1.0×10¹⁸atoms/cm³以上，較佳為3.0×10²⁰atoms/cm³以上的絕緣體。

另外，包含過量氧的絕緣層可以進行對絕緣層添加氧的處理來形成。作為氧的添加處理，可以使用氧氛圍下的加熱處理、離子植入法、離子摻雜法、電漿浸沒離子佈植技術或電漿處理等。包含氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者，也可以包括對基板一側施加RF(Radio Frequency：射頻)的電源。藉由使用高密度電漿可以生成高密度氧自由基，且藉由對基板一側施加RF可以將由高密度電漿而生成的氧自由基高效地導入將成為被處理的膜中。或者，也可以在使用這種裝置進行包含惰性氣體的電漿處理之後，為填補脫離的氧而進行包含氧的電漿處理。作為用來添加氧的氣體，可以使用¹⁶O₂或¹⁸O₂等氧氣體、一氧化二氮氣體或臭氧氣體等。注意，在本說明書中，有時將添加氧的處理稱為“氧摻雜處理”。

另外，藉由進行氧摻雜處理，有時可以提高結晶性，並可以去除水或氫等雜質。就是說，也可以將“氧摻雜處理”稱為“雜質去除處理”。尤其是，藉由作為氧摻雜處理在減壓下進行包含氧的電漿處理，可以切斷被處理的絕緣體或氧化物中的有關氫及水的鍵合，從而變為氫及水容易脫離的狀態。由此，較佳為邊加熱邊進行電漿處理，或者較佳為在電漿處理後進行加熱處理。另外，藉由在加熱處理後進行電漿處理，然後再進行加熱處理，可以降低被處理的膜的雜質濃度。

對絕緣體的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗法、浸塗法、噴塗法、液滴噴射法(噴墨法等)、印刷法(網 版印刷、平板印刷等)等形成。

[氧化物半導體]

用於氧化物230的氧化物半導體較佳為至少包含銦或鋅。特別較佳為包含銦及鋅。另外，較佳的是，除此之外，還包含鋁、鎵、釔或錫等。另外，也可以包含選自硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。

在此考慮氧化物半導體為包含銦、元素M及鋅的InMZnO的情況。注意，元素M為鋁、鎵、釔或錫等。作為其他的可用作元素M的元素，除了上述元素以外，還有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時可以組合多個上述元素。

另外，由於氧化物半導體的能帶間隙為2eV以上，如上所述，當作為氧化物半導體使用氧缺陷及雜質得到減少的氧化物230時，可以實現關態電流極小的電晶體。明確地說，可以將源極與汲極間的電壓為3.5V且室溫(典型地是25℃)下的每通道寬度為1μm的關態電流設定為低於1×10^-20A，較佳為低於1×10^-22A，更佳為低於1×10^-24A。就是說，可以將導通截止比設定為20位數以上且150位數以下。另外，將氧化物半導體用於氧化物230的電晶體的源極與汲極間的絕緣耐壓高。由此，可以提供可靠性良好的電晶體。另外，可以提供輸出電壓大且高耐壓的電晶體。另外，可以提供一種可靠性良好的半導體裝置等。另外，可以提供輸出電壓大且高耐壓的半導體裝 置。

〈結構〉

氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。

CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。

雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形及七角形等晶格排列。另外，在CAAC-OS的畸變附近觀察不到明確的晶界(grain boundary)。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：在a-b面方向上的氧原子的排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等。

CAAC-OS有具有層狀結晶結構(也稱為層狀結構)的傾向，在該層狀結晶結構中層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧 的層(下面稱為(M，Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In，M)層。

在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。

a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。

氧化物半導體具有各種結構及各種特性。本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。

〈原子個數比〉

下面，參照圖12A、圖12B及圖12C對根據本發明的氧化物半導體所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，在圖12A 至圖12C中，不示出氧的原子個數比。另外，將氧化物半導體所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。

在圖12A、圖12B及圖12C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1α1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。

點劃線表示[In]：[M]：[Zn]=5：1：β的原子個數比的(β0)的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線、[In]：[M]：[Zn]=1：1：β的原子個數比的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線及[In]：[M]：[Zn]=1：4：β的原子個數比的線。

此外，圖12A、圖12B及圖12C所示的[In]：[M]：[Zn]=0：2：1的原子個數比及其附近值的氧化物半導體容易具有尖晶石型結晶結構。

有時在氧化物半導體中，多個相共存(例如，二相共存、三相共存等)。例如，當原子個數比接近[In]：[M]：[Zn]=0：2：1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]：[M]：[Zn]=1：0：0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在氧化物半導體中多個相共存時，可能在不同的結晶結構之間形成晶界。

圖12A所示的區域A示出氧化物半導體所包含的銦、元素M及鋅的較佳的原子個數比範圍的一個例子。

藉由提高氧化物半導體的銦的含量，可以提高氧化物半導體的載子移動率(電子移動率)。因此，銦含量高的氧化物半導體的載子移動率比銦含量低的氧化物半導體高。

另一方面，氧化物半導體的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為[In]：[M]：[Zn]=0：1：0或接近[In]：[M]：[Zn]=0：1：0時(例如，圖12C中的區域C)，絕緣性變高。

因此，本發明的一個實施方式的氧化物半導體較佳為具有以圖12A的區域A表示的原子個數比，此時該氧化物半導體容易具有載子移動率高且晶界少的層狀結構。

具有區域A的原子個數比的氧化物半導體，尤其是具有圖12B所示的區域B的原子個數比的氧化物半導體更容易成為CAAC-OS且具有較高的載子移動率。

CAAC-OS是結晶性高的氧化物半導體。另一方面，在CAAC-OS中無法確認到明確的晶界，所以可以說不容易發生起因於晶界的電子移動率的降 低。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。因此，具有CAAC-OS的氧化物半導體的物理性質穩定。因此，具有CAAC-OS的氧化物半導體具有耐熱性及高可靠性。

區域B包括[In]：[M]：[Zn]=4：2：3至4：2：4.1的原子個數比及其附近值。附近值例如包括[In]：[M]：[Zn]=5：3：4的原子個數比。另外，區域B包括[In]：[M]：[Zn]=5：1：6的原子個數比及其附近值以及[In]：[M]：[Zn]=5：1：7的原子個數比及其附近值。

注意，氧化物半導體所具有的性質不是僅由原子個數比決定的。即使在原子個數比相同的情況下，根據形成條件，氧化物半導體的性質有時不同。例如，當使用濺射裝置形成氧化物半導體時，形成其原子個數比與靶材的原子個數比不同的膜。此外，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。因此，圖示的區域是表示氧化物半導體傾向於具有特定特性的原子個數比的區域，區域A至區域C的邊界不清楚。

[具有氧化物半導體的電晶體]

在此，對將上述氧化物半導體用於電晶體的情況進行說明。

藉由將上述氧化物半導體用於電晶體，可以減少晶界中的載子散射等，因此可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電 晶體。

另外，較佳為將載子密度低的氧化物半導體用於電晶體。在以降低氧化物半導體膜的載子密度為目的的情況下，可以降低氧化物半導體膜中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。例如，氧化物半導體的載子密度可以低於8×10¹¹/cm³，較佳為低於1×10¹¹/cm³，更佳為低於1×10¹⁰/cm³且為1×10^-9/cm³以上。

另外，因為高純度本質或實質上高純度本質的氧化物半導體具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。

此外，被氧化物半導體的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體中形成有通道區域的電晶體的電特性不穩定。

因此，為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。為了降低氧化物半導體中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。

〈雜質〉

在此，說明氧化物半導體中的各雜質的影響。

在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷能階。因此，氧化物半導體中或氧化物半導體的介面附近的矽或碳的濃度(藉由SIMS測得的濃度)被控制為2×10¹⁸atoms/cm³以下，較佳為2×10¹⁷atoms/cm³以下。

另外，當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為降低氧化物半導體中的鹼金屬或鹼土金屬的濃度。明確而言，利用SIMS測得的氧化物半導體中的鹼金屬或鹼土金屬的濃度被控制為1×10¹⁸atoms/cm³以下，較佳為2×10¹⁶atoms/cm³以下。

當氧化物半導體包含氮時，產生作為載子的電子，載子密度會增加，氧化物半導體容易被n型化。其結果，將含有氮的氧化物半導體用於半導體的電晶體容易具有常開啟型特性。因此，較佳為儘可能地減少氧化物半導體中的氮，例如，使利用SIMS測得的氧化物半導體中的氮濃度低於5×10¹⁹atoms/cm³，較佳為5×10¹⁸atoms/cm³以下，更佳為1×10¹⁸atoms/cm³以下，進一步較佳為5×10¹⁷atoms/cm³以下。

包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電 子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體中的氫。明確而言，在氧化物半導體中，使利用SIMS測得的氫濃度低於1×10²⁰atoms/cm³，較佳為低於1×10¹⁹atoms/cm³，更佳為低於5×10¹⁸atoms/cm³，進一步較佳為低於1×10¹⁸atoms/cm³。

藉由將被供應充分的氧且雜質和氧空位被充分降低的氧化物半導體用於電晶體的通道區域，可以使電晶體具有常截止的電特性、穩定的電特性及良好的可靠性。

〈能帶圖〉

接著，對該氧化物半導體採用雙層結構或三層結構的情況進行說明。參照圖13A至圖13C對如下能帶圖進行說明：氧化物半導體S1、氧化物半導體S2和氧化物半導體S3的疊層結構及與該疊層結構接觸的絕緣體的能帶圖；氧化物半導體S2和氧化物半導體S3的疊層結構及與該疊層結構接觸的絕緣體的能帶圖；以及氧化物半導體S1和氧化物半導體S2的疊層結構和與該疊層結構接觸的絕緣體的能帶圖。

圖13A是包括絕緣體I1、氧化物半導體S1、氧化物半導體S2、氧化物半導體S3及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。另外，圖13B是包括絕緣體I1、氧化物半導體S2、氧化物半導體S3及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。圖13C是包括絕緣體I1、氧化物半 導體S1、氧化物半導體S2及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。注意，為了便於理解，能帶圖示出絕緣體I1、氧化物半導體S1、氧化物半導體S2、氧化物半導體S3及絕緣體I2的導帶底的能階(Ec)。

較佳的是，氧化物半導體S1、氧化物半導體S3的導帶底的能階比氧化物半導體S2更靠近真空能階，典型的是，氧化物半導體S2的導帶底的能階與氧化物半導體S1、氧化物半導體S3的導帶底的能階的差為0.15eV以上、0.5eV以上且2eV以下或者1eV以下。就是說，與氧化物半導體S1、氧化物半導體S3相比，氧化物半導體S2的電子親和力大，氧化物半導體S1、氧化物半導體S3的電子親和力與氧化物半導體S2的電子親和力的差為0.15eV以上、0.5eV以上且2eV以下或者1eV以下。

如圖13A、圖13B和圖13C所示，在氧化物半導體S1、氧化物半導體S2、氧化物半導體S3中，導帶底的能階平緩地變化。換言之，也可以將上述情況表達為導帶底的能階連續地變化或者連續地接合。為了實現這種能帶圖，較佳為降低形成在氧化物半導體S1與氧化物半導體S2的介面或者氧化物半導體S2與氧化物半導體S3的介面的混合層的缺陷態密度。

明確而言，藉由使氧化物半導體S1和氧化物半導體S2、氧化物半導體S2和氧化物半導體S3包含氧之外的共同元素(主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物半導體S2為In-Ga-Zn氧化物半導體的情況下，作為氧化物半導體S1、氧化物半導體S3較佳為使用In-Ga-Zn氧化物半導 體、Ga-Zn氧化物半導體、氧化鎵等。

此時，氧化物半導體S2被用作載子的主要路徑。因為可以降低氧化物半導體S1與氧化物半導體S2的介面以及氧化物半導體S2與氧化物半導體S3的介面的缺陷態密度，所以介面散射對載子傳導的影響小，從而可以得到大通態電流。

在電子被陷阱能階俘獲時，被俘獲的電子像固定電荷那樣動作，導致電晶體的臨界電壓向正方向漂移。藉由設置氧化物半導體S1、氧化物半導體S3，可以使陷阱能階遠離氧化物半導體S2。藉由採用該結構，可以防止電晶體的臨界電壓向正方向漂移。

作為氧化物半導體S1及氧化物半導體S3，使用其導電率比氧化物半導體S2充分低的材料。此時，氧化物半導體S2、氧化物半導體S2與氧化物半導體S1的介面以及氧化物半導體S2與氧化物半導體S3的介面主要被用作通道區域。例如，氧化物半導體S1、氧化物半導體S3可以使用具有在圖12C中以絕緣性高的區域C表示的原子個數比的氧化物半導體膜。注意，圖12C所示的區域C表示[In]：[M]：[Zn]=0：1：0及其附近值、[In]：[M]：[Zn]=1：3：2及其附近值以及[In]：[M]：[Zn]=1：3：4及其附近值的原子個數比。

尤其是，當作為氧化物半導體S2使用具有以區域A表示的原子個數比的氧化物半導體膜時，作為氧化物半導體S1及氧化物半導體S3較佳為使用 [M]/[In]為1以上，較佳為2以上的氧化物半導體膜。另外，作為氧化物半導體S3，較佳為使用能夠得到充分高的絕緣性的[M]/([Zn]+[In])為1以上的氧化物半導體膜。

另外，在本實施方式中，雖然電晶體200a的氧化物230具有上述三層結構，但是本發明的一個實施方式不侷限於此。例如，氧化物230也可以採用不具有氧化物230a和氧化物230c中的一個的兩層結構。另外，也可以採用氧化物230a、氧化物230b和氧化物230c中的任一個的單層結構。或者，也可以採用在氧化物230a上或氧化物230a下或者在氧化物230c上或氧化物230c下設置上述半導體中的任一個的四層結構。或者，也可以採用在氧化物230a上、氧化物230a下、氧化物230c上、氧化物230c下中的任何兩個以上的位置設置作為氧化物230a、氧化物230b和氧化物230c所例舉的半導體中的任一個的n層結構(n為5以上的整數)。

注意，在本說明書等中，將在形成通道的半導體中使用氧化物半導體的電晶體也稱為“OS電晶體”。另外，在本說明書等中，將在形成通道的半導體中使用具有結晶性的矽的電晶體也稱為“結晶性Si電晶體”。

與OS電晶體相比，結晶性Si電晶體容易獲得較高的移動率。但是，結晶性Si電晶體難以實現像OS電晶體那樣的極小的關態電流。因此，根據目的或用途適當地選擇用於半導體的半導體材料是極為重要的。例如，根據目的或用途，可以使用OS電晶體和結晶性Si電晶體等的組合。

銦鎵氧化物具有小電子親和力及高氧阻擋性。由此，氧化物230c較佳為包含銦鎵氧化物。鎵原子比率[Ga/(In+Ga)]例如為70%以上，較佳為80%以上，更佳為90%以上。

注意，氧化物230a及氧化物230c也可以使用氧化鎵。例如，當使用氧化鎵作為氧化物230c時，可以降低產生在導電體205與氧化物230間的洩漏電流。就是說，可以降低電晶體200a的關態電流。

在此情況下，當施加閘極電壓時，通道形成在氧化物230a、氧化物230b和氧化物230c中的電子親和力最大的氧化物230b中。

為了使使用氧化物半導體的電晶體具有穩定的電特性及良好的可靠性，較佳為降低氧化物半導體中的雜質及氧缺陷而使其高純度本質，至少使氧化物230b成為本質或實質上本質的氧化物半導體。另外，較佳為至少使氧化物230b中的通道形成區域成為本質或實質上本質的半導體。

〔導電體〕

作為用來形成導電體205、導電體240以及導電體260的導電材料，可以使用如下材料，該材料包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦等金屬元素中的一種以上。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體 以及鎳矽化物等矽化物。

另外，也可以使用包含上述金屬元素及氧的導電材料。另外，也可以使用包含上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。另外，也可以使用銦錫氧化物(ITO：Indium Tin Oxide)、包含鎢的銦氧化物、包含鎢的銦鋅氧化物、包含鈦的銦氧化物、包含鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。另外，也可以使用包含氮的銦鎵鋅氧化物。

另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。

[基板]

雖然對可用於基板的材料沒有較大的限制，但是基板需要至少具有足夠高的耐熱性來耐受後面進行的加熱處理。例如，作為基板，可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板等。此外，也可以使用SOI基板或者在半導體基板上設置有應變電晶體或FIN型電晶體等半導體元件的基板等。另外，也可以使用可用於高電子移動率電晶體(HEMT：High Electron Mobility Transistor)的 砷化鎵、砷化鋁鎵、砷化銦鎵、氮化鎵、磷化銦、矽鍺等。也就是說，基板不僅是支撐基板，也可以是形成有電晶體等其他裝置的基板。此時，電晶體200a的閘極、源極和汲極中的至少一個可以與上述其他裝置電連接。

此外，作為基板，可以使用硼矽酸鋇玻璃和硼矽酸鋁玻璃等玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，作為基板可以使用撓性基板。在使用撓性基板時，既可以在撓性基板上直接製造電晶體和電容器等，又可以在其他形成用基板上製造電晶體和電容器等，然後將其剝離並轉置到撓性基板上。另外，為了從形成用基板剝離電晶體和電容器等並將其轉置到撓性基板上，較佳為在形成用基板與電晶體和電容器等之間設置剝離層。

作為撓性基板，例如可以使用金屬、合金、樹脂或玻璃或其纖維等。被用作基板的撓性基板的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。被用作基板的撓性基板例如可以使用線性膨脹係數為1×10^-3/K以下、5×10^-5/K以下或1×10^-5/K以下的材料。作為樹脂例如有聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。尤其是，芳族聚醯胺具有低線性膨脹係數，因此適用於撓性基板。

〈電晶體的製造方法例子〉

下面，參照圖4A至圖7C對電晶體200a的製造方法例子進行說明。在此，圖4A至圖7C對應於圖1B所示的A1-A2方向上的剖面圖及圖1C所示的A3-A4 方向上的剖面圖。

下面，可以適當地利用如下方法形成用來形成絕緣體的絕緣性材料、用來形成導電體的導電材料或用來形成半導體的半導體材料：濺射法、旋塗法、化學氣相沉積(CVD：Chemical Vapor Deposition)法(包括熱CVD法、有機金屬CVD(MOCVD：Metal Organic Chemical Vapor Deposition)法、電漿增強CVD(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、高密度電漿CVD(HDPCVD：High density plasma CVD)法、減壓CVD(LPCVD：low pressure CVD)法、常壓CVD(APCVD：atmospheric pressure CVD)等)、原子層沉積(ALD：Atomic Layer Deposition)法或分子束磊晶(MBE：Molecular Beam Epitaxy)法或者脈衝雷射沉積(PLD：Pulsed Laser Deposition)法。

利用電漿CVD法可以以較低的溫度得到高品質的膜。在利用不使用電漿的諸如MOCVD法、ALD法或熱CVD法等成膜方法的情況下，被形成面不容易產生損傷，由此可以獲得缺陷少的膜。

另外，在利用ALD法進行成膜的情況下，作為材料氣體較佳為使用不包含氯的氣體。

首先，在基板(未圖示)上依次形成絕緣體214以及絕緣體216。在本實施方式中，作為基板使用單晶矽基板(包括p型半導體基板或n型半導體 基板)。

在本實施方式中，作為絕緣體214，利用濺射法形成氧化鋁膜。此外，絕緣體214也可以具有疊層結構，例如，也可以在利用濺射法形成的氧化鋁上或氧化鋁下設置藉由ALD法形成的氧化鋁。另外，如上所述，絕緣體216較佳為包含過量氧的絕緣體。另外，也可以在形成絕緣體216之後進行氧摻雜處理。

接著，在絕緣體216上形成光阻遮罩，在絕緣體216中形成對應於導電體205的開口。光阻遮罩可以適當地利用光微影法、印刷法、噴墨法等來形成。當利用印刷法或噴墨法形成光阻遮罩時，不使用光罩，因此可以減少製造成本。

隔著光罩對感光光阻劑照射光，使用顯影液去除感光部分(或非感光部分)的光阻劑，由此可以利用光微影法形成光阻遮罩。作為對感光光阻劑照射的光，可以舉出KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等。此外，也可以利用在基板與投影透鏡之間填滿液體(例如，水)而進行曝光的液浸技術(liquid immersion technique)。另外，也可以使用電子束或離子束代替上述光。當使用電子束或離子束時，不需要光罩。另外，可以藉由利用灰化等乾蝕刻法或使用專用剝離液等的濕蝕刻法去除光阻遮罩。此外，也可以利用乾蝕刻法和濕蝕刻法。

當對絕緣體216進行蝕刻時，可以利用乾蝕刻法或濕蝕刻法等。此外，也可以利用乾蝕刻法和濕蝕刻法。在形成開口之後，去除光阻遮罩。此外，在形成絕緣體216的開口時，有時絕緣體214的一部分也被去除。

接著，在絕緣體216上形成將成為導電體205的導電膜。在本實施方式中，作為將成為導電體205的導電膜利用濺射法形成鎢膜。

接著，進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理(也稱為“CMP處理”)形成導電體205(參照圖4A及圖4B)。藉由進行CMP處理，導電膜的一部分被去除。此時，有時絕緣體216的表面的一部分也被去除。藉由進行CMP處理，可以減少樣本表面的凹凸，因此可以提高後面形成的絕緣層或導電層的覆蓋性。

在絕緣體216及導電體205上依次形成絕緣體220、絕緣體222及絕緣膜224A(參照圖4C及圖4D)。在此，絕緣膜224A是在後面的製程中將成為絕緣體224的絕緣體。在本實施方式中，作為絕緣體220，利用ALD法形成氧化鉿膜，作為絕緣體220及絕緣膜224A，利用CVD法形成氧化矽膜。

在此，在絕緣膜224A中，膜中的水或氫等雜質的濃度較佳為得到降低。因此，較佳為在包含氮或稀有氣體等的惰性氣體氛圍下進行加熱處理，而使水或氫等雜質向外擴散。關於加熱處理的詳細內容將在後面予以說明。另外，絕緣膜224A較佳為包含過量氧的絕緣層。由此，也可以在形成絕緣 膜224A之後進行氧摻雜處理。

接著，依次形成氧化膜230A、氧化膜230B及導電膜240A(參照圖4E及圖4F)。

當氧化物230包括氧化物半導體時，較佳為利用濺射法形成成為氧化物230的氧化膜230A及氧化膜230B。藉由利用濺射法，可以提高氧化物230的密度，所以是較佳的。作為濺射氣體，可以使用稀有氣體(典型的是氬)、氧或稀有氣體和氧的混合氣體。此外，也可以邊對基板進行加熱邊進行成膜。

此外，需要濺射氣體的高度純化。例如，作為被用作濺射氣體的氧氣體或稀有氣體，使用露點為-60℃以下，較佳為-100℃以下的高純度氣體。藉由使用高純度濺射氣體進行成膜，可以儘可能地防止水分等混入氧化物230中。

在藉由濺射法形成氧化膜230A及氧化膜230B的情況下，較佳為儘可能地去除濺射裝置的成膜室內的水分。例如，較佳為使用低溫泵等吸附式真空泵對成膜室進行高真空抽氣(抽空到5×10^-7Pa至1×10^-4Pa左右)。尤其是，在濺射裝置的待機時成膜室內的相當於H₂O的氣體分子(相當於m/z=18的氣體分子)的分壓為1×10^-4Pa以下，較佳為5×10^-5Pa以下。

在本實施方式中，利用濺射法形成氧化膜230A。另外，作為濺射氣體，使用氧或者氧和稀有氣體的混合氣體。藉由提高濺射氣體所包含的氧的比例，可以增加形成的氧化膜中的過量氧。

另外，在形成氧化膜230A時，有時濺射氣體所包含的氧的一部分被供應給絕緣膜224A等。濺射氣體所包含的氧越多，供應給絕緣膜224A等的氧越多。由此，可以在絕緣膜224A等中形成具有過量氧的區域。另外，供應到絕緣膜224A等中的氧的一部分與絕緣膜224A等中殘留的氫起反應而生成水，並藉由後面的加熱處理從絕緣膜224A等釋放。如此，可以降低絕緣膜224A等的氫濃度。

在此，當利用濺射法形成氧化膜230A時，如圖3A所示，在絕緣膜224A的表面附近形成有損傷區域。在以下結構中，在形成絕緣體272且對絕緣體224添加氧之前，較佳為避免將氧化膜230A加工為島狀而使絕緣膜224A的頂面露出。由此，可以防止由於絕緣膜224A的頂面暴露於其他膜的沉積氣體或蝕刻氣體等中導致損傷區域中進一步形成氧空位或混入雜質。

接著，利用濺射法形成氧化膜230B。此時，當在濺射氣體所包含的氧的比率設定為1%以上且30%以下、較佳為5%以上且20%以下的情況下進行成膜時，形成氧缺乏型氧化物半導體。使用氧缺乏型氧化物半導體的電晶體可以具有較高的場效移動率。

另外，當將氧缺乏型氧化物半導體用於氧化膜230B時，較佳為將包含過量氧的氧化膜用於氧化膜230A。另外，也可以在形成氧化膜230B之後進行氧摻雜處理。

另外，較佳為在形成氧化膜230A及氧化膜230B之後進行加熱處理。關於加熱處理條件的詳細內容，後面將進行說明。在本實施方式中，在氧氛圍下以400℃進行1小時的加熱處理。由此，氧被導入氧化膜230A及氧化膜230B中。較佳的是，在進行氧氛圍下的加熱處理之前，在氮氣體氛圍下以400℃進行1小時的加熱處理。藉由先進行氮氣體氛圍下的加熱處理，可以釋放氧化膜230A及氧化膜230B所包含水或氫等雜質，由此可以降低氧化膜230A及氧化膜230B中的雜質濃度。

接著，形成導電膜240A。在此，導電膜240A是在後面的製程中將成為導電體240a及導電體240b的絕緣體。在本實施方式中，作為導電膜240A，利用濺射法形成窒化鉭膜。窒化鉭的耐氧化性高，因此適用於在後面製程中進行加熱處理的情況。

接著，利用光微影法對導電膜240A進行加工，在導電膜240A的重疊於導電體205的區域中形成開口。

另外，當形成開口時，較佳為導電膜240A的開口一側的側面相對於氧化膜230B的頂面具有角度。角度為30°以上且90°以下，較佳為45°以上且80° 以下。

接著，藉由光微影法選擇性地去除氧化膜230B及導電膜240A的一部分，形成島狀的氧化物230b、導電體240a及導電體240b(參照圖4G及圖4H)。

在此，較佳為不將氧化膜230A加工為島狀，而較佳為形成不重疊於氧化物230b的區域的表面附近被去除的氧化膜230D。如此，藉由在絕緣膜224A上殘留膜狀的氧化膜230D，可以防止絕緣膜224A的頂面直接暴露於本製程中使用的蝕刻氣體等中。由此，可以防止在絕緣膜224A的表面的損傷區域中進一步形成氧空位或混入雜質元素。

當選擇性地去除氧化膜230B及導電膜240A時，可以利用乾蝕刻法或濕蝕刻法等。此外，也可以利用乾蝕刻法和濕蝕刻法。

藉由如此進行蝕刻，導電體240a的側面部與氧化物230b的一個側面部大致一致，導電體240b的側面部與氧化物230b的另一個側面部大致一致。此外，當如此形成氧化膜230D時，氧化物230a的接觸於氧化物230c的區域的厚度小於氧化物230a的接觸於氧化物230b的區域的厚度。

至於在導電膜240A的接觸於導電體205的區域中形成開口的製程以及選擇性地去除氧化膜230B和導電膜240A的一部分而將它們加工為島狀的製程，先進行哪個都可以。

接著，為了進一步減少氧化膜230D及氧化物230b所包含的水或氫等雜質而使氧化膜230D及氧化物230b高度純化，較佳為進行加熱處理。

此外，也可以在進行加熱處理之前進行使用氧化氣體的電漿處理。例如，進行使用一氧化二氮氣體的電漿處理。藉由進行該電漿處理，可以降低露出的絕緣層的氟濃度。另外，該電漿處理還具有去除樣本表面上的有機物的效果。

例如，加熱處理在氮或稀有氣體等惰性氣體氛圍、氧化氣體氛圍或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：雷射腔內共振衰減法)方式的露點計進行測量時的水分量為20ppm(露點換算為-55℃)以下，較佳為1ppm以下，更佳為10ppb以下的空氣)氛圍下進行。另外，“氧化氣體氛圍”是指包含10ppm以上的氧、臭氧或氮化氧等氧化氣體的氛圍。此外，“惰性氣體氛圍”是指包含小於10ppm的上述氧化氣體且還填充有氮或稀有氣體的氛圍。另外，對加熱處理中的壓力沒有特別的限制，但是加熱處理較佳為在減壓下進行。

另外，藉由進行加熱處理，可以在釋放雜質的同時使包含於絕緣體224中的氧擴散至氧化膜230D及氧化物230b中，由此可以減少該氧化物中的氧缺陷。另外，在惰性氣體氛圍下進行加熱處理，然後為了填補脫離了的氧，可以在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行加熱處 理。加熱處理可以在形成氧化物230b之後的任何時間進行。

加熱處理可以以250℃以上且650℃以下，較佳為以300℃以上且500℃以下的溫度進行。處理時間為24小時以內。由於超過24小時的加熱處理會導致產率的降低，所以不是較佳的。另外，當使用Cu等加熱時容易擴散的金屬作為導電體時，可以將加熱處理的溫度設定為410℃以下，較佳為400℃以下。

在本實施方式中，在氮氣體氛圍下以400℃進行1小時的加熱處理之後，使用氧氣體代替氮氣體，再以400℃進行1小時的加熱處理。藉由先在氮氣體氛圍下進行加熱處理，包含在氧化物230a及氧化物230b中的水或氫等雜質被釋放出去，由此可以降低氧化物230a及氧化物230b的雜質濃度。藉由接下來在氧氛圍下進行加熱處理，對氧化物230a及氧化物230b導入氧。

接著，形成後面成為氧化物230c的氧化膜230C。在本實施方式中，氧化膜230C與氧化膜230A同樣，使用包含大量過量氧的氧化物。藉由將包含過量氧的半導體用於氧化膜230C，可以藉由後面的加熱處理將氧供應給氧化物230b。

另外，與氧化膜230A同樣，在形成氧化膜230C時，有時濺射氣體所包含的氧的一部分被供應給絕緣膜224A等而形成過量氧區域。另外，供應到絕緣膜224A等中的氧的一部分與絕緣膜224A等中殘留的氫起反應而生成 水，並藉由後面的加熱處理從絕緣膜224A等釋放。由此，可以降低絕緣膜224A等的氫濃度。

另外，在形成氧化膜230C之後，也可以進行氧摻雜處理和加熱處理中的一者或兩者。藉由進行加熱處理，可以將氧化膜230A及氧化膜230C中的氧供應給氧化物230b。藉由對氧化物230b供應氧，可以減少氧化物230b的氧缺陷。由此，當將氧缺乏型氧化物半導體用於氧化物230b時，較佳為將包含過量氧的半導體用於氧化膜230C。

接著，在氧化膜230C上形成絕緣膜250A(參照圖5A及圖5B)。在本實施方式中，作為絕緣膜250A，利用CVD法形成氧氮化矽膜。另外，絕緣膜250A較佳為包含過量氧的絕緣層。另外，也可以對絕緣膜250A進行氧摻雜處理。此外，也可以在形成絕緣膜250A之後進行加熱處理。

接著，形成將成為導電體260的導電膜。藉由光微影法在該導電膜上形成導電體260(參照圖5C及圖5D)。

接著，藉由光微影法選擇性地去除氧化膜230D、氧化膜230C及絕緣膜250A的一部分，形成氧化物230a、氧化物230c及絕緣體250(參照圖5E及圖5F)。

在此，較佳的是，藉由對氧化膜230D、氧化膜230C及絕緣膜250A進行 蝕刻，去除絕緣膜224A的不重疊於氧化物230a的區域的表面附近，形成絕緣體224。由此，如圖3B所示，可以去除在形成氧化膜230A時形成的損傷區域。

絕緣體224的頂面露出的區域的厚度T2小於絕緣體224的接觸於氧化物230a的區域的厚度T1。在此，厚度T1與厚度T2之差為5nm以上，較佳為10nm以上，更佳為20nm以上。此外，厚度T2為至少3nm以上，較佳為5nm以上，更佳為10nm以上。

氧化膜230D、氧化膜230C、絕緣膜250A及絕緣膜224A的損傷區域的蝕刻可以利用乾蝕刻法或濕蝕刻法等進行，也可以利用乾蝕刻法和濕蝕刻法的兩者。

例如，在進行乾蝕刻處理的情況下，作為蝕刻氣體，較佳為使用包含氯的氣體(氯類氣體諸如Cl₂氣體、BCl₃氣體、SiCl₄氣體、CCl₄氣體等)。此外，較佳為使用包含氟的氣體(氟類氣體諸如C₄F₆氣體、C₂F₆氣體、C₄F₈氣體、CF₄氣體、SF₆氣體、NF₃氣體、CHF₃氣體等)。此外，也可以對上述氣體適當地添加氧氣體、氦氣體、氬氣體或氫氣體等。

作為乾蝕刻法，可以利用平行平板型RIE(Reactive Ion Etching：反應離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法。可以藉由適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板 一側的電極的電力量、基板一側的電極溫度等)來將膜蝕刻為所希望的加工形狀。

雖然以上對氧化膜230D、氧化膜230C、絕緣膜250A及絕緣膜224A同時進行蝕刻的情況進行了說明，但是本實施方式不侷限於此。例如，也可以先對氧化膜230D、氧化膜230C及絕緣膜250A進行蝕刻，後在不同的條件下對絕緣膜224A的損傷區域進行蝕刻。

例如，可以在對氧化膜230D、氧化膜230C及絕緣膜250A進行蝕刻之後，使用氫氟酸類蝕刻劑(例如，氫氟酸、緩衝氫氟酸(buffered fluoric acid)、氫氟酸和硝酸的混合液、氟化銨、或者氟化銨和硝酸的混合液等)對絕緣膜224A的表面附近進行蝕刻來去除損傷區域。在此，緩衝氫氟酸是指混合HF(氫氟酸)和NH₄F(氟化銨)的溶液，例如可以使用HF：NH₄F(重量比)=1：100至1：10的溶液。

如此，藉由在對氧化膜230D、氧化膜230C及絕緣膜250A進行蝕刻之後在不同的條件下對絕緣膜224A的表面附近進行蝕刻，可以防止對絕緣膜224A的過蝕刻並可以以絕緣體224的厚度成為T2的方式對絕緣體224進行精確的蝕刻。此外，藉由對絕緣體224的損傷區域進行濕蝕刻可以去除附著於絕緣體224的上方的雜質元素。

藉由如此進行蝕刻，氧化物230b的側面部位於氧化物230a的側面部的 內側。此外，絕緣體250的側面部、氧化物230c的側面部與氧化物230a的側面部大致一致。此外，藉由在形成導電體260之後形成氧化物230a，如圖5F所示，在電晶體200a的通道寬度方向上的剖面中，導電體260的側面部位於氧化物230a的側面部的內側。

接著，在導電體260上，利用濺射法形成絕緣體272(參照圖6A及圖6B)。在此，絕緣體272以其至少一部分與絕緣體224接觸的方式形成。在本實施方式中，絕緣體272的厚度大約為5nm以上且100nm以下，較佳為5nm以上且20nm以下，更佳為5nm以上且10nm以下。

絕緣體272較佳為在包含氧的氛圍下利用濺射法形成。此外，絕緣體272較佳為使用不容易使水或氫等雜質透過的絕緣材料形成。在本實施方式中，作為絕緣體272，在包含氧的氛圍下利用濺射法形成氧化鋁膜。由此，如圖3C等所示，絕緣體272可以對絕緣體224的表面附近添加氧，形成氧添加區域292。在此，氧例如作為氧自由基被添加，但是被添加時的氧的狀態不侷限於此。氧也可以作為氧原子或氧離子等被添加。可以利用後面的製程的加熱處理等使氧擴散，由此能夠有效地對氧化物230b供應氧。

此外，較佳為在形成絕緣體272時進行基板加熱。基板加熱的溫度較佳為高於100℃且300℃以下。更佳為以120℃以上且250℃以下的溫度進行加熱。藉由使基板溫度高於100℃，可以去除氧化物230中的水。此外，可以防止表面吸附水附著在所形成的膜上。如此，藉由在進行基板加熱的同時 形成絕緣體272，可以在成膜的同時將氧擴散到氧化物230。

如此，藉由採用電晶體200a位於絕緣體272與絕緣體214之間的結構，可以使絕緣體224、氧化物230及絕緣體250中包含大量的氧而不使氧向外擴散。再者，可以防止水或氫等雜質從絕緣體272的上方及絕緣體214的下方混入，由此可以降低絕緣體224、氧化物230及絕緣體250的雜質濃度。

接著，進行加熱處理(參照圖6C及圖6D)。該加熱處理可以以250℃以上且650℃以下，較佳為以300℃以上且500℃以下的溫度進行。該加熱處理可以在氧氛圍下進行。或者，該加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。在此，作為惰性氣體，例如可以使用氮氣體或稀有氣體等。該加熱處理也可以在減壓狀態下進行。或者，也可以以如下方法進行該加熱處理：在惰性氣體氛圍下進行加熱處理之後，為了填補脫離了的氧而在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行另一個加熱處理。在本實施方式中，在氧氣體氛圍下以400℃的溫度進行1小時的加熱處理。

如上所述，在本實施方式中，(在)絕緣體224表面沒有形成損傷區域。因此，藉由進行上述加熱處理，如圖3D所示，可以在不受損傷區域阻礙的情況下使氧從絕緣體224的氧添加區域292擴散。因此，可以將圖6A和圖6B所示的製程中對絕緣體224添加的氧供應到氧化物230。由此，可以減少氧化物230a、氧化物230b以及氧化物230c的氧缺陷。在此，藉由使用絕緣體214 及絕緣體272，可以防止氧擴散至電晶體200a的上方及下方，並對氧化物230b有效地供應氧。

如此，藉由減少被用作電晶體200a的半導體層的氧化物230b中的氧缺陷，並減少水或氫等雜質，可以對電晶體200a賦予常截止的電特性，使其電特性穩定而提高可靠性。

[變形例子]

本實施方式所示的半導體裝置的結構不侷限於圖1A至圖1D所示的結構。以下，參照圖7A至圖11C對本實施方式所示的電晶體的變形例子進行說明。

首先，作為變形例子之一，參照圖7A至圖7C對電晶體200b進行說明。在此，圖7A是電晶體200b的俯視圖。圖7B是對應於圖7A中的點劃線A1-A2的電晶體200b的通道長度方向上的剖面圖。此外，圖7C是對應於圖7A中的點劃線A3-A4的電晶體200b的通道寬度方向上的剖面圖。與此同樣，圖8A至圖11C也示出俯視圖和剖面圖。

如圖7A所示，電晶體200b與電晶體200a的不同之處在於：在電晶體200b中，氧化物230a、氧化物230c及絕緣體250的頂面形狀為十字形。電晶體200b的其他結構與電晶體200a一樣，可以參照電晶體200a的記載。

如圖7A所示，藉由使氧化物230a、氧化物230c及絕緣體250的頂面形狀為十字形，可以使絕緣體272與絕緣體224接觸的區域(亦即，氧添加區域292)的面積大於電晶體200a中的氧化物230a、氧化物230c及絕緣體250的頂面形狀為大致長方形時的面積。由此，可以增加添加到絕緣體224的氧量並縮短氧添加區域292與通道形成區域230d的距離，所以可以將氧291有效地供應到氧化物230b，尤其是通道形成區域230d。

此外，雖然將氧化物230a、氧化物230c及絕緣體250的頂面形狀設定為十字形，但是不侷限於此，可以適當地設定頂面形狀。例如，氧化物230a、氧化物230c及絕緣體250的頂面形狀可以為圓角十字形。

下面，作為變形例子之一，參照圖8A至圖8C對電晶體200c進行說明。如圖8A至圖8C所示，電晶體200c與電晶體200a的不同之處在於：在電晶體200c中，導電體240a的側面部、氧化物230a的一個側面部與氧化物230b的一個側面部大致一致，導電體240b的側面部與氧化物230a及氧化物230b的另一個側面部大致一致。此外，電晶體200c與電晶體200a的不同之處在於：在電晶體200c中，氧化物230c及絕緣體250沒有覆蓋導電體240a、導電體240b及氧化物230b的端部。電晶體200c的其他結構與電晶體200a一樣，可以參照電晶體200a的記載。

下面，作為變形例子之一，參照圖9A至圖9C對電晶體200d進行說明。如圖9A至圖9C所示，電晶體200d與電晶體200a的不同之處在於：在電晶體 200d中，導電體240a的側面部、氧化物230a的一個側面部與氧化物230b的一個側面部大致一致，導電體240b的側面部與氧化物230a及氧化物230b的另一個側面部大致一致。此外，電晶體200d與電晶體200a的不同之處在於：在電晶體200d中，氧化物230c及絕緣體250覆蓋導電體240a、導電體240b、氧化物230b及氧化物230a的端部，並且氧化物230c的一部分與絕緣體224的頂面接觸。電晶體200d的其他結構與電晶體200a一樣，可以參照電晶體200a的記載。

接著，作為變形例子之一，參照圖10A至圖10C對電晶體200e進行說明。如圖10A至圖10C所示，電晶體200e是使電晶體200c的組件的一部分具有疊層結構的例子。

在電晶體200e中，在絕緣體214的下方設置絕緣體212。在此，與絕緣體214同樣，絕緣體212較佳為使用不容易使水或氫等雜質透過的絕緣材料形成，例如較佳為使用氧化鋁等。再者，藉由利用ALD法形成絕緣體212，即使絕緣體214中形成有裂縫或針孔等，也可以以良好的覆蓋率形成絕緣體212來填埋該裂縫或針孔等。

此外，在電晶體200e中，作為導電體205，採用在導電體205a上設置有導電體205b的疊層結構。在此，作為導電體205a較佳為使用不容易透過水或氫等雜質的導電材料。例如較佳為使用鉭、氮化鉭、釕或氧化釕等的單層或疊層。導電體205a較佳為不容易透過氫原子、氫分子、水分子、氧原 子、氧分子、氮原子、氮分子、氧化氮分子(N₂O、NO及NO₂等)、銅原子等雜質以及氧(例如，氧原子、氧分子等)中的至少一個。當導電體205a具有抑制氧透過的功能時，可以防止氧化所導致的導電體205b的導電率的下降。

此外，在電晶體200e中，在導電體240a上以與其接觸的方式設置障壁膜245a，在導電體240b上以與其接觸的方式設置障壁膜245b。障壁膜245a及障壁膜245b具有抑制水或氫等雜質及氧的透過的功能。作為障壁膜245a及障壁膜245b，例如可以使用氧化鋁等。由此，可以防止周圍的過量氧被用於導電體240a及導電體240b的氧化。此外，可以防止導電體240a及導電體240b的氧化導致的電阻值的增加。

此外，在電晶體200e中，作為導電體260，採用依次層疊導電體260a、導電體260b和導電體260c的疊層結構。作為導電體260a，較佳為使用具有導電性的氧化物。例如，可以使用能夠被用作氧化物230a、氧化物230b或氧化物230c的金屬氧化物。尤其較佳為使用金屬的原子個數比滿足[In]：[Ga]：[Zn]=4：2：3至4.1及其附近值的導電性高的In-Ga-Zn類氧化物。藉由設置上述導電體260a，可以抑制氧向導電體260b及導電體260c透過並防止導電體260b及導電體260c的氧化導致電阻值的增加。此外，可以向氧化物230b供應過量氧。導電體260b較佳為能夠對導電體260a添加氮等雜質而提高導電體260a的導電性的導電體。例如，作為導電體260b較佳為使用氮化鈦等。

此外，在電晶體200e中，較佳為在導電體260上設置有障壁膜270。在此，障壁膜270較佳為使用不容易透過氧的材料，例如可以使用氧化鋁等。由此，可以防止導電體260因周圍的過量氧而氧化。如此，障壁膜270被用作保護閘極的閘極蓋。此外，也可以採用不設置障壁膜270的結構。

此外，在電晶體200e中，在絕緣體272上設置絕緣體274。在此，與絕緣體272同樣，絕緣體274較佳為使用不容易使水或氫等雜質透過的絕緣材料形成，例如較佳為使用氧化鋁等。再者，藉由利用ALD法形成絕緣體274，即使絕緣體272中形成有裂縫或針孔等，也可以以良好的覆蓋率形成絕緣體274來填埋該裂縫或針孔等。

此外，在電晶體200e中，較佳為在絕緣體274上設置被用作層間膜的絕緣體280。此外，較佳為在絕緣體280上設置絕緣體282及絕緣體284。絕緣體282也可以具有與絕緣體272同樣的結構，絕緣體284也可以具有與絕緣體274同樣的結構。

此外，如電晶體200e所示，在將具有與絕緣體272同樣的結構的絕緣體282設置在絕緣體280上的情況下，也可以採用不設置絕緣體272及絕緣體274的結構。圖11A至圖11C示出具有上述結構的電晶體200f。電晶體200f與電晶體200e的不同之處在於：在電晶體200f中，不設置絕緣體272及絕緣體274。電晶體200f的其他結構與電晶體200e一樣，可以參照電晶體200e的記載。

在電晶體200f中，在絕緣體280的表面附近(絕緣體280與絕緣體282的介面附近)形成氧添加區域292。此外，將絕緣體224的接觸於絕緣體280的區域稱為區域293。在此，與上述電晶體同樣，形成在絕緣體224的表面附近(區域293上)的損傷區域被去除。因此，從氧添加區域292擴散的氧291經過區域293供應到絕緣體224。與上述電晶體同樣，供應到絕緣體224的氧291擴散到絕緣體224，並供應到氧化物230。

如此，本發明的一個實施方式可以提供一種具有穩定的電特性的電晶體。此外，本發明的一個實施方式可以提供一種具有常截止的電特性的電晶體。此外，本發明的一個實施方式可以提供一種非導通時的洩漏電流小的電晶體。此外，本發明的一個實施方式可以提供一種可靠性高的電晶體。此外，本發明的一個實施方式可以提供一種次臨界擺幅值小的電晶體。

本實施方式可以與其他實施方式所記載的結構適當地組合而實施。

實施方式2

〈CAC-OS的構成〉

以下，對可用於本發明的一個實施方式所公開的電晶體中的CAC(Cloud-Aligned Composite)-OS的構成進行說明。

CAC-OS例如是指包含在氧化物半導體中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在氧化物半導體中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域以0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀。

氧化物半導體較佳為至少包含銦。尤其是，較佳為包含銦及鋅。除此之外，也可以還包含選自鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。

例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以將In-Ga-Zn氧化物稱為CAC-IGZO)是指材料分成銦氧化物(以下，稱為InO_X1(X1為大於0的實數))或銦鋅氧化物(以下，稱為In_X2Zn_Y2O_Z2(X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaO_X3(X3為大於0的實數))或鎵鋅氧化物(以下，稱為Ga_X4Zn_Y4O_Z4(X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InO_X1或In_X2Zn_Y2O_Z2均勻地分佈在膜中的構成(以下，也稱為雲狀)。

換言之，CAC-OS是具有以GaO_X3為主要成分的區域和以In_X2Zn_Y2O_Z2或InO_X1為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中，例如，當第一區域的In與元素M的原子個數比大於第二區域的In與元素 M的原子個數比時，第一區域的In濃度高於第二區域。

注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO₃(ZnO)_m1(m1為自然數)或In_(1+x0)Ga_(1-x0)O₃(ZnO)_m0(-1x01，m0為任意數)表示的結晶性化合物。

上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO的奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。

另一方面，CAC-OS與氧化物半導體的材料構成有關。CAC-OS是指如下構成：在包含In、Ga、Zn及O的材料構成中，一部分中觀察到以Ga為主要成分的奈米粒子狀區域以及一部分中觀察到以In為主要成分的奈米粒子狀區域分別以馬賽克狀無規律地分散。因此，在CAC-OS中，結晶結構是次要因素。

CAC-OS不包含組成不同的二種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。

注意，有時觀察不到以GaO_X3為主要成分的區域與以In_X2Zn_Y2O_Z2或InO_X1為主要成分的區域之間的明確的邊界。

在CAC-OS中包含選自鋁、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種以代替鎵的情況下，CAC-OS是指如下構成：一部分中觀察到以該元素為主要成分的奈米粒子狀區域以及一部分中觀察到以In為主要成分的奈米粒子狀區域以馬賽克狀無規律地分散。

CAC-OS例如可以藉由在對基板不進行意圖性的加熱的條件下利用濺射法來形成。在利用濺射法形成CAC-OS的情況下，作為沉積氣體，可以使用選自惰性氣體(典型的是氬)、氧氣體和氮氣體中的一種或多種。另外，成膜時的沉積氣體的總流量中的氧氣體的流量比越低越好，例如，將氧氣體的流量比設定為0%以上且低於30%，較佳為0%以上且10%以下。

CAC-OS具有如下特徵：藉由根據X射線繞射(XRD：X-ray diffraction)測定法之一的out-of-plane法利用θ/2θ掃描進行測定時，觀察不到明確的峰值。也就是說，根據X射線繞射，可知在測定區域中沒有a-b面方向及c軸方向上的配向。

另外，在藉由照射束徑為1nm的電子束(也稱為奈米束)而取得的CAC-OS的電子繞射圖案中，觀察到環狀的亮度高的區域以及在該環狀區域內的多個亮點。由此，根據電子繞射圖案，可知CAC-OS的結晶結構具有在平面方向及剖面方向上沒有配向的nc(nano-crystal)結構。

另外，例如在In-Ga-Zn氧化物的CAC-OS中，根據藉由能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析影像，可確認到：具有以GaO_X3為主要成分的區域及以In_X2Zn_Y2O_Z2或InO_X1為主要成分的區域不均勻地分佈而混合的構成。

CAC-OS的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-OS具有以GaO_X3等為主要成分的區域及以In_X2Zn_Y2O_Z2或InO_X1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。

在此，以In_X2Zn_Y2O_Z2或InO_X1為主要成分的區域的導電性高於以GaO_X3等為主要成分的區域。換言之，當載子流過以In_X2Zn_Y2O_Z2或InO_X1為主要成分的區域時，呈現氧化物半導體的導電性。因此，當以In_X2Zn_Y2O_Z2或InO_X1為主要成分的區域在氧化物半導體中以雲狀分佈時，可以實現高場效移動率(μ)。

另一方面，以GaO_X3等為主要成分的區域的絕緣性高於以In_X2Zn_Y2O_Z2或InO_X1為主要成分的區域。換言之，當以GaO_X3等為主要成分的區域在氧化物半導體中分佈時，可以抑制洩漏電流而實現良好的切換工作。

因此，當將CAC-OS用於半導體元件時，藉由起因於GaO_X3等的絕緣性及起因於In_X2Zn_Y2O_Z2或InO_X1的導電性的互補作用可以實現高通態電流(I_on) 及高場效移動率(μ)。

另外，使用CAC-OS的半導體元件具有高可靠性。因此，CAC-OS適用於記憶體裝置等各種半導體裝置。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式3

在本實施方式中，參照圖14說明半導體裝置的一個實施方式。

[記憶體裝置]

圖14示出使用本發明的一個實施方式的半導體裝置的記憶體裝置的一個例子。

圖14所示的記憶體裝置包括電晶體400、電晶體300、電晶體200及電容器100。在此，與上述實施方式所示的電晶體同樣，在圖14所示的電晶體200及其附近設置有絕緣體212、絕緣體214、絕緣體216、導電體205、絕緣體220、絕緣體222、絕緣體224、氧化物230a、氧化物230b、導電體240a、導電體240b、障壁膜245a、障壁膜245b、氧化物230c、絕緣體250、導電體260、障壁膜270、絕緣體272、絕緣體274、絕緣體280、絕緣體282以及絕緣體284。

電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體200的關態電流小，所以藉由將該電晶體用於記憶體裝置，可以長期保持存儲內容。換言之，因為不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的耗電量。

再者，藉由對電晶體200的背閘極施加負電位，可以進一步減少電晶體200的關態電流。在此情況下，藉由採用能夠維持電晶體200的背閘極電壓的結構，即使在沒有供應電源時也可以長期間保持存儲資料。

電晶體400與電晶體200形成在同一層，可以同時製造它們。電晶體400包括：絕緣體216；設置在絕緣體216的開口部中的導電體205c、導電體205d及導電體205e；它們上的絕緣體220、絕緣體222及絕緣體224；絕緣體224上的氧化物230e；氧化物230e上的絕緣體250a；以及絕緣體250a上的導電體260d。導電體205c、導電體205d及導電體205e與導電體205形成在同一層。導電體260d與導電體260形成在同一層。

導電體205c及導電體205e藉由形成在絕緣體220、222、224中的開口與氧化物230e接觸。因此，導電體205c或導電體205e可以被用作源極電極和汲極電極中的一個。此外，導電體260d和導電體205d中的一個可以被用作閘極電極，另一個可以被用作背閘極電極。

與氧化物230c等同樣，在被用作電晶體400的半導體層的氧化物230e中，減少了氧缺陷和水或氫等雜質。因此，可以使電晶體400的臨界電壓大於0V，減少關態電流，使Icut非常小。在此，Icut是指背閘極電壓及頂閘極電壓為0V時的汲極電流。

由電晶體400控制電晶體200的背閘極電壓。例如，採用使電晶體400的頂閘極及背閘極與源極進行二極體連接並使電晶體400的源極與電晶體200的背閘極連接的結構。當在該結構中保持電晶體200的背閘極的負電位時，電晶體400的頂閘極與源極之間的電壓以及背閘極與源極之間的電壓成為0V。由於電晶體400的Icut非常小，所以藉由採用該結構，即使在沒有向電晶體200及電晶體400供應電源時也可以長時間保持電晶體200的背閘極的負電位。由此，包括電晶體200及電晶體400的記憶體裝置可以長期間保持存儲內容。

在圖14中，佈線3001與電晶體300的源極電連接，佈線3002與電晶體300的汲極電連接。另外，佈線3003與電晶體200的源極和汲極中的一個電連接，佈線3004與電晶體200的頂閘極電連接，佈線3006與電晶體200的背閘極電連接。此外，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線3005與電容器100的另一個電極電連接。佈線3007與電晶體400的源極電連接，佈線3008與電晶體400的頂閘極電連接，佈線3009與電晶體400的背閘極電連接，佈線3010與電晶體400的汲極電連接。在此，佈線3006、佈線3007、佈線3008及佈線3009電連接。

〈記憶體裝置的構成1〉

圖14所示的記憶體裝置藉由具有能夠保持電晶體300的閘極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。

對資料的寫入及保持進行說明。首先，將佈線3004的電位設定為使電晶體200處於導通狀態的電位，使電晶體200處於導通狀態。由此，佈線3003的電位被供應到與電晶體300的閘極及電容器100的一個電極電連接的節點FG。換言之，對電晶體300的閘極施加規定的電荷(寫入)。這裡，供應賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將佈線3004的電位設定為使電晶體200處於非導通狀態的電位而使電晶體200處於非導通狀態，使節點FG保持電荷(保持)。

在電晶體200的關態電流小的情況下，節點FG的電荷被長時間地保持。

接著，對資料的讀出進行說明。當在對佈線3001供應規定的電位(恆電位)的狀態下對佈線3005供應適當的電位(讀出電位)時，佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為如下緣故：在電晶體300為n通道電晶體的情況下，對電晶體300的閘極施加高位準電荷時的外觀上的臨界電壓V_{th_H}低於對電晶體300的閘極施加低位準電荷時的外觀上的臨界電壓V_{th_L}。在此，外觀上的臨界電壓是指為了使電晶體300處於“導通狀態”所需要的佈線3005的電位。由此，藉由將佈線3005的電位設定為V_{th_H} 與V_{th_L}之間的電位V₀，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，如果佈線3005的電位為V₀(>V_{th_H})，電晶體300則處於“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即使佈線3005的電位為V₀(<V_{th_L})，電晶體300還保持“非導通狀態”。因此，藉由辨別佈線3002的電位，可以讀出節點FG所保持的資料。

此外，藉由將圖14所示的記憶體裝置配置為矩陣狀，可以構成記憶單元陣列。

當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶單元的資料。例如，記憶單元陣列具有NOR型結構的情況下，藉由使不讀出資料的記憶單元的電晶體300成為非導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體300處於“非導通狀態”的電位，亦即低於V_{th_H}的電位。或者，例如，記憶單元陣列具有NAND型結構的情況下，藉由使不讀出資料的記憶單元的電晶體300成為導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體300處於“導通狀態”的電位，亦即高於V_{th_L}的電位。

〈記憶體裝置的構成2〉

圖14所示的記憶體裝置也可以具有不包括電晶體300的結構。在不包括 電晶體300的情況下也可以藉由與上述記憶體裝置相同的工作進行資料的寫入及保持工作。

例如，說明不包括電晶體300的情況下的資料讀出。在電晶體200成為導通狀態時，處於浮動狀態的佈線3003和電容器100導通，且在佈線3003和電容器100之間再次分配電荷。其結果是，佈線3003的電位產生變化。佈線3003的電位的變化量根據電容器100的一個電極的電位(或積累在電容器100中的電荷)而具有不同的值。

例如，在電容器100的一個電極的電位為V，電容器100的電容為C，佈線3003所具有的電容成分為C_B，在再次分配電荷之前的佈線3003的電位為V_B0時，在再次分配電荷之後的佈線3003的電位為(C_B×V_B0+C×V)/(C_B+C)。因此，在假定作為記憶單元的狀態，電容器100的一個電極的電位成為兩種狀態，亦即V₁和V₀(V₁>V₀)時，可以知道保持電位V₁時的佈線3003的電位(=(C_B×V_B0+C×V₁)/(C_B+C))高於保持電位V₀時的佈線3003的電位(=(C_B×V_B0+C×V₀)/(C_B+C))。

而且，藉由對佈線3003的電位和規定的電位進行比較可以讀出資料。

在採用本結構的情況下，例如可以採用一種結構，其中對用來驅動記憶單元的驅動電路使用應用矽的電晶體，且作為電晶體200將應用氧化物半導體的電晶體層疊在驅動電路上。

上述記憶體裝置可以應用使用氧化物半導體的關態電流小的電晶體來長期間地保持存儲內容。也就是說，不需要更新工作或可以使更新工作的頻率極低，從而可以實現低耗電的記憶體裝置。此外，在沒有電力的供應時(注意，較佳為固定電位)也可以長期間地保持存儲內容。

此外，因為該記憶體裝置在寫入資料時不需要高電壓，所以其中不容易產生元件的劣化。由於例如不如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如絕緣體的劣化等的問題。換言之，根據本發明的一個實施方式的記憶體裝置與習知的非揮發性記憶體不同，對重寫的次數沒有限制而其可靠性得到極大提高的記憶體裝置。再者，根據電晶體的導通狀態或非導通狀態而進行資料寫入，而可以進行高速工作。

〈記憶體裝置的結構〉

圖14示出本發明的一個實施方式的記憶體裝置的一個例子。記憶體裝置包括電晶體400、電晶體300、電晶體200、電容器100。電晶體200設置在電晶體300的上方，電容器100設置在電晶體300及電晶體200的上方。

電晶體300設置在基板311上，並包括：導電體316、絕緣體314、由基板311的一部分構成的半導體區域312；以及被用作源極區域或汲極區域的低電阻區域318a及低電阻區域318b。

電晶體300可以為p通道型電晶體或n通道型電晶體。

半導體區域312的形成有通道的區域或其附近的區域、被用作源極區域或汲極區域的低電阻區域318a及低電阻區域318b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。另外，作為基板311，也可以使用SOI基板。

在低電阻區域318a及低電阻區域318b中，除了應用於半導體區域312的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。

作為被用作閘極電極的導電體316，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。

另外，藉由根據導電體的材料設定功函數，可以調整臨界電壓。明確地說，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和嵌入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性 方面上較佳為使用鎢。

注意，圖14所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。例如，作為電晶體300也可以使用FIN型電晶體。另外，在採用〈記憶體裝置的構成2〉的情況下，也可以不設置電晶體300。

以覆蓋電晶體300的方式依次層疊有絕緣體320、絕緣體322、絕緣體324及絕緣體326。

作為絕緣體320、絕緣體322、絕緣體324及絕緣體326，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁及氮化鋁等。

絕緣體322也可以被用作使因設置在其下方的電晶體300等而產生的步階平坦化的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用CMP法等的平坦化處理被平坦化。

另外，作為絕緣體324，較佳為使用能夠防止水或氫等雜質從基板311或電晶體300等擴散到設置有電晶體200及電晶體400的區域中的具有阻擋性的膜。在此，阻擋性是指抑制水或氫等雜質的擴散的功能。例如，在350℃或400℃的氛圍下，具有阻擋性的膜中的每一時間的氫擴散距離可以為 50nm以下。較佳的是，在350℃或400℃的氛圍下，具有阻擋性的膜中的每一時間的氫擴散距離較佳為30nm以下，更佳為20nm以下。

作為對氫具有阻擋性的膜的一個例子，例如可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中導致該半導體元件的特性下降。因此，較佳為在電晶體200及電晶體400與電晶體300之間設置抑制氫的擴散的膜。明確地說，抑制氫的擴散的膜是指氫的脫離量少的膜。

氫的脫離量例如可以利用TDS等測定。例如，在TDS分析中的50℃至500℃的範圍內，當將換算為氫分子的脫離量換算為絕緣體324的每個面積的量時，絕緣體324中的氫的脫離量為2×10¹⁵molecules/cm²以下，較佳為1×10¹⁵molecules/cm²以下，更佳為5×10¹⁴molecules/cm²以下，即可。

注意，絕緣體326的介電常數較佳為比絕緣體324低。例如，絕緣體326的相對介電常數較佳為低於4，更佳為低於3。例如，絕緣體326的相對介電常數較佳為絕緣體324的相對介電常數的0.7倍以下，更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。

另外，在絕緣體320、絕緣體322、絕緣體324及絕緣體326中嵌入與電容器100或電晶體200電連接的導電體328及導電體330等。另外，導電體328及導電體330被用作插頭或佈線。注意，如後面說明，有時使用同一元件符 號表示被用作插頭或佈線的多個導電體。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。

作為各插頭及佈線(導電體328及導電體330等)的材料，可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電材料的單層或疊層。明確而言，較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。此外，各插頭及佈線也可以由多個層形成。例如，也可以在形成由導電材料形成的種子層、障壁層或者用來提高後面形成的導電材料與絕緣體之間的密接性的層之後還形成導電材料，由此形成導電體。例如，藉由在作為第一層形成選自鈦、氮化鈦、鉭和氮化鉭中的材料之後形成鎢、鉬、鋁或銅，可以形成導電體。

此外，也可以在絕緣體326及導電體330上形成佈線層。例如，在圖14中，依次層疊有絕緣體350、絕緣體352及絕緣體354。另外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。此外，導電體356既可以使用與導電體328及導電體330相同的材料形成，又可以使用不同的材料形成。

另外，與絕緣體324同樣，絕緣體350例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體356較佳為包含對氫具有阻擋性的導電體。尤其是， 在對氫具有阻擋性的絕緣體350所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使障壁層將電晶體300與電晶體200及電晶體400分離，從而可以抑制氫從電晶體300擴散到電晶體200及電晶體400中。

注意，作為對氫具有阻擋性的導電體，例如較佳為使用氮化鉭等。另外，藉由層疊氮化鉭和導電性高的鎢，可以在保持作為佈線的導電性的狀態下抑制氫從電晶體300擴散。此時，對氫具有阻擋性的氮化鉭層較佳為與對氫具有阻擋性的絕緣體350接觸。

在絕緣體354上，依次層疊有絕緣體358、絕緣體210、絕緣體212、絕緣體214及絕緣體216。作為絕緣體358、絕緣體210、絕緣體212、絕緣體214及絕緣體216中的任何一個，較佳為使用對氧或氫具有阻擋性的物質。

作為絕緣體358、絕緣體212及絕緣體214，例如較佳為使用能夠防止水或氫等雜質從設置有基板311或電晶體300的區域等擴散到設置有電晶體200及電晶體400的區域中的具有阻擋性的膜。因此，上述膜可以使用與絕緣體324同樣的材料。

此外，作為對氫具有阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中導致該半導體元件的特性下降。因此，較佳為在電晶體200及電晶體400與電晶體300之間設置抑制氫的擴散的膜。明確地說，抑制氫的擴散的 膜是指氫的脫離量少的膜。

例如，作為對氫具有阻擋性的膜，絕緣體212及絕緣體214較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。

尤其是，氧化鋁的不使膜透過氧及導致電晶體的電特性變動的水或氫等雜質的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止水或氫等雜質混入電晶體200及電晶體400中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合被用作電晶體200及電晶體400的保護膜。

例如，作為絕緣體210及絕緣體216，可以使用與絕緣體320同樣的材料。另外，藉由作為該絕緣體使用介電常數較低的材料，可以降低產生在佈線之間的寄生電容。例如，作為絕緣體216，可以使用氧化矽膜和氧氮化矽膜等。

另外，在絕緣體358、絕緣體210、絕緣體212、絕緣體214及絕緣體216中嵌入導電體218及構成電晶體200及電晶體400的導電體(導電體205、導電體205c、導電體205d及導電體205e)等。此外，導電體218被用作與電容器100或電晶體300電連接的插頭或佈線。導電體218可以使用與導電體328及導電體330同樣的材料形成。

尤其是，與絕緣體358、絕緣體212及絕緣體214接觸的區域的導電體218較佳為對氧、氫及水具有阻擋性的導電體。藉由採用該結構，可以利用對氧、氫及水具有阻擋性的層完全將電晶體300與電晶體200進一步分離，從而可以抑制氫從電晶體300擴散到電晶體200及電晶體400中。

在絕緣體216的上方設置有電晶體200及電晶體400。在電晶體200及電晶體400的上方設置有絕緣體282及絕緣體284。絕緣體282及絕緣體284可以使用與絕緣體214及絕緣體212同樣的材料形成。由此，絕緣體282及絕緣體284被用作相當於電晶體200及電晶體400的保護膜。再者，如圖14所示，較佳的是，在絕緣體216、220、222、224、272、274、280中形成開口而使絕緣體214與絕緣體282及絕緣體284接觸的結構。藉由採用上述結構，可以使用絕緣體214、絕緣體282及絕緣體284密封電晶體200和電晶體400，可以防止水或氫等雜質的浸入。

在電晶體200及電晶體400的上方設置有絕緣體110等。作為絕緣體110，可以使用與絕緣體320同樣的材料。此外，藉由將介電常數較低的材料用於該絕緣體，可以降低產生在佈線之間的寄生電容。例如，作為絕緣體110，可以使用氧化矽膜和氧氮化矽膜等。

另外，在絕緣體220、絕緣體222、絕緣體224、絕緣體272、絕緣體274及絕緣體110中嵌入有導電體285等。

導電體285被用作與電容器100、電晶體200或電晶體300電連接的插頭或佈線。導電體285可以使用與導電體328及導電體330同樣的材料形成。

例如，當導電體285具有疊層結構時，較佳為包含不容易氧化(耐氧化性高)的導電體。尤其較佳的是，在與具有過量氧區域的絕緣體224接觸的區域中包含耐氧化性高的導電體。藉由採用該結構，可以抑制過量氧從絕緣體224被吸收到導電體285中。另外，導電體285較佳為包含對氫具有阻擋性的導電體。尤其是，藉由在與具有過量氧區域的絕緣體224接觸的區域中包含對氫等雜質具有阻擋性的導電體，可以抑制導電體285中的雜質及導電體285的一部分擴散或成為來自外部的雜質的擴散路徑。

此外，在絕緣體110及導電體285上設置導電體287及電容器100等。另外，電容器100包括導電體112、絕緣體130、絕緣體132、絕緣體134及導電體116。導電體112及導電體116被用作電容器100的電極，絕緣體130、絕緣體132及絕緣體134被用作電容器100的電介質。

導電體287被用作與電容器100、電晶體200或電晶體300電連接的插頭或佈線。另外，導電體112被用作電容器100的一個電極。此外，可以同時形成導電體287及導電體112。

導電體287及導電體112可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化 鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜)等。或者，作為導電體287及導電體112，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。

絕緣體130、絕緣體132及絕緣體134例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等，並採用疊層或單層。

例如，當作為絕緣體132使用氧化鋁等介電常數高(high-k)的材料時，可以增大電容器100的每單位面積的電容。另外，作為絕緣體130及絕緣體134，較佳為使用氧氮化矽等介電強度大的材料。藉由將高介電質夾在介電強度大的絕緣體之間，可以抑制電容器100的靜電破壞並增大其電容。

另外，導電體116以藉由絕緣體130、絕緣體132及絕緣體134覆蓋導電體112的側面及頂面的方式設置。藉由採用該結構，導電體112的側面隔著絕緣體包裹在導電體116中。藉由採用該結構，在導電體112的側面還形成電容，因此可以增加電容器的每投影面積的電容。因此，可以實現記憶體裝置的小面積化、高積體化以及微型化。

作為導電體116可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳 為使用鎢。當與導電體等其他結構同時形成導電體116時，使用低電阻金屬材料的Cu或Al等即可。

在導電體116及絕緣體134上設置有絕緣體150。絕緣體150可以使用與絕緣體320同樣的材料形成。另外，絕緣體150也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。

以上是結構例子的說明。藉由採用本結構，在使用具有氧化物半導體的電晶體的記憶體裝置中，可以抑制電特性的變動並提高可靠性。另外，可以提供一種耗電量低的記憶體裝置。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式4

在本實施方式中，參照圖15A至圖16B對半導體裝置的一個實施方式進行說明。

〈半導體晶圓、晶片〉

圖15A示出進行切割處理之前的基板711的俯視圖。作為基板711，例如可以使用半導體基板(也稱為“半導體晶圓”)。在基板711上設置有多個 電路區域712。在電路區域712中，也可以設置根據本發明的一個實施方式的半導體裝置、記憶體裝置、或者包括該半導體裝置的CPU等。

多個電路區域712的每一個都被分離區域713圍繞。分離線(也稱為“切割線”)714位於與分離區域713重疊的位置上。藉由沿著分離線714切割基板711，可以從基板711切割出包括電路區域712的晶片715。圖15B示出晶片715的放大圖。

另外，也可以在分離區域713上設置導電層和半導體層等。藉由在分離區域713上設置導電層和半導體層等，可以緩和可能在切割製程中產生的ESD，而防止起因於切割製程的良率下降。另外，一般來說，為了冷卻基板、去除刨花、防止帶電等，一邊將溶解有碳酸氣體等降低了其電阻率的純水供應到切削部一邊進行切割製程。藉由在分離區域713上設置導電層和半導體層等，可以減少該純水的使用量。因此，可以降低半導體裝置的生產成本。另外，可以提高半導體裝置的生產率。

〈電子構件〉

參照圖16A及圖16B對使用晶片715的電子構件的一個例子進行說明。注意，電子構件也被稱為半導體封裝或IC用封裝。電子構件根據端子取出方向和端子的形狀等存在多個規格和名稱等。

在組裝製程(後製程)中組合上述實施方式所示的半導體裝置與該半 導體裝置之外的構件，來完成電子構件。

參照圖16A所示的流程圖對後面的製程進行說明。在前製程中，將根據本發明的一個實施方式的半導體裝置等形成在基板711上之後，進行研磨基板711的背面(沒有形成半導體裝置等的面)的“背面研磨製程”(步驟S721)。藉由進行研磨來使基板711變薄，可以實現電子構件的小型化。

接著，進行將基板711分成多個晶片715的“切割(dicing)製程”(步驟S722)。並且，進行將被切割的晶片715接合於各引線框架上的晶片接合(die bonding)製程(步驟S723)。晶片接合製程中的晶片715與引線框架的接合可以適當地根據產品選擇合適的方法，如利用樹脂的接合或利用膠帶的接合等。另外，也可以在插入物(interposer)基板上安裝晶片715代替引線框架。

接著，進行將引線框架的引線與晶片715上的電極藉由金屬細線(wire)電連接的“打線接合(wire bonding)製程”(步驟S724)。作為金屬細線可以使用銀線或金線等。此外，打線接合例如可以使用球焊(ball bonding)或楔焊(wedge bonding)。

進行由環氧樹脂等密封被打線接合的晶片715的“密封製程(模塑(molding)製程)”(步驟S725)。藉由進行密封製程，使電子構件的內部被樹脂填充，可以保護將晶片715與引線連接的金屬細線免受機械外力的影 響，還可以降低因水分或灰塵等而導致的特性劣化(可靠性的降低)。

接著，進行對引線框架的引線進行電鍍處理的“引線電鍍製程”(步驟S726)。藉由該電鍍處理可以防止引線生銹，而在後面將引線安裝於印刷電路板時，可以更加確實地進行銲接。接著，進行引線的切斷及成型加工的“成型製程”(步驟S727)。

接著，進行對封裝表面實施印字處理(marking)的“印字製程”(步驟S728)。並且經過調查外觀形狀的優劣或工作故障的有無等的“檢驗步驟”(步驟S729)完成電子構件。

圖16B示出完成的電子構件的透視示意圖。在圖16B中，作為電子構件的一個例子，示出QFP(Quad Flat Package：四面扁平封裝)的透視示意圖。圖16B所示的電子構件750包括引線755及晶片715。電子構件750也可以包括多個晶片715。

圖16B所示的電子構件750例如安裝於印刷電路板752。藉由組合多個這樣的電子構件750並使其在印刷電路板752上彼此電連接，來完成安裝有電子構件的基板(電路板754)。完成的電路板754用於電子裝置等。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施例1

在本實施例中，在氧化矽膜上形成In-Ga-Zn氧化物膜(以下，稱為IGZO膜)，去除該IGZO膜，形成氧化鋁膜，去除該氧化鋁膜，由此製造樣本，並對該樣本的分析結果進行說明。

首先，製造上述樣本，對TDS進行評價。以下，對用於TDS的評價的樣本1A及樣本1B的製造方法進行說明。

首先，在樣本1A及樣本1B中，使矽晶圓熱氧化，在矽晶圓表面形成目標厚度為100nm的氧化矽膜。以950℃的溫度進行熱氧化，熱氧化時間為3小時39分，熱氧化的氛圍為包含3體積%HCl的氧氛圍。

再者，在樣本1B中，進行以下製程。

首先，利用DC濺射法形成目標厚度為40nm的IGZO膜。此外，在形成IGZO膜時，使用In：Ga：Zn=1：3：4[原子個數比]靶材(以下，將該IGZO膜稱為IGZO膜(134))。此外，作為沉積氣體使用40sccm的氬氣體及5sccm的氧氣體，成膜壓力為0.7Pa(由日本佳能安內華股份有限公司製造的小型真空計MG-2來測量)，成膜電力為500W，基板溫度為200℃，靶材與基板之間的距離為60mm。

並且，利用DC濺射法連續地形成目標厚度為20nm的IGZO膜。此外，在形成IGZO膜時，使用In：Ga：Zn=1：1：1[原子個數比]靶材(以下，將該IGZO膜稱為IGZO膜(111))。此外，作為沉積氣體使用30sccm的氬氣體及15sccm的氧氣體，成膜壓力為0.7Pa(由日本佳能安內華股份有限公司製造的小型真空計MG-2來測量)，成膜電力為500W，基板溫度為300℃，靶材與基板之間的距離為60mm。

接著，在氮氛圍下以400℃進行1小時的加熱處理並在氧氛圍下以400℃進行1小時的加熱處理。

接著，利用乾蝕刻法去除IGZO膜(134)及IGZO膜(111)。

藉由蝕刻處理和灰化處理的兩個步驟去除IGZO膜(134)及IGZO膜(111)。蝕刻處理的條件為如下：壓力為1.2Pa，上部一側的RF電源的電力為1000W，下部一側的RF電源的電力為400W，作為蝕刻氣體使用20sccm的甲烷和80sccm的氬。在裝置檢測出終點之後，還進行23秒鐘的蝕刻處理。灰化處理的條件為如下：壓力為2.6Pa，上部一側的RF電源的電力為500W，下部一側的RF電源的電力為50W，氧氣體為200sccm，處理時間為60sec。

接著，利用RF濺射法形成目標厚度為140nm的氧化鋁膜。此外，在形成氧化鋁膜時，使用Al₂O₃靶材。作為沉積氣體使用25sccm的氬氣體及 25sccm的氧氣體，成膜壓力為0.4Pa(由日本佳能安內華股份有限公司製造的B-A真空計BRG-1B來測量)，成膜電力為2500W，基板溫度為250℃，靶材與基板之間的距離為60mm。

接著，在氧氛圍下以400℃的溫度進行1小時的加熱處理。

接著，在100℃的溶液溫度下進行濕蝕刻，去除氧化鋁膜。在濕蝕刻中，使用由日本和光純藥工業公司製造的混酸鋁液(包含2.0重量%的硝酸、9.8重量%的醋酸、72.3重量%的磷酸的水溶液)。

圖17示出對藉由上述步驟製造的樣本1A及樣本1B進行TDS分析而得到的結果。另外，在該TDS分析中，測定相當於氧分子的質量電荷比為m/z=32的氣體釋放量。在圖17中，橫軸表示基板的加熱溫度[℃]，縱軸表示與質量電荷比的釋放量成比例的強度。

如圖17所示，在樣本1A中，觀察到在基板溫度300℃附近具有峰值的分佈，確認到氧分子的釋放。另一方面，在樣本1B中，觀察不到分佈中的峰值，確認不到氧分子的釋放。

如上述實施方式所示，藉由在氧化矽膜上利用濺射法形成氧化鋁膜，應該可以對氧化矽膜添加氧。但是，在氧化矽膜上形成氧化鋁膜的樣本1B的氧分子的釋放量比在氧化矽膜上沒有形成氧化鋁膜的樣本1A少得多。

這可以認為是因為如下緣故：由於IGZO膜的形成及對於該IGZO膜的乾蝕刻處理，在樣本1B的氧化矽膜的表面附近形成有損傷區域。

於是，下面進行ESR分析，對氧化矽膜表面的損傷區域進行評價。在ESR分析中，使用樣本1C及樣本1D。樣本1C是利用與樣本1A同樣的方法製造的樣本。與樣本1B同樣，樣本1D是在矽晶圓上依次形成氧化矽膜、IGZO膜(134)及IGZO膜(111)再去除IGZO膜(134)及IGZO膜(111)的樣本。

此外，藉由蝕刻處理和灰化處理的兩個步驟去除樣本1D的IGZO膜(134)及IGZO膜(111)。蝕刻處理的條件為如下：壓力為0.6Pa，上部一側的RF電源的電力為1000W，下部一側的RF電源的電力為400W，作為蝕刻氣體使用18sccm的甲烷和42sccm的氬。在裝置檢測出終點之後，還進行13秒鐘的蝕刻處理。灰化處理的條件為如下：壓力為2.6Pa，上部一側的RF電源的電力為500W，下部一側的RF電源的電力為50W，氧氣體為200sccm，處理時間為60sec。

圖18示出對如上所述製造的樣本1C及樣本1D進行ESR分析的結果。在ESR分析中，在測量溫度為10K，微波電力為0.1mW，頻率為9.56GHz的條件下進行測量。在圖18中，橫軸表示g值，縱軸表示任意強度。

如圖18所示，雖然在樣本1C中觀察不到較大的峰值，但是在樣本1D中，在g=2.001附近觀察到較大的峰值。樣本1D的g=2.001附近的峰值被稱為E’中心，其起因於矽的懸空鍵。換言之，與樣本1C相比，在樣本1D中的氧化矽膜表面形成有更多的懸空鍵。這意味著，如上述實施方式所示，在樣本1D中的氧化矽膜表面形成有損傷區域。因此，作為在對樣本1B進行TDS測量時沒有測量到氧釋放的原因之一，可以認為在氧化矽膜表面形成有損傷區域。

此外，在樣本1C中測量的g=2.001附近的自旋密度為2.1×10¹⁷[spins/cm³]，在樣本1D中測量的g=2.001附近的自旋密度為1.0×10¹⁶[spins/cm³]。因此，如上述實施方式所示，在電晶體中，其頂面接觸於氧化物膜(例如，IGZO膜(134))等的絕緣膜(例如，氧化矽膜)的表面的自旋密度較佳為g=2.0附近的自旋密度為2.0×10¹⁷spins/cm³以下。

接著，進行SSDP(Substrate Side Depth Profile)-SIMS分析(從背面進行的SIMS分析)，對氧擴散到氧化矽膜的情況進行評價。在SSDP-SIMS分析中，使用樣本1E和樣本1F。樣本1E是在利用與樣本1C相同的方法製造的樣本上進一步形成氧化鋁膜的樣本。與樣本1D同樣，樣本1F是在矽晶圓上依次形成氧化矽膜、IGZO膜(134)及IGZO膜(111)再去除IGZO膜(134)及IGZO膜(111)而形成氧化鋁膜的樣本。

此外，在形成樣本1E及樣本1F的氧化鋁膜時，利用RF濺射法形成目標 厚度為140nm的氧化鋁膜。另外，在形成氧化鋁膜時，使用Al₂O₃靶材。作為沉積氣體使用25sccm的氬氣體及25sccm的氧氣體，成膜壓力為0.4Pa(由日本佳能安內華股份有限公司製造的B-A真空計BRG-1B來測量)，成膜電力為2500W，基板溫度為250℃，靶材與基板之間的距離為60mm。此外，作為被用作濺射氣體的氧氣體，使用由質量數為18的氧原子構成的氧分子(¹⁸O₂)的氣體。

再者，在樣本1E及樣本1F中，在氧化鋁的成膜之後，在氧氛圍下以400℃的溫度進行1小時的加熱處理。

圖19示出對如此製造的樣本1E及樣本1F進行SSDP-SIMS分析而檢測出¹⁸O的結果。在圖19中，橫軸表示深度[nm]，縱軸表示¹⁸O的濃度[atoms/cm³]。此外，在SIMS分析中，使用由ULVAC-PHI公司製造的四極質譜分析儀(ADEPT1010)。

從圖19可知，樣本1F的¹⁸O的擴散量比樣本1E的¹⁸O的擴散量少。換言之，在樣本1F中，由於氧化鋁的成膜添加到氧化矽膜的表面附近的氧的熱擴散受到阻礙。由此可知，當利用濺射法形成IGZO膜(134)及IGZO膜(111)並使用甲烷氣體和氬氣體進行蝕刻時，氧化矽膜的表面附近形成有阻礙氧的擴散的損傷區域。

接著，利用飛行時間二次離子質譜分析法(TOF-SIMS：Time-of-flight secondary ion mass spectrometry)對氧化矽膜表面的損傷區域進行評價。在TOF-SIMS分析中，使用樣本1G、樣本1H及樣本1J。樣本1G是具有與樣本1C同樣的結構的樣本。此外，樣本1H是具有與樣本1D同樣的結構的樣本。

樣本1J是如下樣本：不進行在樣本1H中進行的IGZO膜(134)及IGZO膜(111)的成膜以及之後的加熱處理，並且對氧化矽膜進行與樣本1H同樣的乾蝕刻處理。注意，在樣本1J的乾蝕刻的第一步驟的蝕刻處理中，處理時間為100秒。

圖20示出對如此製造的樣本1G、樣本1H及樣本1J進行TOF-SIMS分析而檢測出的氧化矽膜表面附近的氫的結果。在圖20中，橫軸表示離氧化矽膜表面的深度[nm]，縱軸表示氫的二次離子強度[cps]。此外，在TOF-SIMS分析中，使用由ION-TOF公司製造的TOF-SIMS300，作為一次離子源使用Bi進行分析。

在整體上，與只形成氧化矽膜的樣本1G相比，在形成氧化矽膜且進行使用甲烷氣體的蝕刻處理的樣本1J中，氫的二次離子強度大。再者，在形成IGZO膜(134)及IGZO膜(111)之後進行使用甲烷氣體的蝕刻處理的樣本1H中，氫的二次離子強度在離氧化矽膜的表面有5nm的深度附近有較大的峰值。該峰值的尾部以氧化矽膜的表面為基準從0nm延伸到10nm左右的深度。

如此，與其他樣本不同，在樣本1H中，在氧化矽膜的表面附近形成有氫濃度高的區域。在還考慮到圖17至圖19的結果時，可知樣本1H的氫濃度高的區域對應於上述實施方式所示的損傷區域。由於在與樣本1H同樣使用甲烷氣體進行乾蝕刻的樣本1J的氧化矽膜的表面附近沒有形成氫濃度高的區域，因此可以推測：當利用濺射法形成氧化矽膜的IGZO膜(134)及IGZO膜(111)並進行乾蝕刻處理時，氧化矽膜表面附近形成損傷區域。

下面，調查去除了形成在氧化矽膜的表面附近的損傷區域時的TDS測量結果的變化。在本TDS測量中，使用樣本1K、樣本1L、樣本1M、樣本1N及樣本1P。在此，樣本1K是在氧化矽膜上沒有形成IGZO膜(134)及IGZO膜(111)的樣本。樣本1L、樣本1M及樣本1N是如下樣本：在氧化矽膜上形成IGZO膜(134)及IGZO膜(111)，在去除IGZO膜(134)及IGZO膜(111)時還去除氧化矽膜的表層。此外，在樣本1L、樣本1M及樣本1N中，被去除的氧化矽膜的表層的厚度互不相同。此外，樣本1P是如下樣本：在氧化矽膜上形成IGZO膜(134)及IGZO膜(111)，當去除IGZO膜(134)及IGZO膜(111)時使用甲烷氣體進行乾蝕刻，不去除氧化矽膜的表層。以下示出樣本1K、樣本1L、樣本1M、樣本1N及樣本1P的製造方法。

首先，在所有樣本中使矽晶圓熱氧化，在矽晶圓表面形成氧化矽膜。氧化矽膜在與樣本1A同樣的條件下形成。

接著，在樣本1L、樣本1M、樣本1N及樣本1P中形成IGZO膜(134)並 形成IGZO膜(111)。IGZO膜(134)及IGZO膜(111)在與樣本1B同樣的條件下形成。

接著，在氮氛圍下以400℃的溫度對樣本1L、樣本1M、樣本1N及樣本1P進行1小時的加熱處理，然後，在氧氛圍下以400℃的溫度進行1小時的加熱處理。

接著，對樣本1L、樣本1M、樣本1N及樣本1P進行乾蝕刻處理，去除IGZO膜(134)及IGZO膜(111)。IGZO膜(134)及IGZO膜(111)在與樣本1D同樣的條件下去除。

接著，對樣本1L、樣本1M及樣本1N進行濕蝕刻處理，去除氧化矽膜的表層。在樣本1L中，去除離氧化矽膜的表面有20nm的厚度的區域，在樣本1M中，去除離氧化矽膜的表面有15nm的厚度的區域，在樣本1N中，去除離氧化矽膜的表面有8nm的厚度的區域。在氧化矽膜的濕蝕刻中，作為蝕刻劑使用氟化氫銨(NH₄HF₂)的0.1%水溶液(由STELLA CHEMIFA CORPORATION公司製造的商品名：LAL15)，在室溫下進行處理。

接著，在所有樣本中形成氧化鋁膜，然後在氧氛圍下進行加熱處理。氧化鋁膜的成膜及之後的加熱處理的條件與樣本1B同樣。

接著，對所有樣本進行濕蝕刻處理，去除氧化鋁膜。氧化鋁膜在與樣 本1B同樣的條件下去除。

圖21示出對如此製造的樣本1K、樣本1L、樣本1M、樣本1N及樣本1P進行TDS分析的結果。此外，在該TDS分析中，測量相當於氧分子的質荷比為m/z=32的釋放量。在圖21中，橫軸表示基板的加熱溫度[℃]，縱軸表示與質荷比成正比的強度。

如圖21所示，在樣本1K、樣本1L、樣本1M及樣本1N中觀察到在基板溫度為300℃附近具有峰值的分佈，確認到氧分子的釋放。在此，樣本1K的基板溫度為300℃附近的峰值最高，峰值按樣本1L、樣本1M、樣本1N的順序變低。樣本1K的氧分子的釋放量為9.0×10¹⁴[molecules/cm²]，樣本1L的氧分子的釋放量為8.4×10¹⁴[molecules/cm²]，樣本1M的氧分子的釋放量為8.3×10¹⁴[molecules/cm²]，樣本1N的氧分子的釋放量為8.0×10¹⁴[molecules/cm²]。另一方面，在樣本1P中，觀察不到分佈中的峰值，確認不到氧分子的釋放。

在沒有進行IGZO膜的成膜及去除的樣本1K中，與樣本1A同樣，觀察到氧分子的釋放。另一方面，在進行IGZO膜的成膜及去除且在氧化矽膜的表面附近形成有損傷區域的樣本1P中，與樣本1B同樣，觀察不到氧分子的釋放。

在進行IGZO膜的成膜及去除且去除了氧化矽膜的損傷區域的樣本 1L、樣本1M及樣本1N中，被去除的損傷區域的厚度越大，釋放出的氧分子越多。

由此可知，藉由去除形成在氧化矽膜的表面附近的損傷區域，可以使氧化矽膜釋放氧。由此可知，如上述實施方式所示，可以將氧供應到設置在損傷區域被去除的氧化矽膜上的IGZO膜。再者，在還考慮到上述圖20所示的結果時，藉由去除離氧化矽膜的表面至少有5nm，較佳為10nm，更佳為20nm的深度的區域，可以去除損傷區域。

實施例2

在本實施例中，作為根據本發明的一個實施方式的電晶體，製造圖1D所示的厚度T2互不相同的多個樣本，進行觀察和電特性的評價，對其結果進行說明。此外，電晶體的結構可以參照圖1A至圖1D所示的電晶體200a，電晶體的製造方法可以參照圖4A至圖6D等。

在本實施例中，製造T2=T1的樣本2A、T2>T1-T2的樣本2B、T2<T1-T2(但是，T2>0)的樣本2C以及T2=0的樣本2D。

首先，對具有p型導電型的矽基板進行加熱處理，在矽基板表面形成氧化矽膜。

接著，作為絕緣體214，利用濺射法在氧化矽膜上形成厚度為50nm的氧化鋁。

接著，作為絕緣體216，利用PECVD法在絕緣體214上形成厚度為160nm的氧氮化矽。然後，利用光微影法在絕緣體216中形成開口。

接著，依次形成厚度為5nm的氮化鈦、厚度為250nm的鎢。然後，進行CMP處理，作為導電體205，在上述開口中形成氮化鈦和鎢的疊層膜(參照圖4A及圖4B)。

接著，作為絕緣體220，利用PECVD法在絕緣體216及導電體205上形成厚度為10nm的氧氮化矽。

接著，作為絕緣體222，利用ALD法在絕緣體220上形成厚度為20nm的氧化鉿。接著，作為絕緣膜224A，利用PECVD法在絕緣體222上形成厚度為30nm的氧氮化矽(參照圖4C及圖4D)。

接著，在氧氛圍下以550℃進行1小時的加熱處理。

接著，作為氧化膜230A，藉由DC濺射法形成厚度為40nm的In-Ga-Zn氧化物膜。作為In-Ga-Zn氧化物膜的形成條件，使用In：Ga：Zn=1：3：4[原子個數比]的靶材，作為沉積氣體使用40sccm的氬氣體及5sccm的氧氣體，成膜 壓力為0.7Pa(使用日本佳能安內華股份有限公司製造的小型真空計MG-2進行測定)，成膜功率為500W，基板溫度為200℃，靶材-基板間距離為60mm。

接著，作為氧化膜230B，藉由DC濺射法形成厚度為20nm的In-Ga-Zn氧化物膜。作為In-Ga-Zn氧化物膜的形成條件，使用In：Ga：Zn=1：1：1[原子個數比]的靶材，作為沉積氣體使用30sccm的氬氣體及15sccm的氧氣體，成膜壓力為0.7Pa(使用日本佳能安內華股份有限公司製造的小型真空計MG-2進行測定)，成膜功率為500W，基板溫度為300℃，靶材-基板間距離為60mm。

接著，在氮氛圍下以550℃進行1小時的加熱處理並在氧氛圍下以550℃進行1小時的加熱處理。

接著，作為導電膜240A，利用DC濺射法形成厚度為50nm的鎢(參照圖4E及圖4F)。

接著，利用光微影法在導電膜240A中形成與導電體205重疊的開口。

接著，利用光微影法將氧化膜230B及導電膜240A加工為島狀，形成氧化物230b、導電體240a及導電體240b(參照圖4G及圖4H)。在此，作為蝕刻利用乾蝕刻處理。當形成氧化物230b時，氧化膜230A的表面的一部分也由於乾蝕刻處理被去除，形成氧化膜230D。

接著，在氮氛圍下以400℃進行1小時的加熱處理。

接著，作為氧化膜230C，藉由DC濺射法形成厚度為5nm的In-Ga-Zn氧化物膜。作為In-Ga-Zn氧化物膜的形成條件，使用In：Ga：Zn=1：3：2[原子個數比]的靶材，作為沉積氣體使用30sccm的氬氣體及15sccm的氧氣體，成膜壓力為0.7Pa，成膜功率為500W，基板溫度為200℃，靶材-基板間距離為60mm。

接著，作為絕緣膜250A，利用PECVD法形成厚度為13nm的氧氮化矽(參照圖5A及圖5B)。

接著，依次形成厚度為30nm的氮化鈦及厚度為135nm的鎢。然後，利用光微影法對氮化鈦和鎢的疊層膜進行加工，形成導電體260(參照圖5C及圖5D)。

接著，利用光微影法將氧化膜230D、氧化膜230C及絕緣膜250A加工為島狀，形成氧化物230a、氧化物230c及絕緣體250(參照圖5E及圖5F)。在此，作為蝕刻利用乾蝕刻處理。在乾蝕刻處理中，使用ICP蝕刻裝置，蝕刻條件為：BCl₃氣體流量為80sccm，電源功率為450W，偏壓功率為100W，壓力為1.2Pa，基板溫度為70℃。

在此，在樣本2A中，防止絕緣體224的不重疊於氧化物230a的區域被蝕 刻，以使T2=T1。在樣本2B中，以T2>T1-T2的方式對絕緣體224的不重疊於氧化物230a的區域進行蝕刻。在樣本2C中，以T2<T1-T2(注意，T2>0)的方式對絕緣體224的不重疊於氧化物230a的區域進行蝕刻。在樣本2D中，以使T2=0的方式對絕緣體224的不重疊於氧化物230a的區域進行蝕刻以去除該區域。

接著，作為絕緣體272，藉由RF濺射法形成厚度為30nm的氧化鋁膜(參照圖6A及圖6B)。注意，在RF濺射法中，作為沉積氣體使用25sccm的氬氣體及25sccm的氧氣體，成膜壓力為0.4Pa，成膜功率為2500W，基板溫度為250℃，靶材-基板間距離為60mm。並且，在形成絕緣體272之後，藉由ALD法在該絕緣體272上形成厚度為10nm的氧化鋁膜。

接著，在氧氛圍下以400℃進行1小時的加熱處理(參照圖6C及圖6D)。

如上所述，製造樣本2A至樣本2D，樣本2A至樣本2D為通道長度L為0.22μm且通道寬度W為0.29μm的電晶體。此外，在絕緣體272上進一步設置被用作層間膜的絕緣膜、被用作佈線的導電膜等。

接著，使用掃描穿透式電子顯微鏡(STEM：Scanning Transmission Electron Microscope)對樣本2A至樣本2D進行剖面觀察。在剖面觀察中，使用由日本日立高新技術公司製造的HD-2300，以200000倍的倍率進行觀察。

圖22A、圖23A、圖24A及圖25A示出樣本2A至樣本2D的剖面照片。如圖22A所示，在樣本2A中，T2大致等於T1，T2=31.7nm。如圖23A所示，在樣本2B中，T2>T1-T2，T2=19.8nm。如圖24A所示，在樣本2C中，T2<T1-T2，T2=3至5nm左右。如圖25A所示，在樣本2D中，T2=0nm，也就是說，該區域的絕緣體224消失了。

接著，對樣本2A至樣本2D的Id-Vg特性(汲極電流-閘極電壓特性)進行測量。在Id-Vg特性的測量中，將汲極電壓(Vd)設定為0.1V或3.3V，將背閘極電壓設定為0V，將閘極電壓以每次增加0.1V的方式從-3.3V至3.3V進行掃描。

再者，從所測量的Id-Vg特性獲得汲極電流上升的閘極電壓(以下，稱為Shift)。將本說明書中的Shift定義為：在以閘極電壓Vg[V]為橫軸且以汲極電流Id[A]的對數為縱軸而畫的Vg-Id曲線中，位於曲線上的斜度最大的點處的切線與Id=1.0×10^-12[A]的直線的交點的閘極電壓。注意，在此，算出汲極電壓Vd=3.3V時的Shift。

圖22B、圖23B、圖24B及圖25B示出樣本2A至樣本2D的Id-Vg特性的測量結果。在各圖中，橫軸表示閘極電壓Vg[V]，縱軸表示汲極電流Id[A]。此外，以細的實線表示Vd=0.1V時的汲極電流，以粗的實線表示Vd=3.3V時的汲極電流。

如圖22B所示，在樣本2A中，Shift為-0.34V，呈現常導通的電特性。如圖23B所示，在樣本2B中，Shift為0.20V，呈現常截止的電特性。如圖24B所示，在樣本2C中，Shift為0.18V，呈現常截止的電特性。如圖25B所示，在樣本2D中，無論Vg如何都流過汲極電流，不能獲得開關特性。

由此可知，各樣本的絕緣體224的厚度T2與Id-Vg特性之間有相關關係。這意味著，如實施例1所示，在電晶體的製造過程中，絕緣體224的表面形成有上述損傷區域。

在樣本2A中，不去除形成在絕緣體224的表面的損傷區域，製造電晶體。因此，在圖6C和圖6D所示的製程中，損傷區域阻礙氧擴散，所以氧化物230b沒有被供應充分的氧。由此可知，在樣本2A中，不能充分減少氧化物230b中的氧空位，因此電晶體的電特性成為常導通。

另一方面，在樣本2B及樣本2C中，去除形成在絕緣體224的表面的損傷區域，製造電晶體。因此，在圖6C和圖6D所示的製程中，氧的擴散不受損傷區域阻礙，所以氧化物230b被供應充分的氧。由此可知，在樣本2B及樣本2C中，可以充分減少氧化物230b中的氧空位，因此電晶體的電特性成為常截止。

在樣本2B中，對離絕緣體224的表面有10nm左右的深度的區域進行蝕刻。這與實施例1中參照圖20及圖21示出的損傷區域的深度很相符。因此， 藉由去除離絕緣體224的表面至少有5nm，較佳為10nm，更佳為20nm的深度的區域，可以去除損傷區域。

此外，在樣本2C中，絕緣體224的厚度T2為3至5nm左右，可以獲得良好的電特性。由此可知，在絕緣體224的厚度T2至少為3至5nm左右以上的情況下，可以將充分的氧供應到氧化物230b。

此外，在樣本2D中，絕緣體224的重疊於氧化物230a的區域之外消失，因此在圖6C和圖6D所示的製程中，氧幾乎沒有供應到氧化物230b。由此可知，在樣本2D中，氧化物230b中還有很多氧空位，因此不能獲得電晶體的開關特性。

如上所述，藉由去除絕緣體224表面的損傷區域使氧充分地供應到氧化物230b，可以使電晶體具有常截止的電特性。

Claims (17)

1. 一種半導體裝置，包括：基板上的第一絕緣體；該第一絕緣體上的第一氧化物；與該第一氧化物的頂面的至少一部分接觸的第二氧化物；與該第二氧化物的頂面的至少一部分接觸的第一導電體；與該第二氧化物的該頂面的至少一部分接觸且與該第一導電體對置的第二導電體；位於該第一導電體和該第二導電體上且與該第二氧化物的該頂面的至少一部分接觸的第三氧化物；該第三氧化物上的第二絕緣體；位於該第二絕緣體上且其至少一部分重疊於該第一導電體與該第二導電體之間的區域的第三導電體；以及位於該第三導電體上且其至少一部分接觸於該第一絕緣體的頂面的第三絕緣體，其中，該第一氧化物的側面部、該第三氧化物的側面部與該第二絕緣體的側面部大致一致，並且，該第一絕緣體包括接觸於該第三絕緣體的第一區域及接觸於該第一氧化物的第二區域，該第一區域的厚度小於該第二區域的厚度。
2. 根據申請專利範圍第1項之半導體裝置，其中該第一導電體的側面部與該第二氧化物的側面部大致一致， 該第二導電體的側面部與該第二氧化物的側面部大致一致，並且該第二氧化物的該側面部位於該第一氧化物的側面部的內側。
3. 根據申請專利範圍第2項之半導體裝置，其中在通道寬度方向上的剖面中，該第三導電體的側面部位於該第一氧化物的側面部的內側。
4. 根據申請專利範圍第1項之半導體裝置，其中該第一絕緣體的該第一區域的該厚度與該第一絕緣體的該第二區域的該厚度之差為5nm以上。
5. 根據申請專利範圍第1項之半導體裝置，其中在該第一絕緣體的該第一區域中，ESR測量中的g=2.0附近的自旋密度為2.0×10 ¹⁷spins/cm ³以下。
6. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物包括接觸於該第三氧化物的第一區域及接觸於該第二氧化物的第二區域，該第一氧化物的該第一區域的厚度小於該第一氧化物的該第二區域的厚度。
7. 根據申請專利範圍第1項之半導體裝置，還包括：位於該第一絕緣體的下方且其至少一部分與該第三導電體重疊的第四導電體。
8. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物、該第二氧化物和該第三氧化物都包含銦、元素M、鋅和氧，並且該元素M為Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
9. 根據申請專利範圍第1項之半導體裝置，其中該第三絕緣體包含氧和鋁。
10. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物和該第三氧化物的每一個的導帶底端的能階比該第二氧化物的導帶底端的能階更接近於真空能階。
11. 一種半導體裝置，包括：第一絕緣膜；該第一絕緣膜上的第一氧化物半導體膜；該第一氧化物半導體膜上的第二氧化物半導體膜；該第二氧化物半導體膜上的源極電極；該第二氧化物半導體膜上的汲極電極；該源極電極和該汲極電極上的第二絕緣膜；該第二絕緣膜上的閘極電極；以及該閘極電極上的第三絕緣膜，其中，該第一絕緣膜包括接觸於該第三絕緣膜的第一區域及接觸於該第一氧化物半導體膜的第二區域，該第一區域的厚度小於該第二區域的厚度，並且，該第一區域的該厚度與該第二區域的該厚度之差為10nm以上。
12. 根據申請專利範圍第11項之半導體裝置，其中該第三絕緣膜包含氧化鋁。
13. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一絕緣膜； 在該第一絕緣膜上形成第一氧化膜、第二氧化膜及第一導電膜；選擇性地去除該第二氧化膜的一部分及該第一導電膜的一部分，以便在該第一氧化膜上形成第一氧化物、第一導電體及第二導電體；在該第一氧化膜、該第一氧化物、該第一導電體及該第二導電體上形成第三氧化膜及第二絕緣膜；在該第二絕緣膜上形成第三導電體；對該第一氧化膜、該第三氧化膜及該第二絕緣膜進行乾蝕刻處理，以便形成第二氧化物、第三氧化物及第一絕緣體；對該第一絕緣膜進行蝕刻處理，以便去除該第一絕緣膜的區域的表面附近，該區域不重疊於該第二氧化物；利用濺射法在該第三導電體上形成第三絕緣膜，以便該第三絕緣膜的至少一部分接觸於該第一絕緣膜；以及進行加熱處理。
14. 根據申請專利範圍第13項之半導體裝置的製造方法，其中在該乾蝕刻處理中，使用包含氯的氣體。
15. 根據申請專利範圍第13項之半導體裝置的製造方法，其中該第一氧化物、該第二氧化物和該第三氧化物都包含銦、元素M、鋅和氧，並且該元素M為Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
16. 根據申請專利範圍第13項之半導體裝置的製造方法，其中該第三絕緣膜包含氧及鋁。
17. 根據申請專利範圍第13項之半導體裝置的製造方法，其中該蝕刻處理為乾蝕刻處理。