TWI911559B - 氧化物半導體膜、薄膜電晶體、及電子機器 - Google Patents

Abstract

本發明提供一種具有新穎結晶結構之氧化物半導體膜。 本發明之氧化物半導體膜係設置於基板之上且具有多晶結構者，且氧化物半導體膜之結晶結構為方鐵錳礦型結構，氧化物半導體膜於使用Cu-Kα射線之面外之XRD繞射圖案中，(222)面之峰值強度相對於(422)面之峰值強度之比為3.0以下。由(222)面之上述峰值算出之微晶直徑可為10 nm以上。

Description

氧化物半導體膜、薄膜電晶體、及電子機器

本發明之一實施方式係關於一種具有多晶結構之氧化物半導體(Poly-OS)膜。又，本發明之一實施方式係關於一種包含Poly-OS膜之薄膜電晶體。又，本發明之一實施方式係關於一種包含薄膜電晶體之電子機器。

近年來，代替使用非晶矽、低溫多晶矽、及單晶矽等之矽半導體膜，業界不斷進行使用氧化物半導體膜作為通道之薄膜電晶體之開發(例如參照專利文獻1～專利文獻6)。此種包含氧化物半導體膜之薄膜電晶體與包含非晶矽膜之薄膜電晶體同樣地，能夠以單純之結構且低溫製程形成。又，已知包含氧化物半導體膜之薄膜電晶體具有高於包含非晶矽膜之薄膜電晶體之場效遷移率。 [先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開2021-141338號公報 [專利文獻2]日本專利特開2014-099601號公報 [專利文獻3]日本專利特開2021-153196號公報 [專利文獻4]日本專利特開2018-006730號公報 [專利文獻5]日本專利特開2016-184771號公報 [專利文獻6]日本專利特開2021-108405號公報

[發明所欲解決之問題]

然而，先前之包含氧化物半導體膜之薄膜電晶體的場效遷移率即便於使用具有結晶性之氧化物半導體膜之情形時，亦不會那麼大。因此，期待改良薄膜電晶體中所使用之氧化物半導體膜之結晶結構，而提高薄膜電晶體之場效遷移率。

鑒於上述問題，本發明之一實施方式之目的之一在於提供一種具有新穎結晶結構的氧化物半導體膜。又，本發明之一實施方式之目的之一在於提供一種包含具有新穎結晶結構之氧化物半導體膜的薄膜電晶體。又，本發明之一實施方式係關於一種包含薄膜電晶體之電子機器。 [解決問題之技術手段]

本發明之一實施方式之氧化物半導體膜係設置於基板之上且具有多晶結構者，且氧化物半導體膜之結晶結構為方鐵錳礦型結構，氧化物半導體膜於使用Cu-Kα射線之面外(out-of-plane)之XRD(X-ray Diffraction，X射線繞射)繞射圖案中，(222)面之峰值強度相對於(422)面之峰值強度之比為3.0以下。

本發明之一實施方式之薄膜電晶體包含：氧化物半導體層，其包含上述氧化物半導體膜；閘極電極，其設置於氧化物半導體層之上；及閘極絕緣層，其設置於氧化物半導體層與閘極電極之間。

本發明之一實施方式之電子機器包含上述薄膜電晶體。

以下，一面參照圖式，一面對本發明之各實施方式進行說明。以下之揭示歸根結底僅為一例。業者藉由保持發明之主旨，且適當變更實施方式之構成而能夠容易地想到之構成當然含有於本發明之範圍內。為了使說明更明確，圖式存在相較於實際之態樣，模式性地表示各部之寬度、厚度、形狀等之情形。然而，圖示之形狀歸根結底為一例，並非限定本發明之解釋。於本說明書與各圖中，關於已出現之圖，對與上述者同樣之要素標註相同之符號，且有時會適當省略詳細之說明。

於本說明書中，將自基板朝向氧化物半導體層之方向稱為上或上方。反之，將自氧化物半導體層朝向基板之方向稱為下或下方。如此，為了便於說明，使用上方或下方之詞進行說明，但例如亦能夠以基板與氧化物半導體層之上下關係與圖示相反之方式進行配置。於以下之說明中，例如基板上之氧化物半導體層之表達如上所述僅說明基板與氧化物半導體層之上下關係，於基板與氧化物半導體層之間亦可配置其他構件。上方或下方意指積層有複數層之結構中之積層順序，於表達為薄膜電晶體之上方之像素電極之情形時，亦可為於俯視下薄膜電晶體與像素電極不重疊之位置關係。另一方面，於表達為薄膜電晶體之鉛直上方之像素電極之情形時，意指於俯視下薄膜電晶體與像素電極重疊之位置關係。

於本說明書中，「膜」之用語與「層」之用語視情形可相互替換。

「顯示裝置」係指使用電光學層顯示影像之結構體。例如，顯示裝置之用語有時亦指包含電光學層之顯示面板，或者有時亦指對顯示單元安裝有其他光學構件(例如偏光構件、背光裝置、觸控面板等)之結構體。只要不產生技術性矛盾，則「電光學層」可包含液晶層、電致發光(EL)層、電致變色(EC)層、電泳層。因此，對下述實施方式，作為顯示裝置，例示包含液晶層之液晶顯示裝置、及包含有機EL層之有機EL顯示裝置來進行說明，但本實施方式中之結構可應用於上述包含其他電光學層之顯示裝置。

於本說明書中，「α包含A、B或C」、「α包含A、B及C中之任一者」、「α包含選自由A、B及C所組成之群中之一者」等表達除非另有說明，否則不排除α包含A～C之複數個組合之情形。進而，該等表達亦不排除α包含其他要素之情形。

再者，以下之各實施方式只要不產生技術性矛盾，則可相互組合。

＜第1實施方式＞ 對本發明之一實施方式之氧化物半導體膜進行說明。

[1.氧化物半導體膜之組成] 本實施方式之氧化物半導體膜包含銦(In)、及除銦以外之至少1種以上之金屬元素(M)。即，氧化物半導體膜中所含之銦以外之金屬元素可為1種金屬元素，亦可為複數種金屬元素。氧化物半導體膜之組成比較佳為銦及至少1種以上之金屬元素之原子比滿足式(1)。換言之，相對於在氧化物半導體膜中所占之全部金屬元素，銦之比率較佳為50%以上。藉由提高銦之比率，可形成具有結晶性之氧化物半導體膜。又，氧化物半導體膜之結晶結構較佳為具有方鐵錳礦型結構。藉由提高銦之比率，可形成具有方鐵錳礦型結構之氧化物半導體膜。

[數1]

氧化物半導體膜之詳細之製造方法係與下述薄膜電晶體之製造方法一併說明，氧化物半導體膜可使用濺鍍法形成。藉由濺鍍形成之氧化物半導體膜之組成取決於濺鍍靶之組成。關於具有上述組成之濺鍍靶，可藉由濺鍍形成無金屬元素之組成偏差之氧化物半導體膜。因此，氧化物半導體膜之金屬元素(銦及其他金屬元素)之組成可設為與濺鍍靶之金屬元素的組成同樣。例如，氧化物半導體膜之金屬元素之組成可基於濺鍍靶之金屬元素的組成來特定。再者，氧化物半導體膜中所含之氧會根據濺鍍之製程條件等而有所變化，故並不限定於此。

又，氧化物半導體膜之金屬元素之組成亦可使用螢光X射線分析或電子探針顯微分析儀(EPMA，ElectronProbe Micro Analyzer)分析等來特定。進而，氧化物半導體膜具有多晶結構，故亦可使用X射線繞射(XRD，X-ray Diffraction)法，特定出氧化物半導體膜之組成。具體而言，可基於由XRD法獲取之氧化物半導體膜之結晶結構及晶格常數，特定出氧化物半導體膜之金屬元素之組成。

[2.氧化物半導體膜之結晶結構] 本實施方式之氧化物半導體膜具有包含複數個晶粒之多晶結構。詳細情況將於下文中敍述，藉由使用Poly-OS(Poly-crystalline Oxide Semiconductor，多晶氧化物半導體)技術，可形成不同於先前之具有新穎之多晶結構之氧化物半導體膜。因此，以下為了與先前之具有多晶結構之氧化物半導體膜區分開來，有時將本實施方式之具有多晶結構之氧化物半導體膜稱為Poly-OS膜。

Poly-OS膜之結晶結構並無特別限定，較佳為方鐵錳礦型結構。Poly-OS膜之結晶結構可使用XRD法或電子束繞射法來特定。

Poly-OS膜之結晶結構不同於先前之具有多晶結構之氧化物半導體膜的結晶結構。具體而言，本發明人等發現，Poly-OS膜雖具有多晶結構，但Poly-OS膜之多晶結構不同於先前之氧化物半導體膜之多晶結構。即，本發明人等進行各種試誤，結果完成了不同於先前之氧化物半導體膜之具有新穎之多晶結構的氧化物半導體膜(Poly-OS膜)。Poly-OS膜之結晶性之特徵可使用XRD法獲取。

XRD法有面外測定及面內(in-plane)測定2種測定法。面外測定可對平行於膜表面之晶格面進行評價，面內測定可對垂直於膜表面之晶格面進行評價。Poly-OS膜之特徵可於面外測定中獲取。

此處，本說明書中之方鐵錳礦型結構之結晶面(001)包含(001)以及與其等效之(100)及(010)。同樣地，結晶面(101)包含(101)以及與其等效之(110)及(011)。又，結晶面(111)表示(111)。進而，於各面中，「1」可為「-1」，被視為與各面等效之面。

再者，於結晶面中除了(001)、(101)、及(111)以外，亦存在(hk0)(h≠k，且h及k為自然數)、(hhl)(h≠l，且h及l為自然數)、及(hkl)(h≠k≠l，且h、k、及l為自然數)等。

[2-1.峰值強度] 於氧化物半導體膜具有結晶性時，於面外測定之XRD繞射圖案中，於規定之繞射角度出現峰值。例如，包含銦50%以上，且具有方鐵錳礦型結構之先前之結晶性氧化物半導體膜於XRD繞射圖案中，於31°附近及44°附近之繞射角度(2θ)具有峰值。31°附近之繞射角度之峰值歸屬於方鐵錳礦型結構之(222)面。44°附近之繞射角度之峰值歸屬於方鐵錳礦型結構之(422)面。又，31°附近之繞射角度之峰值強度大幅大於44°附近之繞射角度的峰值強度。其意指於平行於氧化物半導體膜表面之方向存在較多之具有(222)面之結晶。

再者，氧化物半導體膜之XRD繞射圖案之繞射角度有時會根據氧化物半導體膜中所含之金屬元素的組成或氧化物半導體膜之製作條件而變化。因此，於本說明書中，繞射角度峰值之附近包含峰值之繞射角度±2°之範圍。

於具有方鐵錳礦型結構之Poly-OS膜之XRD繞射圖案中，亦於和方鐵錳礦型結構之(222)面相對應之31°附近之繞射角度具有峰值。然而，Poly-OS膜於31°附近之繞射角度之峰值強度小於同一膜厚下的先前之結晶性氧化物半導體膜於31°附近之繞射角度之峰值強度。例如，Poly-OS膜於31°附近之繞射角度之峰值強度未達同一膜厚下的先前之結晶性氧化物半導體膜於31°附近之繞射角度之峰值強度之1/2。

於Poly-OS膜之XRD繞射圖案中，有時亦會於44°附近之繞射角度出現峰值。於在44°附近之繞射角度出現峰值之情形時，31°附近之繞射角度之峰值強度相對於44°附近之繞射角度之峰值強度的比(以下，稱為「峰值強度比」)為3.0以下。又，於Poly-OS膜之XRD繞射圖案中，有時於44°附近之繞射角度未出現峰值。進而，於Poly-OS膜之XRD繞射圖案中，有時於和方鐵錳礦型結構之(440)面相對應之52°附近之繞射角度出現峰值。該等現象顯示，於Poly-OS膜中，於平行於Poly-OS膜表面之方向具有(222)面之結晶較少，且配向性得以緩和。其結果為，出現於平行於Poly-OS膜表面之方向具有(440)面之結晶較多之狀態，Poly-OS膜具有不同於先前之特異性結晶排列。

如上所述，Poly-OS膜顯示出不同於先前之結晶性氧化物半導體膜之特徵的XRD繞射圖案。具體而言，於Poly-OS膜具有方鐵錳礦型結構時，XRD繞射圖案中之(222)面之峰值強度較小。於出現(422)面之峰值之情形時，(222)面相對於(422)面之峰值強度比為3.0以下，較佳為2.0以下。又，於Poly-OS膜中，整體上峰值強度較小，有時未出現(422)面之峰值。進而，意指於Poly-OS膜中，有時出現(440)面之峰值，(222)面相對於Poly-OS膜表面之配向性得以緩和，且(440)面沿平行於Poly-OS膜表面之方向排列。換言之，Poly-OS膜中所含之結晶具有不同於先前之特徵性結晶排列。

[2-2.微晶直徑] Poly-OS膜中所含之晶粒可包含複數個微晶。微晶直徑D可利用使用XRD繞射圖案之峰寬之式(2)所示之謝樂公式算出。此處，K為謝樂常數，λ為X射線之波長，β為峰值之半值寬，及θ為黑角(繞射角度2θ之1/2)。

[數2]

於具有方鐵錳礦型結構之Poly-OS膜中，可使用與(222)面相對應之峰值之半值寬，算出Poly-OS膜中所含之晶粒之微晶直徑D。於使用Cu-Kα射線之面外之XRD繞射圖案中，微晶直徑D為10 nm以上，較佳為15 nm以上，進而較佳為20 nm以上。又，於Poly-OS膜之膜厚為20 nm以下之情形時，微晶直徑D較佳為Poly-OS膜之膜厚d之0.95倍以上。即，微晶直徑D較佳為與Poly-OS膜之膜厚大致相等。再者，於Poly-OS膜之膜厚較小時，有時可獲得超過Poly-OS膜之膜厚之微晶直徑D。於該情形時，於微晶直徑D為Poly-OS膜之膜厚附近之值之情形時，意指微晶直徑D與Poly-OS膜之膜厚大致相等，可判斷為Poly-OS膜之膜厚d之0.95倍以上。

如上所述，於Poly-OS膜中，XRD繞射圖案中之(222)面之峰值強度較小。然而，Poly-OS膜之微晶直徑係與先前之結晶性氧化物半導體膜之微晶直徑相同程度。因此，Poly-OS膜具有如下新穎之結晶結構：與先前之結晶性氧化物半導體膜相比，結晶之配向性得以緩和，並且於膜厚方向(垂直於膜面之方向)原子之長距秩序(long-distance order)得以維持。

如以上所說明，本發明之一實施方式之氧化物半導體膜，即Poly-OS膜具有新穎之結晶結構。詳細情況將於下文中敍述，即便使用此種具有新穎之結晶結構之Poly-OS膜作為薄膜電晶體之通道，場效遷移率亦不會降低，反而提高。因此，包含Poly-OS膜之薄膜電晶體之電特性提高。

＜第2實施方式＞ 參照圖1～圖10而對本發明之一實施方式之薄膜電晶體10進行說明。薄膜電晶體10例如可用於顯示裝置、微處理器(MPU，Micro-Processing Unit)等積體電路(IC，Integrated Circuit)、或記憶體電路等。

[1.薄膜電晶體10之構成] 參照圖1及圖2而對本發明之一實施方式之薄膜電晶體10之構成進行說明。圖1係表示本發明之一實施方式之薄膜電晶體10之構成的模式性剖視圖。圖2係表示本發明之一實施方式之薄膜電晶體之構成的模式性俯視圖。具體而言，圖1係沿著圖2之A-A'線切斷而成之剖視圖。

如圖1所示，薄膜電晶體10包含：基板100、遮光層105、第1絕緣層110、第2絕緣層120、氧化物半導體層140、閘極絕緣層150、閘極電極160、第3絕緣層170、第4絕緣層180、源極電極201、及汲極電極203。遮光層105設置於基板100之上。第1絕緣層110覆蓋遮光層105之上表面及端面，且設置於基板100之上。第2絕緣層120設置於第1絕緣層110之上。氧化物半導體層140設置於第2絕緣層120之上。閘極絕緣層150覆蓋氧化物半導體層140之上表面及端面，且設置於第2絕緣層120之上。閘極電極160與氧化物半導體層140重疊，且設置於閘極絕緣層150之上。第3絕緣層170覆蓋閘極電極160之上表面及端面，且設置於閘極絕緣層150之上。第4絕緣層180設置於第3絕緣層170之上。於閘極絕緣層150、第3絕緣層170、及第4絕緣層180上設置有氧化物半導體層140之上表面之一部分露出之開口171及173。源極電極201設置於第4絕緣層180之上及開口171之內部，並與氧化物半導體層140相接。同樣地，汲極電極203設置於第4絕緣層180之上及開口173之內部，並與氧化物半導體層140相接。再者，以下於並未特別區分源極電極201及汲極電極203之情形時，有時將該等一併稱為源極・汲極電極200。

氧化物半導體層140係將閘極電極160作為基準而區分為源極區域S、汲極區域D、及通道區域CH。即，氧化物半導體層140包含：與閘極電極160重疊之通道區域CH、以及不與閘極電極160重疊之源極區域S及汲極區域D。於氧化物半導體層140之膜厚方向上，通道區域CH之端部與閘極電極160之端部一致。通道區域CH具有半導體之性質。源極區域S及汲極區域D分別具有導體之性質。因此，源極區域S及汲極區域D之導電度大於通道區域CH之導電度。源極電極201及汲極電極203分別與源極區域S及汲極區域D相接，且與氧化物半導體層140電性連接。又，氧化物半導體層140可為單層結構，亦可為積層結構。

如圖2所示，遮光層105及閘極電極160分別於D1方向具有一定寬度，且向與D1方向正交之D2方向延伸。於D1方向，遮光層105之寬度大於閘極電極160之寬度。通道區域CH與遮光層105完全重疊。於薄膜電晶體10中，D1方向與電流經由氧化物半導體層140而自源極電極201流向汲極電極203之方向相對應。因此，通道區域CH於D1方向之長度為通道長L，通道區域CH於D2方向之寬度為通道寬W。

基板100可支持構成薄膜電晶體10之各層。作為基板100，例如可使用玻璃基板、石英基板、或藍寶石基板等具有透光性之剛性基板。又，作為基板，亦可使用矽基板等不具有透光性之剛性基板。又，作為基板，可使用聚醯亞胺樹脂基板、丙烯酸系樹脂基板、矽氧烷樹脂基板、或氟樹脂基板等具有透光性之可撓性基板。為了提高基板100之耐熱性，亦可向上述樹脂基板中導入雜質。再者，亦可使用於上述剛性基板或可撓性基板之上成膜有氧化矽膜或氮化矽膜之基板作為基板100。

遮光層105可反射或吸收外界光。如上所述，遮光層105係具有大於氧化物半導體層140之通道區域CH之面積而設置，故可遮擋入射至通道區域CH之外界光。作為遮光層105，例如可使用鋁(Al)、銅(Cu)、鈦(Ti)、鉬(Mo)、或者鎢(W)、或該等之合金或者化合物等。又，作為遮光層105，於無需導電性之情形時，亦可未必包含金屬。例如，作為遮光層105，亦可使用作為黑色樹脂之黑矩陣。又，遮光層105可為單層結構，亦可為積層結構。例如，遮光層105可為紅色彩色濾光片、綠色彩色濾光片、及藍色彩色濾光片之積層結構。

第1絕緣層110、第2絕緣層120、第3絕緣層170、及第4絕緣層180可防止雜質向氧化物半導體層140擴散。具體而言，第1絕緣層110及第2絕緣層120可防止基板100中所含之雜質擴散，且第3絕緣層170及第4絕緣層180可防止自外部滲入之雜質(例如水等)擴散。作為第1絕緣層110、第2絕緣層120、第3絕緣層170、及第4絕緣層180，例如可分別使用氧化矽(SiO _x)、氮氧化矽(SiO _xN _y)、氮化矽(SiN _x)、氧氮化矽(SiN _xO _y)、氧化鋁(AlO _x)、氮氧化鋁(AlO _xN _y)、氧氮化鋁(AlN _xO _y)、氮化鋁(AlN _x)等。此處，氮氧化矽(SiO _xN _y)及氮氧化鋁(AlO _xN _y)分別係含有少於氧(O)之比率(x＞y)之氮(N)之矽化合物及鋁化合物。又，氧氮化矽(SiN _xO _y)及氧氮化鋁(AlN _xO _y)係含有少於氮之比率(x＞y)之氧之矽化合物及鋁化合物。又，第1絕緣層110、第2絕緣層120、第3絕緣層170、及第4絕緣層180分別可為單層結構，亦可為積層結構。

又，第1絕緣層110、第2絕緣層120、第3絕緣層170、及第4絕緣層180可分別具備平坦化之功能，亦可具備藉由熱處理而釋出氧之功能。其中，於在第2絕緣層120中包含氧化矽膜或氮氧化矽膜之情形時，較佳為氧化矽膜及氮氧化矽膜之氫濃度降低。例如，第2絕緣層120中所使用之氧化矽膜之氫濃度小於第3絕緣層170中所使用之氧化矽膜的氫濃度。

第2絕緣層120中所含之氧化矽膜或氮氧化矽膜可與氧化物半導體層140相接，亦可不相接。於氧化矽膜與氧化物半導體層140不相接之情形時，較佳為於氧化矽膜與氧化物半導體層140之間設置有其他氧化物絕緣膜。例如，作為氧化物絕緣膜，可使用包含選自鋁(Al)、鎂(Mg)、鈣(Ca)、鈧(Sc)、鎵(Ga)、鍺(Ge)、鍶(Sr)、鎳(Ni)、鉭(Ta)、釔(Y)、鋯(Zr)、鋇(Ba)、鉿(Hf)、鈷(Co)、及鑭系元素中之一種或複數種金屬元素之金屬氧化物。尤其是作為金屬氧化物，較佳為使用包含鋁之金屬氧化物(例如氧化鋁等)。包含鋁之金屬氧化物具有對氫或水等氣體之較高之阻隔性。

閘極電極160、源極電極201、及汲極電極203具有導電性。作為閘極電極160、源極電極201、及汲極電極203，例如可分別使用銅(Cu)、鋁(Al)、鈦(Ti)、鉻(Cr)、鈷(Co)、鎳(Ni)、鉬(Mo)、鉿(Hf)、鉭(Ta)、鎢(W)、或者鉍(Bi)、或該等之合金或者該等之化合物。閘極電極160、源極電極201、及汲極電極203分別可為單層結構，亦可為積層結構。

閘極絕緣層150包含具有絕緣性之氧化物。具體而言，作為閘極絕緣層150，可使用氧化矽(SiO _x)、氮氧化矽(SiO _xN _y)、氧化鋁(AlO _x)、或氮氧化鋁(AlO _xN _y)等。閘極絕緣層150較佳為具有接近化學計量比之組成。又，閘極絕緣層150較佳為缺陷較少。例如，作為閘極絕緣層150，亦可使用於藉由電子自旋共振法(ESR)評價時未觀測到缺陷之氧化物。

作為氧化物半導體層140，可使用第1實施方式中所說明之Poly-OS膜。

以上，對薄膜電晶體10之構成進行了說明，上述薄膜電晶體10為所謂頂閘極型電晶體。薄膜電晶體10能進行各種變形。例如，於遮光層105具有導電性之情形時，薄膜電晶體10可為如下構成：遮光層105作為閘極電極發揮功能，且第1絕緣層110及第2絕緣層120作為閘極絕緣層發揮功能。於該情形時，薄膜電晶體10為所謂雙閘極型電晶體。又，於遮光層105具有導電性之情形時，遮光層105可為浮動電極，亦可與源極電極201連接。進而，薄膜電晶體10亦可為使遮光層105作為主要之閘極電極發揮功能之所謂底閘極型電晶體。

[2.薄膜電晶體10之製造方法] 參照圖3～圖10而對本發明之一實施方式之薄膜電晶體10之製造方法進行說明。圖3係表示本發明之一實施方式之薄膜電晶體10之製造方法的流程圖。圖4～圖10係表示本發明之一實施方式之薄膜電晶體10之製造方法的模式性剖視圖。

如圖3所示，薄膜電晶體10之製造方法包括步驟S1010～步驟S1110。以下，依序說明步驟S1010～步驟S1110，但薄膜電晶體10之製造方法有時會變換步驟之順序。又，薄膜電晶體10之製造方法亦可包含進一步之步驟。

步驟S1010中，於基板100之上形成具有規定之圖案之遮光層105。遮光層105之圖案化係使用光微影法進行。又，於遮光層105之上形成第1絕緣層110及第2絕緣層120(參照圖4)。第1絕緣層110及第2絕緣層120係使用CVD(Chemical Vapor Deposition，化學氣相沈積)法成膜。例如，作為第1絕緣層110及第2絕緣層120，分別成膜氮化矽膜及氧化矽膜。於使用氮化矽膜作為第1絕緣層110之情形時，第1絕緣層110可阻擋自基板100側向氧化物半導體層140中擴散之雜質。於使用氧化矽膜作為第2絕緣層120之情形時，第2絕緣層120可藉由熱處理而釋出氧。

又，用作第2絕緣層120之氧化矽膜係以降低氫濃度之方式，調整氣體流量比而成膜。於使用單矽烷(SiH ₄)氣體及一氧化二氮(N ₂O)氣體成膜氧化矽膜之情形時，例如，單矽烷氣體與一氧化二氮氣體之氣體流量比為SiH ₄：N ₂O＝1：50～200(50以上且200以下)。

步驟S1020中，於第2絕緣層120之上成膜氧化物半導體膜145(參照圖5)。氧化物半導體膜145係藉由濺鍍法成膜。氧化物半導體膜145之厚度例如為10 nm以上且100 nm以下，較佳為15 nm以上且70 nm以下，進而較佳為15 nm以上且40 nm以下。

步驟S1020中之氧化物半導體膜145為非晶質。於Poly-OS技術中，氧化物半導體層140為了於基板面內具有均勻之多晶結構，較佳為成膜後且熱處理前之氧化物半導體膜145為非晶質。因此，於氧化物半導體膜145之成膜條件較佳為剛成膜後之氧化物半導體層140儘量不進行結晶化之條件。於藉由濺鍍法成膜氧化物半導體膜145之情形時，一面將被成膜對象物(基板100及形成於基板100上之層)之溫度控制為100℃以下、較佳為80℃以下、進而較佳為50℃以下，一面成膜氧化物半導體膜145。又，於氧分壓較低之條件之下成膜氧化物半導體膜145。氧分壓為2%以上且20%以下，較佳為3%以上且15%以下，進而較佳為3%以上且未達10%。

步驟S1030中，進行氧化物半導體膜145之圖案化(參照圖6)。氧化物半導體膜145之圖案化係使用光微影法進行。作為氧化物半導體膜145之蝕刻，可使用濕式蝕刻，亦可使用乾式蝕刻。濕式蝕刻中，可使用酸性蝕刻劑進行蝕刻。作為蝕刻劑，例如可使用草酸、PAN(Peroxyacetyl Nitrate，過氧乙醯硝酸酯)、硫酸、過氧化氫水、或氫氟酸。

步驟S1040中，對氧化物半導體膜145進行熱處理。以下，將步驟S1040中進行之熱處理稱為「OS退火」。OS退火中，氧化物半導體膜145於規定之到達溫度下保持規定之時間。規定之到達溫度為300℃以上且500℃以下，較佳為350℃以上且450℃以下。又，到達溫度下之保持時間為15分鐘以上且120分鐘以下，較佳為30分鐘以上且60分鐘以下。藉由OS退火，氧化物半導體膜145結晶化，形成具有多晶結構之氧化物半導體層140(即，包含Poly-OS膜之氧化物半導體層140)。

於OS退火中，氧化物半導體層140中所含之氫或水被去除，但第2絕緣層120中所含之氫或水有時亦會經由氧化物半導體層140被去除。自第2絕緣層120向氧化物半導體層140擴散之氫或水可成為結晶化之抑制因子或結晶化之促進因子。若使用此晶種化因子進行結晶化，則形成先前之結晶性氧化物半導體層。因此，於本實施方式中，為了排除上述結晶化因子，於步驟S1010中，降低第2絕緣層120中所含之氧化矽膜之氫濃度。藉此，於OS退火中，可抑制氫或水自第2絕緣層120向氧化物半導體層140擴散，形成具有不同於先前之新穎之結晶結構之Poly-OS膜。

再者，步驟S1010中，較佳為於氧化矽膜上成膜氧化鋁膜作為第2絕緣層120。氧化鋁膜可阻擋源自氧化矽膜之氫或水，故於OS退火中，可進而抑制氫或水自第2絕緣層120向氧化物半導體層140擴散。

步驟S1050中，於氧化物半導體層140之上成膜閘極絕緣層150(參照圖7)。閘極絕緣層150係使用CVD法成膜。例如，作為閘極絕緣層150，成膜氧化矽。為了減少閘極絕緣層150之缺陷，可於350℃以上之成膜溫度下成膜閘極絕緣層150。閘極絕緣層150之厚度為50 nm以上且300 nm以下，較佳為60 nm以上且200 nm以下，進而較佳為70 nm以上且150 nm以下。亦可於成膜閘極絕緣層150後，進行對閘極絕緣層150之一部分導入氧之處理。

步驟S1060中，對氧化物半導體層140進行熱處理。以下，將於步驟S1060中進行之熱處理稱為「氧化退火」。若於氧化物半導體層140之上形成閘極絕緣層150，則會於氧化物半導體層140之上表面及側面生成較多之氧缺陷。若進行氧化退火，則自第2絕緣層120及閘極絕緣層150向氧化物半導體層140供給氧，氧缺陷得以修復。

步驟S1070中，於閘極絕緣層150之上形成具有規定之圖案之閘極電極160(參照圖8)。閘極電極160係藉由濺鍍法或原子層體積法成膜，閘極電極160之圖案化係使用光微影法進行。

步驟S1080中，於氧化物半導體層140中形成源極區域S及汲極區域D(參照圖8)。源極區域S及汲極區域D係藉由離子佈植形成。具體而言，將閘極電極160作為遮罩，經由閘極絕緣層150向氧化物半導體層140中佈植雜質。作為所佈植之雜質，例如可使用氬(Ar)、磷(P)、或硼(B)等。於不與閘極電極160重疊之源極區域S及汲極區域D中，因離子佈植而生成氧空位，氫被捕獲至所生成之氧缺陷中。因此源極區域S及汲極區域D之電阻降低。另一方面，於和閘極電極160重疊之通道區域中，未佈植雜質，故未生成氧空位，通道區域CH之電阻未降低。

再者，薄膜電晶體10中，經由閘極絕緣層150向氧化物半導體層140中佈植雜質，故於閘極絕緣層150中亦可包含氬(Ar)、磷(P)、或硼(B)等雜質。

步驟S1090中，於閘極絕緣層150及閘極電極160之上形成第3絕緣層170及第4絕緣層180(參照圖9)。第3絕緣層170及第4絕緣層180係使用CVD法成膜。例如，作為第3絕緣層170及第4絕緣層180，分別成膜氧化矽及氮化矽。第3絕緣層170之厚度為50 nm以上且500 nm以下。第4絕緣層180之厚度亦為50 nm以上且500 nm以下。

步驟S1100中，於閘極絕緣層150、第3絕緣層170、及第4絕緣層180中形成開口171及173(參照圖10)。藉由形成開口171及173，露出氧化物半導體層140之源極區域S及汲極區域D。

步驟S1110中，源極電極201形成於第4絕緣層180之上及開口171之內部，且汲極電極203形成於第4絕緣層180之上及開口173之內部。源極電極201及汲極電極203形成為同一層。具體而言，源極電極201及汲極電極203係將已成膜之1個導電膜圖案化而形成。藉由以上之步驟，製造圖1所示之薄膜電晶體10。

以上，對薄膜電晶體10之製造方法進行了說明，但薄膜電晶體10之製造方法並不限定於此。

於本實施方式之薄膜電晶體10中，氧化物半導體層140包含具有新穎之結晶結構之Poly-OS膜。詳細情況將於下文中敍述，此種包含具有新穎之結晶結構之Poly-OS膜之薄膜電晶體10的電特性提高。例如，薄膜電晶體10之場效遷移率提高。

＜第3實施方式＞ 參照圖11而對本發明之一實施方式之電子機器進行說明。

圖11係表示本發明之一實施方式之電子機器1000之模式圖。具體而言，圖11中展示有作為電子機器1000之一例之智慧型手機。電子機器1000包含側面彎曲之顯示裝置1100。顯示裝置1100包含用以顯示圖像之複數個像素，複數個像素由像素電路及驅動電路等控制。像素電路及驅動電路中包含第2實施方式中所說明之薄膜電晶體10。薄膜電晶體10具有較高之場效遷移率，故提高像素電路及驅動電路應答性，作為結果，可提高電子機器1000之性能。

再者，本實施方式之電子機器1000並不限定於智慧型手機。電子機器1000例如亦包含時鐘、平板、筆記型電腦、汽車導航系統、或電視等具有顯示裝置之電子機器。又，第1實施方式中所說明之薄膜電晶體10無論有無顯示裝置，均可應用於所有電子機器。 [實施例]

基於所製作之樣品，更詳細地對Poly-OS膜進行說明。

[1.樣品之製作] 以下所說明之樣品使用濺鍍製程及OS退火製程，於基板上製作氧化物半導體膜。於濺鍍製程中，實施例及比較例均使用相對於燒結體中所含之所有金屬元素，銦以原子比率計為70%之濺鍍靶。於任一種樣品中，OS退火製程後之氧化物半導體膜之化學組成均與濺鍍靶之化學組成同樣。又，於OS退火製程中，實施例及比較例均將到達溫度控制在350℃～450℃之間。

[實施例1] 於玻璃基板上形成氧化矽膜(SiO _x)作為基底膜。氧化矽膜係藉由使用單矽烷(SiH ₄)氣體及一氧化二氮(N ₂O)氣體之電漿CVD法成膜。單矽烷氣體係以降低氧化矽膜中之氫濃度之方式，抑制單矽烷氣體之流量。具體而言，於氧化矽膜之成膜中之單矽烷氣體與一氧化二氮氣體之氣體流量比為SiH ₄：N ₂O＝1：100。

於基底膜上，藉由濺鍍製程使氧化物半導體膜成膜30 nm。其後，對已成膜之氧化物半導體膜於大氣氣氛下進行OS退火製程。

[實施例2] 於玻璃基板上，形成於氧化矽膜上成膜有氧化鋁膜之積層膜(AlO _x/SiO _x)作為基底膜。氧化矽膜係藉由使用單矽烷(SiH ₄)氣體及一氧化二氮(N ₂O)氣體之電漿CVD法成膜。單矽烷氣體係以降低氧化矽膜中之氫濃度之方式，抑制單矽烷氣體之流量。具體而言，於氧化矽膜之成膜中之單矽烷氣體與一氧化二氮氣體之氣體流量比為SiH ₄：N ₂O＝1：100。氧化鋁係藉由使用鋁(Al)靶之濺鍍法成膜。

於基底膜上，藉由濺鍍製程使氧化物半導體膜成膜30 nm。其後，對已成膜之氧化物半導體膜於大氣氣氛下進行OS退火製程。

[實施例3-1]、[實施例3-2] 於玻璃基板上，形成於氧化矽膜上成膜有氧化鋁膜之積層膜(AlO _x/SiO _x)作為基底膜。氧化矽膜係藉由使用單矽烷(SiH ₄)氣體及一氧化二氮(N ₂O)氣體之電漿CVD法成膜。再者，單矽烷氣體係以降低氧化矽膜中之氫濃度之方式，抑制單矽烷氣體之流量。具體而言，於氧化矽膜之成膜中之單矽烷氣體與一氧化二氮氣體之氣體流量比為SiH ₄：N ₂O＝1：100。氧化鋁係藉由使用鋁(Al)靶之濺鍍法成膜。

於基底膜上，藉由濺鍍製程使氧化物半導體膜成膜15 nm。其後，對已成膜之氧化物半導體膜於大氣氣氛下進行OS退火製程。

[比較例1] 於玻璃基板上，形成氧化矽膜(SiO _x)作為基底膜。氧化矽膜係藉由使用單矽烷(SiH ₄)氣體及一氧化二氮(N ₂O)氣體之電漿CVD法成膜。再者，單矽烷氣體使用通常之氣體流量之條件。具體而言，於氧化矽膜之成膜中之單矽烷氣體與一氧化二氮氣體之氣體流量比為SiH ₄：N ₂O＝1：30。

於基底膜上，藉由濺鍍製程使氧化物半導體膜成膜30 nm。其後，對已成膜之氧化物半導體膜於大氣氣氛下進行OS退火製程。

[比較例2] 於玻璃基板上，形成於氧化矽膜上成膜有氧化鋁膜之積層膜(AlO _x/SiO _x)作為基底膜。氧化矽膜係藉由使用單矽烷(SiH ₄)氣體及一氧化二氮(N ₂O)氣體之電漿CVD法成膜。再者，單矽烷氣體使用通常之氣體流量之條件。具體而言，於氧化矽膜之成膜中之單矽烷氣體與一氧化二氮氣體之氣體流量比為SiH ₄：N ₂O＝1：30。氧化鋁係藉由使用鋁(Al)靶之濺鍍法成膜。

於基底膜上，藉由濺鍍製程使氧化物半導體膜成膜30 nm。其後，對已成膜之氧化物半導體膜於大氣氣氛下進行OS退火製程。

若彙總所製作之各樣品之製程條件之不同，則如表1所示。

[表1]

樣品名	基底膜	氣體流量比 SiH 4：N 2O	氧化物半導體膜之膜厚
實施例1	SiO x	1：100	30 nm
實施例2	AlO x/SiO x	1：100	30 nm
實施例3-1	AlO x/SiO x	1：100	15 nm
實施例3-2	AlO x/SiO x	1：100	15 nm
比較例1	SiO x	1：30	30 nm
比較例2	AlO x/SiO x	1：30	30 nm

[2.利用XRD法進行之結晶結構分析] 使用XRD法，進行所製作之各樣品之氧化物半導體膜之結晶結構分析。利用XRD法進行之結晶結構分析係使用SmartLab裝置(Rigaku公司製造)，於表2所示之條件下實施。

[表2]

X射線源	Cu-Kα
管電壓	40 kV
管電流	200 mA
光學系統	平行光束法
狹縫構成	索勒狹縫5°、 入射狹縫1 mm、 受光狹縫1 mm
掃描範圍 (2θ測定：(面外))	20～70°
測定寬度	0.0052°
掃描速度	2°/min

為了由測定結果確認結晶結構之存在，於使用分析程式(JADE 6)實施峰值之平滑化後，使用ICSD((Inorganic Crystal Structure Database，無機晶體結構資料庫)，化學資訊協會)之14388之方鐵錳礦型結構之結晶結構檔案實施結晶相的鑑定。其後，無法指標化之較寬之圖案係判斷為源自基板之背景，並藉由三維近似去除。

圖12～圖17分別為實施例1～實施例3-2以及比較例1及比較例2之XRD繞射圖案。任一種氧化物半導體膜均於31°附近之繞射角度(2θ)具有峰值。可知，31°附近之繞射角度歸屬於方鐵錳礦型結構之(222)面，任一種氧化物半導體膜均具有方鐵錳礦型結構之結晶結構。

如圖12所示，關於實施例1之氧化物半導體膜，除了於31°附近之繞射角度以外，無法確認到明確之峰值。如圖13所示，關於實施例2之氧化物半導體膜，除了於31°附近之繞射角度以外，還於52°附近之繞射角度具有峰值。52°附近之繞射角度歸屬於方鐵錳礦型結構之(440)面。如圖14所示，關於實施例3-1之氧化物半導體膜，除了於31°附近之繞射角度以外，還於44°附近之繞射角度具有峰值。44°附近之繞射角度面歸屬於方鐵錳礦型結構之(422)。如圖15所示，關於實施例3-2之氧化物半導體膜，除了於31°附近之繞射角度以外，還於52°附近之繞射角度具有峰值。

如圖16所示，關於比較例1之氧化物半導體膜，除了於31°附近之繞射角度以外，還於44°附近之繞射角度具有峰值。如圖17所示，關於比較例2之氧化物半導體膜，除了31°附近之繞射角度以外，亦於44°附近之繞射角度具有峰值。

若彙總圖12～圖17之XRD繞射圖案之結果，則如表3所示。表2中表示以峰值強度比計，(222)面之峰值強度相對於(422)面之峰值強度。又，表2中亦表示由XRD繞射圖案算出之微晶直徑。微晶直徑係基於在任一種氧化物半導體膜中均可確認到之31.2°附近之繞射角度之峰值(與(222)面相對應)的半值寬算出。

[表3]

樣品名	峰值強度	峰值強度比	微晶直徑
(222)面	(422)面	(440)面
實施例1	298	-	-	-	24.8 nm
實施例2	251	-	39	-	24.5 nm
實施例3-1	114	90	-	1.3	17.4 nm
實施例3-2	98	-	25	-	17.7 nm
比較例1	707	171	-	4.1	26.6 nm
比較例2	909	42	-	21.6	28.4 nm

由表3可知，實施例1～實施例3-2之氧化物半導體膜與比較例1及比較例2之氧化物半導體相比，(222)面之峰值強度較小。實施例1與比較例1僅作為基底膜之氧化矽膜之成膜條件之單矽烷氣體的氣體流量不同，但實施例1之(222)面之峰值強度未達比較例1之(222)面之峰值強度的1/2。同樣地，實施例2與比較例2僅作為基底膜之氧化矽膜之成膜條件之單矽烷氣體的氣體流量不同，但實施例2之(222)面之峰值強度未達比較例2之(222)面之峰值強度的1/2。

又，於比較例1及比較例2中觀測到(422)面之峰值，但於實施例1實施例2、及實施例3-2中未觀測到(422)面之峰值。於實施例3-1中觀測到(422)面之峰值。然而，於實施例3-1中，與比較例1及比較例2相比，峰值強度比較小。比較例1及比較例2之各峰值強度比超過3.0，相對於此，實施例3-1之峰值強度比為3.0以下。

於氧化物半導體膜之膜厚為30 nm之實施例1及實施例2中，微晶直徑為20 nm以上。又，於氧化物半導體之膜厚為15 nm之實施例3-1及實施例3-2中，微晶直徑為氧化物半導體之膜厚之1.2倍。即，實施例3-1及實施例3-2之氧化物半導體膜之微晶直徑為氧化物半導體膜之0.95倍以上，與氧化物半導體膜之膜厚大致相同。

[3.電特性] 使用第2實施方式中所說明之製造方法，製作包含上述實施例及比較例之各氧化物半導體膜之薄膜電晶體，並測定電特性。將根據電特性算出之場效遷移率示於表4。

[表4]

樣品名	場效遷移率
實施例1	33.0 cm 2/Vs
實施例2	58.6 cm 2/Vs
實施例3-1	39.1 cm 2/Vs
實施例3-2	41.3 cm 2/Vs
比較例1	20.7 cm 2/Vs
比較例2	33.5 cm 2/Vs

如表4所示，於任一實施例之薄膜電晶體中均可獲得超過30 cm ²/Vs之場效遷移率。又，實施例1與比較例1僅作為基底膜之氧化矽膜之成膜條件之單矽烷氣體的氣體流量不同，但實施例1之薄膜電晶體之場效遷移率大於比較例1之薄膜電晶體的場效遷移率。同樣地，實施例2與比較例2僅作為基底膜之氧化矽膜之成膜條件之單矽烷氣體的氣體流量不同，但實施例2之薄膜電晶體之場效遷移率大於比較例2之薄膜電晶體的場效遷移率。

由該結果可知，若使用Poly-OS膜作為薄膜電晶體之通道，則場效遷移率不會降低，場效遷移率反而提高。

作為本發明之實施方式而於上文中敍述之各實施方式只要不相互矛盾，則可適當組合而實施。又，基於各實施方式，業者適當進行構成要素之追加、刪除、或者設計變更而成者、或進行步驟之追加、省略、或者條件變更而成者只要具備本發明之主旨，則亦包含於本發明之範圍中。

可以理解，即便為不同於由上述各實施方式之態樣所提供之作用效果之其他作用效果，由本說明書之記載而明確者、或業者可容易地預測者當然亦由本發明提供。

10:薄膜電晶體 100:基板 105:遮光層 110:第1絕緣層 120:第2絕緣層 140:氧化物半導體層 145:氧化物半導體膜 150:閘極絕緣層 160:閘極電極 170:第3絕緣層 171:開口 173:開口 180:第4絕緣層 200:源極・汲極電極 201:源極電極 203:汲極電極 1000:電子機器 1100:顯示裝置 CH:通道區域 D:汲極區域 D1:方向 D2:方向 L:通道長 S:源極區域 W:通道寬

圖1係表示本發明之一實施方式之薄膜電晶體之構成的模式性剖視圖。 圖2係表示本發明之一實施方式之薄膜電晶體之構成的模式性俯視圖。 圖3係表示本發明之一實施方式之薄膜電晶體之製造方法的流程圖。 圖4係表示本發明之一實施方式之薄膜電晶體之製造方法的模式性剖視圖。 圖5係表示本發明之一實施方式之薄膜電晶體之製造方法的模式性剖視圖。 圖6係表示本發明之一實施方式之薄膜電晶體之製造方法的模式性剖視圖。 圖7係表示本發明之一實施方式之薄膜電晶體之製造方法的模式性剖視圖。 圖8係表示本發明之一實施方式之薄膜電晶體之製造方法的模式性剖視圖。 圖9係表示本發明之一實施方式之薄膜電晶體之製造方法的模式性剖視圖。 圖10係表示本發明之一實施方式之薄膜電晶體之製造方法的模式性剖視圖。 圖11係表示本發明之一實施方式之電子機器之模式圖。 圖12為實施例1之氧化物半導體膜之XRD繞射圖案。 圖13為實施例2之氧化物半導體膜之XRD繞射圖案。 圖14為實施例3-1之氧化物半導體膜之XRD繞射圖案。 圖15為實施例3-2之氧化物半導體膜之XRD繞射圖案。 圖16為比較例1之氧化物半導體膜之XRD繞射圖案。 圖17為比較例2之氧化物半導體膜之XRD繞射圖案。

Claims (4)

1. 一種氧化物半導體膜，其係設置於基板之上且具有多晶結構者，且上述氧化物半導體膜之結晶結構為方鐵錳礦型結構，上述氧化物半導體膜於使用Cu-Kα射線之面外之XRD繞射圖案中，未觀測到(422)面之峰值強度，且於上述XRD繞射圖案中，由(222)面之峰值算出之微晶直徑為15nm以上。
2. 如請求項1之氧化物半導體膜，其中上述氧化物半導體膜包含銦及至少1種以上之金屬元素，且上述銦相對於上述銦及上述至少1種以上之金屬元素的比率為50%以上。
3. 如請求項1之氧化物半導體膜，其中上述氧化物半導體膜與氧化物絕緣膜相接設置，且上述氧化物絕緣膜包含選自鋁、鎂、鈣、鈧、鎵、鍺、鍶、鎳、鉭、釔、鋯、鋇、鉿、鈷、及鑭系元素中之一種或複數種金屬元素。
4. 如請求項3之氧化物半導體膜，其中上述氧化物絕緣膜包含氧化鋁。