TW201824403A - 微間距封裝堆疊方法 - Google Patents
微間距封裝堆疊方法 Download PDFInfo
- Publication number
- TW201824403A TW201824403A TW105142292A TW105142292A TW201824403A TW 201824403 A TW201824403 A TW 201824403A TW 105142292 A TW105142292 A TW 105142292A TW 105142292 A TW105142292 A TW 105142292A TW 201824403 A TW201824403 A TW 201824403A
- Authority
- TW
- Taiwan
- Prior art keywords
- terminals
- molding compound
- micro
- interposer
- embedded
- Prior art date
Links
Classifications
-
- H10W72/00—
-
- H10W72/20—
-
- H10W90/00—
-
- H10W95/00—
-
- H10W72/01—
-
- H10W72/823—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W74/142—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/754—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
揭示一種微間距封裝堆疊方法。提供一載板,在載板之上表面與下表面各設置複數個嵌埋端子與複數個外接端子。在載板上設置一晶片。在載板上形成一模封膠體,以密封晶片與嵌埋端子。以平坦化研磨模封膠體之方式,共平面地顯露出嵌埋端子之複數個頂端面在模封膠體之一平坦面。在平坦面上安裝一頂部封裝構造,並且在頂部封裝構造與模封膠體之間介入一中介轉板,頂部封裝構造包含複數個頂端子,中介轉板包含複數個中介端子,在迴焊過程中,頂端子接合至中介轉板之對應接墊,中介端子接合至嵌埋端子之頂端面。藉此,中介端子具有微間距排列與微小化之優點而不會有鎔融短接的風險。
Description
本發明係有關於半導體晶片封裝領域,特別係有關於一種微間距封裝堆疊方法。
半導體晶片封裝構造早期是表面接合在一外部印刷電路板上,並可以具備有各種已知的封裝型態。當一頂部封裝構造表面接合在一底部封裝構造上,便可組合成封裝堆疊構造(Package-On-Package,POP)。其中,用以連接頂部與底部封裝構造的中介端子的尺寸與間距將會明顯地影響封裝堆疊構造的製作良率,通常中介端子是包含銲球。
在現有利用雷射鑽孔的底部封裝構造中,例如銲球之中介端子係預先設置於底部封裝構造的基板上並以模封膠體密封之。隨後,以雷射鑽孔方式以露出中介端子被模封膠體包圍的錫球表面,以供頂部封裝構造的銲球接合,故上下堆疊的頂部與底部封裝構造可以迴焊組成一封裝堆疊構造(POP)。
請參閱第1圖,一種習知封裝堆疊構造(POP)係包含一底部封裝構造10以及一上方堆疊之頂部封裝構造20,該底部封裝構造10與該頂部封裝構造20之間係以複數個例如被模封銲球之中介端子30作迴焊接合。該底部封裝構造10係包含一基板11,一 晶片12係安裝在該基板11上並以一模封膠體13密封之,可利用複數個覆晶接合之凸塊電性連接該晶片12至該基板11。該些中介端子30係預先接合於該基板11之上表面並亦被該模封膠體13所密封。複數個外接端子14係接合於該基板11之下表面。以雷射鑽孔作業露出該些中介端子30之頂面,並且該模封膠體13在該些中介端子30之間將形成一擋牆15。該頂部封裝構造20係包含另一基板21,一晶片22係安裝在該基板21上並以一模封膠體23密封之。可利用複數個打線形成之銲線24電性連接該晶片22與該基板21。該基板21之下表面設置有連接墊,以接合該些中介端子30。
第2圖繪示在習知封裝堆疊構造之製程中進行雷射鑽孔作業時之底部封裝構造的局部截面示意圖。以一雷射鑽孔器40對該底部封裝構造10之該模封膠體13進行雷射鑽孔作業,直到該些中介端子30之頂面為露出;同時,該模封膠體13在該些中介端子30之間形成之擋牆15,其原本用意是避免錫球對接時鎔融短接。然而,當該些中介端子30之間距微小化時,雷射鑽孔孔徑需要的斜角,將導致擋牆的矮化、縮小化而功能失效。因此,雷射鑽孔的底部封裝構造無法符合下一代微間距封裝堆疊構造(POP)的要求,這是因為製程中擋牆的厚度與斜角要求,限制了底部封裝構造走向微間距的發展能力。
為了解決上述之問題,本發明之主要目的係在於提供一種微間距封裝堆疊方法,用以防止封裝堆疊構造中底部封裝 構造的中介導通元件的銲料橋接,中介端子能更微間距的排列與微小化。
本發明之次一目的係在於提供一種微間距封裝堆疊方法,使得中介端子之間距可以不大於頂部封裝構造之頂端子間距,亦同時可不大於底部封裝構造之外接端子之間距,在封裝堆疊構造(POP)的產品設計上更有調整彈性。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種微間距封裝堆疊方法,首先,提供一載板,在該載板之上表面與下表面各設置複數個嵌埋端子與複數個外接端子。之後,在該載板上設置一晶片。之後,在該載板上形成一模封膠體,其中該模封膠體係密封該晶片與該些嵌埋端子。之後,以平坦化研磨該模封膠體之方式,共平面地顯露出該些嵌埋端子之複數個頂端面在該模封膠體之一平坦面。之後,在該平坦面上安裝一頂部封裝構造,並且在該頂部封裝構造與該模封膠體之間介入一中介轉板,該頂部封裝構造係包含複數個頂端子,該中介轉板係包含複數個中介端子,在迴焊過程中,該些頂端子係接合至該中介轉板之對應接墊,該些中介端子係接合至該些嵌埋端子之該些頂端面。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述微間距封裝堆疊方法中,該載板係可為一底部封裝構造之雙面植球線路基板。
在前述微間距封裝堆疊方法中,該些嵌埋端子與該些外接端子係可為相同尺寸之銲球。
在前述微間距封裝堆疊方法中,該晶片之一背面係可共平面地顯露於該模封膠體之該平坦面。
藉由上述的技術手段,本發明可以達成中介端子為微間距排列與微小化的封裝堆疊構造,相較於習知雷射鑽孔之封裝堆疊製程,所製成的構造不會有鎔融短接的風險。在製程中使用了例如被模封金屬球之嵌埋端子,以初步縮小中介端子之尺寸,對模封膠體之平坦化研磨以露出嵌埋端子之頂端面,以供接合中介轉板之中介端子,藉此組成一封裝堆疊構造之底部封裝構造,而具有以下的功效:第一、實現了接植具有微球間距之小錫球為中介端子的封裝堆疊構造,封裝堆疊構造的底部封裝構造與中介轉板對接單元的間距可以縮小,而不會產生習知雷射鑽孔之封裝堆疊製程中使用底部封裝構造的鎔融短接風險;第二、平坦化研磨的端子接點產出將比習知雷射鑽孔之端子接點產出來得更高,以降低製程成本;第三、透過平坦化研磨可以露出底部封裝構造之晶片背面,以提高晶片散熱。
10‧‧‧底部封裝構造
11‧‧‧基板
12‧‧‧晶片
13‧‧‧模封膠體
14‧‧‧外接端子
15‧‧‧擋牆
20‧‧‧頂部封裝構造
21‧‧‧基板
22‧‧‧晶片
23‧‧‧模封膠體
24‧‧‧銲線
30‧‧‧中介端子
40‧‧‧雷射鑽孔器
50‧‧‧平坦研磨器
100‧‧‧封裝堆疊構造
110‧‧‧載板
120‧‧‧嵌埋端子
121‧‧‧頂端面
130‧‧‧外接端子
140‧‧‧晶片
141‧‧‧凸塊
142‧‧‧背面
150‧‧‧模封膠體
151‧‧‧平坦面
160‧‧‧頂部封裝構造
161‧‧‧頂端子
162‧‧‧晶片
163‧‧‧封膠體
164‧‧‧基板
170‧‧‧中介轉板
171‧‧‧中介端子
172‧‧‧接墊
181‧‧‧防焊層
182‧‧‧基板連接墊
第1圖:一種習知封裝堆疊構造(POP)之截面示意圖。
第2圖:在習知封裝堆疊構造之製程中進行雷射鑽孔作業時之底部封裝構造的局部截面示意圖。
第3圖:依據本發明之一具體實施例,一種微間距封裝堆疊構造之截面示意圖。
第4A至4E圖:依據本發明之一具體實施例,繪示一種微間距封裝堆疊方法中各主步驟之元件截面示意圖。
以下將配合所附圖示詳細說明本發明之實施例,然應注意的是,該些圖示均為簡化之示意圖,僅以示意方法來說明本發明之基本架構或實施方法,故僅顯示與本案有關之元件與組合關係,圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製,某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理,以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計,詳細之元件佈局可能更為複雜。
依據本發明之一具體實施例,一種微間距封裝堆疊構造100舉例說明於第3圖之截面示意圖。一種微間距封裝堆疊方法舉例說明於第4A至4E圖各主步驟之元件截面示意圖。
請參閱第3圖,一種微間距封裝堆疊構造100係包含一載板110、一晶片140、一模封膠體150以及一頂部封裝構造160。該載板110之上表面設置複數個嵌埋端子120與下表面各設置複數個外接端子130。該晶片140係設置於該載板110上表面。該模封膠體150係形成在該載板110上表面,其中該模封膠體150係密封該晶片140與該些嵌埋端子120。以平坦化研磨該模封膠體150之方式,該些嵌埋端子120之複數個頂端面121係共平面地顯 露出在該模封膠體150之一平坦面151。該頂部封裝構造160係設置在該平坦面151上。並且在該頂部封裝構造160與該模封膠體150之間介入一中介轉板170,該頂部封裝構造160係包含複數個頂端子161,該中介轉板170係包含複數個中介端子171。在迴焊過程中,該些頂端子161係接合至該中介轉板170之對應接墊172,該些中介端子171係接合至該些嵌埋端子120之該些頂端面121。
該封裝堆疊構造100之製造方法係進一步說明如後。首先,請參閱第4A圖,提供一載板110,在該載板110之上表面與下表面各設置複數個嵌埋端子120與複數個外接端子130。在本實施例中,該載板110係可為一底部封裝構造之雙面植球線路基板。該些嵌埋端子120與該些外接端子130係可為相同尺寸之銲球。該載板110之上表面係可形成一防焊層181,複數個基板連接墊182係不被該防焊層181覆蓋並電性連接至對應之外接端子130,以供接合該些嵌埋端子120。在本步驟中,該載板110係可為面板型態、晶圓型態或是基板條型態。
請參閱第4B圖,在該載板110上設置一晶片140。該晶片140係可包含複數個凸塊141,利用覆晶接合方式,該些凸塊141係接合該載板110之覆晶接墊,並且該晶片140之主動面係朝向該載板110。該些凸塊141係可包含金凸塊或是銅凸塊。該些嵌埋端子120係應至少高於該晶片140之主動面,並依實際需求,該些嵌埋端子120係可高於或不高於該晶片140之背面。
請參閱第4C圖,在該載板110上形成一模封膠體150,其中該模封膠體150係密封該晶片140與該些嵌埋端子120。該模封膠體150係可為一種熱固性絕緣化合物,並以壓縮模封或是轉移模封形成。在本步驟中,該模封膠體150之厚度應大於該些嵌埋端子120之高度。
請參閱第4D圖,利用一平坦研磨器50以平坦化研磨該模封膠體150,藉由此一方式,該些嵌埋端子120之複數個頂端面121係共平面地顯露在該模封膠體150之一平坦面151。在一實施例中,該晶片140之一背面142係可共平面地顯露於該模封膠體150之該平坦面151。
請參閱第4E圖與第3圖,在該平坦面151上安裝一頂部封裝構造160,並且在該頂部封裝構造160與該模封膠體150之間介入一中介轉板170。該頂部封裝構造160係包含複數個頂端子161,該中介轉板170係包含複數個中介端子171。在迴焊過程中,該些頂端子161係接合至該中介轉板170之對應接墊172,而該些中介端子171係接合至該些嵌埋端子120之該些頂端面121。此外,該頂部封裝構造160係可更包含一晶片162、一密封該晶片162之封膠體163以及一承載該晶片162之基板164。在本發明中,底部封裝構造之切單製程係可實施在封裝堆疊製程中安裝頂部封裝構造之後。
因此,本發明提供一種微間距封裝堆疊方法,用以防止該封裝堆疊構造100中底部封裝構造例如中介端子171等中介 導通元件的銲料橋接,該些中介端子171能更微間距的排列與微小化,其係對於模封膠體以平坦化表面研磨取代了雷射鑽孔,再加上中介轉板之組合,故實現了微球間距封裝堆疊的底部封裝構造。此外,該些中介端子171之間距可以不大於該些頂端子161之間距,亦同時可不大於該些外接端子130之間距,在封裝堆疊構造(POP)的產品設計上更有調整彈性。
以上所揭露的僅為本發明較佳實施例而已,當然不能以此來限定本發明之權利範圍,因此依本發明權利要求所作的等同變化,仍屬本發明所涵蓋的範圍。
Claims (8)
- 一種微間距封裝堆疊方法,包含:提供一載板,在該載板之上表面設置複數個嵌埋端子與下表面各設置複數個外接端子;在該載板上表面設置一晶片;在該載板上表面形成一模封膠體,其中該模封膠體係密封該晶片與該些嵌埋端子;以平坦化研磨該模封膠體之方式,共平面地顯露出該些嵌埋端子之複數個頂端面在該模封膠體之一平坦面;以及在該平坦面上設置一頂部封裝構造,並且在該頂部封裝構造與該模封膠體之間介入一中介轉板,該頂部封裝構造係包含複數個頂端子,該中介轉板係包含複數個中介端子,在迴焊過程中,該些頂端子係接合至該中介轉板之對應接墊,該些中介端子係接合至該些嵌埋端子之該些頂端面。
- 如申請專利範圍第1項所述之微間距封裝堆疊方法,其中該載板係為一底部封裝構造之雙面植球線路基板。
- 如申請專利範圍第2項所述之微間距封裝堆疊方法,其中該些嵌埋端子與該些外接端子係為相同尺寸之銲球。
- 如申請專利範圍第1、2或3項所述之微間距封裝堆疊方法,其中在上述平坦化研磨步驟中,該晶片之一背面係共平面地顯露於該模封膠體之該平坦面。
- 一種微間距封裝堆疊構造,包含:一載板,在該載板之上表面與下表面各設置複數個嵌埋端子 與複數個外接端子;一晶片,係設置在該載板上;一模封膠體,係形成在該載板上,其中該模封膠體係密封該晶片與該些嵌埋端子;其中以平坦化研磨該模封膠體之方式,共平面地顯露出該些嵌埋端子之複數個頂端面在該模封膠體之一平坦面;以及一頂部封裝構造,係安裝在該平坦面上,並且在該頂部封裝構造與該模封膠體之間介入一中介轉板,該頂部封裝構造係包含複數個頂端子,該中介轉板係包含複數個中介端子,在迴焊過程中,該些頂端子係接合至該中介轉板之對應接墊,該些中介端子係接合至該些嵌埋端子之該些頂端面。
- 如申請專利範圍第5項所述之微間距封裝堆疊構造,其中該載板係為一底部封裝構造之雙面植球線路基板。
- 如申請專利範圍第6項所述之微間距封裝堆疊構造,其中該些嵌埋端子與該些外接端子係為相同尺寸之銲球。
- 如申請專利範圍第5、6或7項所述之微間距封裝堆疊構造,其中該晶片之一背面係共平面地顯露於該模封膠體之該平坦面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105142292A TW201824403A (zh) | 2016-12-20 | 2016-12-20 | 微間距封裝堆疊方法 |
| CN201710166987.8A CN108206177A (zh) | 2016-12-20 | 2017-03-20 | 微间距封装堆叠方法与微间距封装堆叠构造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105142292A TW201824403A (zh) | 2016-12-20 | 2016-12-20 | 微間距封裝堆疊方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201824403A true TW201824403A (zh) | 2018-07-01 |
Family
ID=62603387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105142292A TW201824403A (zh) | 2016-12-20 | 2016-12-20 | 微間距封裝堆疊方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108206177A (zh) |
| TW (1) | TW201824403A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI863620B (zh) * | 2023-10-13 | 2024-11-21 | 力成科技股份有限公司 | 半導體封裝結構及其製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5425584B2 (ja) * | 2009-10-15 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR101817159B1 (ko) * | 2011-02-17 | 2018-02-22 | 삼성전자 주식회사 | Tsv를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법 |
-
2016
- 2016-12-20 TW TW105142292A patent/TW201824403A/zh unknown
-
2017
- 2017-03-20 CN CN201710166987.8A patent/CN108206177A/zh not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI863620B (zh) * | 2023-10-13 | 2024-11-21 | 力成科技股份有限公司 | 半導體封裝結構及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108206177A (zh) | 2018-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9953907B2 (en) | PoP device | |
| CN100407422C (zh) | 半导体装置及其制造方法 | |
| JP6408986B2 (ja) | Bvaインタポーザ | |
| TW201813014A (zh) | 柱頂互連之封裝堆疊方法與構造 | |
| US20110057327A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR102644598B1 (ko) | 반도체 패키지 | |
| CN103681516B (zh) | 制造半导体装置的方法 | |
| TWI416700B (zh) | 晶片堆疊封裝結構及其製造方法 | |
| CN114171505B (zh) | 多层堆叠高宽带存储器封装结构及封装方法 | |
| CN115700906A (zh) | 电子封装件及其制法 | |
| TWI619223B (zh) | 堆疊的半導體封裝以及其之製造方法 | |
| US9627325B2 (en) | Package alignment structure and method of forming same | |
| CN101887885B (zh) | 半导体封装体的堆叠构造 | |
| CN116072634A (zh) | 电子封装件及其制法 | |
| CN108461454A (zh) | 封装堆叠构造及其制造方法 | |
| US20130256915A1 (en) | Packaging substrate, semiconductor package and fabrication method thereof | |
| CN107342237A (zh) | 制造半导体封装件的方法和制造PoP半导体装置的方法 | |
| CN107644867A (zh) | 一种PoP封装件及其制作方法 | |
| CN107546217A (zh) | 柱顶互连的封装堆栈方法与构造 | |
| TW201824403A (zh) | 微間距封裝堆疊方法 | |
| TWI652783B (zh) | 半導體裝置及其製造方法 | |
| TWI581383B (zh) | 雙面植球之半導體晶片封裝構造及其製造方法 | |
| JP2013110264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4439339B2 (ja) | 半導体装置およびその製造方法 | |
| TWI588940B (zh) | 封裝疊層及其製造方法 |