TW201810682A - 薄膜電晶體及其製作方法 - Google Patents
薄膜電晶體及其製作方法 Download PDFInfo
- Publication number
- TW201810682A TW201810682A TW105128844A TW105128844A TW201810682A TW 201810682 A TW201810682 A TW 201810682A TW 105128844 A TW105128844 A TW 105128844A TW 105128844 A TW105128844 A TW 105128844A TW 201810682 A TW201810682 A TW 201810682A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor layer
- patterned
- patterned semiconductor
- contact hole
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 319
- 239000010410 layer Substances 0.000 claims description 414
- 238000000034 method Methods 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 27
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims description 16
- 150000004706 metal oxides Chemical class 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 13
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 12
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052733 gallium Inorganic materials 0.000 claims description 12
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- 239000011787 zinc oxide Substances 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 239000005300 metallic glass Substances 0.000 claims description 4
- 235000006408 oxalic acid Nutrition 0.000 claims description 4
- 230000001568 sexual effect Effects 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229910021389 graphene Inorganic materials 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- -1 graphene nitride Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 150000004645 aluminates Chemical class 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
- H10D30/6756—Amorphous oxide semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Thin Film Transistor (AREA)
Abstract
本發明提供一種薄膜電晶體及其製作方法，其中薄膜電晶體具有電阻值較低的第一圖案化半導體層與電阻值較高的第二圖案化半導體層，且第一圖案化半導體層離閘極較近，而第二圖案化半導體層離汲極較近，因此可以減少背通道受汲極影響所產生的額外載子的數量，以降低薄膜電晶體之臨界電壓隨著不同汲極電壓的改變幅度。
Description
本發明係關於一種薄膜電晶體及其製作方法，尤指一種具有兩層不同電阻值之圖案化半導體層的薄膜電晶體及其製作方法。
近年來，各種平面顯示器之應用發展迅速，各類生活用品例如電視、行動電話、汽機車、甚至是冰箱，都可見與平面顯示器互相結合之應用。在平面顯示器技術中，薄膜電晶體(thin film transistor, TFT)係一種被廣泛應用之半導體元件，例如應用在液晶顯示器(liquid crystal display, LCD)、有機發光二極體(organic light emitting diode, OLED)顯示器及電子紙(electronic paper, E-paper)等平面顯示器中。薄膜電晶體係利用來提供電壓或電流的切換，以使得各種顯示器中的顯示畫素可呈現出亮、暗以及灰階的顯示效果。
目前顯示器業界使用之薄膜電晶體可根據使用之半導體層材料來做區分，包括非晶矽薄膜電晶體(amorphous silicon TFT, a-Si TFT)、多晶矽薄膜電晶體(poly silicon TFT)以及氧化物半導體薄膜電晶體(metal oxide semiconductor TFT)。相較於多晶矽薄膜電晶體，氧化物半導體薄膜電晶體具有電子遷移率較高以及製程較簡化等優點，故被視為有機會可取代目前主流之非晶矽薄膜電晶體。然而，在底閘型薄膜電晶體中，由於半導體層中的背通道(back channel)較靠近汲極，因此當施加電壓至汲極時會使得背通道的區域產生額外的載子，並會造成薄膜電晶體的臨界電壓(threshold voltage)改變，進而減少半導體層中靠近閘極之前通道(front channel)的控制能力，使得控制薄膜電晶體的難度上升。
本發明之主要目的之一在於提供一種薄膜電晶體及其製作方法，藉由設置兩層具有不同電阻值之圖案化半導體層，以避免臨界電壓改變的問題發生。
為達上述目的，本發明之一實施例提供一種薄膜電晶體，其包括一基板、一閘極、一汲極、一源極、一閘極絕緣層、一第一圖案化半導體層與一第二圖案化半導體層。閘極設置於基板上，且閘極絕緣層設置於閘極上。第一圖案化半導體層與第二圖案化半導體層設置於閘極絕緣層上，其中閘極設置於基板與第一圖案化半導體層之間，第一圖案化半導體層設置於第二圖案化半導體層與閘極絕緣層之間，且第一圖案化半導體層的面積大於第二圖案化半導體層的面積。汲極與源極設置於第一圖案化半導體層上，並與第一圖案化半導體層電性連接。
為達上述目的，本發明之一實施例提供一種薄膜電晶體的製作方法，其包括下列步驟。先於一基板上形成一閘極，並於閘極上形成一閘極絕緣層，接著於閘極絕緣層上依序形成一第一半導體層與一第二半導體層，其中第一半導體層設置於第二半導體層與閘極絕緣層之間。然後，於第二半導體層上形成一圖案化絕緣層，接著利用圖案化絕緣層作為一蝕刻遮罩，並對第二半導體層進行一第一蝕刻製程以形成一第二圖案化半導體層。然後，圖案化第一半導體層以形成一第一圖案化半導體層，其中第一圖案化半導體層的面積大於第二圖案化半導體層的面積，以及於圖案化絕緣層上形成一汲極與一源極，其中汲極與源極與第一圖案化半導體層電性連接。
為達上述目的，本發明之另一實施例提供一種薄膜電晶體的製作方法，其包括下列步驟。先於一基板上形成一閘極，接著於閘極上形成一閘極絕緣層，再於閘極絕緣層上依序形成一第一半導體層與一第二半導體層，其中第一半導體層設置於第二半導體層與閘極絕緣層之間。然後，圖案化第一半導體層與第二半導體層以形成一第一圖案化半導體層與一第二預圖案化半導體層，接著於第二預圖案化半導體層上形成一圖案化層間介電層，其中圖案化層間介電層具有一第一接觸洞與一第二接觸洞。然後，利用圖案化層間介電層作為一蝕刻遮罩，並對第二預圖案化半導體層進行一蝕刻製程以形成一第二圖案化半導體層，第二圖案化半導體層具有一第三接觸洞與一第四接觸洞，其中第一接觸洞與第三接觸洞相連通，第二接觸洞與第四接觸洞相連通，且第一圖案化半導體層的面積大於第二圖案化半導體層的面積。接著，於圖案化層間介電層上形成一汲極與一源極，汲極與源極填入第一接觸洞、第二接觸洞、第三接觸洞與第四接觸洞中而電性連接第一圖案化半導體層。
為使熟習本發明所屬技術領域之一般技藝者能更進一步瞭解本發明，下文特列舉本發明之較佳實施例，並配合所附圖示，詳細說明本發明的薄膜電晶體及其製作方法及所欲達成的功效。
請參考第1圖，其為本發明薄膜電晶體之第一實施例的部分剖面示意圖。本實施例的薄膜電晶體係以可應用於顯示面板之薄膜電晶體為例，但不以此為限。如第1圖所示，本實施例的薄膜電晶體1包括基板100、閘極102、汲極104、源極106、閘極絕緣層108、第一圖案化半導體層110、第二圖案化半導體層112與圖案化絕緣層114。閘極102設置於基板100上，而閘極絕緣層108設置於閘極102上且完整覆蓋閘極102。基板100可包括例如玻璃基板與陶瓷基板之硬質基板、例如塑膠基板之可撓式基板(flexible substrate)或其他適合材料所形成之基板，本實施例之基板100係以玻璃基板為例。閘極102設置於基板100與第一圖案化半導體層110之間，因此薄膜電晶體1為底閘型薄膜電晶體。第一圖案化半導體層110與第二圖案化半導體層112設置於閘極絕緣層108上，其中第一圖案化半導體層110設置於第二圖案化半導體層112與閘極絕緣層108之間。第一圖案化半導體層110與第二圖案化半導體層112於垂直投影方向Z上與部分的閘極102重疊，其中垂直投影方向Z係指垂直於基板100表面的方向。第一圖案化半導體層110的面積大於第二圖案化半導體層112的面積，因此第二圖案化半導體層112暴露出第一圖案化半導體層110之兩端。在本實施例中，第一圖案化半導體層110為氧化銦錫鋅(ITZO)，而第二圖案化半導體層112為氧化銦鎵鋅(IGZO)，其中鋁酸對氧化銦鎵鋅的蝕刻速率較快，而氧化銦錫鋅可抗鋁蝕刻液(Al etchant)，因此第一圖案化半導體層110與第二圖案化半導體層112對於鋁蝕刻液具有高選擇蝕刻比，當使用鋁蝕刻液對第二圖案化半導體層112進行蝕刻時，第一圖案化半導體層110並不會受鋁蝕刻液的影響，或是受到鋁蝕刻液的影響有限，使得使用鋁蝕刻夜進行蝕刻製程時，可製作出具有不同圖案的第一圖案化半導體層110與第二圖案化半導體層112。此外，第一圖案化半導體層110的氧化銦錫鋅的電阻值低於第二圖案化半導體層112的氧化銦鎵鋅的電阻值。換言之，本實施例的第一圖案化半導體層110與第二圖案化半導體層112除了具有高選擇蝕刻比外，第一圖案化半導體層110的電阻值是低於第二圖案化半導體層112的電阻值。
此外，本實施例之第一圖案化半導體層110與第二圖案化半導體層112的材料並不以氧化銦錫鋅及氧化銦鎵鋅為限。例如，第一圖案化半導體層110與第二圖案化半導體層112的材料分別可包括氧化銦錫鋅、氧化銦鎵鋅或其他種類的金屬氧化物半導體，並且第一圖案化半導體層110與第二圖案化半導體層112的材料選擇只要可以符合上述第一圖案化半導體層110與第二圖案化半導體層112具有高選擇蝕刻比的條件，以及第一圖案化半導體層110的電阻值低於第二圖案化半導體層112的電阻值的條件即可。在其他變化實施例中，當第一圖案化半導體層110與第二圖案化半導體層112包含相同種類的金屬氧化物半導體材料時，第一圖案化半導體層110與第二圖案化半導體層112可各自具有不同的晶體結構，例如結晶金屬氧化物半導體層及非晶金屬氧化物半導體層。舉例而言，第一圖案化半導體層110可為結晶氧化銦錫鋅而第二圖案化半導體層112為非晶氧化銦錫鋅，但不以此為限。
在本實施例中，圖案化絕緣層114設置於第二圖案化半導體層112上，其中圖案化絕緣層114與第二圖案化半導體層112具有實質上相同的面積與圖案，而圖案化絕緣層114與第二圖案化半導體層112的面積小於第一圖案化半導體層110的面積。換言之，圖案化絕緣層114與第二圖案化半導體層112僅覆蓋部分的第一圖案化半導體層110，並暴露出第一圖案化半導體層100的兩端。此外，汲極104與源極106設置於第一圖案化半導體層110上，並與第一圖案化半導體層110電性連接，且汲極104與源極106彼此之間電性隔絕。詳細而言，汲極104與源極106分別覆蓋並直接接觸第一圖案化半導體層110之兩端的頂面及側壁，汲極104與源極106另延伸並設置於圖案化絕緣層114上，由於第二圖案化半導體層112被圖案化絕緣層114所覆蓋，因此汲極104與源極106並未與第二圖案化半導體層112的頂面接觸。藉由圖案化絕緣層114與第二圖案化半導體層112的面積小於第一圖案化半導體層110的面積的設計，汲極104與源極106可直接與具有較低電阻值的第一圖案化半導體層110直接接觸，因此本實施例的汲極104與源極106可具有較低的接觸電阻。由於第一圖案化半導體層110距離閘極102較近，因此第一圖案化半導體層110可視為薄膜電晶體1之前通道，而第二圖案化半導體層112可視為背通道。此外，因為第二圖案化半導體層112具有較高的電阻值，因此可以減少背通道受汲極104影響所產生的額外載子的數量，以降低薄膜電晶體1之臨界電壓的改變幅度。另一方面，由於第一圖案化半導體層110離閘極102較近且電阻值較第二圖案化半導體層112低，所以載子大多在第一圖案化半導體層110裡流通，進而增加薄膜電晶體1前通道的控制能力。
請參考第2圖至第4圖，其為本發明薄膜電晶體之製作方法之第一實施例的製程示意圖。如第2圖所示，根據本發明之第一實施例，首先提供基板100，再於基板100上形成閘極102，並於閘極102上形成閘極絕緣層108。形成閘極102的方式例如先於基板100上形成整面的金屬層(圖未示)，再對金屬層進行圖案化製程，例如進行微影暨蝕刻製程，以於基板100上形成閘極102。上述金屬層之材料可包括鋁(aluminum)、銅(copper)、銀(silver)、鉻(chromium)、鈦(titanium)、鉬(molybdenum)之其中一種或多種、上述材料之複合層或上述材料之合金，但並不以此為限。閘極絕緣層108的材料可包括無機絕緣材料例如氧化矽、氮化矽、氮氧化矽、氧化石墨烯、氮化石墨烯、氮氧化石墨烯等，或是有機絕緣材料或有機/無機混成絕緣材料，並可為單層結構或複合層結構，但不以此為限。接著，於閘極絕緣層108上依序形成整面的第一半導體層116與第二半導體層118，其中第一半導體層116設置於第二半導體層118與閘極絕緣層108之間。在本實施例中，第一半導體層116為氧化銦錫鋅(ITZO)，而第二半導體層118為氧化銦鎵鋅(IGZO)，但不以此為限。第一半導體層116與第二半導體層118的材料分別可包括氧化銦錫鋅、氧化銦鎵鋅或其他種類的金屬氧化物半導體，並且第一半導體層116與第二半導體層118的材料選擇只要可以使得第一半導體層116與第二半導體層118具有高選擇蝕刻比，以及第一半導體層116的電阻值低於第二半導體層118的電阻值即可。在其他變化實施例中，第一半導體層116與第二半導體層118可包含相同種類的金屬氧化物半導體材料，但各自具有不同的晶體結構，例如第一半導體層116為結晶氧化銦錫鋅而第二半導體層118為非晶氧化銦錫鋅，但不以此為限。
然後，於第二半導體層118上形成圖案化絕緣層114。形成圖案化絕緣層114的方法例如先於第二半導體層118上整面形成一層絕緣層(圖未示)，再使用光阻120定義出欲形成圖案化絕緣層114的位置，接著進行蝕刻製程(例如乾蝕刻製程)以製作出圖案化絕緣層114。光阻120可在圖案化絕緣層114形成後使用光阻剝離劑(stripper)去除，但不以此為限。圖案化絕緣層114的材料可包括無機絕緣材料例如氧化矽、氮化矽、氮氧化矽、氧化石墨烯、氮化石墨烯、氮氧化石墨烯等，但不以此為限。圖案化絕緣層114的材料也可包括有機絕緣材料或有機/無機混成絕緣材料，並可為單層結構或複合層結構。此外，圖案化絕緣層114的厚度舉例為約500埃，但不以此為限。
如第3圖所示，接著利用圖案化絕緣層114作為蝕刻遮罩，並對第二半導體層118進行第一蝕刻製程128以形成第二圖案化半導體層112。在本實施例中係使用第一蝕刻液來進行第一蝕刻製程128，且第一蝕刻液為鋁蝕刻液，所以第一蝕刻製程128為濕蝕刻製程，但不以此為限。由於鋁蝕刻液對氧化銦鎵鋅的蝕刻速率較快，而氧化銦錫鋅可抗鋁蝕刻液，因此在第一蝕刻製程128中，第二半導體層118可被蝕刻而形成第二圖案化半導體層112，同時第一半導體層116大體上不會受到第一蝕刻液的影響。此外，由於在第一蝕刻製程128中係直接使用圖案化絕緣層114作為蝕刻遮罩，因此所形成之第二圖案化半導體層112具有與圖案化絕緣層114實質上相同的圖案及面積。換言之，本實施例係藉由圖案化絕緣層114來定義第二圖案化半導體層112的圖案。
如第4圖所示，接著對第一半導體層116進行圖案化製程以形成第一圖案化半導體層110。圖案化製程可例如為微影暨蝕刻製程，首先可整面塗佈一層光阻層，接著可利用光罩對光阻層曝光以定義出欲製作出第一圖案化半導體層110的位置，再經過顯影以形成圖案化之光阻122，其具有欲製作出之第一圖案化半導體層110的圖案，接著用第二蝕刻液進行第二蝕刻製程130以形成第一圖案化半導體層110，本實施例之第二蝕刻液為草酸，但不以此為限。在本實施例中，光阻122係形成於第二圖案化半導體層112的位置，且光阻112具有比第二圖案化半導體層112大的面積，並可包覆第二圖案化半導體層112與圖案化絕緣層114，但不以此為限。藉此，經過第二蝕刻製程130所形成的第一圖案化半導體層110的面積係大於第二圖案化半導體層112的面積。另外，光阻122可在第一圖案化半導體層110形成後使用光阻剝離劑去除，但不以此為限。
請再參考第1圖，接著移除光阻122，曝露出未被圖案化絕緣層114與第二圖案化半導體層112所覆蓋的第一圖案化半導體層110之兩端。然後，於圖案化絕緣層114上形成汲極104與源極106，其中汲極104與源極106亦形成於第一圖案化半導體層110上並分別覆蓋且直接接觸於第一圖案化半導體層110之兩端的頂面及側壁，使得第一圖案化半導體層110與汲極104及源極106電性連接。此外，由於第二圖案化半導體層112係被圖案化絕緣層114所覆蓋，因此汲極104與源極106並未與第二圖案化半導體層112的頂面接觸。形成汲極104與源極106的方法可與形成閘極102的方法相同，但不以此為限。汲極104與源極106之材料可包括鋁(aluminum)、銅(copper)、銀(silver)、鉻(chromium)、鈦(titanium)、鉬(molybdenum)之其中一種或多種、上述材料之複合層或上述材料之合金，但並不以此為限。根據本實施例，由於在第一蝕刻製程128中係直接使用圖案化絕緣層114作為蝕刻遮罩來製作第二圖案化半導體層112，因此相較於習知製作底閘型薄膜電晶體的製作方法，本實施例並不需要額外的光罩即可製作出具不同圖案與面積的第一圖案化半導體層110與第二圖案化半導體層112。
本發明之薄膜電晶體及其製作方法並不以上述實施例為限。下文將繼續揭示本發明之其它實施例，然為了簡化說明並突顯各實施例之間的差異，下文中使用相同標號標注相同元件，並不再對重覆部分作贅述。
請參考第5圖，其為本發明薄膜電晶體之第二實施例的部分剖面示意圖。如第5圖所示，本實施例之薄膜電晶體2與第一實施例不同的地方在於，薄膜電晶體2包括圖案化層間介電層124設置於第二圖案化半導體層112上，且汲極104與源極106係設置於圖案化層間介電層124上。本實施例之圖案化層間介電層124的厚度舉例約為3000埃，但不以此為限。圖案化層間介電層124的材料可為有機介電材料或無機介電材料，且圖案化層間介電層124可為單層結構或複合層結構，相關材料可選自如前述之圖案化絕緣層114的材料，在此不再贅述。此外，圖案化層間介電層124具有第一接觸洞V1與第二接觸洞V2，第二圖案化半導體層112具有第三接觸洞V3與第四接觸洞V4，其中第一接觸洞V1與第三接觸洞V3相連通，第二接觸洞V2與第四接觸洞V4相連通，且第三接觸洞V3與第四接觸洞V4分別未覆蓋第一圖案化半導體層110頂面的兩個部分。另外，源極106除了設置於圖案化層間介電層124上外，也同時填入第一接觸洞V1與第三接觸洞V3，並與一部分的第一圖案化半導體層110之頂面直接接觸，而汲極104除了設置於圖案化層間介電層124上外，也同時填入第二接觸洞V2與第四接觸洞V4，並與另一部分的第一圖案化半導體層110之頂面直接接觸。由於本實施例之第二圖案化半導體層112具有接觸洞，因此第二圖案化半導體層112的面積係小於第一圖案化半導體層110，且藉由本實施例的設計，汲極104與源極106可直接與具有較低電阻值的第一圖案化半導體層110直接接觸，因此本實施例的汲極104與源極106可具有較低的接觸電阻。另一方面，由於薄膜電晶體2具有電阻值不同的第一圖案化半導體層110與第二圖案化半導體層112，因此可以減少背通道受汲極104影響所產生的額外載子的數量，以降低薄膜電晶體2之臨界電壓的改變幅度，進而增加薄膜電晶體2前通道的控制能力。本實施例之薄膜電晶體2的其餘特徵與第一實施例大致相同，可參考第1圖相關元件設置與材料之敘述，在此不再贅述。
請參考第6圖至第8圖，其為本發明薄膜電晶體之製作方法之第二實施例的製程示意圖。如第6圖所示，本發明第二實施例與第一實施例的不同處在於，在形成第一半導體層與第二半導體層（例如第2圖所示之第一半導體層116與第二半導體層118）後即對第一半導體層與第二半導體層先進行圖案化製程，以形成第一圖案化半導體層110與第二預圖案化半導體層126。第一圖案化半導體層110與第二預圖案化半導體層126可例如係以微影暨蝕刻製程所形成。舉例而言，本實施例的第一半導體層為氧化銦錫鋅，第二半導體層為氧化銦鎵鋅，而所使用的蝕刻液包括草酸，其可同時對第一半導體層與第二半導體層進行蝕刻，但不以此為限。如第7圖所示，接著於第二預圖案化半導體層126上形成圖案化層間介電層124，其中圖案化層間介電層124具有第一接觸洞V1與第二接觸洞V2。形成圖案化層間介電層124的方式例如先整面地形成介電層(圖未示)，再對介電層進行圖案化製程(例如進行微影暨蝕刻製程)，以於介電層中形成第一接觸洞V1與第二接觸洞V2，但不以此為限。
如第8圖所示，接著利用圖案化層間介電層124作為蝕刻遮罩，並對第二預圖案化半導體層126進行蝕刻製程132以形成第二圖案化半導體層112，其中在蝕刻製程132中係使用鋁蝕刻液來圖案化第二預圖案化半導體層126。在經過蝕刻製程132後，第二圖案化半導體層112具有第三接觸洞V3與第四接觸洞V4，其中第一接觸洞V1與第三接觸洞V3相連通，第二接觸洞V2與第四接觸洞V4相連通，因此第三接觸洞V3與第四接觸洞V4分別曝露出第一圖案化半導體層110頂面的兩個部分。由於本實施例的第二圖案化半導體層112具有第三接觸洞V3與第四接觸洞V4，因此第一圖案化半導體層110的面積係大於第二圖案化半導體層112的面積。請繼續參考第5圖，接著於圖案化層間介電層124上形成汲極104與源極106，汲極104填入第二接觸洞V2與第四接觸洞V4並電性連接於第一圖案化半導體層110，而源極106填入第一接觸洞V1與第三接觸洞V3中並電性連接於第一圖案化半導體層110。另由於第一圖案化半導體層110的頂面具有被第三接觸洞V3與第四接觸洞V4所暴露的兩個部分，因此汲極104可經由第二接觸洞V2與第四接觸洞V4而與一部分的第一圖案化半導體層110的頂面直接接觸，以及源極106可經由第一接觸洞V1與第三接觸洞V3而與另一部分的第一圖案化半導體層110的頂面直接接觸。根據本實施例，由於在蝕刻製程132中係直接使用圖案化層間介電層124作為蝕刻遮罩，因此相較於習知製作底閘型薄膜電晶體的製作方法，並不需要額外的光罩即可形成具有不同面積與圖案的第一圖案化半導體層110與第二圖案化半導體層112。本實施例之薄膜電晶體2之製作方法的其他製程與條件以及各元件之材料可大致與第一實施例相同，在此不再贅述。
綜上所述，本發明揭露之薄膜電晶體的第二圖案化半導體層具有較高的電阻值，因此可以減少背通道受汲極影響所產生的額外載子的數量，以降低薄膜電晶體之臨界電壓的改變幅度。另一方面，由於第一圖案化半導體層離閘極較近且電阻值較第二圖案化半導體層低，所以載子大多在第一圖案化半導體層裡流通，進而可增加薄膜電晶體前通道的控制能力。此外，本發明揭露之薄膜電晶體的製作方法，在形成第二圖案化半導體層的過程中係直接使用圖案化絕緣層或圖案化層間介電層作為蝕刻遮罩，因此形成具有不同面積的第一圖案化半導體層與第二圖案化半導體層，相較於習知製作底閘型薄膜電晶體的製作方法並不需要額外的光罩。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1、2‧‧‧薄膜電晶體
100‧‧‧基板
102‧‧‧閘極
104‧‧‧汲極
106‧‧‧源極
108‧‧‧閘極絕緣層
110‧‧‧第一圖案化半導體層
112‧‧‧第二圖案化半導體層
114‧‧‧圖案化絕緣層
116‧‧‧第一半導體層
118‧‧‧第二半導體層
120、122‧‧‧光阻
124‧‧‧圖案化層間介電層
126‧‧‧第二預圖案化半導體層
128‧‧‧第一蝕刻製程
130‧‧‧第二蝕刻製程
132‧‧‧蝕刻製程
V1‧‧‧第一接觸洞
V2‧‧‧第二接觸洞
V3‧‧‧第三接觸洞
V4‧‧‧第四接觸洞
Z‧‧‧垂直投影方向
100‧‧‧基板
102‧‧‧閘極
104‧‧‧汲極
106‧‧‧源極
108‧‧‧閘極絕緣層
110‧‧‧第一圖案化半導體層
112‧‧‧第二圖案化半導體層
114‧‧‧圖案化絕緣層
116‧‧‧第一半導體層
118‧‧‧第二半導體層
120、122‧‧‧光阻
124‧‧‧圖案化層間介電層
126‧‧‧第二預圖案化半導體層
128‧‧‧第一蝕刻製程
130‧‧‧第二蝕刻製程
132‧‧‧蝕刻製程
V1‧‧‧第一接觸洞
V2‧‧‧第二接觸洞
V3‧‧‧第三接觸洞
V4‧‧‧第四接觸洞
Z‧‧‧垂直投影方向
第1圖為本發明薄膜電晶體之第一實施例的部分剖面示意圖。 第2圖至第4圖為本發明薄膜電晶體之製作方法之第一實施例的製程示意圖。 第5圖為本發明薄膜電晶體之第二實施例的部分剖面示意圖。 第6圖至第8圖為本發明薄膜電晶體之製作方法之第二實施例的製程示意圖。
1‧‧‧薄膜電晶體
100‧‧‧基板
102‧‧‧閘極
104‧‧‧汲極
106‧‧‧源極
108‧‧‧閘極絕緣層
110‧‧‧第一圖案化半導體層
112‧‧‧第二圖案化半導體層
114‧‧‧圖案化絕緣層
Z‧‧‧垂直投影方向
Claims (25)
- 一種薄膜電晶體，包括： 一基板； 一閘極，設置於該基板上； 一閘極絕緣層，設置於該閘極上； 一第一圖案化半導體層與一第二圖案化半導體層設置於該閘極絕緣層上，其中該閘極設置於該基板與該第一圖案化半導體層之間，該第一圖案化半導體層設置於該第二圖案化半導體層與該閘極絕緣層之間，且該第一圖案化半導體層的面積大於該第二圖案化半導體層的面積；以及 一汲極與一源極設置於該第一圖案化半導體層上，並與該第一圖案化半導體層電性連接。
- 如請求項1所述之薄膜電晶體，另包括一圖案化絕緣層設置於該第二圖案化半導體層上，其中該圖案化絕緣層與該第二圖案化半導體層具有實質上相同的面積。
- 如請求項2所述之薄膜電晶體，其中該圖案化絕緣層與該第二圖案化半導體層暴露出該第一圖案化半導體層之兩端。
- 如請求項3所述之薄膜電晶體，其中該汲極與該源極另設置於該圖案化絕緣層上，該汲極與該源極分別直接接觸該第一圖案化半導體層之兩端的頂面，且該汲極與該源極未接觸該第二圖案化半導體層的頂面。
- 如請求項1所述之薄膜電晶體，另包括一圖案化層間介電層設置於該第二圖案化半導體層上，其中該圖案化層間介電層具有一第一接觸洞與一第二接觸洞，該第二圖案化半導體層具有一第三接觸洞與一第四接觸洞，該第一接觸洞與該第三接觸洞相連通，該第二接觸洞與該第四接觸洞相連通，且該第三接觸洞與該第四接觸洞未覆蓋該第一圖案化半導體層。
- 如請求項5所述之薄膜電晶體，其中該汲極與該源極係設置於該圖案化層間介電層上並填入該第一接觸洞、該第二接觸洞、該第三接觸洞與該第四接觸洞中而與該第一圖案化半導體層接觸。
- 如請求項1所述之薄膜電晶體，其中該第一圖案化半導體層與該第二圖案化半導體層的材料分別包括氧化銦錫鋅(ITZO)、氧化銦鎵鋅(IGZO)或其他種類的金屬氧化物半導體。
- 如請求項7所述之薄膜電晶體，其中該第一圖案化半導體層之電阻值低於該第二圖案化半導體層之電阻值。
- 如請求項7所述之薄膜電晶體，其中該第一圖案化半導體層與該第二圖案化半導體層包含相同的材料，但該第一圖案化半導體層為結晶金屬氧化物半導體層而該第二圖案化半導體層為非晶金屬氧化物半導體層。
- 一種薄膜電晶體的製作方法，包括下列步驟： 於一基板上形成一閘極； 於該閘極上形成一閘極絕緣層； 於該閘極絕緣層上依序形成一第一半導體層與一第二半導體層，其中該第一半導體層設置於該第二半導體層與該閘極絕緣層之間； 於該第二半導體層上形成一圖案化絕緣層； 利用該圖案化絕緣層作為一蝕刻遮罩，並對該第二半導體層進行一第一蝕刻製程以形成一第二圖案化半導體層； 圖案化該第一半導體層以形成一第一圖案化半導體層，其中該第一圖案化半導體層的面積大於該第二圖案化半導體層的面積；以及 於該圖案化絕緣層上形成一汲極與一源極，其中該汲極與該源極與該第一圖案化半導體層電性連接。
- 如請求項10所述之薄膜電晶體的製作方法，其中該圖案化絕緣層與該第二圖案化半導體層具有實質上相同的面積。
- 如請求項11所述之薄膜電晶體的製作方法，其中該圖案化絕緣層與該第二圖案化半導體層暴露出該第一圖案化半導體層之兩端。
- 如請求項12所述之薄膜電晶體的製作方法，其中該汲極與該源極分別直接接觸該第一圖案化半導體層之兩端的頂面，且該汲極與該源極未接觸該第二圖案化半導體層的頂面。
- 如請求項10所述之薄膜電晶體的製作方法，其中該第一蝕刻製程包括使用一第一蝕刻液所進行，且該第一蝕刻液包括鋁蝕刻液(Al etchant)。
- 如請求項10所述之薄膜電晶體的製作方法，其中於該圖案化該第一半導體層的步驟包括使用一第二蝕刻液所進行的一第二蝕刻製程，且該第二蝕刻液包括草酸。
- 如請求項10所述之薄膜電晶體的製作方法，其中該第一圖案化半導體層與該第二圖案化半導體層的材料分別包括氧化銦錫鋅(ITZO)、氧化銦鎵鋅(IGZO)或其他種類的金屬氧化物半導體。
- 如請求項16所述之薄膜電晶體，其中該第一圖案化半導體層之電阻值低於該第二圖案化半導體層之電阻值。
- 如請求項16所述之薄膜電晶體，其中該第一圖案化半導體層與該第二圖案化半導體層包含相同的材料，但該第一圖案化半導體層為結晶金屬氧化物半導體層而該第二圖案化半導體層為非晶金屬氧化物半導體層。
- 一種薄膜電晶體的製作方法，包括下列步驟： 於一基板上形成一閘極； 於該閘極上形成一閘極絕緣層； 於該閘極絕緣層上依序形成一第一半導體層與一第二半導體層，其中該第一半導體層設置於該第二半導體層與該閘極絕緣層之間； 圖案化該第一半導體層與該第二半導體層以形成一第一圖案化半導體層與一第二預圖案化半導體層； 於該第二預圖案化半導體層上形成一圖案化層間介電層，其中該圖案化層間介電層具有一第一接觸洞與一第二接觸洞； 利用該圖案化層間介電層作為一蝕刻遮罩，並對該第二預圖案化半導體層進行一蝕刻製程以形成一第二圖案化半導體層，該第二圖案化半導體層具有一第三接觸洞與一第四接觸洞，其中該第一接觸洞與該第三接觸洞相連通，該第二接觸洞與該第四接觸洞相連通，且該第一圖案化半導體層的面積大於該第二圖案化半導體層的面積；以及 於該圖案化層間介電層上形成一汲極與一源極，該汲極與該源極填入該第一接觸洞、該第二接觸洞、該第三接觸洞與該第四接觸洞中而電性連接該第一圖案化半導體層。
- 如請求項19所述之薄膜電晶體的製作方法，其中該第三接觸洞與該第四接觸洞未覆蓋該第一圖案化半導體層，且該汲極與該源極分別經由該第一接觸洞、該第二接觸洞、該第三接觸洞與該第四接觸洞而與該第一圖案化半導體層直接接觸。
- 如請求項19所述之薄膜電晶體的製作方法，其中該蝕刻製程包括使用鋁蝕刻液(Al etchant)來圖案化該第二預圖案化半導體層。
- 如請求項19所述之薄膜電晶體的製作方法，其中於該圖案化該第一半導體層與該第二半導體層的步驟包括使用草酸作為蝕刻液。
- 如請求項19所述之薄膜電晶體的製作方法，其中該第一圖案化半導體層與該第二圖案化半導體層的材料分別包括氧化銦錫鋅(ITZO)、氧化銦鎵鋅(IGZO)或其他種類的金屬氧化物半導體。
- 如請求項23所述之薄膜電晶體，其中該第一圖案化半導體層之電阻值低於該第二圖案化半導體層之電阻值。
- 如請求項23所述之薄膜電晶體，其中該第一圖案化半導體層與該第二圖案化半導體層包含相同的材料，但該第一圖案化半導體層為結晶金屬氧化物半導體層而該第二圖案化半導體層為非晶金屬氧化物半導體層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105128844A TWI609496B (zh) | 2016-09-07 | 2016-09-07 | 薄膜電晶體及其製作方法 |
| CN201610974692.9A CN106997903A (zh) | 2016-09-07 | 2016-11-03 | 薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105128844A TWI609496B (zh) | 2016-09-07 | 2016-09-07 | 薄膜電晶體及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI609496B TWI609496B (zh) | 2017-12-21 |
| TW201810682A true TW201810682A (zh) | 2018-03-16 |
Family
ID=59431357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105128844A TWI609496B (zh) | 2016-09-07 | 2016-09-07 | 薄膜電晶體及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106997903A (zh) |
| TW (1) | TWI609496B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201919130A (zh) * | 2017-11-13 | 2019-05-16 | 友達光電股份有限公司 | 畫素結構、半導體結構的製造方法及半導體元件的製造方法 |
| CN109390413B (zh) * | 2018-10-29 | 2021-04-30 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN115863361A (zh) * | 2022-12-27 | 2023-03-28 | 广州华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5345359B2 (ja) * | 2008-09-18 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
| CN102751240B (zh) * | 2012-05-18 | 2015-03-11 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 |
| JPWO2014103323A1 (ja) * | 2012-12-28 | 2017-01-12 | 出光興産株式会社 | 薄膜電界効果型トランジスタ |
-
2016
- 2016-09-07 TW TW105128844A patent/TWI609496B/zh not_active IP Right Cessation
- 2016-11-03 CN CN201610974692.9A patent/CN106997903A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN106997903A (zh) | 2017-08-01 |
| TWI609496B (zh) | 2017-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102263111B (zh) | 阵列基板及制造该阵列基板的方法 | |
| US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
| US10707236B2 (en) | Array substrate, manufacturing method therefor and display device | |
| US20130037807A1 (en) | Semiconductor device and method for manufacturing the same | |
| WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| CN103456793A (zh) | 薄膜晶体管、薄膜晶体管阵列面板及其制造方法 | |
| CN104362125A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105206677B (zh) | 氧化物半导体薄膜晶体管及其制作方法 | |
| WO2018176784A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| WO2015123975A1 (zh) | 阵列基板及制备方法、显示面板 | |
| KR20090076046A (ko) | 액정 표시 장치와 그 제조 방법 | |
| WO2017070868A1 (zh) | N型tft的制作方法 | |
| US20170236947A1 (en) | Dual-gate Thin Film Transistor and Manufacturing Method Thereof and Array Substrate | |
| WO2015107606A1 (ja) | 表示装置及び薄膜トランジスタ基板 | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| CN107799466B (zh) | Tft基板及其制作方法 | |
| CN105161523A (zh) | 一种电极、薄膜晶体管、阵列基板及显示设备 | |
| WO2016123979A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| JP2011029373A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR20150010065A (ko) | 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법 | |
| CN105990332B (zh) | 薄膜晶体管基板及其显示面板 | |
| TW201503374A (zh) | 氧化物半導體薄膜電晶體 | |
| TWI609496B (zh) | 薄膜電晶體及其製作方法 | |
| KR101200237B1 (ko) | 디스플레이용 박막 트랜지스터 및 이의 제조방법 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |