TW201919130A - 畫素結構、半導體結構的製造方法及半導體元件的製造方法 - Google Patents
畫素結構、半導體結構的製造方法及半導體元件的製造方法 Download PDFInfo
- Publication number
- TW201919130A TW201919130A TW106139117A TW106139117A TW201919130A TW 201919130 A TW201919130 A TW 201919130A TW 106139117 A TW106139117 A TW 106139117A TW 106139117 A TW106139117 A TW 106139117A TW 201919130 A TW201919130 A TW 201919130A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- oxide
- material layer
- insulating layer
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 83
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 120
- 239000000463 material Substances 0.000 claims abstract description 66
- 239000011810 insulating material Substances 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims description 275
- 229910052739 hydrogen Inorganic materials 0.000 claims description 41
- 239000001257 hydrogen Substances 0.000 claims description 41
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 18
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 12
- 239000011787 zinc oxide Substances 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 8
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- ATFCOADKYSRZES-UHFFFAOYSA-N indium;oxotungsten Chemical compound [In].[W]=O ATFCOADKYSRZES-UHFFFAOYSA-N 0.000 claims description 4
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 4
- 229910001887 tin oxide Inorganic materials 0.000 claims description 4
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- -1 hydrogen ions Chemical class 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一種半導體結構的製造方法，包括以下步驟。形成一氧化物半導體材料層，氧化物半導體材料層包括一主體部以及一輔助部，輔助部與主體部連接。形成一第一絕緣材料層於氧化物半導體材料層上。去除部分第一絕緣材料層及輔助部，以形成一第一絕緣層及一主動層，其中被去除之部分第一絕緣材料層係至少與輔助部重疊。
Description
本發明是有關於一種畫素結構、半導體結構的製造方法及半導體元件的製造方法，且特別是有關於一種使用氧化物半導體的畫素結構、半導體結構的製造方法及半導體元件的製造方法。
近年來，利用氧化物半導體薄膜來製造薄膜電晶體(TFT)的技術備受矚目，在製造上常使用電漿製程(例如PECVD)來形成薄膜電晶體的保護層。然而，以電漿製程形成的保護層常富含氫離子，一旦過多的氫離子擴散到氧化物半導體薄膜內，將導致薄膜電晶體的閘極電壓往負值方向偏移，而降低薄膜電晶體的性能。
本發明之目的之一係避免過多的氫離子進一步擴散至通道區內。
根據本發明之一方面，提出一種半導體結構的製造方法，包括以下步驟。形成一氧化物半導體材料層，氧化物半導體材料層包括一主體部以及一輔助部，輔助部與主體部連接。形成一第一絕緣材料層於氧化物半導體材料層上。去除部分第一絕緣材料層及輔助部，以形成一第一絕緣層及一主動層，其中被去除之部分第一絕緣材料層係至少與輔助部重疊。
根據本發明之一方面，提出一種半導體元件的製造方法，包括以下步驟。形成一氧化物半導體材料層，氧化物半導體材料層包括一主體部以及一輔助部，輔助部與主體部連接。形成一閘極與主體部重疊。形成一第一絕緣材料層於氧化物半導體材料層上。去除部分第一絕緣材料層及輔助部，以形成一第一絕緣層及一主動層，其中被去除之部分第一絕緣材料層係至少與輔助部重疊。形成一源極及一汲極於第一絕緣層上，並分別電性連接主動層之一源極區及一汲極區。
根據本發明之一方面，提出一種畫素結構，包括一主動層、一第一絕緣層、一閘極絕緣層、一閘極、一源極及一汲極、以及一畫素電極。主動層包括一源極區、一通道區及一汲極區。第一絕緣層設置於主動層上並與主動層接觸，第一絕緣層之邊緣與主動層之邊緣相距一水平距離約為0微米至5微米。閘極絕緣層位於閘極以及主動層之間。源極及汲極設置於第一絕緣層上，並分別電性連接源極區及汲極區。畫素電極與汲極電性連接。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
以下係提出各種實施例進行詳細說明，本發明並非顯示出所有可能的實施例，未於本發明提出的其它實施態樣也可以應用。再者，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本發明保護範圍之用。此外，實施例中之圖式係省略部分元件，以清楚顯示本發明之技術特點。以下是以相同/類似的符號表示相同/類似的元件或步驟做說明。
請參照第1圖，其為本發明之一實施例之陣列基板1的局部俯視圖。陣列基板1包括基底10及畫素陣列PA，畫素陣列PA包括多個以陣列形式排列的畫素結構P1形成於基底10上。於此，係以1×3個畫素結構P1為例，但不用以侷限本發明。
第2A圖是本發明一實施例的畫素結構P1的製造方法中第一道光罩製程的俯視圖，第2B圖是沿第2A圖之切線2B-2B’的剖視圖。請同時參照第2A圖與第2B圖，本實施例的製作方法可先於基底10上形成氧化物半導體材料層110，且氧化物半導體材料層110可採用一第一道光罩製程製作而成。舉例而言，可先進行物理氣相沉積、化學氣相沉積、濺鍍等沉積製程在基底10上形成整層的氧化物半導體材料。接著，可藉由一第一光罩(未繪示)進行微影蝕刻製程，將整層的氧化物半導體材料圖案化而製作成氧化物半導體材料層110。
於本實施例中，氧化物半導體材料層可包含選自於由氧化銦錫(indium zinc oxide, IZO)、氧化銦錫鋅(Indium-Tin-Zinc Oxide, ITZO)、氧化銦鎵(indium gallium oxide, IGO)、氧化銦鎵鋅(indium gallium zinc oxide, IGZO)、氧化銦鎢(Indium tungsten Oxide, IWO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化鎵鋅(Gallium-Zinc Oxide, GZO)、氧化鋅錫(Zinc-Tin Oxide, ZTO)及氧化銦錫(Indium-Tin Oxide, ITO)所組成之群組中之至少一者。
如第2A圖所示，氧化物半導體材料層110包括一主體部112以及與主體部112相連接的一輔助部114。主體部112之區域可為最終形成主動層之區域。例如，於本實施例中，可藉由第一光罩圖案化氧化物半導體材料層110，而定義出單通道的主動層及其通道寬度W。於另一實施例中，亦可藉由第一光罩圖案化氧化物半導體材料層，而定義出多通道的主動層及其通道寬度。
第3A圖是本發明一實施例的畫素結構P1的製造方法中第二道光罩製程的俯視圖，第3B圖是沿第3A圖之切線3B-3B’的剖視圖。請同時參照第3A圖與第3B圖，於上述第一道光罩製程之後，可採用第二道光罩製程在氧化物半導體材料層110上形成一閘極絕緣層120與一第一金屬層130。首先，可利用本領域常用的沉積製程形成一閘極絕緣材料層於氧化物半導體材料層110上，並形成一第一金屬材料層於閘極絕緣材料層上。接著，可藉由第二光罩(未繪示)進行微影蝕刻製程，共同圖案化閘極絕緣材料層與第一金屬材料層，以形成閘極絕緣層120與第一金屬層130。於本實施例中，第一金屬層130可包括閘極132與掃描線134。其中，閘極132可自掃描線134延伸而與主體部112重疊。
第4A-1圖是本發明一實施例的畫素結構P1的製造方法中第三道光罩製程的俯視圖，第4B圖是形成第一絕緣材料層140於第3B圖之結構上的剖視圖，第4C圖是沿第4A-1圖之切線4C-4C’的剖視圖。請同時參照第4A-1圖、第4B圖與第4C圖，於上述第二道光罩製程之後，可採用第三道光罩製程形成第一絕緣層140’及主動層112’。首先，可利用本領域常用的沉積製程(例如PECVD)形成整層的第一絕緣材料層140於氧化物半導體材料層110及第一金屬層130上，如第4B圖所示。接著，可藉由第三光罩(未繪示)進行微影蝕刻製程，共同圖案化第一絕緣材料層140與氧化物半導體材料層110，進而去除部分的第一絕緣材料層140及氧化物半導體材料層110之輔助部114，以形成第一絕緣層140’與主動層112’。於此，所形成之第一絕緣層140’與主動層112’於通道長度方向D1上實質上可相互對齊。進一步地說，第一絕緣層140’之邊緣與主動層112’之邊緣可相距一水平距離約為0微米至5微米，較佳係為0微米，亦即主動層112’之邊緣與鄰近之第一絕緣層140’之邊緣係為切齊。
於本實施例中，與輔助部114重疊但並未與第一金屬層130重疊之部分的第一絕緣材料層140係被去除。如第4A-1圖所示，於執行第三道光罩製程之後，第一絕緣層140’仍覆蓋於掃描線134和閘極132上。藉此，閘極132可受第一絕緣層140’的保護，避免閘極132於後續製作過程中受傷害。
於另一實施例中，請參照第4A-2圖，其本發明另一實施例的畫素結構P2的製造方法中第三道光罩製程的俯視圖。並且，第4B圖和第4C圖的剖視圖亦可適用於第4A-2圖之實施例。如第4A-2圖所示，被去除之部分第一絕緣材料層140’於去除前除了與輔助部114重疊外，更與掃描線134重疊，亦即，於執行第三道光罩製程之後，第一絕緣層140’可不覆蓋於掃描線134上。
於本實施例中，第一絕緣材料層140之材料可以為氮化矽(SiNx)。由於以PECVD製程形成的第一絕緣材料層140富含氫離子，這些氫離子會擴散至氧化物半導體材料層110內，使氧化物半導體材料層110中與第一絕緣材料層140相接觸之區域的阻值降低，形成n+的低導電性摻雜(即，受摻雜之輔助部114’與主體部受摻雜之區域)，這些低導性摻雜的區域即可作為主動層112’的源極區112’a與汲極區112’b使用。然而，一旦過多的氫離子進一步側向擴散至通道區112’c內，將可能對半導體結構產生不利的影響。請參照第4C圖，藉由進一步去除受摻雜之輔助部114’以及與受摻雜之輔助部114’重疊的部分第一絕緣材料層140，可有效避免過多的氫離子擴散至通道區112’c內。於此步驟中，留下的主體部受摻雜之區域係分別作為主動層112’的源極區112’a與汲極區112’b。
於本實施例中，輔助部114可吸收多餘的氫離子，使第一絕緣材料層140的整體氫含量下降。因此，當部分第一絕緣材料層140及受摻雜之輔助部114’被移除之後，可避免過多的氫離子進一步擴散至通道區112’c內。
第5A圖是本發明一實施例的畫素結構P1的製造方法中第四道光罩製程的俯視圖，第5B-1圖是沿第5A圖之切線5B-5B’的剖視圖。請同時參照第5A圖與第5B-1圖，於上述第三道光罩製程之後，可採用第四道光罩製程以在第一絕緣層140’中形成兩個第一開口H1，第一開口H1分別暴露出主動層112’的源極區112’a與汲極區112’b。
第5B-2圖是第5A圖的製造方法中利用第四道光罩製程的其它實施例的畫素結構P3的剖視圖。請參照第5B-2圖，於其它實施例中，第四道光罩製程可以包括形成一第二絕緣層142覆蓋於第一絕緣層140’、主動層112’及基底10上，以及藉由第四光罩(未繪示)進行微影蝕刻製程，以在第一絕緣層140’和第二絕緣層142中形成兩個第一開口H1，第一開口H1分別暴露出主動層112’的源極區112’a與汲極區112’c。
於本實施例中，第二絕緣層142之材料可以為氧化矽(SiOx)，其中第二絕緣層142的氫濃度可低於第一絕緣層140’的氫濃度，以防止多餘的氫離子進一步擴散至通道區112’c內。
第6A圖是本發明一實施例的畫素結構P1的製造方法中第五道光罩製程的俯視圖，第6B-1圖是沿第6A圖之切線6B-6B’的剖視圖。請同時參照第6A圖與第6B-1圖，於上述第四道光罩製程之後，可採用第五道光罩製程在第一絕緣層140’上形成第二金屬層150。於本實施例中，第二金屬層150可包括源極152、資料線154、公共電極156與公共電極線158。其中，資料線154與公共電極線158的延伸方向可垂直於掃描線134的延伸方向。源極152可自資料線154延伸，並透過第一開口H1而與主動層112’的源極區112’a電性連接。公共電極156與公共電極線158電性連接。
第6B-2圖是第6A圖的製造方法中利用第五道光罩製程的其它實施例的畫素結構P3的剖視圖。請參照第6B-2圖，其係延續第5B-2之實施例。於此，第五道光罩製程可包括形成源極152及公共電極156於第二絕緣層142上，且源極152透過第一開口H1而與主動層112’的源極區112’a電性連接。
第7A圖是本發明一實施例的畫素結構P1的製造方法中第六道光罩製程的俯視圖，第7B-1圖是沿第7A圖之切線7B-7B’的剖視圖。請同時參照第7A圖與第7B-1圖，於上述第五道光罩製程之後，可先形成一平坦層160覆蓋於基底10、第一絕緣層140’、源極152及公共電極156之上，並採用第六道光罩製程以在平坦層160中形成一第二開口H2，其中第二開口H2對應於第一開口H1，以暴露出主動層112’的汲極區112’b。
第7B-2圖是第7A圖的製造方法中利用第六道光罩製程的其它實施例的畫素結構P3的剖視圖。請參照第7B-2圖，其係延續第6B-2圖之實施例。於此，第六道光罩製程可包括形成平坦層160覆蓋於第二絕緣層142、源極152及公共電極156之上，以及藉由第六光罩(未繪示)進行微影蝕刻製程，以在平坦層160中形成一第二開口H2，其中第二開口H2對應於第一開口H1，以暴露出主動層112’的汲極區112’b。
第8A圖是本發明一實施例的畫素結構P1的製造方法中第七道光罩製程的俯視圖，第8B-1圖是沿第8A圖之切線8B-8B’的剖視圖。請同時參照第8A圖與第8B-1圖，於上述第六道光罩製程之後，可採用第七道光罩製程在平坦層160上形成一畫素電極170。其中，畫素電極170可透過第二開口H2與第一開口H1而與主動層112’的汲極區112’b電性連接，以完成畫素結構P1。並且，畫素電極170可至少部分地與公共電極156重疊，以於畫素電極170與公共電極156之間形成儲存電容，此外，汲極區112’b可至少部分地與公共電極156重疊以形成另一儲存電容。
第8B-2圖是第8A圖的製造方法中利用第七道光罩製程的其它實施例的畫素結構P3的剖視圖。請參照第8B-2圖，其係延續第7B-2圖之實施例。於此，第七道光罩製程可包括形成畫素電極170於平坦層160上，且畫素電極170更透過第二開口H2與第一開口H1而與主動層112’的汲極區112’b電性連接，以完成畫素結構P3。並且，畫素電極170可至少部分地與公共電極156重疊，以於畫素電極170與公共電極156之間形成儲存電容，此外，汲極區112’b可至少部分地與公共電極156重疊以形成另一儲存電容。
上述實施例中，畫素電極170可同時作為汲極使用，而直接與主動層112’的汲極區112’b電性連接。然於其它實施例中，亦可先製作出汲極與主動層的汲極區電性連接，再製作出畫素電極與汲極電性連接。例如，於第6A、6B-1和6B-2圖的實施例中，第五道光罩製程所製作出的第二金屬層150可進一步包括汲極，且汲極透過第一開口H1而與主動層112’的汲極區112’b電性連接。
上述實施例的製造方法係以頂閘極設計之薄膜電晶體之畫素結構P1、P2和P3為例說明，透過輔助部114的設置，可吸收多餘的氫離子，且輔助部114在吸收多餘的氫離子之後更可進一步被移除，避免過多的氫離子擴散至通道區112’c內。然本發明不限於此，於其它實施例中，同樣的概念亦可適用於底閘極設計之薄膜電晶體之畫素結構，以下將進一步說明。
第9A圖是本發明又一實施例的畫素結構P4的製造方法中第一道光罩製程的俯視圖，第9B圖是沿第9A圖之切線9B-9B’的剖視圖。請同時參照第9A圖與第9B圖，本實施例的製作方法可採用第一道光罩製程形成一第一金屬層130於基底10上。於本實施例中，第一金屬層130可包括閘極132與掃描線134。其中，閘極132可自掃描線134延伸。
第10A圖是本發明又一實施例的畫素結構P4的製造方法中第二道光罩製程的俯視圖，第10B圖是沿第10A圖之切線10B-10B’的剖視圖。請同時參照第10A圖與第10B圖，於上述第一道光罩製程之後，可先於基底10上形成閘極絕緣層120，接著於閘極絕緣層120上形成氧化物半導體材料層110，且氧化物半導體材料層110可採用第二道光罩製程加以製作而成。
如第10A圖所示，氧化物半導體材料層110包括主體部112以及與主體部112相連接的輔助部114。主體部112之區域可為最終形成主動層之區域。
第11A-1圖是本發明又一實施例的畫素結構P4的製造方法中第三道光罩製程的俯視圖，第11B圖是沿第11A-1圖之切線11B-11B’的剖視圖。請同時參照第11A-1圖與第11B圖，於上述第二道光罩製程之後，可利用第三道光罩製程在氧化物半導體材料層110上形成一保護層180。保護層180係形成於主體部112上並接觸主體部112，且與閘極132重疊。
第12A-1圖是本發明又一實施例的畫素結構P4的製造方法中第四道光罩製程的俯視圖，第12B圖是形成第一絕緣材料層140於第11B圖之結構上之剖視圖，第12C圖是沿第12A-1圖之切線12C-12C’的剖視圖。請同時參照第12A-1圖、第12B圖與第12C圖，於上述第三道光罩製程之後，可採用第四道光罩製程形成一第一絕緣層140’及一主動層112’。首先，可利用本領域常用的沉積製程(例如PECVD)形成整層的第一絕緣材料層140於氧化物半導體材料層110及保護層180上。接著，可藉由第四光罩(未繪示)進行微影蝕刻製程，共同圖案化第一絕緣材料層140與氧化物半導體材料層110，進而去除部分的第一絕緣材料層140及氧化物半導體材料層110之輔助部114，以形成第一絕緣層140’與主動層112’。於此，所形成之第一絕緣層140’與主動層112’於通道長度方向D1上實質上可相互對齊。進一步地說，第一絕緣層140’之邊緣與主動層112’之邊緣可相距一水平距離約為0微米至5微米，較佳係為0微米，亦即主動層112’之邊緣與鄰近之第一絕緣層140’之邊緣係為切齊。
於本實施例中，第一絕緣材料層140之材料可以為氮化矽(SiNx)。請參照第12B圖，由於以PECVD製程形成的第一絕緣材料層140富含氫離子，這些氫離子可擴散至氧化物半導體材料層110內，使氧化物半導體材料層110中與第一絕緣材料層140相接觸之區域的阻值降低，形成n+的低導電性摻雜(即，受摻雜之輔助部114’與主體部受摻雜之區域)，這些低導性摻雜的區域即可作為主動層112’的源極區112’a與汲極區112’b使用。並且，請參照第12C圖，藉由進一步去除受摻雜之輔助部114’以及與受摻雜之輔助部114’重疊的部分第一絕緣材料層140，可有效避免過多的氫離子擴散至通道區112’c內。於此步驟中，留下的主體部受摻雜之區域係分別作為主動層112’的源極區112’a與汲極區112’b。
於本實施例中，輔助部114可吸收多餘的氫離子，使第一絕緣材料層140的整體氫含量下降。因此，當部分第一絕緣材料層140及受摻雜之輔助部114’被移除之後，可使得第一絕緣層140’的氫濃度低於第一絕緣材料層140的氫濃度，以避免過多的氫離子進一步擴散至通道區112’c內。此外，保護層180之材料可以為氧化矽(SiOx)，其中保護層180的氫濃度可低於第一絕緣層140’的氫濃度，以防止多餘的氫離子進一步擴散至通道區112’c內。
於第10A、11A-1及12A-1圖的實施例中，係先圖案化氧化物半導體材料層110，接著再於氧化物半導體材料層110上形成保護層180。然而，本發明並不限於此。
請同時參照第11A-2及12A-2圖，其分別為本發明再一實施例的畫素結構P5的製造方法中第二道光罩製程及第三道光罩製程的俯視圖。並且，第11B圖可適用於第11A-2圖之實施例，且第12B圖和第12C圖的剖視圖亦可適用於第12A-2圖之實施例。於本實施例中，可先不以第二道光罩製程來圖案化氧化物半導體材料層110，第二道光罩製程僅用來形成保護材料層181於氧化物半導體材料層110上，並與閘極132重疊。接著於第三道光罩製程的步驟時，以一第三光罩(未繪示)共同圖案化第一絕緣材料層140、氧化物半導體材料層110及保護材料層181，以形成第一絕緣層140’、主動層112’及保護層180。因此，與畫素結構P4的製作方法相比，本實施例之畫素結構P5的製作方法可減少至少一道光罩製程的步驟。
第13A圖是本發明又一實施例的畫素結構P4的製造方法中第五道光罩製程的俯視圖，第13B-1圖是沿第13A圖之切線13B-13B’的剖視圖。於上述第四道光罩製程之後，可採用第五道光罩製程以在第一絕緣層140’中形成兩個第一開口H1，第一開口H1分別暴露出主動層112’的源極區112’a與汲極區112’b。
第13B-2圖是第13A圖的製造方法中利用第五道光罩製程的其它實施例的畫素結構P6的剖視圖。請參照第13B-2圖，於其它實施例中，第五道光罩製程可以包括形成第二絕緣層142覆蓋於第一絕緣層140’、主動層112’及閘極絕緣層120上，以及藉由第五光罩(未繪示)進行微影蝕刻製程，以在第一絕緣層140’和第二絕緣層142中形成兩個第一開口H1，第一開口H1分別暴露出主動層112’的源極區112’a與汲極區112’c。
於本實施例中，第二絕緣層142之材料可以為氧化矽(SiOx)，其中第二絕緣層142的氫濃度可低於第一絕緣層140’的氫濃度，以防止多餘的氫離子進一步擴散至通道區112’c內。
第14A圖是本發明又一實施例的畫素結構P4的製造方法中第六道光罩製程的俯視圖，第14B-1圖是沿第14A圖之切線14B-14B’的剖視圖。請同時參照第14A圖與第14B-1圖，於上述第五道光罩製程之後，可採用第六道光罩製程在第一絕緣層140’上形成一第二金屬層150。於本實施例中，第二金屬層150可包括源極152、資料線154、公共電極156與公共電極線158。其中，資料線154與公共電極線158的延伸方向均垂直於掃描線134的延伸方向。源極152可自資料線154延伸，並透過第一開口H1而與主動層112’的源極區112’a電性連接。公共電極156與公共電極線158電性連接。
第14B-2圖是第14A圖的製造方法中利用第六道光罩製程的其它實施例的畫素結構P6的剖視圖。請參照第14B-2圖，其係延續第13B-2之實施例。於此，第六道光罩製程可包括形成源極152及公共電極156於第二絕緣層142上，且源極152透過第一開口H1而與主動層112’的源極區112’a電性連接。
第15A圖是本發明又一實施例的畫素結構P4的製造方法中第七道光罩製程的俯視圖，第15B-1圖是沿第15A圖之切線15B-15B’的剖視圖。請同時參照第15A圖與第15B-1圖，於上述第六道光罩製程之後，可先形成平坦層160覆蓋於閘極絕緣層120、第一絕緣層140’、源極152及公共電極156之上，並採用第七道光罩製程以在平坦層160中形成一第二開口H2，其中第二開口H2對應於第一開口H1，以暴露出主動層112’的汲極區112’b。
第15B-2圖是第15A圖的製造方法中利用第七道光罩製程的其它實施例的畫素結構P6的剖視圖。請參照第15B-2圖，其係延續第14B-2圖之實施例。於此，第七道光罩製程可包括形成平坦層160覆蓋於第二絕緣層142、源極152及公共電極156之上，以及藉由第七光罩(未繪示)進行微影蝕刻製程，以在平坦層160中形成一第二開口H2，其中第二開口H2對應於第一開口H1，以暴露出主動層112’的汲極區112’b。
第16A圖是本發明又一實施例的畫素結構P4的製造方法中第八道光罩製程的俯視圖，第16B-1圖是沿第16A圖之切線16B-16B’的剖視圖。請同時參照第16A圖與第16B-1圖，於上述第七道光罩製程之後，可採用第八道光罩製程在平坦層160上形成一畫素電極170。其中，畫素電極170可透過第二開口H2與第一開口H1而與主動層112’的汲極區112’b電性連接，以完成畫素結構P4。並且，畫素電極170可至少部分地與公共電極156重疊，以於畫素電極170與公共電極156之間形成儲存電容，此外，汲極區112’b可至少部分地與公共電極156重疊以形成另一儲存電容。
第16B-2圖是第16A圖的製造方法中利用第八道光罩製程的其它實施例的畫素結構P6的剖視圖。請參照第16B-2圖，其係延續第15B-2圖之實施例。於此，第八道光罩製程可包括形成畫素電極170於平坦層160上，且畫素電極170更透過第二開口H2與第一開口H1而與主動層112’的汲極區112’b電性連接，以完成畫素結構P6。並且，畫素電極170可至少部分地與公共電極156重疊，以於畫素電極170與公共電極156之間形成儲存電容，此外，汲極區112’b可至少部分地與公共電極156重疊以形成另一儲存電容。
上述各種實施例中，畫素電極170係作為汲極使用，而直接與主動層112’的汲極區112’b電性連接。然於其它實施例中，亦可先製作出汲極與主動層的汲極區電性連接，再製作出畫素電極與汲極電性連接。例如，於第6A、6B-1和6B-2圖的實施例中，第五道光罩製程所製作出的第二金屬層150可進一步包括汲極，且汲極透過第一開口H1而與主動層112’的汲極區112’b電性連接。而於第14A、14B-1和14B-2圖的實施例中，第六道光罩製程所製作出的第二金屬層150可進一步包括汲極，且汲極透過第一開口H1而與主動層112’的汲極區112’b電性連接。
上述實施例提供之畫素結構P1～P6的製造方法中，閘極132、源極152、汲極(或畫素電極170)以及主動層112’構成一薄膜電晶體，以作為畫素結構中驅動顯示介質的主動元件。然本發明並不限於畫素結構的主動元件，亦可為電路區中閘極驅動電路(Gate driver On Array, GOA)之主動元件。
進一步地，上述實施例所形成之閘極132亦可與源極152電性連接，故同樣的概念亦可適用於二極體元件上。
上述提供之各種實施例中，透過輔助部的設置，可吸收多餘的氫離子，且輔助部在吸收多餘的氫離子之後更可進一步被移除，以避免過多的氫離子擴散至通道區內。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧陣列基板
10‧‧‧基底
110‧‧‧氧化物半導體材料層
112‧‧‧主體部
112’‧‧‧主動層
112’a‧‧‧源極區
112’b‧‧‧汲極區
112’c‧‧‧通道區
114‧‧‧輔助部
114’‧‧‧受摻雜之輔助部
120‧‧‧閘極絕緣層
130‧‧‧第一金屬層
132‧‧‧閘極
134‧‧‧掃描線
140‧‧‧第一絕緣材料層
140’‧‧‧第一絕緣層
142‧‧‧第二絕緣層
150‧‧‧第二金屬層
152‧‧‧源極
154‧‧‧資料線
156‧‧‧公共電極
158‧‧‧公共電極線
160‧‧‧平坦層
170‧‧‧畫素電極
180‧‧‧保護層
181‧‧‧保護材料層
D1‧‧‧通道長度方向
H1‧‧‧第一開口
H2‧‧‧第二開口
P1、P2、P3、P4、P5、P6‧‧‧畫素結構
PA‧‧‧畫素陣列
W‧‧‧通道寬度
第1圖是本發明之一實施例之陣列基板的局部俯視圖。 第2A圖是本發明一實施例的畫素結構的製造方法中第一道光罩製程的俯視圖。 第2B圖是沿第2A圖之切線2B-2B’的剖視圖。 第3A圖是本發明一實施例的畫素結構的製造方法中第二道光罩製程的俯視圖。 第3B圖是沿第3A圖之切線3B-3B’的剖視圖。 第4A-1圖是本發明一實施例的畫素結構的製造方法中第三道光罩製程的俯視圖，第4A-2圖是本發明另一實施例的畫素結構的製造方法中第三道光罩製程的俯視圖。 第4B圖是形成第一絕緣材料層於第3B圖之結構上的剖視圖。 第4C圖是沿第4A-1圖或第4A-2圖之切線4C-4C’的剖視圖。 第5A圖是本發明一實施例的畫素結構的製造方法中第四道光罩製程的俯視圖。 第5B-1圖是沿第5A圖之切線5B-5B’的剖視圖。 第5B-2圖是第5A圖的製造方法中利用第四道光罩製程的其它實施例的畫素結構的剖視圖。 第6A圖是本發明一實施例的畫素結構的製造方法中第五道光罩製程的俯視圖。 第6B-1圖是沿第6A圖之切線6B-6B’的剖視圖。 第6B-2圖是第6A圖的製造方法中利用第五道光罩製程的其它實施例的畫素結構的剖視圖。 第7A圖是本發明一實施例的畫素結構的製造方法中第六道光罩製程的俯視圖。 第7B-1圖是沿第7A圖之切線7B-7B’的剖視圖。 第7B-2圖是第7A圖的製造方法中利用第六道光罩製程的其它實施例的畫素結構的剖視圖。 第8A圖是本發明一實施例的畫素結構的製造方法中第七道光罩製程的俯視圖。 第8B-1圖是沿第8A圖之切線8B-8B’的剖視圖。 第8B-2圖是第8A圖的製造方法中利用第七道光罩製程的其它實施例的畫素結構的剖視圖。 第9A圖是本發明又一實施例的畫素結構的製造方法中第一道光罩製程的俯視圖。 第9B圖是沿第9A圖之切線9B-9B’的剖視圖。 第10A圖是本發明又一實施例的畫素結構的製造方法中第二道光罩製程的俯視圖。 第10B圖是沿第10A圖之切線10B-10B’的剖視圖。 第11A-1圖是本發明又一實施例的畫素結構的製造方法中第三道光罩製程的俯視圖，第11A-2圖是本發明再一實施例的畫素結構的製造方法中第二道光罩製程的俯視圖。 第11B圖是沿第11A-1圖或第11A-2圖之切線11B-11B’的剖視圖。 第12A-1圖是本發明又一實施例的畫素結構的製造方法中第四道光罩製程的俯視圖，第12A-2圖是本發明再一實施例的畫素結構的製造方法中第三道光罩製程的俯視圖。 第12B圖是形成第一絕緣材料層於第11B圖之結構上的剖視圖。 第12C圖是沿第12A-1圖或第12A-2圖之切線12C-12C’的剖視圖。 第13A圖是本發明又一實施例的畫素結構的製造方法中第五道光罩製程的俯視圖。 第13B-1圖是沿第13A圖之切線13B-13B’的剖視圖。 第13B-2圖是第13A圖的製造方法中利用第五道光罩製程的其它實施例的畫素結構的剖視圖。 第14A圖是本發明又一實施例的畫素結構的製造方法中第六道光罩製程的俯視圖。 第14B-1圖是沿第14A圖之切線14B-14B’的剖視圖。 第14B-2圖是第14A圖的製造方法中利用第六道光罩製程的其它實施例的畫素結構的剖視圖。 第15A圖是本發明又一實施例的畫素結構的製造方法中第七道光罩製程的俯視圖。 第15B-1圖是沿第15A圖之切線15B-15B’的剖視圖。 第15B-2圖是第15A圖的製造方法中利用第七道光罩製程的其它實施例的畫素結構的剖視圖。 第16A圖是本發明又一實施例的畫素結構的製造方法中第八道光罩製程的俯視圖。 第16B-1圖是沿第16A圖之切線16B-16B’的剖視圖。 第16B-2圖是第16A圖的製造方法中利用第八道光罩製程的其它實施例的畫素結構的剖視圖。
Claims (18)
- 一種半導體結構的製造方法，包括： 形成一氧化物半導體材料層，該氧化物半導體材料層包括： 一主體部；以及 一輔助部，與該主體部連接； 形成一第一絕緣材料層於該氧化物半導體材料層上；以及 去除部分該第一絕緣材料層及該輔助部，以形成一第一絕緣層及一主動層，其中被去除之部分該第一絕緣材料層係至少與該輔助部重疊。
- 如申請專利範圍第1項所述之製造方法，其中該第一絕緣層的氫濃度低於該第一絕緣材料層的氫濃度。
- 如申請專利範圍第1項所述之製造方法，其中該氧化物半導體材料層包含選自於由氧化銦錫(indium zinc oxide, IZO)、氧化銦錫鋅(Indium-Tin-Zinc Oxide, ITZO)、氧化銦鎵(indium gallium oxide, IGO)、氧化銦鎵鋅(indium gallium zinc oxide, IGZO)、氧化銦鎢(Indium tungsten Oxide, IWO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化鎵鋅(Gallium-Zinc Oxide, GZO)、氧化鋅錫(Zinc-Tin Oxide, ZTO)及氧化銦錫(Indium-Tin Oxide, ITO)所組成之群組中之至少一者。
- 一種半導體元件的製造方法，包括： 形成一氧化物半導體材料層，該氧化物半導體材料層包括： 一主體部；以及 一輔助部，與該主體部連接； 形成一閘極與該主體部重疊； 形成一第一絕緣材料層於該氧化物半導體材料層上； 去除部分該第一絕緣材料層及該輔助部，以形成一第一絕緣層及一主動層，其中被去除之部分該第一絕緣材料層係至少與該輔助部重疊；以及 形成一源極及一汲極於該第一絕緣層上，並分別電性連接該主動層之一源極區及一汲極區。
- 如申請專利範圍第4項所述之製造方法，其中該第一絕緣層的氫濃度低於該第一絕緣材料層的氫濃度。
- 如申請專利範圍第4項所述之製造方法，更包括： 形成一第二絕緣層於該第一絕緣層上，其中該源極及該汲極形成於該第二絕緣層上。
- 如申請專利範圍第6項所述之製造方法，其中該第二絕緣層的氫濃度低於該第一絕緣層的氫濃度。
- 如申請專利範圍第4項所述之製造方法，其中該氧化物半導體材料層包含選自於由氧化銦錫(indium zinc oxide, IZO)、氧化銦錫鋅(Indium-Tin-Zinc Oxide, ITZO)、氧化銦鎵(indium gallium oxide, IGO)、氧化銦鎵鋅(indium gallium zinc oxide, IGZO)、氧化銦鎢(Indium tungsten Oxide, IWO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化鎵鋅(Gallium-Zinc Oxide, GZO)、氧化鋅錫(Zinc-Tin Oxide, ZTO)及氧化銦錫(Indium-Tin Oxide, ITO)所組成之群組中之至少一者。
- 如申請專利範圍第4項所述之製造方法，其中形成該氧化物半導體材料層的步驟係先於形成該閘極之步驟，該方法更包括形成一閘極絕緣層於該閘極以及該氧化物半導體材料層之間。
- 如申請專利範圍第4項所述之製造方法，形成該閘極之步驟係先於形成該氧化物半導體材料層的步驟，該方法更包括形成一閘極絕緣層於該閘極以及該氧化物半導體材料層之間。
- 如申請專利範圍第10項所述之製造方法，更包括： 於形成該第一絕緣材料層的步驟前，形成一保護層於該主體部上並接觸該主體部，以與該主動層之一通道區重疊。
- 如申請專利範圍第11項所述之製造方法，其中該保護層的氫濃度低於該第一絕緣層的氫濃度。
- 如申請專利範圍第4項所述之製造方法，其中該閘極與該源極電性連接。
- 一種畫素結構，包括： 一主動層，包括一源極區、一通道區及一汲極區； 一第一絕緣層，設置於該主動層上並與該主動層接觸，該第一絕緣層之邊緣與該主動層之邊緣相距一水平距離為0微米至5微米； 一閘極絕緣層； 一閘極，其中該閘極絕緣層位於該閘極以及該主動層之間； 一源極及一汲極，設置於該第一絕緣層上，並分別電性連接該源極區及該汲極區；以及 一畫素電極，與該汲極電性連接。
- 如申請專利範圍第14項所述之畫素結構，更包括： 一第二絕緣層，設置於該第一絕緣層上，其中該源極及該汲極設置於該第二絕緣層上。
- 如申請專利範圍第15項所述之畫素結構，其中該第二絕緣層的氫濃度低於該第一絕緣層的氫濃度。
- 如申請專利範圍第14項所述之畫素結構，其中該氧化物半導體材料層包含選自於由氧化銦錫(indium zinc oxide, IZO)、氧化銦錫鋅(Indium-Tin-Zinc Oxide, ITZO)、氧化銦鎵(indium gallium oxide, IGO)、氧化銦鎵鋅(indium gallium zinc oxide, IGZO)、氧化銦鎢(Indium tungsten Oxide, IWO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化鎵鋅(Gallium-Zinc Oxide, GZO)、氧化鋅錫(Zinc-Tin Oxide, ZTO)及氧化銦錫(Indium-Tin Oxide, ITO)所組成之群組中之至少一者。
- 如申請專利範圍第14項所述之畫素結構，其中該水平距離為0微米。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106139117A TW201919130A (zh) | 2017-11-13 | 2017-11-13 | 畫素結構、半導體結構的製造方法及半導體元件的製造方法 |
| CN201711364453.2A CN108054102A (zh) | 2017-11-13 | 2017-12-18 | 像素结构、半导体结构的制造方法及半导体元件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106139117A TW201919130A (zh) | 2017-11-13 | 2017-11-13 | 畫素結構、半導體結構的製造方法及半導體元件的製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201919130A true TW201919130A (zh) | 2019-05-16 |
Family
ID=62133551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106139117A TW201919130A (zh) | 2017-11-13 | 2017-11-13 | 畫素結構、半導體結構的製造方法及半導體元件的製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108054102A (zh) |
| TW (1) | TW201919130A (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4646368B2 (ja) * | 1999-08-31 | 2011-03-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| TWI518800B (zh) * | 2008-08-08 | 2016-01-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| EP2256814B1 (en) * | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
| TWI545652B (zh) * | 2011-03-25 | 2016-08-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| CN107112364B (zh) * | 2014-12-16 | 2020-09-08 | 夏普株式会社 | 半导体装置、其制造方法、及具备半导体装置的显示装置 |
| TWI609496B (zh) * | 2016-09-07 | 2017-12-21 | 友達光電股份有限公司 | 薄膜電晶體及其製作方法 |
-
2017
- 2017-11-13 TW TW106139117A patent/TW201919130A/zh unknown
- 2017-12-18 CN CN201711364453.2A patent/CN108054102A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054102A (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103081079B (zh) | 半导体装置及其制造方法 | |
| US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| US9726940B2 (en) | Active matrix substrate manufacturing method, display apparatus manufacturing method, and display apparatus | |
| US9893092B2 (en) | Thin-film transistor array substrate having oxide semiconductor with channel region between conductive regions | |
| EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| KR20150034121A (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
| JP7471075B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| CN210723028U (zh) | 显示面板、显示装置 | |
| KR20140140822A (ko) | 박막트랜지스터 어레이 기판 및 그의 제조방법 | |
| US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN104040724B (zh) | 半导体装置、显示装置和半导体装置的制造方法 | |
| WO2021120378A1 (zh) | 一种阵列基板及其制作方法 | |
| EP2983204B1 (en) | Display device and method for manufacturing the same | |
| CN111739841B (zh) | 一种顶栅结构的In-cell触控面板及制作方法 | |
| CN115084277A (zh) | 金属氧化物薄膜晶体管及其制作方法、阵列基板 | |
| KR101950834B1 (ko) | 산화물 박막 트랜지스터 및 이의 제조 방법 | |
| KR20170078394A (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
| CN101150093B (zh) | 像素结构的制作方法 | |
| CN104253158A (zh) | 薄膜晶体管及其制造方法 | |
| TWI567998B (zh) | 灰階式光罩、薄膜電晶體及主動元件陣列基板 | |
| KR20130099378A (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100997963B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| TW201919130A (zh) | 畫素結構、半導體結構的製造方法及半導體元件的製造方法 | |
| JP4238155B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 | |
| CN104103646A (zh) | 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置 |