[go: up one dir, main page]

TW201810657A - 鰭式場效電晶體及其製造方法 - Google Patents

鰭式場效電晶體及其製造方法 Download PDF

Info

Publication number
TW201810657A
TW201810657A TW105120341A TW105120341A TW201810657A TW 201810657 A TW201810657 A TW 201810657A TW 105120341 A TW105120341 A TW 105120341A TW 105120341 A TW105120341 A TW 105120341A TW 201810657 A TW201810657 A TW 201810657A
Authority
TW
Taiwan
Prior art keywords
fin
gate electrode
structures
field effect
effect transistor
Prior art date
Application number
TW105120341A
Other languages
English (en)
Other versions
TWI594421B (zh
Inventor
葉達勳
羅正瑋
顏孝璁
簡育生
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW105120341A priority Critical patent/TWI594421B/zh
Priority to US15/299,479 priority patent/US20170373059A1/en
Application granted granted Critical
Publication of TWI594421B publication Critical patent/TWI594421B/zh
Publication of TW201810657A publication Critical patent/TW201810657A/zh
Priority to US16/167,554 priority patent/US10373954B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P50/642—

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

一種鰭式場效電晶體，包含：半導體基板、鰭式結構、閘極介電層、閘極電極結構、汲極結構及源極結構。半導體基板包含絕緣區。鰭式結構延伸設置於半導體基板上，並位於二絕緣區間。閘極介電層設置以橫跨鰭式結構之兩側。閘極電極結構設置於閘極介電層上。汲極結構設置於鰭式結構對應於閘極電極結構之第一側，並與閘極電極結構間具有第一電阻值。源極結構設置於鰭式結構對應於閘極電極結構之第二側，並與閘極電極結構間具有第二電阻值，其中第一電阻值大於第二電阻值。

Description

鰭式場效電晶體及其製造方法
本發明是有關於一種半導體技術，且特別是有關於一種鰭式場效電晶體及其製造方法。
隨著積體電路的尺寸愈來愈小，以及對於驅動能力愈來愈高的需求，電晶體需要在尺寸愈來愈小的狀況下，產生高驅動電流的能力。傳統的電晶體在閘極長度縮小到20奈米以下的時候，容易產生漏電流。並且，閘極長度的縮減，使得閘極對於通道的影響力愈小。在此情形下，具有三維的源極和汲極結構的鰭式場效電晶體成功克服上述的問題，成為近年半導體技術的主流。
然而，由於尺寸小，鰭式場效電晶體在半導體通道處無法承受過高的電壓，使得鰭式場效電晶體難以應用於高電壓的環境中。因此，如何設計一個新的鰭式場效電晶體及其製造方法，以解決上述的問題，乃為此一業界亟待解決的問題。
因此，本發明之一態樣是在提供一種鰭式場效電晶體，包含：半導體基板、鰭式結構、閘極介電層、閘極電極結構、汲極結構以及源極結構。半導體基板包含複數絕緣區。鰭式結構延伸設置於半導體基板上，並位於二絕緣區間。閘極介電層沿第二方向延伸設置以橫跨鰭式結構之兩側。閘極電極結構設置於閘極介電層上。汲極結構設置於鰭式結構對應於閘極電極結構之第一側，並與閘極電極結構間具有第一電阻值。源極結構設置於鰭式結構對應於閘極電極結構之第二側，並與閘極電極結構間具有第二電阻值，其中第一電阻值大於第二電阻值。
本發明之另一態樣是在提供一種鰭式場效電晶體製造方法，包含：提供電晶體前驅物(precursor)，電晶體前驅物包含：半導體基板、鰭式結構、閘極介電層以及閘極電極結構。半導體基板包含複數絕緣區。鰭式結構延伸設置於半導體基板上，並位於二絕緣區間。閘極介電層設置以橫跨鰭式結構之兩側。閘極電極結構設置於閘極介電層上。對鰭式結構的第一位置以及第二位置進行蝕刻，其中第一位置為鰭式結構對應於閘極電極結構之第一側，第二位置為鰭式結構對應於閘極電極結構之第二側。於第一位置形成汲極結構，以及於第二位置形成源極結構，其中該汲極結構與閘極電極結構間具有一第一電阻值，該源極結構與閘極電極結構間具有一第二電阻值，該第一電阻值大於該第二電阻值。
應用本發明之優點在於藉由使鰭式場效電晶體在汲極結構與閘極電極結構間，具有較源極結構與閘極電極 結構間為大的電阻值。在鰭式場效電晶體操作於高電壓的狀況時，汲極結構與閘極電極結構間可承受較大的跨壓，進而避免使對應於閘極電極結構和閘極介電層的半導體通道承受過大的跨壓。
1‧‧‧鰭式場效電晶體
100‧‧‧半導體基板
101‧‧‧絕緣區
102A、102B‧‧‧鰭式結構
102A’、102B’‧‧‧鰭式結構
104‧‧‧閘極介電層
106‧‧‧閘極電極結構
108A、108B‧‧‧汲極結構
110A、110B‧‧‧源極結構
2、2’‧‧‧鰭式場效電晶體
200A、200B‧‧‧凹槽
300‧‧‧鰭式場效電晶體製造方法
301-303‧‧‧步驟
4‧‧‧電晶體前驅物
400A、400B‧‧‧第一位置
400C、400D‧‧‧第二位置
402A、402B‧‧‧鰭式結構
402A’、402B’‧‧‧鰭式結構
404‧‧‧閘極介電層
406‧‧‧閘極電極結構
408A、408B‧‧‧汲極結構
410A、410B‧‧‧源極結構
420A-420D‧‧‧位置
430‧‧‧鰭式場效電晶體
600‧‧‧鰭式場效電晶體製造方法
601-604‧‧‧步驟
第1A圖為本發明一實施例中，一種鰭式場效電晶體之立體圖；第1B圖為本發明一實施例中，第1A圖的鰭式場效電晶體沿A方向的俯視圖；第2A圖為本發明一實施例中，一種鰭式場效電晶體之立體圖；第2B圖為本發明一實施例中，第2A圖的鰭式場效電晶體沿A方向的俯視圖；第2C圖為本發明一實施例中，一種鰭式場效電晶體2’之立體圖；第2D圖為本發明一實施例中，第2C圖的鰭式場效電晶體2’沿A方向的俯視圖；第3圖為本發明一實施例中，一種鰭式場效電晶體製造方法的流程圖；第4A-4C圖為本發明一實施例中，鰭式場效電晶體製造方法中，各個步驟的元件俯視圖； 第5圖為本發明一實施例中，第4C圖的鰭式場效電晶體以及鰭式場效電晶體的立體圖；第6圖為本發明一實施例中，一種鰭式場效電晶體製造方法的流程圖；以及第7A-7C圖為本發明一實施例中，鰭式場效電晶體製造方法中，各個步驟的元件俯視圖。
請同時參照第1A圖及第1B圖。第1A圖為本發明一實施例中，一種鰭式場效電晶體1之立體圖。第1B圖為本發明一實施例中，第1A圖的鰭式場效電晶體1沿A方向的俯視圖。
鰭式場效電晶體1包含：半導體基板100、鰭式結構102A、102B、閘極介電層104、閘極電極結構106、汲極結構108A、108B以及源極結構110A、110B。需注意的是，由於閘極介電層104被閘極電極結構106覆蓋，因此在第1A圖及第1B圖中，閘極介電層104是以虛線繪示。
於一實施例中，半導體基板100為例如，但不限於矽基板。半導體基板100包含多個絕緣區101。絕緣區101包含例如，但不限於淺溝槽隔離(shallow trench isolation；STI)的結構。絕緣區101包含絕緣物質，例如但不限於矽氧化物。於一實施例中，上述的矽氧化物為例如，但不限於二氧化矽(SiO2)。
鰭式結構102A、102B延伸設置於半導體基板100上，並分別位於二絕緣區101間。於一實施例中，原始的半導體基板100整體可具有相當於鰭式結構102A、102B的高度，並在移除對應於絕緣區101的部分並沉積絕緣物質後，使半導體基板100在二絕緣區101間的部分做為鰭式結構102A、102B。於另一實施例中，鰭式結構102A、102B亦可由半導體基板100的表層經由磊晶生長(epitaxial growth)形成。
閘極介電層104設置以橫跨鰭式結構102A、102B之兩側。於一實施例中，閘極介電層104設置的方向與鰭式結構102A、102B實質上垂直。需注意的是，上述的「實質上垂直」係指閘極介電層104以及鰭式結構102A、102B間的角度不必須為90度，而可與90度具有一合理範圍之差異。閘極介電層104可包含例如，但不限於高介電係數材質。
閘極電極結構106設置於閘極介電層104上。於一實施例中，閘極電極結構106包含例如，但不限於金屬材質。操作上，鰭式場效電晶體1可藉由施加電壓於閘極電極結構106上，以使鰭式結構102A、102B對應於閘極電極結構106與閘極介電層104的位置形成半導體通道，以使電流通過。
汲極結構108A、108B分別設置於鰭式結構102A、102B對應於閘極電極結構106之第一側。源極結構 110A、110B分別設置於鰭式結構102A、102B對應於閘極電極結構106之第二側。
於一實施例中，汲極結構108A、108B和源極結構110A、110B是以例如，但不限於磊晶生長的方式形成。於一實施例中，汲極結構108A、108B和源極結構110A、110B的材質包含例如，但不限於矽鍺(SiGe)。
於一實施例中，汲極結構108A、108B間相電性連接，且源極結構110A、110B間相電性連接。其中，汲極結構108A、108B與閘極電極結構106間具有的電阻值，大於源極結構110A、110B與閘極電極結構106間具有的電阻值。
於本實施例中，汲極結構108A、108B與閘極電極結構106間具有第一距離D1，源極結構110A、110B與閘極電極結構106間具有第二距離D2。其中，第一距離D1大於第二距離D2。因此，藉由上述的距離配置，汲極結構108A、108B與閘極電極結構106間的電阻值可大於源極結構110A、110B與閘極電極結構106間的電阻值。
操作上，汲極結構108A、108B可選擇性地直接電性連接於第一電壓源(未繪示)，或是透過其他電路元件與第一電壓源電性連接。源極結構110A、110B則可選擇性地直接電性連接於第二電壓源(未繪示)，或是透過其他電路元件與第二電壓源電性連接。其中，第一電壓源的電壓準位高於第二電壓源的電壓準位。因此，當電壓施加於閘極 電極結構106上時，電流將由汲極結構108A、108B經過半導體通道流往源極結構110A、110B。
由於本發明的鰭式場效電晶體1的汲極結構108A、108B與閘極電極結構106間的第一距離D1大於源極結構110A、110B與閘極電極結構106間的第二距離D2，使得鰭式場效電晶體1在汲極結構108A、108B與閘極電極結構106間具有較大的電阻值。
因此，在鰭式場效電晶體1操作於高電壓的狀況，亦即上述汲極結構108A、108B所電性連接的第一電壓源具有較高的電壓時，汲極結構108A、108B與閘極電極結構106間可承受較大的跨壓，進而避免使對應於閘極電極結構106和閘極介電層104的半導體通道承受過大的跨壓。
需注意的是，上述兩個鰭式結構102A、102B以及對應的兩個汲極結構108A、108B和兩個源極結構110A、110B的實施方式僅為一範例。於其他實施例中，鰭式場效電晶體1可具有一個或多個鰭式結構，並對應設置有一個或多個汲極結構以及一個或多個源極結構。
請同時參照第2A圖及第2B圖。第2A圖為本發明一實施例中，一種鰭式場效電晶體2之立體圖。第2B圖為本發明一實施例中，第2A圖的鰭式場效電晶體2沿A方向的俯視圖。
鰭式場效電晶體2與第1A圖及第1B圖中的鰭式場效電晶體1類似，包含：半導體基板100、鰭式結構102A、102B、閘極介電層104、閘極電極結構106、汲極 結構108A、108B以及源極結構110A、110B。其中，鰭式場效電晶體2的半導體基板100、閘極介電層104、閘極電極結構106與鰭式場效電晶體1大同小異，因此不再贅述。
於本實施例中，鰭式場效電晶體2的汲極結構108A、108B以及源極結構110A、110B，分別與閘極電極結構106間等距。然而，鰭式結構102A、102B分別於閘極電極結構106以及汲極結構108A、108B間更包含凹槽200A、200B。
當電壓施加於閘極電極結構106上，而使鰭式場效電晶體2導通時，電流在汲極結構108A、108B流向通道時，將必須由凹槽200A、200B下方經過。由於電流能流經的面積減小，因此，鰭式場效電晶體2在汲極結構108A、108B與閘極電極結構106間可具有較大的電阻值。本實施例的鰭式場效電晶體2在汲極結構108A、108B與閘極電極結構106間可承受較大的跨壓，可操作於高電壓的狀況。
請同時參照第2C圖及第2D圖。第2C圖為本發明一實施例中，一種鰭式場效電晶體2’之立體圖。第2D圖為本發明一實施例中，第2C圖的鰭式場效電晶體2’沿A方向的俯視圖。
鰭式場效電晶體2’與第2圖中的鰭式場效電晶體2類似，包含：半導體基板100、鰭式結構102A、102B、閘極介電層104、閘極電極結構106、汲極結構108A、108B以及源極結構110A、110B。並且，鰭式場效電晶體2’的鰭式結構102A、102B亦具有凹槽200A、200B。然而，本實 施例中的汲極結構108A、108B與閘極電極結構106間的第一距離D1，大於源極結構110A、110B與閘極電極結構106間的第二距離D2。
因此，鰭式場效電晶體2’結合第1A、1B圖的鰭式場效電晶體1以及第2A、2B圖的鰭式場效電晶體2的結構，在汲極結構108A、108B與閘極電極結構106間可具有更大的電阻值。本實施例的鰭式場效電晶體2’在汲極結構108A、108B與閘極電極結構106間可承受更大的跨壓，更進一步適用於高壓的操作狀況。
請同時參照第3圖以及第4A-4C圖。第3圖為本發明一實施例中，一種鰭式場效電晶體製造方法300的流程圖。第4A-4C圖為本發明一實施例中，鰭式場效電晶體製造方法300中，各個步驟的元件俯視圖。
鰭式場效電晶體製造方法300可用以製造例如，但不限於第1A圖及第1B圖所繪示的鰭式場效電晶體1。鰭式場效電晶體製造方法300包含下列步驟(應瞭解到，在本實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行)。
於步驟301，提供如第4A圖所示的電晶體前驅物4，其中電晶體前驅物4包含第1圖中繪示的半導體基板100、閘極介電層104以及閘極電極結構106，以及未經蝕刻的鰭式結構102A’、102B’。
於步驟302，如第4B圖所示，對鰭式結構102A’、102B’的第一位置400A、400B以及第二位置400C、400D進行蝕刻。
其中，第一位置400A、400B是在鰭式結構102A’、102B’對應於閘極電極結構106之第一側，並與閘極電極結構106間具有第一距離D1的位置。第二位置400C、400D是在鰭式結構102A’、102B’對應於閘極電極結構106之第二側，並與閘極電極結構106間具有第二距離D2的位置。其中，第一距離D1大於第二距離D2。
於一實施例中，上述蝕刻的步驟可由例如，但不限於藉由硬光罩(hard mask；未繪示)於電晶體前驅物4上定義蝕刻區後，再進行蝕刻。
於步驟303，如第4C圖所示，於第一位置形成汲極結構108A、108B，以及於第二位置形成源極結構110A、110B。於一實施例中，汲極結構108A、108B和源極結構110A、110B是以例如，但不限於磊晶生長的方式形成。
第4C圖所示，包含半導體基板100、蝕刻後的鰭式結構102A、102B、閘極介電層104、閘極電極結構106、汲極結構108A、108B和源極結構110A、110B的半導體裝置，即相當於第1B圖所繪示的鰭式場效電晶體1。
需注意的是，如第4A-4C圖所示，在一實施例中，步驟301所提供的電晶體前驅物4可更包含形成於半導體基板100上未被蝕刻的鰭式結構402A’、402B’、閘極介電層404以及閘極電極結構406。在步驟302進行時，鰭式結構402A’、 402B’對應於閘極電極結構406的第一側及第二側等距的位置420A-420D亦可同時被蝕刻。於一實施例中，上述的蝕刻處與閘極電極結構106間的距離相當於第二距離D2。
進一步地，在步驟303進行的同時，上述的蝕刻處亦可同時形成汲極結構408A、408B和源極結構410A、410B。因此，包含半導體基板100、蝕刻後的鰭式結構402A、402B、閘極介電層404、閘極電極結構406、汲極結構408A、408B和源極結構410A、410B的半導體裝置，即為另一鰭式場效電晶體430。
請參照第5圖。第5圖為本發明一實施例中，第4C圖的鰭式場效電晶體1以及鰭式場效電晶體430的立體圖。
實作上，具有不等距的汲極結構108A、108B和源極結構110A、110B的鰭式場效電晶體1，可和具有等距的汲極結構408A、408B和源極結構410A、410B的鰭式場效電晶體400以單一製程同時形成。因此，鰭式場效電晶體1不僅可使用與鰭式場效電晶體430相同的製作方法，而不需增加額外的步驟，更可以和鰭式場效電晶體430同時形成，具有良好的製程相容性。
請同時參照第6圖以及第7A-7C圖。第6圖為本發明一實施例中，一種鰭式場效電晶體製造方法600的流程圖。第7A-7C圖為本發明一實施例中，鰭式場效電晶體製造方法600中，各個步驟的元件俯視圖。
鰭式場效電晶體製造方法600可用以製造例如，但不限於第2A圖及第2B圖所繪示的鰭式場效電晶體2。鰭式場效電晶體製造方法600包含下列步驟(應瞭解到，在本實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行)。
於步驟601，提供如第7A圖所示的電晶體前驅物7，其中電晶體前驅物4包含第1圖中繪示的半導體基板100、閘極介電層104以及閘極電極結構106，以及未經蝕刻的鰭式結構102A’、102B’。
於步驟602，如第7B圖所示，於鰭式結構102A、102B對應於閘極電極結構106之第一側之第一位置400A、400B對鰭式結構102A’、102B’進行蝕刻，以及於鰭式結構102A’、102B’對應於閘極電極結構106之第二側之第二位置400C、400D對鰭式結構102A’、102B’進行蝕刻。
於步驟603，如第7B圖所示，於鰭式結構102A’、102B’的閘極電極結構106以及第一位置400A、400B間進行蝕刻，以形成凹槽200A、200B。
於一實施例中，上述蝕刻的步驟可由例如，但不限於藉由硬光罩於電晶體前驅物7上定義蝕刻區後，再進行蝕刻。並且，於一實施例中，當凹槽200A、200B的深度相當於鰭式結構102A、102B相對於半導體基板100的高度時，步驟602及603的蝕刻可同時以單一光罩進行，而不需要額外的步驟。
於步驟604，如第7C圖所示，於第一位置形成汲極結構108A、108B，以及於第二位置形成源極結構110A、110B。於一實施例中，汲極結構108A、108B和源極結構110A、110B是以例如，但不限於磊晶生長的方式形成。
第7C圖所示，當步驟602中，第一位置400A、400B和第二位置400C、400D相對閘極電極結構106的第一距離D1及第二距離D2相等時，包含半導體基板100、蝕刻後的鰭式結構102A、102B、閘極介電層104、閘極電極結構106、汲極結構108A、108B、源極結構110A、110B和凹槽200A、200B的半導體裝置，即相當於第2B圖所繪示的鰭式場效電晶體2。
而當步驟602中，第一距離D1大於第二距離D2時，則包含上述元件的半導體裝置相當於第2D圖所繪示的鰭式場效電晶體2’。
需注意的是，如第7A-7C圖所示，在一實施例中，步驟601至603亦可如形成如第4A-4C圖所示，具有與閘極電極結構406等距的汲極結構408A、408B和源極結構410A、410B的另一鰭式場效電晶體430。因此，鰭式場效電晶體2不僅可使用與鰭式場效電晶體430相同的製作方法，而不需增加額外的步驟，更可以和鰭式場效電晶體430同時形成，具有良好的製程相容性。
上述的實施例是以所形成的凹槽200A、200B的深度相當於鰭式結構102A、102B相對於半導體基板100的高度為範例進行說明。於另一實施例中，當凹槽200A、 200B的深度小於鰭式結構102A、102B相對於半導體基板100的高度時，則需要額外的光罩進行兩階段的蝕刻。
雖然本案內容已以實施方式揭露如上，然其並非配置以限定本案內容，任何熟習此技藝者，在不脫離本案內容之精神和範圍內，當可作各種之更動與潤飾，因此本案內容之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種鰭式場效電晶體(fin field effect transistor；FinFET)，包含：一半導體基板，包含複數絕緣區；一鰭式結構，延伸設置於該半導體基板上，並位於二該些絕緣區間；一閘極介電層，設置以橫跨該鰭式結構之兩側；一閘極電極結構，設置於該閘極介電層上；一汲極結構，設置於該鰭式結構對應於該閘極電極結構之一第一側，並與該閘極電極結構間具有一第一電阻值；以及一源極結構，設置於該鰭式結構對應於該閘極電極結構之一第二側，並與該閘極電極結構間具有一第二電阻值，其中該第一電阻值大於該第二電阻值。
  2. 如請求項1所述之鰭式場效電晶體，其中該汲極結構與該閘極電極結構間具有一第一距離，該源極結構與該閘極電極結構間具有一第二距離，其中該第一距離大於該第二距離。
  3. 如請求項1所述之鰭式場效電晶體，更包含多個該鰭式結構、多個該汲極結構以及多個該源極結構，其中多個該汲極結構分別對應於多個該鰭式結構，且多個該汲極結構間彼此電性連接，該多個該源極結構分別對應於多個該鰭式結構，且多個該源極結構間彼此電性連接。
  4. 如請求項1所述之鰭式場效電晶體，其中該鰭式結構於該閘極電極結構以及該汲極結構間更包含一凹槽。
  5. 如請求項4所述之鰭式場效電晶體，其中該凹槽之深度小於或等於該鰭式結構相對該半導體基板之高度。
  6. 一種鰭式場效電晶體製造方法，包含：提供一電晶體前驅物(precursor)，該電晶體前驅物包含：一半導體基板，包含複數絕緣區；一鰭式結構，延伸設置於該半導體基板上，並位於二該些絕緣區間；一閘極介電層，設置以橫跨該鰭式結構之兩側；以及一閘極電極結構，設置於該閘極介電層上；對該鰭式結構的一第一位置以及一第二位置進行蝕刻，其中該第一位置為該鰭式結構對應於該閘極電極結構之一第一側，該第二位置為該鰭式結構對應於該閘極電極結構之一第二側；以及於該第一位置形成一汲極結構，以及於該第二位置形成一源極結構，其中該汲極結構與該閘極電極結構間具有一第一電阻值，該源極結構與該閘極電極結構間具有一第二電阻值，該第一電阻值大於該第二電阻值。
  7. 如請求項6所述之鰭式場效電晶體製造方法，更包含： 使該第一位置與該閘極電極結構間具有一第一距離，以及使該第二位置與該閘極電極結構間具有一第二距離，其中該第一距離大於該第二距離。
  8. 如請求項6所述之鰭式場效電晶體製造方法，其中該電晶體前驅物更包含多個該鰭式結構，該鰭式場效電晶體製造方法更包含：於多個該鰭式結構的該第一位置對該鰭式結構進行蝕刻，以及於多個該鰭式結構的該第二位置對該鰭式結構進行蝕刻；於多個該鰭式結構的該第一位置形成多個該汲極結構，以及於多個該鰭式結構的該第二位置形成多個該源極結構；以及使多個該汲極結構間彼此電性連接，以及使多個該源極結構間彼此電性連接。
  9. 如請求項6所述之鰭式場效電晶體製造方法，更包含：於該鰭式結構的該閘極電極結構以及該第一位置間蝕刻，以形成一凹槽。
  10. 如請求項9所述之鰭式場效電晶體製造方法，其中該凹槽之深度小於或等於該鰭式結構相對該半導體基板之高度。
TW105120341A 2016-06-28 2016-06-28 鰭式場效電晶體及其製造方法 TWI594421B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105120341A TWI594421B (zh) 2016-06-28 2016-06-28 鰭式場效電晶體及其製造方法
US15/299,479 US20170373059A1 (en) 2016-06-28 2016-10-21 Finfet and manufacturing method of the same
US16/167,554 US10373954B2 (en) 2016-06-28 2018-10-23 FinFET and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105120341A TWI594421B (zh) 2016-06-28 2016-06-28 鰭式場效電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI594421B TWI594421B (zh) 2017-08-01
TW201810657A true TW201810657A (zh) 2018-03-16

Family

ID=60189285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105120341A TWI594421B (zh) 2016-06-28 2016-06-28 鰭式場效電晶體及其製造方法

Country Status (2)

Country Link
US (2) US20170373059A1 (zh)
TW (1) TWI594421B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348642B2 (en) * 2005-08-03 2008-03-25 International Business Machines Corporation Fin-type field effect transistor
US8174071B2 (en) 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
US8848423B2 (en) * 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US9087719B2 (en) 2012-09-28 2015-07-21 Intel Corporation Extended drain non-planar MOSFETs for electrostatic discharge (ESD) protection
US9397157B2 (en) * 2014-08-20 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device structure including a fin-embedded isolation region and methods thereof
JP6373686B2 (ja) * 2014-08-22 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置
US9859286B2 (en) * 2014-12-23 2018-01-02 International Business Machines Corporation Low-drive current FinFET structure for improving circuit density of ratioed logic in SRAM devices
US10038058B2 (en) * 2016-05-07 2018-07-31 Silicon Space Technology Corporation FinFET device structure and method for forming same

Also Published As

Publication number Publication date
US20190057965A1 (en) 2019-02-21
US10373954B2 (en) 2019-08-06
US20170373059A1 (en) 2017-12-28
TWI594421B (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN102479754B (zh) 调节集成电路中鳍片宽度的方法
US7061055B2 (en) Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same
TWI597846B (zh) 半導體裝置及其製造方法
KR102328279B1 (ko) 반도체 소자
KR20180053805A (ko) 반도체 장치 및 그 제조 방법
CN101315933A (zh) 具有多个鳍式场效应晶体管的半导体结构
TW201622145A (zh) 半導體裝置
CN106992173A (zh) 包括场效应晶体管的半导体器件
US10068979B2 (en) Planar field effect transistor
TWI594421B (zh) 鰭式場效電晶體及其製造方法
JP2010118410A (ja) 半導体装置
CN108091611A (zh) 半导体装置及其制造方法
TW202414606A (zh) 半導體裝置
CN110649024B (zh) 一种三维存储器及其制备方法、一种光刻掩膜版
CN107579116A (zh) 鳍式场效晶体管及其制造方法
TWI627749B (zh) 半導體結構與半導體圖案結構
CN110911283A (zh) 绝缘体上硅的晶体管制作方法
US10256311B2 (en) Fin field effect transistor (FinFET)
TWI611506B (zh) 半導體結構及其製造方法
CN115224118B (zh) 半导体结构及半导体结构的制备方法
CN113496948B (zh) 半导体器件及其形成方法
CN111192920A (zh) 晶体管、半导体器件及晶体管的形成方法
US10192825B1 (en) Semiconductor device
US9640629B1 (en) Semiconductor device and method of manufacturing the same
TW201916112A (zh) 半導體元件及其製作方法