[go: up one dir, main page]

TW201737489A - 用於電壓調節的矽ｐ型金屬氧化物半導體（ｐｍｏｓ）與氮化鎵ｎ型金屬氧化物半導體（ｎｍｏｓ） - Google Patents

用於電壓調節的矽ｐ型金屬氧化物半導體（ｐｍｏｓ）與氮化鎵ｎ型金屬氧化物半導體（ｎｍｏｓ） Download PDF

Info

Publication number
TW201737489A
TW201737489A TW106105615A TW106105615A TW201737489A TW 201737489 A TW201737489 A TW 201737489A TW 106105615 A TW106105615 A TW 106105615A TW 106105615 A TW106105615 A TW 106105615A TW 201737489 A TW201737489 A TW 201737489A
Authority
TW
Taiwan
Prior art keywords
layer
gallium nitride
oxide
substrate
trench
Prior art date
Application number
TW106105615A
Other languages
English (en)
Other versions
TWI723134B (zh
Inventor
山薩塔克 達斯古塔
漢威 陳
馬可 拉多撒福傑維克
彼得 托欽斯基
羅沙 寇利爾
瓦路里 拉歐
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201737489A publication Critical patent/TW201737489A/zh
Application granted granted Critical
Publication of TWI723134B publication Critical patent/TWI723134B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10D64/01358—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10P14/2905—
    • H10P14/2925—
    • H10P14/3238—
    • H10P14/3256—
    • H10P14/3416—
    • H10W46/00—
    • H10W70/658—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W46/201—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明為關於氮化鎵電晶體，其形成於蝕刻進入矽基板中的溝槽中。氮化鎵層在矽基板的溝槽上。源極電極及汲極電極位於氮化鎵層上。閘極電極位於源極電極及汲極電極之間的氮化鎵層上。第一極化層位於源極電極及閘極電極之間的氮化鎵層上，及第二極化層位於閘極電極及汲極電極之間的氮化鎵層上。矽基板可包含矽111基板。

Description

用於電壓調節的矽P型金屬氧化物半導體(PMOS)與氮化鎵N型金屬氧化物半導體(NMOS)
本發明的實施方式係關於結合矽及氮化鎵(GaN)電壓調節器，且更特定的是，用於電壓調節器及射頻功率放大器的共同整合的基於矽的p型金屬氧化物半導體(PMOS)及基於GaN的n型金屬氧化物半導體(NMOS)。
電壓調節器可轉換高電壓至較小的電壓，以用於電子裝置中，例如用於電腦系統中的電壓。在較高的電壓，基於矽(Si)的電壓調節器會遭受增加的無效率。
100‧‧‧通訊裝置
101‧‧‧射頻前端
102‧‧‧開關
104‧‧‧開關
106‧‧‧無線電發射器
108‧‧‧無線電接收器
110‧‧‧wifi或藍芽
116‧‧‧天線
202‧‧‧晶圓
204‧‧‧凹陷位置
206‧‧‧凹陷位置
300‧‧‧氮化鎵電晶體
302‧‧‧基板
304‧‧‧STI層
305‧‧‧氧化物島
306‧‧‧溝槽
308‧‧‧GaN層
310‧‧‧極化層
310a‧‧‧極化層部分
310b‧‧‧極化層部分
312‧‧‧導電通道
312a‧‧‧導電通道
314‧‧‧閘極
316‧‧‧源極
318‧‧‧汲極
320‧‧‧氧化物
322‧‧‧多晶矽層
324‧‧‧側壁
326‧‧‧頂側
328‧‧‧頂部分
330‧‧‧溝槽
332‧‧‧溝槽表面
400‧‧‧透視圖
402‧‧‧基板
404a‧‧‧STI氧化物島
404b‧‧‧STI氧化物島
406‧‧‧STI溝槽
410‧‧‧方向
502‧‧‧基板
504‧‧‧溝槽
506‧‧‧氧化物島
508‧‧‧STI溝槽
512‧‧‧頂側
514‧‧‧方向
520‧‧‧氮化鎵層
522‧‧‧極化層
522a‧‧‧極化層部分
524‧‧‧導電通道
524a‧‧‧導電通道
530a‧‧‧溝槽
530b‧‧‧溝槽
540‧‧‧電極
542‧‧‧電極
544‧‧‧電極
550‧‧‧氧化物
552‧‧‧多晶矽
600‧‧‧中介物
602‧‧‧第一基板
604‧‧‧第二基板
606‧‧‧BGA
608‧‧‧金屬互連
610‧‧‧通孔
612‧‧‧矽穿孔
614‧‧‧嵌入裝置
700‧‧‧電腦裝置
702‧‧‧積體電路晶粒
704‧‧‧中央處理單元
706‧‧‧晶粒上記憶體
708‧‧‧通訊晶片單元
710‧‧‧揮發性記憶體
712‧‧‧非揮發性記憶體
714‧‧‧圖形處理單元
716‧‧‧數位訊號處理器
720‧‧‧晶片組
722‧‧‧天線
724‧‧‧觸控螢幕顯示器
726‧‧‧觸控螢幕控制器
728‧‧‧GPS
732‧‧‧感測器
734‧‧‧喇叭
736‧‧‧相機
738‧‧‧輸入裝置
740‧‧‧大量儲存裝置
742‧‧‧密碼處理器
5000‧‧‧形成物
5002‧‧‧形成物
5004‧‧‧形成物
5006‧‧‧形成物
5007‧‧‧形成物
5008‧‧‧形成物
圖1為通訊裝置的示意圖，通訊裝置包含形成於矽111基板上的氮化鎵電晶體，根據本發明的實施方式。
圖2為矽111晶圓及凹陷位置的立體( stereographic)表示的示意圖，根據本發明的實施方式。
圖3為形成於矽111基板上的氮化鎵電晶體的示意圖，根據本發明的實施方式。
圖4為顯示結晶結構方向的矽111基板的透視圖的示意圖，根據本發明的實施方式。
圖5A至5F為形成氮化鎵電晶體在矽111基板上的示意圖，根據本發明的實施方式。
圖6為實現本發明的一或更多實施方式的中介物，根據本發明的實施方式。
圖7為根據本發明的實施方式建構的電腦裝置，根據本發明的實施方式。
【發明內容及實施方式】
此處所述的為GaN NMOS電晶體(例如，用於電壓調節器或功率放大器)，其可形成於矽(Si)111基板上，其可適配形成於相同基板上的Si PMOS電晶體的形成，及其製造方法。對於GaN NMOS基板的Si 110的使用可造成挑戰，因為Si及GaN之間的結晶對稱不匹配。矽111可用於GaN NMOS而取代Si 110，因為Si 111及GaN為六方結晶結構，造成對稱匹配於二結晶結構之間。
本發明敘述辨識Si PMOS三閘極晶向以得到高表現的PMOS與高表現的GaN NMOS裝置整合在一起於200或300mm Si 111基板上。對於使用GaN電晶體的 單結晶高電壓裝置，使用了控制器及驅動電路，其利用Si CMOS邏輯。Si 111基板用於GaN磊晶，因為它提供對於GaN的最小晶格不匹配，相較於其它Si基板而言，及對於纖鋅礦GaN磊晶的相同的結晶晶格對稱。對於Si 111基板中的高表現CMOS辨識Si PMOS方向及形成GaN NMOS裝置於此Si 111基板敘述於本發明。
於以下的說明書，會使用所屬技術領域中具有通常知識者一般用於傳達它們的工作的要旨予其它所屬技術領域中具有通常知識者的詞語敘述說明實施例的多樣的態樣。唯，對於所屬技術領域中具有通常知識者而言，明顯地，本發明可僅以敘述的態樣的一些部分實現。為了說明的目的，特定的數字、材料及組態被提出以提供對於說明實施例的完整理解。唯，對於所屬技術領域中具有通常知識者而言，明顯地，本發明可被實現而無特定的細節。於其它例子，可知的特徵被省略或簡化以不阻礙說明實施例。
會敘述多樣的操作為複數離散的操作，以最有助於理解本發明的方式；然而，敘述的次序不應被解釋為意味著這些操作需要是依次序的。特別是，這些操作不需要以所示的次序進行。
此處所用的單詞「上方」、「下方」、「之間」、「上」或「位於...上」表示一材料層或組件對於其它層或組件的相對位置。例如，一層設置在另一層上方或下方可為直接接觸另一層或可具有一或更多中介層。此 外，設置在二層之間的一層可直接接觸二層或可具有一或更多中介層。相對地，第一層在第二層「上」表示與此第二層直接接觸。相似地，除非明確敘述，否則一特徵設置於二特徵之間可為直接接觸相鄰的特徵或是可具有一或更多中介層。
此外，單詞「位於...上」考慮為包含從其形成的形式，例如藉由磊晶生長、化學氣相沉積或其它半導體製程技術。單詞「位於...上」可包含被電、實體或電且實體連接。此外，單詞「位於...上」可包括中間層於二材料之間，於中間層用以促進材料的層從或於另一材料上的生長的情況。例如，氮化鎵層可位於矽111基板上。氮化鎵層可為直接磊晶生長於Si 111基板上，或從Si 111基板上的種層磊晶生長。
本發明的實施例可形成於或實現於基板上，例如半導體基板。於一實施例，半導體基板可為使用塊矽或絕緣覆矽結構形成的結晶基板。於另一實施例，半導體基板可使用替代材料形成，其可有或沒有與矽結合，其包含但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵、或III-V族或IV族材料的其它組合。雖然此處敘述了基板可從其形成的材料的一些例子，可作為其上的半導體裝置的基礎的任意材料可被建構，其落入本發明的精神及範圍中。
複數電晶體，例如金屬氧化物半導體場效電晶體(MOSFET或簡單地說MOS電晶體)，可被製造於 基板上。於本發明的多樣的實施例，MOS電晶體可為平面電晶體、非平面電晶體或兩者的組合。非平面電晶體包含FinFET電晶體，例如雙閘極電晶體及三閘極電晶體，及捲繞或全環繞閘極電晶體，例如奈米帶或奈米線電晶體。雖然此處所述實施例可僅描述平面電晶體，應注意的是，本發明亦可使用非平面電晶體實現。
各MOS電晶體包含由至少二層形成的閘極堆疊，閘極介電質層及閘極電極層。閘極介電質層可包含一層或多層的堆疊。一或更多層可包含氧化矽、二氧化矽(SiO2)及/或高介電常數(高k，或high-k)介電質材料。高k介電質材料可包含元素，例如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮和鋅。可用於閘極介電質層的高k材料的例子包含但不限於，氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、釔氧化物、氧化鋁、鉛鈧鉭氧化物、和鉛鋅鈮酸鹽。於一些實施方式，當使用高k材料時，可實施退火製程於閘極介電質層上以增進它的品質。
閘極電極形成於閘極介電質層上且可由至少一P型功函數金屬或N型功函數金屬構成，依電晶體為PMOS或NMOS而定。於一些實施方式，閘極電極可由二或更多金屬層的堆疊構成，其中一或更多金屬層為功函數金屬層且至少一金屬層為填充金屬層。為了其它的目的可更多金屬層可包含於其中，例如阻障層。
對於PMOS電晶體，可用於閘極電極的金屬包含但不限於，釕、鈀、鉑、鈷、鎳及導電金屬氧化物，例如，氧化釕。P型金屬層會致能PMOS閘極電極形成有在約4.9eV至約5.2eV之間的功函數。對於NMOS電晶體，可用於閘極電極的金屬，包含但不限於，鉿、鋯、鈦、鉭、鋁、這些金屬的合金、及這些金屬的碳化物，例如碳化鉿、碳化鋯、碳化鈦、碳化鉭、及碳化鋁。N型金屬層會致能NMOS閘極電極形成有在約3.9eV至約4.2eV之間的功函數。
於一些的實施方式，當電晶體沿著源極-通道-汲極的截面觀之，閘極電極可由「U」型結構構成，包含實質平行於基板的表面的底部分及實質垂直於基板的頂表面的二側壁部分。於另一實施例，形成閘極電極的至少一金屬層可簡單地為平面層，其實質平行於基板的頂表面且不包含實質垂直於基板的頂表面的側壁部分。於本發明的進一步實其施方式，閘極電極可由U型結構及平面、非平面U型結構的組合構成。例如，閘極電極可由形成於一或更多平面、非U型層頂上的一或更多U型金屬層構成。
於本發明的一些實施例，側壁間隔物對可形成於閘極堆疊的相對側上，其托架閘極堆疊。側壁間隔物可由材料形成，例如氮化矽、氧化矽、碳化矽、摻雜有碳的氮化矽及氧氮化矽。用於形成側壁間隔物的製程對於所屬技術領域中具有通常知識者是可知的且一般包含沉積及蝕刻步驟。於替代的實施例，可使用複數間隔物對，例 如，側壁間隔物的二對、三對、或四對可形成於閘極堆疊的相對側上。
如於所屬技術領域中可知的，源極及汲極區形成於基板內，相鄰於各MOS電晶體的閘極堆疊。源極及汲極區一般使用植入/擴散製程或蝕刻/沉積製程形成。於先前的製程，摻雜物例如硼、鋁、銻、磷或砷，可被離子植入進入基板以形成源極及汲極區。活化摻雜物且造成它們擴散更進入基板的退火製程典型地接在植入製程後。於之後的製程，基板可首先被蝕刻以形成在源極及汲極區的位置處的凹陷。磊晶沉積製程可之後被實施而以用於製造源極及汲極區的材料填充凹陷。於一些實施例，源極及汲極區可使用矽合金製造，例如矽鍺或碳化矽。於一些實施例，磊晶地沉積的矽合金可以摻雜物原位摻雜，例如硼、砷或磷。於進一步的實施方式，源極及汲極區可使用一或更多替代的半導體材料形成，例如鍺或III-V族材料或合金。且於進一步的實施方式，金屬及/或金屬合金的一或更多層可用以形成源極及汲極區。
一或更多層間介電質(ILD)沉積於MOS電晶體上方。ILD層可使用可知的可應用於積體電路結構中的介電質材料形成，例如低介電常數(low-k，或低k)介電質材料。可使用的介電質材料的例子包含但不限於，二氧化矽(SiO2)、碳摻雜氧化物(CDO)、氮化矽、有機聚合物例如全氟環丁烷或聚四氟乙烯、氟矽酸鹽玻璃(FSG)及有機矽酸鹽，例如倍半矽氧烷、矽氧烷或有機 矽酸鹽玻璃。ILD層可包含孔或氣隙，以更減少它們的介電常數。
圖1為通訊裝置100的示意圖，其包含形成於矽111基板上的氮化鎵電晶體，根據本發明的實施方式。通訊裝置100可包含多樣的電腦裝置，例如處理器及記憶體。如圖1中所示，通訊裝置100包含射頻前端101。射頻(RF)前端可包含無線電發射器106、無線電接收器108、及/或wifi或藍芽(或其它短範圍的無線無線電)110。於一些實施方式，RF前端101可包含單元收發器，組態用以從一或更多天線116傳送及接收於無線型式型態的無線電訊號。
RF前端101亦可包含開關，例如開關102或開關104。開關102或104可包含一或更多GaN NMOS電晶體以及其它電晶體的類型。GaN NMOS電晶體可適配比基於Si的NMOS電晶體更高的電壓。
圖2為矽111晶圓202及凹陷位置204及206的立體表示的示意圖，根據本發明的實施方式。矽111晶圓202可為300mm晶圓。立體投影顯示投影在二維表面上的不同結晶方向的矽原子的相對位置。立體投影可被用以顯示晶圓應為凹陷的晶圓的位置，用於半導體製程的晶圓的結晶面的辨識。投影顯示111投影於中心(被環繞的)及投影的及環繞的等效方向原子。
於圖2，第一凹陷在第一凹陷位置204作出，於-211原子投影所位於的點。在矽111晶圓202的圓周 上，-211原子投影從01-1及0-11原子投影點是差90度。於一些實施方式，凹陷可在凹陷位置206作出，其重合2-1-1原子投影面。在矽111晶圓202的圓周上，2-1-1原子投影亦從01-1及0-11原子投影點是差90度。
圖3為形成於矽111基板302上的氮化鎵電晶體300的示意圖，根據本發明的實施方式。矽(Si)111基板302包含蝕刻進入基板302的溝槽330(更詳細顯示於圖5A)。溝槽330可包含溝槽表面332及側壁324。溝槽330具有側壁324，其具有110結晶方向。圖3顯示11-2結晶方向為「入紙面」。矽111基板302可包含頂側326其可被認為是基板的頂側。基板結晶方向如圖3所示-且相對於基板的結晶方向的GaN電晶體特徵的方向-增進在頂側326上及多晶矽322上的矽PMOS裝置的形成。矽PMOS裝置及GaN NMOS可一起形成用於RF及PA應用的複合CMOS裝置。
GaN電晶體300包含GaN層308，其從溝槽表面332生長。一些實施方式包含淺溝槽隔離(STI)層304。STI層304包含複數氧化物島305。各氧化物島305由溝槽306分開。GaN層308磊晶地形成於溝槽306中(於一些實施方式，從種層，以增進磊晶生長)。
極化層310可形成於GaN層308上。極化層310可包含鋁+氮合金，例如氮化鋁銦(AlxIn1-xN)或氮化鋁鎵(AlxGa1-xN)。部分極化層310可包含氮化鋁(AlN)的中間層，其可沉積於GaN層上以幫助增進極化 層的剩餘物的形成且進一步支持所成的通道中的移動率。導電通道312形成於極化層310及GaN層308的介面。
閘極電極314可由以下形成：蝕刻穿過極化層以暴露GaN層308(或中間AlN層)。金屬電極可沉積於暴露的GaN層308上。相似地，金屬源極電極316及金屬汲極電極318可由以下形成：蝕刻穿過極化層以暴露GaN層308，且沉積導電材料於暴露的GaN層區中。在源極316及閘極314之間的極化層部分310a為被隔離的，因為極化材料的蝕刻暴露下伏的GaN層308。這造成導電通道312a形成為沿著在源極316及閘極314之間的GaN層308及極化層310a之間的介面。相似地，在汲極318及閘極314之間的極化層部分310b被隔離，因為極化層材料的蝕刻暴露下伏的GaN層308。這造成導電通道312b形成為沿著在汲極318及閘極314之間的GaN層308及極化層310b之間的介面。在極化層310為由蝕刻製程分割的情況(以形成閘極、源極及汲極)，本發明稱各分割為極化層。
氧化物層320形成在極化層310、源極316、閘極314及汲極318上。多晶矽層322形成在氧化物320上。多晶矽322的頂部分328共平面於矽111基板302的頂部分326。
圖4為顯示結晶方向的矽111基板402的透視圖400的示意圖，根據本發明的實施方式。透視圖400顯示對於矽111基板的結晶方向及STI氧化物島404a及 404b的相對方向。STI氧化物島404a從矽111基板形成，有長軸於[11-2]方向。STI溝槽406分開各STI氧化物島。GaN NMOS電晶體可生長於STI溝槽406中，如於圖3及圖5A至5C敘述的。
矽111島會具有(110)側壁410且可形成於[11-2]方向410。矽頂側410會反映111基板方向。
圖5A至5F為形成氮化鎵電晶體在矽111基板502上的示意圖，根據本發明的實施方式。圖5A顯示淺溝槽隔離(STI)氧化物島506的形成物5000。矽111基板502可被蝕刻以形成基板溝槽504。STI氧化物島可被圖案化且沉積以形成具有在(11-2)結晶方向的長軸的島。各氧化物島506由STI溝槽508從它的最近相鄰物分開。氧化物島506及STI溝槽508可被稱為STI層。
溝槽504的側壁為矽110側壁。頂側512在(111)方向。
圖5B顯示氮化鎵層520的形成物5002。GaN層520可形成於基板溝槽中-且更特定的是，從在STI氧化物島之間的STI溝槽。
圖5C顯示極化層522的形成物5004。極化層522的形成可包含氮化鎵作為種層的初始沉積。氮化銦鎵(AlxIn1-xN)或氮化鋁鎵(AlxGa1-xN)的層可沉積於種層上以形成極化層522的剩餘物。AlN的種層，若被使用，亦可促進形成在極化層522及GaN層520之間的介面的導電通道524中的導電元素的移動率。
圖5D及5E顯示閘極、源極及汲極的形成物5006。於圖5D，極化層被蝕刻以揭露GaN層520。例如，GaN層可被暴露為溝槽530a及530b。溝槽530a及b從極化層的其它部分隔離極化部分522a。如下所述，源極/汲極可分別形成於溝槽530a/530b中。極化層524的部分的移除造成隔離的導電通道524a。
圖5E顯示閘極、源極及汲極電極的形成物5007。閘極電極540可使用圖案化沉積而沉積。相似地，汲極電極542及源極電極544可使用圖案化沉積而沉積。電極金屬可包含鈦、鎢或其它金屬。電極的長軸在平行於Si 11-2方向514的方向。
圖5F顯示在電極540、542及544上且在極化層上的氧化物層550的形成5008。氧化物可使用可知的用於形成氧化物層的技術而沉積。多晶矽層552可形成於氧化物550上。多晶矽可使用可知的技術形成。多晶矽552可接受平面化製程以平面化多晶矽成為與矽111基板502的頂側512共平面。
圖6描述中介物600，其包含本發明的一或更多實施方式。中介物600係用於橋接第一基板602至第二基板604的中介基板。第一基板602可為，例如，積體電路晶粒。第二基板604可為，例如，記憶體模組、電腦主機板或其它積體電路晶粒。一般而言，中介物600的目的是擴展連接至更廣的間距或用以重路由連接至不同的連接。例如，中介物600可耦合積體電路晶粒至球柵陣列 (BGA)606，其可接續耦合至第二基板604。於一些實施方式，第一及第二基板602/604附接至中介物600的相對側。於其它實施方式，第一及第二基板602/604附接至中介物600的相同側。且於進一步的實施方式，三或更多基板由中介物600的方式互連。
中介物600可由，環氧樹脂、玻璃纖維加強環氧樹脂、陶瓷材料或例如聚醯亞胺的聚合物材料形成。於進一步的實施例，中介物可由替代的剛性或撓性材料形成，其可包含與上述用於半導體基板的相同材料，例如矽、鍺及其它III-V族及IV族材料。
中介物可包含金屬互連608及通孔610，包含但不限於矽穿孔(TSV)612。中介物600可進一步包含嵌入裝置614，包含被動及主動裝置的兩者。此裝置包含，但不限於，電容、解耦合電容、電阻、電感、熔絲、二極體、變壓器、感測器及靜電放電(ESD)裝置。更複雜的裝置，例如射頻(RF)裝置、功率放大器、電源管理裝置、天線、陣列、感測器及微機電系統(MEMS)裝置亦可形成於中介物600上。
根據本發明的實施方式，此處揭示的設備或製程可用於中介物600的製造中。
圖7描述根據本發明的一實施方式的電腦裝置700。電腦裝置700可包含一些組件。於一實施方式，這些組件附接於一或更多主機板。於替代的實施方式，這些組件的一些或全部製造於單系統單晶片(SoC)晶粒 上。電腦裝置700中的組件，包含但不限於，積體電路晶粒702及至少一通訊邏輯單元708。於一些實施例，通訊邏輯單元708被製造於積體電路晶粒702中，而於其它實施例通訊邏輯單元708被製造於分別的積體電路晶片中，此積體電路晶片可被接合於為與積體電路晶粒702共享的或耦合至積體電路晶粒702的半導體基板或主機板。積體電路晶粒702可包含CPU 704，及通常用作快取記憶體的晶粒上記憶體706，其可由例如嵌入DRAM(eDRAM)或自旋轉移矩記憶體(STTM或STT-MRAM)的技術提供。
電腦裝置700可包含其它可能有或可能沒有與主機板實體及電耦合或製造於SoC晶粒中的組件。這些其它組件，包含但不限於，揮發性記憶體710(例如，DRAM)、非揮發性記憶體712(例如，ROM或快閃記憶體)、圖形處理單元714(GPU)、數位訊號處理器716、密碼處理器742(於硬體中執行密碼演算的特殊處理器)、晶片組720、天線722、顯示器或觸控螢幕顯示器724、觸控螢幕控制器726、電池728或其它電源、功率放大器(未顯示)、電壓調節器(未顯示)、全球定位系統(GPS)裝置728、羅盤730、移動共處理器或感測器732(其可包含加速度計、陀螺儀及羅盤)、喇叭734、相機736、使用者輸入裝置738(例如鍵盤、滑鼠、觸控筆及觸控板)及大量儲存裝置740(例如硬碟、光碟(CD)、數位多用碟片(DVD)等)。
通訊邏輯單元708致能用於從且至電腦裝置 700的資料的傳輸的無線通訊。單詞「無線」及其所衍生的可用於敘述電路、裝置、系統、方法、技術、通訊頻道等，其可經由非固態介質可藉由調變的電磁輻射的使用而通訊資料。此單詞並非暗示相關裝置沒有包含任何線，雖然於一些實施方式中可能沒有線。通訊邏輯單元708可實現任意許多無線標準或協定，包含但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物，以及任意指定用於3G、4G、5G以及更多的其它無線協定。電腦裝置700可包含複數通訊邏輯單元708。例如，第一通訊邏輯單元708可用於較短範圍的無線通訊，例如Wi-Fi及藍芽，且第二通訊邏輯單元708可用於較長的範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
電腦裝置700的處理器704包含一或更多裝置，例如，電晶體或金屬互連，其根據本發明的實施方式形成。單詞「處理器」可表示從暫存器及/或記憶體處理電資料以將電資料轉換成可儲存於暫存器及/或記憶體中的其它電資料的任意裝置的裝置或裝置的部分。
通訊邏輯單元708亦可包含一或更多裝置，例如電晶體或金屬互連，其根據本發明的實施方式形成。通訊邏輯單元708可包含通訊前端。
於多樣的實施方式，電腦裝置700可為膝上 電腦、小筆電、筆記型電腦、超極致筆電、智慧手機、平板電腦、個人數位助理(PDA)、超極移動個人電腦(PC)、行動電話、桌上電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位影片錄影機。於進一步的實施例中，電腦裝置700可為處理資料的任意其它電子裝置。
例子1係一種設備，其包含：矽基板，包含溝槽；氮化鎵層，在該矽基板的該溝槽中；源極電極，在該氮化鎵層上；汲極電極，在該氮化鎵層上；閘極電極，在該源極電極及該汲極電極之間的該氮化鎵層上；及第一極化層，在該源極電極及該閘極電極之間的該氮化鎵層上，及第二極化層在該閘極電極及該汲極電極之間的該氮化鎵層上。
例子2可包含例子1的標的，且亦可包含氧化物層，該氧化物層在該源極電極、該汲極電極、該閘極電極上且在該源極電極、該汲極電極及該閘極電極之間的該極化層上。
例子3可包含例子2的標的，且亦包含多晶矽層在該氧化物層上。
例子4可包含例子3的標的，其中該多晶矽層的頂側與該矽基板的頂側實質共平面。
例子5可包含例子1的標的，且亦可包含氧化物層在該溝槽中，該氧化物包含具有在實質平行於[11-2]方向的方向上的長軸的氧化物的島，該氧化物的島相鄰 於暴露該矽基板及在該矽基板上的氮化鎵種層的一者或兩者的隔離溝槽。
例子6可包含例子5的標的，其中氮化鎵種層設置在相鄰於該氧化物的島的該隔離溝槽中的該矽基板上，該氮化鎵形成於該種層上。
例子7可包含例子1的標的，且亦可包含在該氮化鎵層及該第一極化層之間的介面的二維電子氣(2DEG)；及在該氮化鎵層及該第二極化層之間的介面的2DEG。
例子8為一種形成氮化鎵電晶體在矽基板上的方法，該方法包含：提供矽基板；形成基板溝槽在該矽基板中；形成氧化物在該基板溝槽中，在該基板溝槽中的該氧化物包含各由隔離溝槽分開的複數氧化物島，各氧化物島包含在平行於[11-2]方向的方向上的長軸；形成氮化鎵層在該隔離溝槽中且在該氧化物島上；形成極化層在該氮化鎵層上；蝕刻該極化層於第一位置中以暴露該氮化鎵的第一部分；形成源極電極在該氮化鎵該第一部分中；蝕刻該極化層於第二位置中以暴露該氮化鎵的第一部分；形成汲極電極在該氮化鎵的該第二部分中；蝕刻該極化層於第三位置中以暴露該氮化鎵的第一部分；形成閘極電極在該氮化鎵的該第三部分中，該閘極電極在該源極電極及該汲極電極之間；形成氧化物層在該源極電極、該閘極電極及該汲極電極上，且在該極化層上；形成多晶矽層在該氧化物層上；及平面化該多晶矽層成為與該矽基板共平面。
例子9可包含例子8的標的，且亦可包含辨識-211立體位置於該矽晶圓的邊緣上；及在該-211立體位置凹陷該矽晶圓。
例子10可包含例子8的標的，其中形成閘極電極更包含形成閘極介電質及形成閘極金屬在該閘極介電質上。
例子11可包含例子9的標的，其中該-211立體位置位於與在該矽基板的邊緣上的01-1立體位置差90度的該矽基板的邊緣。
例子12可包含例子8或9的標的，且亦包含：辨識2-1-1立體位置於該矽晶圓的邊緣上；及凹陷該矽晶圓在該2-1-1立體位置。
例子13為一種電腦裝置，其包含：處理器，設置於基板上；通訊邏輯單元，於該處理器內；記憶體，於該處理器內；圖形處理單元，在該電腦裝置內；天線，在該電腦裝置內；顯示器，在該電腦裝置上；電池，在該電腦裝置內；功率放大器，在該處理器內；及電壓調節器，在該處理器內。該電腦裝置包含電晶體，該電晶體包含：矽基板，包含溝槽；氮化鎵層，在該矽基板的該溝槽上；源極電極，在該氮化鎵層上；汲極電極，在該氮化鎵層上；閘極電極，在該源極電極及該汲極電極之間的該氮化鎵層上；及第一極化層，在該源極電極及該閘極電極之間的該氮化鎵層上，及第二極化層，在該閘極電極及該汲極電極之間的該氮化鎵層上。
例子14可包含例子13的標的，且亦可包含氧化物層，該氧化物層在該源極電極、該汲極電極、該閘極電極上且在該源極電極、該汲極電極及該閘極電極之間的該極化層上。
例子15可包含例子14的標的，更包含多晶矽層在該氧化物層上。
例子16可包含例子15的標的，其中該多晶矽層的頂側與該矽基板的頂側實質共平面。
例子17可包含例子13的標的，且亦可包含氧化物層在該溝槽中，在該溝槽中的該氧化物層包含具有在實質平行於[11-2]方向的方向上的長軸的氧化物的島，該氧化物的島相鄰於暴露該矽111基板或在該矽基板上的氮化鎵種層的一者或兩者的隔離溝槽。
例子18可包含例子17的標的，其中氮化鎵種層設置在相鄰於該氧化物的島的該隔離溝槽中的該矽基板上，該氮化鎵形成於該種層上。
例子19可包含例子13的標的，且亦可包含在該氮化鎵層及該第一極化層之間的介面的二維電子氣(2DEG)；及在該氮化鎵層及該第二極化層之間的介面的2DEG。
例子20可包含例子13的標的，其中該電腦裝置包含用以發送及接收無線射頻訊號的射頻收發器的一或兩者。
例子21可包含例子13的標的，其中該矽基 板為p型矽111基板。
例子22可包含例子5的標的，其中該氧化物層包含淺溝槽隔離氧化物。
例子23可包含例子10的標的，其中在該基板溝槽上的該氧化物層包含淺溝槽隔離氧化物。
例子24可包含例子20的標的，其中在該溝槽中的該氧化物為淺溝槽隔離氧化物。
例子25可包含例子1至24中之任一例子的標的，其中該矽基板包含矽111基板。
上述的本發明的說明的實施例的描述，包含於摘要中敘述的，無意窮盡或限制本發明於特定的揭示的精確形式。雖然本發明的特定實施例及例子於此處為了說明的目的敘述，在本發明的範疇內的多樣的均等修改是可能的，只要可為所屬技術領域中具有通常知識者所理解。
根據上述詳細的敘述，可對本發明作出這些修改。用於之後的申請專利範圍的詞語不應被解釋為限制本發明至揭示於說明書及申請專利範圍中的特定的實施例。而是，本發明的範疇應完全由之後的申請專利範圍決定，其根據被建立的申請專利範圍解釋原則而解釋。
300‧‧‧氮化鎵電晶體
302‧‧‧基板
304‧‧‧STI層
305‧‧‧氧化物島
306‧‧‧溝槽
308‧‧‧GaN層
310‧‧‧極化層
310a‧‧‧極化層部分
310b‧‧‧極化層部分
312‧‧‧導電通道
312a、312b‧‧‧導電通道
314‧‧‧閘極
316‧‧‧源極
318‧‧‧汲極
320‧‧‧氧化物
322‧‧‧多晶矽層
324‧‧‧側壁
326‧‧‧頂側
328‧‧‧頂部分
330‧‧‧溝槽
332‧‧‧溝槽表面

Claims (25)

  1. 一種設備，包含：矽基板，包含溝槽；氮化鎵層，在該矽基板的該溝槽中；源極電極，在該氮化鎵層上；汲極電極，在該氮化鎵層上；閘極電極，在該源極電極及該汲極電極之間的該氮化鎵層上；及第一極化層，在該源極電極及該閘極電極之間的該氮化鎵層上，及第二極化層在該閘極電極及該汲極電極之間的該氮化鎵層上。
  2. 如請求項第1項的設備，更包含氧化物層，該氧化物層在該源極電極、該汲極電極、該閘極電極上且在該源極電極、該汲極電極及該閘極電極之間的該極化層上。
  3. 如請求項第2項的設備，更包含多晶矽層，該多晶矽層在該源極電極上的該氧化物層上。
  4. 如請求項第3項的設備，其中該多晶矽層的頂側與該矽基板的頂側實質共平面。
  5. 如請求項第1項的設備，更包含氧化物層在該溝槽中，該氧化物包含具有在實質平行於[11-2]方向的方向上的長軸的氧化物的島，該氧化物的島相鄰於暴露該矽基板及在該矽基板上的氮化鎵種層的一者或兩者的溝槽。
  6. 如請求項第5項的設備，其中氮化鎵種層設置在相鄰於該氧化物的島的該隔離溝槽中的該矽基板上，該氮化 鎵形成於該種層上。
  7. 如請求項第5項的設備，其中該氧化物包含淺溝槽隔離氧化物。
  8. 如請求項第1項的設備，更包含：在該氮化鎵層及該第一極化層之間的介面的二維電子氣(2DEG)；及在該氮化鎵層及該第二極化層之間的介面的2DEG。
  9. 如請求項第1項的設備，其中該矽基板包含矽111基板。
  10. 一種形成氮化鎵電晶體在矽基板上的方法，該方法包含：提供矽基板；形成基板溝槽在該矽基板中；形成氧化物在該基板溝槽中，在該基板溝槽中的該氧化物包含各由隔離溝槽分開的複數氧化物島，各氧化物島包含在平行於[11-2]方向的方向上的長軸；形成氮化鎵層在該隔離溝槽中且在該氧化物島上；形成極化層在該氮化鎵層上；蝕刻該極化層於第一位置中以暴露該氮化鎵的第一部分；形成源極電極在該氮化鎵該第一部分中；蝕刻該極化層於第二位置中以暴露該氮化鎵的第一部分；形成汲極電極在該氮化鎵的該第二部分中； 蝕刻該極化層於第三位置中以暴露該氮化鎵的第一部分；形成閘極電極在該氮化鎵的該第三部分中，該閘極電極在該源極電極及該汲極電極之間；形成氧化物層在該源極電極、該閘極電極及該汲極電極上，且在該極化層上；形成多晶矽層在該源極電極、該閘極電極及該汲極電極上的該氧化物層上，且在該極化層上；及平面化該多晶矽層成為與該矽基板共平面。
  11. 如請求項第8項的方法，更包含：辨識-211立體(stereographic)位置於該矽基板的邊緣上；及在該-211立體位置凹陷該矽基板。
  12. 如請求項第8項的方法，其中形成閘極電極更包含形成閘極介電質及形成閘極金屬在該閘極介電質上。
  13. 如請求項第9項的方法，其中該-211立體位置位於與在該矽基板的邊緣上的01-1立體位置差90度的該矽基板的邊緣。
  14. 如請求項第10項的方法，更包含：辨識2-1-1立體位置於該矽基板的邊緣上；及凹陷該矽基板在該2-1-1立體位置。
  15. 如請求項第10項的方法，其中該矽基板包含矽111基板。
  16. 一種電腦裝置，包含： 處理器，設置於基板上；通訊邏輯單元，於該處理器內；記憶體，於該處理器內；圖形處理單元，在該電腦裝置內；天線，在該電腦裝置內；顯示器，在該電腦裝置上；電池，在該電腦裝置內；功率放大器，在該處理器內；及電壓調節器，在該處理器內；其中該電腦裝置包含電晶體，該電晶體包含：矽基板，包含溝槽；氮化鎵層，在該矽基板的該溝槽上；源極電極，在該氮化鎵層上；汲極電極，在該氮化鎵層上；閘極電極，在該源極電極及該汲極電極之間的該氮化鎵層上；及第一極化層，在該源極電極及該閘極電極之間的該氮化鎵層上，及第二極化層，在該閘極電極及該汲極電極之間的該氮化鎵層上。
  17. 如請求項第16項的電腦裝置，更包含氧化物層，該氧化物層在該源極電極、該汲極電極、該閘極電極上且在該源極電極、該汲極電極及該閘極電極之間的該極化層上。
  18. 如請求項第17項的電腦裝置，更包含多晶矽層在 該氧化物層上。
  19. 如請求項第18項的電腦裝置，其中該多晶矽層的頂側與該矽基板的頂側實質共平面。
  20. 如請求項第16項的電腦裝置，更包含氧化物層在該溝槽中，在該溝槽中的該氧化物層包含具有在實質平行於[11-2]方向的方向上的長軸的氧化物的島，該氧化物的島相鄰於暴露該矽基板或在該矽基板上的氮化鎵種層的一者或兩者的隔離溝槽。
  21. 如請求項第20項的電腦裝置，其中氮化鎵種層設置在相鄰於該氧化物的島的該隔離溝槽中的該矽基板上，該氮化鎵形成於該種層上。
  22. 如請求項第16項的電腦裝置，更包含：在該氮化鎵層及該第一極化層之間的介面的二維電子氣(2DEG)；及在該氮化鎵層及該第二極化層之間的介面的2DEG。
  23. 如請求項第16項的電腦裝置，其中該電腦裝置包含用以發送及接收無線射頻訊號的射頻收發器的一或兩者。
  24. 如請求項第16項的電腦裝置，其中該矽111基板為p型矽111基板。
  25. 如請求項第16至24項中之任一項的電腦裝置，其中該矽基板包含矽111基板。
TW106105615A 2016-03-28 2017-02-20 用於電壓調節的矽ｐ型金屬氧化物半導體（ｐｍｏｓ）與氮化鎵ｎ型金屬氧化物半導體（ｎｍｏｓ）以及形成氮化鎵電晶體在矽基板上的方法 TWI723134B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US16/24420 2016-03-28
PCT/US2016/024420 WO2017171699A1 (en) 2016-03-28 2016-03-28 Silicon pmos with gallium nitride nmos for voltage regulation

Publications (2)

Publication Number Publication Date
TW201737489A true TW201737489A (zh) 2017-10-16
TWI723134B TWI723134B (zh) 2021-04-01

Family

ID=59966233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105615A TWI723134B (zh) 2016-03-28 2017-02-20 用於電壓調節的矽ｐ型金屬氧化物半導體（ｐｍｏｓ）與氮化鎵ｎ型金屬氧化物半導體（ｎｍｏｓ）以及形成氮化鎵電晶體在矽基板上的方法

Country Status (3)

Country Link
US (1) US10600787B2 (zh)
TW (1) TWI723134B (zh)
WO (1) WO2017171699A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600787B2 (en) 2016-03-28 2020-03-24 Intel Corporation Silicon PMOS with gallium nitride NMOS for voltage regulation
US10707136B2 (en) 2016-04-01 2020-07-07 Intel Corporation Gallium nitride NMOS on Si (111) co-integrated with a silicon PMOS
CN119894144B (zh) * 2025-01-13 2025-11-07 广东工业大学 一种具有双栅控制结构的GaN基自驱动窄带光电探测器及其制备方法和应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160134872A (ko) 2011-12-19 2016-11-23 인텔 코포레이션 비평면 iii-n 트랜지스터
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US9673045B2 (en) * 2013-09-27 2017-06-06 Intel Corporation Integration of III-V devices on Si wafers
US9660064B2 (en) * 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack
JP6395502B2 (ja) 2014-08-20 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
US10600787B2 (en) 2016-03-28 2020-03-24 Intel Corporation Silicon PMOS with gallium nitride NMOS for voltage regulation

Also Published As

Publication number Publication date
US20190051650A1 (en) 2019-02-14
TWI723134B (zh) 2021-04-01
US10600787B2 (en) 2020-03-24
WO2017171699A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
TWI770252B (zh) 具有汲極場板的氮化鎵電晶體、具有其之電路和系統及其製造方法
US10943836B2 (en) Gallium nitride NMOS on Si (111) co-integrated with a silicon PMOS
TW202119594A (zh) 用以建立三維記憶體和邏輯並具有背側接點的電晶體
CN111384048A (zh) 具有堆叠晶体管的三维集成电路
KR102304791B1 (ko) 성능 및 게이트 충전을 위한 게이트 프로파일의 최적화
US10861870B2 (en) Inverted staircase contact for density improvement to 3D stacked devices
CN110660870A (zh) 肖特基二极管结构以及与iii-v晶体管的集成
TWI706515B (zh) 氮化鎵電壓調整器
US11508824B2 (en) Gallium nitride transistors with multiple threshold voltages and their methods of fabrication
JP2017527976A (ja) 高電圧デバイスを集積させたシリコンダイ
TWI706476B (zh) 蝕刻鰭片核心以提供加倍鰭片
US10529827B2 (en) Long channel MOS transistors for low leakage applications on a short channel CMOS chip
TWI723134B (zh) 用於電壓調節的矽ｐ型金屬氧化物半導體（ｐｍｏｓ）與氮化鎵ｎ型金屬氧化物半導體（ｎｍｏｓ）以及形成氮化鎵電晶體在矽基板上的方法
CN110660861A (zh) 用于iii-v族金属氧化物半导体场效应晶体管（mosfet）的沟道层形成
WO2018057041A1 (en) Monolithic multi-color light emitting pixel
TWI738845B (zh) Ｐ－ｉ－ｎ二極體和連接的ｉｉｉ－ｎ裝置及其製造方法
US20220416017A1 (en) Buried power rail with a silicide layer for well biasing
US20240213140A1 (en) Integrated circuit structures having backside high
US20200006523A1 (en) Channel layer for iii-v metal-oxide-semiconductor field effect transistors (mosfets)
US11107924B2 (en) Systems and methods to reduce FinFET gate capacitance
US20240304621A1 (en) Fabrication of nanoribbon-based transistors using patterned foundation
US20250324690A1 (en) Nanoribbon-based transistors with etch stop layer to assist subfin removal
US20240332166A1 (en) Integrated circuit structures having air gaps
US20240222276A1 (en) Integrated circuit structures having lookup table decoders for fpgas
CN110634940A (zh) 使用横向外延过生长制造肖特基势垒二极管

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees