TW201819283A

TW201819283A - 石墨烯奈米帶互連體和互連體襯墊

Info

Publication number: TW201819283A
Application number: TW106128460A
Authority: TW
Inventors: 阿蘭薩蘇梅斯特雷卡洛; 詹斯密特喬拉; 啟文林; 羅曼考迪洛; 潔西卡托羅斯
Original assignee: 美商英特爾股份有限公司
Priority date: 2016-09-30
Filing date: 2017-08-22
Publication date: 2018-06-01
Also published as: WO2018063289A1; TWI751187B

Abstract

敘述了石墨奈米帶互連體。石墨奈米帶互連體藉由在金屬部件成長催化劑上形成石墨層(例如石墨烯)來製造。金屬部件成長催化劑被選擇性地移除，留下石墨奈米帶剩餘作為互連體。石墨奈米帶互連體具有厚度0.3奈米(nm)至2奈米以及至少40奈米的高度。導電石墨奈米帶互連體克服包含習知組合的互連體襯墊的需要。再者，相比於習知的襯墊，減少的石墨奈米帶互連體之部件尺寸能夠有較大的互連體密度和半導體裝置密度。

Description

石墨烯奈米帶互連體和互連體襯墊

本發明係有關於石墨烯奈米帶互連體及互連體襯墊。

在製造積體電路中，互連體可使用銅金屬鑲嵌製程形成在半導體基板上。此種製程典型地開始於溝槽及/或通孔被蝕刻至絕緣體層中、障壁材料被沉積在溝槽中以及接著銅金屬被沉積在障壁材料上以形成互連體。當裝置尺寸持續減小，各種互連體部件變得越來越窄、越來越緊密，導致了許多不小的問題。

100‧‧‧積體電路

102‧‧‧裝置層

104‧‧‧層間介電質(ILD)層

106‧‧‧互連體結構

112‧‧‧金屬部件

116‧‧‧石墨障壁層

120‧‧‧第一ILD層

X₁‧‧‧互連體厚度

Y₁‧‧‧鉭基障壁層厚度

Y₂‧‧‧石墨烯障壁層厚度

200‧‧‧方法

204‧‧‧步驟

208‧‧‧步驟

212‧‧‧步驟

216‧‧‧步驟

220‧‧‧步驟

224‧‧‧步驟

304‧‧‧基底ILD層

308‧‧‧毯式金屬層

312‧‧‧金屬部件

316‧‧‧石墨層

320‧‧‧第一ILD材料層

324‧‧‧蝕刻停止障壁

328‧‧‧第一互連體結構

α‧‧‧厚度

β‧‧‧部件寬度尺寸

χ‧‧‧部件高度尺寸

ε‧‧‧厚度尺寸

Φ‧‧‧高度

400‧‧‧方法

402‧‧‧步驟

404‧‧‧步驟

408‧‧‧步驟

412‧‧‧步驟

416‧‧‧步驟

504‧‧‧第二ILD層

508‧‧‧障壁層

512‧‧‧第二金屬部件

516‧‧‧第二互連體結構

600‧‧‧方法

602‧‧‧步驟

604‧‧‧步驟

608‧‧‧步驟

612‧‧‧步驟

616‧‧‧步驟

620‧‧‧步驟

624‧‧‧步驟

628‧‧‧步驟

704‧‧‧第二ILD層

706‧‧‧第二蝕刻停止障壁

708‧‧‧障壁層

712‧‧‧毯式金屬層

714‧‧‧第二金屬部件

720‧‧‧石墨障壁層

722‧‧‧第二互連體結構

724‧‧‧第三層ILD

800‧‧‧方法

804‧‧‧步驟

808‧‧‧步驟

812‧‧‧步驟

816‧‧‧步驟

822‧‧‧步驟

820‧‧‧步驟

824‧‧‧步驟

828‧‧‧步驟

904‧‧‧第二毯式金屬層

912‧‧‧第二金屬部件

916‧‧‧石墨層

918‧‧‧堆疊通孔

920‧‧‧第二ILD層

924‧‧‧第二蝕刻停止障壁

1000‧‧‧方法

1002‧‧‧步驟

1004‧‧‧步驟

1008‧‧‧步驟

1012‧‧‧步驟

1016‧‧‧步驟

1020‧‧‧步驟

1024‧‧‧步驟

1028‧‧‧步驟

1104‧‧‧空腔

1108‧‧‧介電質材料

1112‧‧‧蝕刻停止障壁

1116‧‧‧ILD層

1118‧‧‧障壁層

1120‧‧‧金屬層

1124‧‧‧石墨烯奈米帶互連體

1200‧‧‧方法

1204‧‧‧步驟

1208‧‧‧步驟

1212‧‧‧步驟

1213‧‧‧步驟

1216‧‧‧步驟

1217‧‧‧步驟

1220‧‧‧步驟

1222‧‧‧步驟

1224‧‧‧步驟

1228‧‧‧步驟

1232‧‧‧步驟

1300‧‧‧基底ILD層

1304‧‧‧暫時性ILD層

1308‧‧‧暫時性襯墊

1312‧‧‧第一金屬部件

1314‧‧‧第一金屬部件

1316‧‧‧第一互連體結構

1318‧‧‧石墨障壁

1320‧‧‧第二ILD層

1322‧‧‧空氣間隙

1404‧‧‧毯式金屬層

1412‧‧‧第一金屬部件

1416‧‧‧石墨層

1420‧‧‧第二ILD層

1500‧‧‧計算系統

1502‧‧‧主機板

1504‧‧‧處理器

1506‧‧‧通訊晶片

圖1A依據本揭露的實施方式示出包含石墨障壁層的實施例積體電路結構。

圖1B概略地示出實施例互連體之橫向橫截面，以及相對於互連體的總寬度的鉭基障壁層的厚度。

圖1C依據本揭露的實施方式概略地示出實施例互連體之橫向橫截面，以及相對於互連體的總厚度的石墨障壁層的厚度。

圖2為依據本揭露的實施方式之製造使用具有石墨障壁層之互連體的積體電路的實施例方法的流程圖。

圖3A-3E為依據本揭露的實施方式之一系列示出根據圖2中所顯示之方法製造的石墨障壁層之形成的概略積體電路結構的橫截面側視圖。

圖4為依據本揭露的實施方式示出用於製造額外的互連體以及與石墨襯墊互連體電性通訊的金屬層級的實施例方法之方法流程圖。

圖5A-5C為依據本揭露的實施方式之一系列示出根據圖4中所顯示之方法製造之與石墨襯墊互連體電性通訊之額外的互連體層之形成的概略積體電路結構的橫截面側視圖。

圖6為依據本揭露的實施方式示出用於製造部分石墨襯墊並且在低層級與石墨襯墊互連體電性通訊之額外的互連體的實施例方法之方法流程圖。

圖7A-7D為依據本揭露之實施方式之一系列顯示根據圖6中所顯示之方法製造之部分石墨襯墊並且在低層級與石墨襯墊互連體電性通訊之額外的互連體之形成的概略積體電路結構的橫截面側視圖。

圖8為依據本揭露的實施方式示出用於製造部分石墨襯墊並且在低層級與石墨襯墊互連體電性通訊之額外的互連體的實施例方法之方法流程圖。

圖9A-9C為依據本揭露的實施方式之一系列顯示根據圖8中所顯示之方法製造之部分石墨襯墊並且在低層級與石墨襯墊互連體電性通訊之額外的互連體之形成的概略積體電路結構的橫截面側視圖。

圖10為依據本揭露的實施方式示出用於製造石墨奈米帶互連體之實施例方法的方法流程圖。

圖11A-11D為依據本揭露的實施方式之一系列顯示根據圖10中所顯示之方法製造的石墨奈米帶之形成的概略積體電路結構的橫截面側視圖。

圖12為依據本揭露的實施方式示出用於製造包含空氣間隙作為層間介電質結構之元件之石墨襯墊互連體的實施例方法之方法流程圖。

圖13A-13E為依據本揭露的實施方式之一系列顯示包含空氣間隙作為根據圖12中所顯示之方法製造的層間介電質結構之元件的石墨障壁層之形成的概略積體電路結構的橫截面側視圖。

圖14A-14D為依據本揭露的實施方式之一系列顯示包含空氣間隙作為根據圖12中所顯示之替代方法製造的層間介電質結構之元件的石墨障壁層之形成的概略積體電路結構的橫截面側視圖。

圖15示出依據本揭露的實施方式組態的行動計算系統。

可以理解到，圖式不一定按比例繪製或旨在將本揭露限制於所示的特定組態。例如，儘管一些圖一般指示直線、直角和平滑表面，結構之實際實施方案可具有不完美的直線和直角，並且一些部件可具有表面形貌或以其它方式不平滑，有鑒於現實世界對使用的處理設備和技術的限制。簡而言之，提供圖式僅僅是為了示出實施例結構。

【發明內容】與【實施方式】

揭露了用於形成包含石墨障壁層之積體電路結構的技術。石墨障壁層之實施例包含但不限制於石墨烯單層以及1至5個石墨烯單層的群組。於本文中之某些實施例中，用語「石墨烯」和「石墨(graphitic)」和「石墨(graphite)」為了方便而可互換地使用而不損失廣度。相反，所有這些用語都是指以結晶單層片組織的碳的同素異形體。

這些石墨障壁層有助於減少或消除積體電路中從一個互連體的金屬部件(feature)至相鄰金屬部件的金屬之擴散。在某些實施方式中，石墨障壁層可在介電質和金屬互連體之間的位置處合成晶載，例如藉由使用先前沉積的金屬互連體結構作為用於石墨材料的成長基板(例如，石墨烯、石墨、或其它碳同素異形體、或組成作為一或多個結晶單層的含碳化合物)。這樣一來，根據某些實施方式，可以在互連體之金屬部分上原位製造均勻且極薄的石墨障壁層。然後將介電質材料沉積在石墨烯塗覆的金屬互連體周圍。於某些實施例中，移除石墨襯墊的互連體之金屬部分，留下石墨奈米帶作為互連體。如本文中所使用，石墨奈米帶為任何使用為導電互連體部件的奈米等級石墨結構或部件，實質上沒有其它導電塊狀互連體材料。應注意到也許會有先前移除的導電材料塊狀互連體材料之少量殘餘留物或痕跡，但主要導電互連體部件材料為石墨。

所揭露的技術可以提供比用於形成與互連體相關聯的障壁層(也稱為「襯墊」)的習知沉積技術更好的各種優點。例如，所揭露的方法和材料可以允許產生石墨單層(或其它合適的厚度)，使得其圍繞互連體結構之金屬並且實質上與互連體之金屬部分共形。於某些實施例中，石墨障壁層具有厚度範圍0.3奈米(nm)至2奈米。這個厚度比典型的擴散障壁(例如，氮化鉭)之厚度(其範圍為5奈米至10奈米厚)小許多。更薄的石墨障壁層有效地改善金屬互連體的導電性，因為與具有較厚襯墊(例如，鉭基襯墊)的典型互連體相比，可以沉積比例上較多的導電金屬作為互連體的金屬部分，且因此金屬部分的面積更小。再者，習知障壁層通常與石墨層相比(特別是石墨烯)，為相對較差之電導體。這個改善的障壁的導電性也改善了整體上互連體的導電性。最終，石墨障壁層和互連體之金屬之間的介面比金屬和習知障壁層之間的介面產生較少的表面散射。相比於習知的襯墊互連體，這下表面散射部件亦趨向於增加本揭露之互連體的導電性。根據本發明，許多配置和變化將是顯而易見的。

總體概述

障壁材料被沉積在積體電路之非導電(例如，介電質)和導電(例如，銅金屬)部件之間的層中。障壁材料可以防止互連體之金屬部件部分擴散或以其它方式遷移至介電質材料中。於某些情況下，藉由使這些互連體之間的介電質材料更加導電，特別是當這些互連體之間的距離很小時，來自互連體的金屬擴散甚至可能在相鄰設置的互連體之間造成短路。然而，縮小使用習知沉積技術沉積的習知障壁材料的尺寸是困難的。其結果，隨著半導體裝置及其互連體結構的尺寸隨著連續技術世代而逐漸減小，習知(及導電不良)的障壁材料佔據互連體橫截面面積的逐漸增大的部分。因為比例上較少的金屬可以沉積在互連體之障壁層部分內側，這增加了互連體的電阻。此外，隨著尺寸縮小，沉積在互連體之內的金屬更可能包含空隙或其他缺陷，特別是對於高高寬比通孔及互連體部件。當金屬部分的尺寸縮小時，這些缺陷可能對互連體的導電性產生更大的負面影響。

根據本公開將理解，用石墨障壁層替代習知的障壁材料，且特別是石墨烯(原子薄的且導電的碳同素異形體)障壁層可以增加互連體的有效導電率。這個優點藉由減少由導電較少的襯墊佔據的互連體的比例來實現，同時增加由更導電的金屬核心佔據的互連體的橫截面面積的比例。石墨障壁層還提供介電質和互連體結構之金屬之間的有效擴散障壁，因此減少相鄰導電結構之間短路的可能性。然而，有數個與形成奈米或次奈米厚度之石墨障壁相關的挑戰。例如，轉移成長在分離基板上的石墨烯或石墨材料至具有形貌(例如，溝槽)的積體電路晶片不是小事或以其他方式不容易實現的。再者，石墨材料不容易在層間介電質材料上形成。這使得使用習知襯墊沉積技術的石墨烯沉積在金屬鑲嵌或雙金屬鑲嵌製程中是有挑戰性的。

因此，依據本揭露的實施方式，提供了用於形成用於互連體結構的石墨障壁層(或者稱為「石墨襯墊」)的技術。於一具體實施方式中，互連體的金屬部分(本文中稱為「金屬部件」)使用減去蝕刻製程形成。然後這個金屬部件用作其上成長石墨障壁層的催化劑。在另一具體實施方式中，使用金屬鑲嵌製程形成金屬部件。然後藉由移除其中沉積金屬的層間介電質以露出金屬部件。因此，露出的金屬部件隨後可以用作其上成長石墨障壁層的催化劑。在某些實施方式中，後續沉積的層間介電質被用來在互連體部分周圍形成空氣間隙，因此改善介電質層的絕緣(並且減少與之相關的電容效應)。於另一實施方式中，在金屬部件上成長石墨障壁層後，金屬部件被移除。剩餘導電石墨結構(本文一般稱為奈米帶，由於其奈米等級尺寸)然後用作互連體。注意，對奈米帶的提述並非暗示特定形狀。相反，奈米帶可以有效地是任何形狀，並且通常符合其所襯墊的互連體區域的形狀或該形狀的一部分。例如，奈米帶可為環形或箱形、或單個壁或此種形狀的部分。

所揭露之形成石墨障壁層的技術可提供各種優點。例如，所揭露的技術可以能夠產生具有小於5奈米或小於2奈米之厚度、或在次奈米之厚度的範圍的石墨障壁層(例如，小於1、小於0.75、小於0.5奈米之厚度、或單層)。在一具體實施例中，石墨障壁層為石墨烯單層。在其它實施例中，石墨障壁層為兩至五個石墨烯單層的群組。額外地，石墨障壁層可實質上與互連體的金屬部件一致，在若干實施方式中提供在金屬-石墨烯界面處產生較少表面散射的介面。其它優點包含相比於具有習知障壁層的互連體有更高的互連體導電性、互連體之間的增進(更低)電容、更小的最小尺寸，其可以匹配具有較小部件尺寸的連續技術世代，以及積體電路之內更高的裝置密度。根據本發明，許多變化和配置將是顯而易見的。

石墨障壁層

圖1A依據本揭露的實施方式示出具有石墨障壁層(例如石墨烯)之互連體的積體電路100的一實施例。應注意到圖1A(以及圖1B和1C)為了說明的目的簡化，並且實際互連體結構通常包含相應於導電線和通孔兩者的結構。

如可以看出，積體電路100包含半導體裝置層102(為了清楚描繪而從後面的圖中省略)、選擇性的基底層間介電質(ILD)層104以及互連體結構106，互連體結構106包含其中具有複數個金屬部件112的第一ILD層120，每個金屬部件112具有石墨障壁層116。雖然於此實施例中僅顯示為一個互連體結構106，但其它實施方式可包含任何數目之以堆疊組態(例如，金屬層M0-M9)的此種結構。此外，其它實施方式可不包含選擇性基底ILD層104，諸如其中含有石墨烯的互連體結構106直接地設置在裝置層102上的情形中，並且以此種方式提供功能性積體電路。

可被形成在裝置層102中的半導體裝置的實施例包含但不限制於平面式場效電晶體(FET)以及非平面式FET(例如，鰭片式FET或奈米線FET)、電容器(例如，嵌入式DRAM(eDRAM)電容器)、DRAM單元和SRAM單元等。如將理解的，在裝置層102中施行的實際裝置將取決於積體電路100的目標應用和功能，以及本揭露不旨在限於任何特定應用或功能電路。相反的，本文提供的技術可以與任何數目的裝置層102組態使用。這些通常製造在半導體基板(例如，單晶矽晶圓)上及/或在半導體基板之內的裝置與至少一互連體106電性通訊。互連體結構106透過選擇性連接的通孔和導電線之網路將裝置層102的半導體裝置連接到積體電路之內的其他地方的其他半導體裝置或連接到在積體電路100的上層或下層的接觸。對於每個互連體結構106之連續層，通常更多數目的半導體裝置102可以連接在一起。最終，半導體裝置透過一系列互連體結構106被放置成與輸入及/或輸出電性通訊，使得可以在積體電路100處接收及/或從積體電路100發送指令及/或資料。在本文的其他圖中，未示出半導體裝置層102。

選擇性基底ILD層104係(在顯示的實施例中)保形地設置在半導體裝置層102上方，從而保護半導體裝置層102免於與積體電路100之內的其它導電部件的意外電性接觸以及用於製造積體電路100的後續處理。此外，基底ILD層104還可以用作其中形成互連體結構106並且選擇性地將一或多個互連體結構106與半導體裝置層102連接的表面。當包含時，ILD 104可以是例如二氧化矽或氮化矽或一些其它合適的絕緣體材料或鈍化材料。可以根據需要設定層的厚度，以向下伏裝置層102提供所需的絕緣及/或保護。

在所示的實施例實施方式中，包含在互連體結構106中的每個金屬部件112的側表面與石墨障壁層116接觸。金屬部件112和石墨障壁層116一起形成導電互連體部件。如上所述，障壁層通常用於防止金屬從金屬部件112擴散到相鄰的絕緣體材料中，從而防止積體電路100中的短路及/或以其他方式防止整體上互連體及/或積體電路100的電性效能的降低。雖然傳統的障壁層通常是鉭基的，但是本文所述的障壁包含石墨烯材料，諸如石墨烯，其可以更薄及/或更導電。

圖1B和1C概略地示出互連體部件的橫向橫截面，於實施例中示出了習知和石墨障壁層相對於互連體部件之總寬度的相對厚度。圖1B概略地示出相對於整體互連體部件厚度之鉭基障壁層的相對厚度。圖1C概略地示出相對於整體互連體部件厚度之石墨障壁層的厚度。在檢視這些圖(以及如文中所述)為顯而易見的是，與石墨障壁層相比，鉭基障壁層較厚，並且佔據互連體部件的比例更大的橫截面面積。例如，一些互連體部件可以具有25奈米至30奈米的總寬度X₁(且在一些具體示例中，目標總寬度X₁為27奈米)。如圖1B中所示，習知(例如，鉭基)障壁層可具有襯墊厚度Y₁為5奈米至10奈米，因此佔據整體互連體部件寬度10奈米至20奈米。這與具有襯墊厚度Y₂為例如0.3奈米至1.5奈米的石墨障壁層相比較(如圖1C所示)，因此僅佔據整體互連體厚度0.6奈米至3奈米。石墨烯襯墊互連體中這種比例上較大量的金屬部分地能夠部分地改善石墨烯襯墊互連體的導電性並提高積體電路裝置的效能。

方法和架構

圖2依據本揭露的實施方式示出用於製造包含石墨障壁層的積體電路互連體的方法200。方法200的敘述伴隨著相應於實施例互連體結構的概略橫截面的並行敘述。這些橫截面描繪在圖3A至3E中。

如於此實施例方案中可看出，方法200包含形成204基底ILD層304在例如半導體基板或裝置層或其它ILD層上。圖2和3A-3E之上下文中敘述的實施方式先假定基底ILD層304之形成204，雖然其它下面敘述的實施例並不需要先形成基底ILD層(或者完全如先前關於圖1A所解釋的那樣)。再者，將理解到這裡敘述的互連體的實施例直接或間接地連接到半導體裝置和接觸，不管該連接是否在圖中示出。可以進行連接的裝置可以是被動的(例如，電容器、電感器、電阻器)或主動的(例如，電晶體、二極體、放大器、記憶體胞)。

在一實施例實施方式中，基底ILD層304絕緣下伏裝置層，並且可進一步包含穿過絕緣體材料的一或多個互連體部件，以便將裝置層之裝置電性耦接至上面的互連體結構及/或接點。可被用於基底ILD層304之實施例絕緣體材料包含例如氮化物(例如，Si₃N₄)、氧化物(例如，SiO₂、Al₂O₃)、氮氧化物(例如，SiO_xN_y)、碳化物(例如，SiC)、碳氧化物、聚合物、矽烷、矽氧烷或其它合適的絕緣體材料。在某些實施方式中，取決於應用，基底ILD層304以超低k絕緣體材料、低k介電質材料或高k介電質材料施行。實施例低k和超低k介電質材料包含：多孔二氧化矽、碳摻雜氧化物(CDO)、諸如過氟化環丁烷或聚四氟乙烯的有機聚合物、氟矽酸鹽玻璃(FSG)以及諸如半矽氧烷、矽氧烷或有機矽酸鹽玻璃的有機矽酸鹽。高k介電質材料的實施例包含例如氧化鉿、氧化矽鉿、氧化鑭、氧化鋁鑭、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、鋇鍶鈦氧化物、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、鉛鈧鉭氧化物和鈮酸鉛鋅。

用於形成204基底ILD層304之技術可以為任何廣範圍的合適沉積技術，包含但不必要限制於：物理氣相沉積(PVD)；化學氣相沉積(CVD)；旋轉塗佈/旋轉塗佈沉積(SOD)；及/或任何前面所提的組合。其它合適的組態、材料、沉積技術及/或用於基底ILD層304的厚度將取決於給定的應用並且參考本揭露將顯而易見。

雖然某些文中所述之實施方式可使用金屬鑲嵌製程(這通常是指「單金屬鑲嵌」和「雙金屬鑲嵌」技術兩者)以在ILD層中蝕刻溝槽，其接著以金屬填充，但方法200代替地使用減去金屬蝕刻製程。因此，如圖2中進一步所示並且進一步參考圖3A，方法200繼續藉由在基底ILD層304上形成208毯式金屬層308。這個毯式金屬層308將接著被減去地蝕刻以形成金屬部件。這些金屬部件可以用作其上成長石墨烯層的催化劑，如下文將更詳細地敘述。

用於形成208毯式金屬層308的實施例沉積技術包含但不限制於物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)。毯式金屬層的厚度(α)可以為例如大於其上將沉積石墨烯障壁層的金屬部件之最終尺寸，因為毯式金屬層308可經受可以減小厚度的各種蝕刻。於實施例中，尺寸α可以為從10奈米至500奈米、從10奈米至100奈米、從10奈米至50奈米、從40奈米至60奈米。如將理解的，這些實施例範圍僅僅是說明性的，因為α可以根據所製造的互連體的類型(例如，通孔或導電線)以及其他因素，諸如製造的積體電路之內的金屬層級、技術的尺寸限制條件等因素，而有很大的差別。

用來形成208毯式金屬層308以及可被減去地蝕刻並且用作為在方法200之後續階段中石墨烯成長催化劑的實施例金屬包含例如銅、鋁、鎢和鉭等等。實際考慮通常可以要求可接受使用的最不便宜的金屬。

在形成208之後，毯式金屬層308被蝕刻212以從毯式金屬層308形成金屬部件312，如圖3B所示。亦即，材料從毯式金屬層308被選擇性地移除。在蝕刻之後剩餘的毯式金屬層308的部分在本文中通常稱為金屬部件。在圖2和3A-3E的上下文中，沉積在基底ILD層304的頂部上以及在第一ILD層之內的金屬部件被敘述為第一金屬部件312。第一金屬部件312由藉由毯式金屬層308之其它部分之移除所形成的溝槽分離。於某些實施例中，這些第一金屬部件312將形成裝置和另一金屬層或金屬接點之間、或金屬層之間、或金屬接點之間的互連體的一部分。

在形成時，每個第一金屬部件312包含露出的頂表面和一或多個露出的側表面，如圖3B所示。如將理解的，每個第一金屬部件312的底表面(相對於頂表面)保持與ILD層304及/或形成在層304之內的導電互連體部件接觸，其中導電互連體部件有效地允許適當的電性連接到下伏裝置層。在圖3B-3E所示之實施方式中，第一金屬部件312之底表面不是用襯墊、石墨烯或其他方式製造的。

在某些實施方式中，減去蝕刻212包含選擇性地應用遮罩於毯式金屬層308，因此保護相應於第一金屬部件312的毯式金屬層308之部分不被蝕刻。一旦應用遮罩，方向性(各向異性)蝕刻212可被用來移除不被遮罩保護之毯式金屬層308的部分。使用各向異性蝕刻來保持第一金屬部件312的部件寬度尺寸β(在圖3B中表示)從底表面至頂表面近似均勻(例如，5奈米或更小、或2奈米或更小、或1奈米或更小的變化)。各向異性蝕刻包含例如乾式蝕刻，諸如使用臭氧、離子化氬等等的反應離子蝕刻(RIE)。也可以使用其它蝕刻製程(例如，濕式或等向性)，如果給定電路可接受，則其可以導致更多的錐形側壁。在更一般的意義上，其上具有石墨襯墊之互連體部件的側壁和頂部可以具有任何形狀或輪廓(例如，s形或其它波浪形、以在下部更寬以及在頂部更窄的錐形、在一側正交並且在另一側呈錐形、凸頂部、凹頂部、凹側壁，僅舉幾個實施例)。部件的形狀可以變化很大，並且任何此種形狀可以被保形地塗佈或者以其它方式具有設置在其上的石墨襯墊。

第一金屬部件312之尺寸β可包含例如但不限制於從10奈米至50奈米、從5奈米至100奈米、從20奈米至30奈米以及從50奈米至100奈米的範圍。第一金屬部件312之部件高度尺寸χ可以包含但不限制於上面指示為尺寸α或稍微更小的範圍。尺寸χ之實施例值包含但不限制於從10奈米至100奈米、從10奈米至50奈米、從40奈米至60奈米以及從50奈米至100奈米的範圍。類似於尺寸α，尺寸β和χ的尺寸為被製造的互連體類型之一或多個類型、在積體電路之內被製造金屬層級、技術之設計規則、用來形成第一金屬部件312之蝕刻等等的函數。

如上所述，用於互連體(例如Cu、W、Ta等)的金屬可以擴散穿過ILD材料，因此潛在地將電路短路在一起，並且損害積體電路的整體功能。為了防止這個擴散，障壁層典型地用來封裝(整體或部分)互連體的金屬部件。在金屬鑲嵌製程中，其中溝槽被蝕刻至ILD層內並且接著以金屬填充，襯墊通常在沉積金屬部件之前沉積。如圖1B概略地顯示以及上面的敘述，習知襯墊(通常為鉭或氮化鉭)佔據溝槽之橫截面面積的三分之一或更多，留下其中沉積用於給定互連體部件的金屬的窄通道。這個窄通道可能難以以金屬均勻地填充，因此進一步降低互連體的電性效能。

為了克服這個挑戰以及其它挑戰，石墨層316(諸如，石墨烯)被保形地形成216在第一金屬部件312之露出的頂或側表面，如圖3C中所示。在這上下文中，保形意味著石墨烯層以相對均勻的方式(在+/-0.2奈米至1奈米之內為了期望的效能層級而言可以忽略不計的變化)設置在下伏部件之表面上方，包含任何下面的部件之形貌。如圖所示，在這實施方式中石墨烯不被沉積在第一金屬部件312之底表面上，因為底表面與基底ILD 304(或更可能的是電路的一些下伏導電部件)接觸。第一金屬部件312作為促進石墨烯沉積的催化劑。這是有益的，因為石墨烯和其它石墨材料可能難以沉積在通常用於ILD之材料組成的表面上。

在某些實施方式中，石墨層316之厚度尺寸ε可為大約0.3奈米至大約1.5奈米的範圍(在正常測量準確度和精確度限值之內)，其相應於1石墨烯單層至約5石墨烯單層的範圍。圖3C中所示之整體高度尺寸Φ大約是χ和ε的總和。石墨烯障壁層的益處包含互連體的減小的電阻(穿過互連體的導電路徑)和增加的短路容限(導電部件之間)以及其它本文所示的益處。在實施方式中，石墨層的高度Φ與厚度ε的高寬比可以為從26：1至133：1、從40：1至200：1、或甚至高於200：1。

在第一金屬部件312上形成216石墨烯層316的實施例方法(以及如將理解任何其它類似的金屬部件)包含使用碳化氫前驅物(諸如己烷、甲烷、乙烯、乙炔等)其在電漿或熱增強式化學氣相沉積製程中分解。於一實施例中，碳的氣體源(例如，甲烷)與氫混合，且接著藉由加熱混合氣體於800℃至950℃之間而熱分解。也可使用壓力增強式化學氣相沉積，其與上述方法相比將分解碳的氣體源之沉積溫度降低至700℃至850℃之間。然後將銅金屬部件以0.5托和50托之間的壓力(用於低壓CVD沉積)或高達大氣壓並以0.5標準立方厘米每分鐘(sccm)至10sccm的流速露出於加熱的氣體混合物。對於在石墨烯沉積之前金屬部件可能被氧化的情況，基板可以藉由加熱(例如，對於銅高達1000℃)以及將金屬露出於氫氣30分鐘至60分鐘之間而減少。這是將石墨烯沉積在銅金屬部件上之一組條件的一個實施例。應當理解到可以使用氣體、熱輪廓、壓力、流速和其它參數的其它組合來將石墨烯沉積在給定的金屬部件上。另外的實施例可以在Mattevi的「A Review of Chemical Vapor Deposition of Graphene on Copper」中找到，其出版在Journal of Materials Chemistry，第21卷，3324-3334頁(2011)中。

如圖3D所示，第一ILD材料層320被沉積220在其相應的石墨烯層316之內第一金屬部件312之間，並且接著被平坦化。用來沉積220第一ILD層320的方法可以為例如已經在圖3A之上下文中敘述的任何方法。用於沉積220第一ILD層320之方法還包含用於填充高高寬比溝槽(例如，具有高與寬的高寬比為2：1或更高)之技術，像那些圖3C中所示之在塗覆第一金屬部件312之石墨烯316之間的。這些後續技術包含應用反應(可選地在施加熱的時刻)以形成ILD之一或多個化學前驅物之旋轉塗佈/旋塗沉積(SOD)。一旦第一ILD層320已經沉積220，其被平坦化及/或拋光220以形成適合於後續製造和處理之均勻平坦表面。平坦化及/或拋光技術包含化學機械平坦化(CMP)製程或所需的其它適當的拋光/平坦化製程，使得另一層可以形成在已經在圖3D中顯示之層的頂部。這形成包含數個導電互連體部件的第一互連體結構328。如本文所使用的導電互連體部件統稱為第一金屬部件312及其相應的石墨烯障壁層316。

如圖3D的實施例實施方式中所示，移除相應於第一金屬部件312之頂表面的石墨烯層316的部分。雖然不希望受理論束縛，但是已經觀察到，石墨烯的電性片電阻在平行於單層碳原子組織之平面(即，平行於石墨烯片的主表面)的方向上極低。石墨烯片的片電阻在垂直於已組織單層碳原子的平面的方向上較高。在沉積石墨層316期間，單層被組織成平行於其上形成有單層的金屬部件312的表面。因此，在第一金屬部件312之測表面上之單層的碳原子平行於那些側表面。這在平行於第一金屬部件312之側表面的方向上提供低的片電阻。對於相似理由，在第一金屬部件312之頂表面上的石墨烯單層平行於第一金屬部件312之頂表面。在第一金屬部件312之頂部上的石墨烯單層比在第一金屬部件312之側表面上的石墨烯單層提供較高的片電阻，因為在頂表面上的單層是垂直於可能通過第一金屬部件之電子流取向。為此原由，在某些實施方式中，第一金屬部件312的頂表面上的一或多石墨烯層被移除，從而將第一金屬部件312的側面上的低片電阻石墨烯層露出於隨後形成的第二互連體。

於某些實施例中，在第一ILD層320的平坦化220頂表面、石墨烯障壁層316和第一金屬部件312之頂部上沉積224蝕刻停止障壁324。這個組態之實施例實施方式顯示於圖3E中。蝕刻停止障壁324通常是不受用於蝕刻連續ILD層之蝕刻的影響或與ILD相比具有非常慢的蝕刻速率的材料。因此，蝕刻停止障壁保護下伏部件免受在蝕刻停止障壁之上的部件上執行的處理。蝕刻停止障壁324的實施例包含氧化鋁(Al₂O₃)、氧化鋯(ZrO₂)、氮化矽等。使用先前在基底ILD層304和ILD 320的上下文中敘述的任何沉積和平坦化技術來沉積和平坦化蝕刻停止障壁324。

在另一實施例實施方式中，根據金屬鑲嵌製程製造並且具有習知襯墊的互連體結構被放置成與根據方法200製造的石墨烯襯墊的互連體部件組態之第一互連體結構328電性通訊。根據一此種實施例實施方式，圖4示出用於製造諸如結構的實施例方法400，以及圖5A-5C概略地示出在根據方法400之製造的各種階段之實施例結構的橫截面。在相同晶粒或積體電路上混合石墨烯基互連體結構(諸如328)與習知互連體結構可能是合適的，例如在其中相對較擁擠或密集的互連體結構或層與本文中提供的石墨烯基互連體部件施行的情況下，並且堆疊在其上的下一互連體結構或層以相對較低密度被施行具有習知互連體部件的情況下。於其他實施方式中，在給定的電路或晶粒中的所有的互連體結構可與石墨烯基互連體部件施行。根據本揭露許多此種其它實施方式和變化將是顯而易見的。

應理解到於某些實施例中，襯墊(無論鉭基襯墊或石墨襯墊)可被設置在毯式金屬層308和基底ILD層304之間。雖然在圖3A-3E所示的實施例中省略了這選擇性襯墊，但是在執行方法200時，包含此種可選襯墊的實施方式將包含在基底ILD層304和第一互連體結構328之間的襯墊的一部分。

如圖4所示，並且同時參考圖5A-5C，方法400開始於執行402方法200。因此，參考圖2和3提供的先前討論和各種置換和實施方式在這裡同樣適用。方法400繼續在圖3E所示的結構的蝕刻停止障壁324上沉積404第二ILD層504。接著，根據金屬鑲嵌製造方法，溝槽(圖5B所示)被蝕刻408至第二ILD層504中並且穿過蝕刻停止障壁324。穿過蝕刻停止障壁324的蝕刻404露出第一互連體結構328的互連體部件的頂表面。用於蝕刻404第二ILD層504和蝕刻停止障壁324之技術包含乾式及/或濕式蝕刻(諸如RIE、氫氧化鉀(KOH)及/或氫氟酸(HF))配製成移除ILD層504的絕緣體材料以及移除用來形成蝕刻停止障壁324的材料。如將理解的，數個合適的蝕刻方案是可行的。分別在412和416，障壁層508(諸如，前面敘述之習知鉭基障壁層)和第二金屬部件512(顯示於圖5C)接著形成溝槽中。如於此實施例情形中可看出，顯示的第二金屬部件512包含通孔部分和線部分。障壁層508和第二金屬部件512集體地形成直接與第一互連體結構328之導電互連體部件接觸之第二互連體結構516的導電互連體部件。

根據實施方式，用於製造互連體結構的另一實施例方法600出現在圖6中。這個方法結合鉭基襯墊和石墨襯墊兩者的使用，各用於第二互連體結構之不同部分。圖7A-7D根據實施方式顯示在製造之各種階段中結構之概略橫截面。如可以看出，由實施例方法600製造的裝置之實施例包含與具有習知障壁層之第一部分(相應於通孔部分)以及具有石墨襯墊之第二部分(相應於連接至通孔的金屬線)的導電互連體部件組態之第二互連體結構。

實施例方法600包含首先執行602方法200(或均等的方法)以產生圖3E中概略地示出之結構。因此，參考圖2和3提供的先前討論和各種置換和實施方式在這裡同樣適用。第二ILD層704(如圖7A所示)形成604在蝕刻停止障壁324的頂部上。第二蝕刻停止障壁706可被形成在第二ILD層704上。第二ILD層704和第二蝕刻停止障壁706被蝕刻608，以形成互連體溝槽。這個互連體溝槽被標度和組態以在單個金屬鑲嵌製程中形成通孔(相對於如圖5B所示的一般在雙金屬鑲嵌製程溝槽中形成的通孔和金屬線)。這個蝕刻608還藉由蝕刻穿過蝕刻停止障壁324露出第一互連體結構328之下伏導電互連體部件的頂表面。障壁層708(例如，鉭基障壁層)被保形地沉積612至溝槽中。毯式金屬層712接著使用任何上面圖2和圖3A之上下文中所敘述之技術沉積616在通孔溝槽中以及在第二ILD層704上方。

如上圖2和圖3B之上下文中所敘述，蝕刻620毯式金屬層。執行蝕刻620以從與互連體部件之通孔部分整合的毯式金屬層712形成互連體部件之線部分。藉由蝕刻620露出的金屬表面也用作其上形成624石墨障壁層720的催化劑。通孔部分和襯墊部分形成第二金屬部件714。第二金屬部件714和石墨障壁層720和障壁層708集體地形成直接與第一互連體結構328之導電互連體部件接觸之第二互連體結構722的導電互連體部件。沉積628第三層ILD 724以在蝕刻的金屬部件之間填充溝槽。實施例最終結構之圖解呈現於圖7D。

類似於方法600，可以重複方法200的部分或全部元素以產生互連體堆疊。在圖8中示出了用於重複一些元件以產生包含穿過兩個或更多個ILD層之通孔互連體的堆疊通孔組態的一實施例方法800，同時參考示出相應的橫截面示意圖的圖9A-9C。方法800包含執行804方法200。因此，參考圖2和3提供的先前討論和各種置換和實施方式，在這裡同樣適用。方法800繼續藉由移除蝕刻停止障壁324的一部分而露出808包含在第一互連體結構328中的導電互連體部件的頂部。形成812第二毯式金屬層904，使得金屬與第一互連體結構328之露出的導電互連體部件的頂表面接觸並與其整合。然後蝕刻816第二毯式金屬層904以產生第二金屬部件912，在這種情況下是與下伏第一金屬部件312整合的通孔。可以使用任何合適的金屬蝕刻方案。接著使用如前面所敘述的製程，在第二金屬部件912之頂表面和側表面上形成820石墨層916。如將會理解的那樣，第二金屬部件912以及其相應的石墨層916連同下伏第一金屬部件312以及其相應的石墨層316集體地形成堆疊通孔918。注意，在這實施例實施方式中，石墨層916被顯示為與石墨層316完全對準。於其他實施方式中，注意兩個石墨層916和316可以至少有些彼此偏移，以便在從一個層轉變到另一個層時提供一個台階或錐形。在822形成第二ILD層920在圍繞第二互連體918處，然後可以將其平坦化。沉積824第二蝕刻停止障壁924在第二ILD層920的平坦化表面上。該製程可接著選擇性地重覆828，以在積體裝置之後續層級中產生額外的互連體。這些互連體可以是另一通孔部分或線路部分。

石墨奈米帶互連體架構

另一實施例方法1000(圖10中所示)敘述可被用作為沒有相應金屬部件之互連體的石墨奈米帶(奈米等級石墨互連體部件)的製造。相反，方法1000僅使用第一金屬部件312作為形成石墨層的催化劑。在形成石墨層之後，移除金屬以及用介電質材料置換(整體或部分)。相應於方法1000的一些階段的實施例結構圖解顯示於圖11A-11D。這些實施方式的益處包含那些上面指示的，並且還包含減少互連體的尺寸以及相應地增加每個單位面積內互連體的密度。例如，根據某些實施方式石墨烯奈米帶互連體具有橫截面寬度從0.3奈米至2奈米厚，而習知互連體的橫截面寬度遠遠超過5奈米，例如大於10奈米、或從20奈米至30奈米。因此，較小的互連體尺寸可用於支持比使用習知互連體可實現的更多數量的電路和更緊密間隔的電路。

實施例方法1000包含執行1002實施例方法200(或均等方法)以產生圖3D中概略地示出的結構。因此，參考圖2和3提供的先前討論和各種置換和實施方式在這裡同樣適用。如圖11A所示(並且等同圖3D)，露出第一互連體結構328之導電互連體部件之頂表面。如圖11B所示，第一金屬部件312接著被移除1004以形成由石墨障壁層316和下伏基底ILD層304限定的空腔1104。第一金屬部件312可被移除，例如使用方向性蝕刻，諸如上面那些選擇性地移除金屬部件而沒有移除ILD 320材料之圖2和3B之上下文敘述中的一或多個。替代地，或此外，遮罩可被用來保護ILD 320和石墨烯障壁層316之一些部分而免受金屬蝕刻。

如圖11C所示，諸如ILD(其可以與用於基底ILD 304、第一ILD層320相同或不同於那些材料中的一或兩者)的介電質材料1108接著選擇性地形成1008在空腔1104中。用於形成介電質材料1108在空腔1104中的技術包含任何上面呈現的ILD沉積技術。這些技術包含但不限制於那些用於沉積至較高的高寬比空腔的沉積，諸如旋轉塗佈/旋塗沉積(SOD)。在一些實施方式中，可以使用不適於沉積成較高的高寬比空腔的其它沉積技術。這是因為介電質材料1108沒有必需要沒有缺陷，並且可包含空隙或不損害作為互連體的石墨奈米帶之功能的其它缺陷。於另一其他實施方式中，空腔1104可以保持沒有ILD，從而在石墨層之間產生空氣間隙(其優點如下所述)。

當石墨烯障壁層316置放於與半導體裝置或接點(未示出)及/或另一電性傳導互連體(例如，積體電路之內的另一金屬層級)電性通訊時，每個石墨烯障壁層316可用作石墨奈米帶互連體。下面敘述與另一個電性互連體的製造和連接，如圖11D所示。

介電質材料1108和石墨烯障壁層316之露出的頂表面被平坦化1012。在這平坦化表面上沉積1016蝕刻停止障壁1112。在蝕刻停止障壁1112上沉積1020 ILD層1116。蝕刻停止障壁1112和ILD層1116都可以根據任何合適的沉積技術沉積，例如上述那些。

根據金屬鑲嵌處理技術，在ILD層1116中蝕刻1024溝槽，使得蝕刻停止障壁1112也被部分地移除，以露出下伏石墨烯奈米帶互連體部件之頂表面(在本文提供的其它實施方式中用作為互連體襯墊)。障壁層1118(例如，氧化鋁、氧化鋯或氮化矽)以及金屬層1120被沉積1028在溝槽中並且在ILD層1116上方。在溝槽中的金屬層1120的一部分直接與石墨烯奈米帶接觸，因此形成石墨烯(或更一般的石墨)奈米帶互連體1124。這結構示出於圖11D中。

如圖11D所示，它是之前設置在第一金屬部件312之側表面上、而不是頂表面上的石墨層，其被用作石墨烯奈米帶互連體。亦即，如上面圖3D之上下文中所解釋，圖11D中所示之石墨烯層(例如，一或多個單層)為平行於側表面取向。這使用具有與電流流動方向平行之較低片電阻的石墨烯單層作為互連體。然而，於另一未示出的實施方式中，相應於第一金屬部件之頂表面的一些或全部的石墨烯層316可以被保持以增加用於與另一互連體進行接觸的區域。這可以藉由例如調整保護遮罩的尺寸或以其它方式使用選擇性施加的蝕刻來實現，以在移除(例如，蝕刻或拋光)所示結構的其它部分時避免移除頂表面石墨烯層的一部分。

於其他實施方式中，應當理解，介電質材料1108及/或第一ILD層320可被配置為包含「空氣間隙」。空氣間隙的製造和益處敘述在下方圖12和13A-13E之上下文中。下方所敘述之技術在圖8和9A-9C的上下文中顯示和敘述的實施方式的應用將是顯而易見的。

雖然上面圖11D之敘述中描述了用於將金屬層1120連接至石墨烯奈米帶互連體1124的金屬鑲嵌製程，但金屬層1120還可以透過蝕刻製程製造，如上圖2之上下文所述。亦即，石墨烯奈米帶互連體1123之頂表面被露出，毯式金屬層被沉積在障壁蝕刻停止1112和石墨烯奈米帶互連體之露出的頂表面上。接著從毯式金屬層蝕刻金屬部件，其可接著襯有鉭襯墊或石墨襯墊(如文中所述的那樣)。無論如何，所得到的結構可以被封裝在ILD材料中。

應能理解到儘管各自獨立地敘述了前述方法，但是可以組合以產生具有圖3E、5C、7D、9C、11D、13E和14D中所示的一或多種結構的組合之積體電路裝置。例如，石墨奈米帶互連體1124可以與上面敘述的其它實施方式組合，使得鉭基障壁層設置在石墨奈米帶1124和第二互連體之間、石墨障壁層設置在石墨奈米帶1124和第二互連體之間、或第二互連體之金屬部件與石墨奈米帶互連體1124直接接觸。這些中的每一者又可以被製造成在一或多個絕緣體層之內包含空氣間隙(下面更詳細地敘述)。再者，前述各個實施例可以製造成在第二互連體的金屬部件的側表面上包含石墨障壁層。文中所述之實施方式的各種其它組合也是可能的。

具有空氣間隙介電質的石墨障壁

本揭露之又一實施方式可被製造以包含空氣間隙。空氣間隙是介電質層內的體積，並且由不含介電質材料的介電質層限定。除了上述已經討論的石墨障壁的導電性和電容改善之外，在介電質層中包含空氣間隙的益處包括降低積體電路的電容。

用於製造包含空氣間隙之實施方式的實施例方法1200在圖12中示出。同時參考圖13A-13E和14A-14D也在下面圖12之敘述中指示。

如上圖2和3A之上下文所述，方法1200包含形成1204基底ILD層1300。回想一下，基底ILD層1300是選擇性的，並且如果包含的話，還可以進一步包含導電部件以促進與任何給定的互連體層或結構期望的電性連接體。然後使用兩種技術之一，在基底ILD層上形成1208第一金屬部件。一種技術是金屬鑲嵌製程工藝，另一種技術是在圖2的上下文中敘述的蝕刻製程。

如圖13A所示，使用金屬鑲嵌製程之第一金屬部件的形成1208由在基底ILD層1300上形成1212暫時性ILD層1304開始。接著在暫時性ILD層1304中蝕刻1216溝槽。如圖13B所示，形成1220暫時性障壁層1308在諸如鉭基障壁的溝槽之內。其後是在不被暫時性襯墊1308佔據之溝槽的部分之內金屬1312的形成1222。如圖13C所示，然後使用選擇性蝕刻(例如，以比其它露出的材料顯著更快的速率移除暫時性ILD 1304所構成的蝕刻)移除1224暫時性ILD層1304，該選擇性蝕刻諸如臭氧或離子化氬RIE。暫時性ILD層1304之實施例包含上面對於其它ILD敘述的組成。雖然圖13B至13E顯示了暫時性ILD層1304的完全移除，但是不一定是這種情況。於某些實施例中，例如，暫時性ILD層1304的一部分可以保留在基底ILD 1300上，直到金屬1312之高度的大約1/3。然而，為了便於說明，圖式和敘述假設暫時性ILD層1304的移除。

無論如何，一些或全部暫時性ILD層1304的移除露出一些或全部的第一金屬部件1312。如前面敘述的金屬鑲嵌製程的結果，其在金屬沉積之前沉積暫時性襯墊在溝槽之露出的表面上，第一金屬部件1312包含設置在金屬1312和基底ILD 1300之間的襯墊1308的一部分，如圖13C所示。應當理解到與此相似的製程可以應用於本文所述的任何實施方式，使得第一或第二互連體結構(例如，328、512、722)可以包含在互連體結構和下伏層之間的襯墊，包含作為雙金屬鑲嵌製程的一部分製造之鉭基襯墊。

如圖13D所示，石墨障壁(例如，石墨烯)1318在露出的第一金屬部件1312以及剩餘的暫時性襯墊1308上方保形地形成1228，其一起形成第一互連體結構1316。用於在金屬催化劑(諸如，第一金屬部件1312)上形成1228石墨烯的技術已在前文敘述。

如圖13E所示，使用任何合適的沉積製程(諸如(例如)CVD、PCVD或PECVD)在第一互連體1316上方形成第二ILD層1320。使用氣相沉積技術(像是與包含可流動的液相前驅物的SOD的技術相反)形成第二ILD層1320有利於在第一互連體結構1316之間的第二ILD層1320之內形成空氣間隙1322。因為氣相前驅物分子在最靠近前驅物之來源的第一互連體1316的表面(即第一互連體1316的頂表面)和靠近頂表面的側表面成核所以空氣間隙1322被建立。一旦成核，第二ILD層1320成長得比尚未成核的第二ILD材料微晶的那些表面更快。因此，第二ILD層1320最終在一或多個第一互連體1316的頂表面附近形成連續的障壁，從而防止第一互連體之間的進一步沉積。這導致在圖13E中所顯示之空隙或空氣間隙1322。空氣間隙之尺寸可以變化，但是在一些情況下在最寬的部分處於約1奈米至5奈米的範圍內，儘管也可以施行更大的空氣間隙。在更一般的意義上，空氣間隙通常可以從相對較小(例如，小於1奈米)之非有意的空隙中辨別出來。在第二ILD層1320中包含空氣間隙1322的一個益處包含在相鄰第一互連體間降低的電容。

圖12還示出使用蝕刻製程形成第一金屬部件的替代技術(也敘述於圖2之上下文中)。闡明這個替代技術之一些階段的橫斷面視圖出現在圖14A-14D。如上圖2之上下文所述，毯式金屬層1404形成1213在基底ILD層1300上。從毯式金屬層1404蝕刻1217第一金屬部件1412。形成1213和後續蝕刻1217集體地稱為蝕刻製程。

如上也在圖2之上下文所述，石墨層1416形成1228在第一金屬部件之頂表面和側表面上。不像使用金屬鑲嵌程序的技術，在第一金屬部件1412和基底ILD層1300之間沒有設置障壁或中間層。相反，在蝕刻製程中形成的第一金屬部件類似於圖3D所示的結構。方法1200藉由製造定義空氣間隙的第二ILD層1420繼續，如上關於元件1232所述，並且如圖14D所示。

如上所述，方法1200可以與任何上述實施例組合以產生具有上述結構中的一或多個的裝置。

在分析(例如，使用掃描/穿透式電子顯微鏡(SEM/TEM)、組成映射、二次離子質譜法(SIMS)、原子探針斷層攝影、拉曼光譜、晶體學及其組合)時，根據一或多個實施方式組態的結構或裝置將在上述積體電路和圖式中的積體電路之內的位置處顯示具有大於75原子%的原子百分比的富含碳層(即，石墨烯)。

實施例系統

圖15示出了計算系統1500，係以根據本揭露的實施例實施方式的配置及/或以其它方式所製造的一個或多個積體電路結構來施行。如可所見，計算系統1500容納主機板1502。主機板1502包含多個組件，多個組件包括但不限於處理器1504及至少一通訊晶片1506，其每一個可以實體和電耦接至主機板1502，或以其他方式整合在其中。應當領會，主機板1502可以是例如任何印刷電路板，無論是主機板還是安裝在主機板上的子板或計算系統1500的唯一的板等。取決於其應用，計算系統1500包含可以或不可以實體地及電耦接至主機板1502的一或多個其它組件。這些其他組件可包含(但不限於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、喇叭、相機、和大量儲存裝置(諸如硬碟機、光碟(CD)、數位多功能影音光碟(DVD)、等等)。包含在計算系統1500中的任何組件可以包含與一或多個具有石墨障壁層或奈米等級導電互連體部件之導電互連體部件組態的一或多個積體電路結構，如本文中所敘述的。這些積體電路結構可被用於例如施行板上處理器快取或記憶體陣列或其它包含互連體的電路部件。在有些實施方式中，多重功能可以被整合入一或多個晶片中(例如，諸如，注意到通訊晶片1506可以是該處理器1504的部分或者被整合入該處理器1504中)。

通訊晶片1506致使資料的轉移來往於計算系統1500的無線通訊。用語「無線」及其衍生詞可被用來描述電路、裝置、系統、方法、技術、通訊頻道、等等，其可經由使用透過非固態媒體之經調變的電磁輻射來通訊資料。該用語並不隱含相關聯的裝置不含任何導線，雖然在有些實施方式中它們可能不含有。通訊晶片1506可施行許多無線標準或協定的任一者，其包含(但不限於)Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生物，以及被命名為3G、4G、5G、及往後的任何其他無線協定。計算系統1500可包含多個通訊晶片1506。舉例而言，第一通訊晶片1506專用於例如Wi-Fi及藍牙等較短程無線通訊，而第二通訊晶片1506專用於例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、等等較長程無線通訊。

計算系統1500之處理器1504包含封裝在處理器1504之內的積體電路晶粒。在本揭露的某些實施方式中，處理器的積體電路晶粒包含板上記憶體電路，該板上記憶體電路由配置有石墨障壁層或奈米等級導電互連體部件的一或更多積體電路結構施行，如本文中所敘述的。用語「處理器」可以指任何裝置或裝置的部分，其處理來自暫存器及/或記憶體之電子資料而將該電子資料轉變成可被儲存於暫存器及/或記憶體中的其他電子資料。

通訊晶片1506也可包含封裝在通訊晶片1506之內的積體電路晶粒。根據某些此種實施例實施方式，通訊晶片之積體電路晶粒包含以如文中各所敘述而形成之一或更多積體電路結構(例如，在給定的互連體層或奈米等級導電互連體部件或可能受益於薄石墨障壁層的其它半導體結構之內的金屬鑲嵌和雙金屬鑲嵌石墨障壁層)施行的一或多個裝置。根據本公開，應當注意，多標準無線能力可以直接整合到處理器1504中(例如，其中任何通訊晶片1506的功能被整合到處理器1504中，而不是具有單獨的通信晶片)。此外，注意到，處理器1504可以是具有此種無線能力的晶片組。簡言之，可以使用任何數量的處理器1504及/或通訊晶片1506。同樣，任何一個晶片或晶片組可以具有整合在其中的多個功能。

在各個實施方案中，計算系統1500可為膝上型電腦、輕省筆電、筆記型電腦、智慧型手機、平板電腦、個人數位助理(PDA)、超薄行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、顯示器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在進一步實施方案中，計算系統1500可為任何其它如各種本文中所述之處理資料或採用與具有石墨障壁層之一或更多導電互連體部件組態的積體電路部件的電子裝置。

進一步實施例實施方式

以下實施例涉及進一步的實施方式，從其中可以看出許多置換和組態。

實施例1為一種半導體裝置，包括：石墨奈米帶互連體，設置在該第一絕緣體層之內；第二絕緣體層；以及第二互連體，包括金屬部件且設置在該第二絕緣體層之內，該第二互連體與該石墨奈米帶互連體接觸。

實施例2包含實施例1的標的，其中，該石墨奈米帶互連體具有兩相反的橫向側，且該側的每一者不具有襯墊材料或障壁材料或在其上的金屬。

實施例3包含實施例1或2的標的，其中，第一絕緣體層包括形成有空氣間隙於其中的層間介電質材料。

實施例4包含任何前面實施例的標的，其中，第一絕緣體層包括至少兩種不同類型的絕緣體材料。

實施例5包含任何前面實施例的標的，進一步包括至少設置在第一絕緣體層的部分和第二絕緣體層的部分之間的蝕刻停止障壁。

實施例6包含任何前面實施例的標的，進一步包括設置在該第二互連體的該金屬部件和該石墨奈米帶互連體之間的障壁層。

實施例7包含實施例6的標的，其中，該障壁層是鉭基障壁層。

實施例8包含實施例6的標的，其中，該障壁層是石墨障壁層。

實施例9包含任何前面實施例的標的，其中，該第二互連體的該金屬部件與該石墨奈米帶互連體接觸以提供連續導電路徑。

實施例10包含任何前面實施例的標的，其中，該石墨奈米帶互連體具有至少40nm的高度。

實施例11包含任何前面實施例的標的，其中，該石墨奈米帶互連體具有至少26比1的高度與厚度的高寬比。

實施例12包含任何前面實施例的標的，其中，該石墨奈米帶互連體具有至少133比1的高度與厚度的高寬比。

實施例13包含任何前面實施例的標的，其中，該石墨奈米帶互連體具有至少60nm的高度。

實施例14包含任何前面實施例的標的，其中，該石墨奈米帶互連體具有至少40比1的高度與厚度的高寬比。

實施例15包含任何前面實施例的標的，其中，該石墨奈米帶互連體具有至少200比1的高度與厚度的高寬比。

實施例16包含任何前面實施例的標的，其中，該石墨奈米帶互連體具有少於5nm的厚度。

實施例17包含任何前面實施例的標的，其中，該石墨奈米帶互連體具有少於2nm的厚度。

實施例18包含任何前面實施例的標的，其中，石墨奈米帶互連體具有少於1nm的厚度。

實施例19包含任何前面實施例的標的，其中，該石墨奈米帶互連體具有在該石墨奈米帶互連體的高度的方向上定向的至少一單層，其亦在電流流過該石墨奈米帶互連體的方向上。

實施例20包含任何前面實施例的標的，其中，該石墨奈米帶互連體具有頂表面和側表面，且其中，該側表面係直接與該第一絕緣體層接觸。

實施例21為一種計算系統，其包括如任何前面實施例的標的。

實施例22為一種製造半導體裝置的方法，包括：在基板上形成第一金屬部件，該第一金屬部件包含頂表面和側表面；在該第一金屬部件的該側表面上形成石墨層；在該第一金屬部件的該側表面上形成與該石墨層接觸的第一介電質層；移除該第一金屬部件因此形成石墨奈米帶互連體和空腔；以及將第二互連體接觸於該石墨奈米帶互連體以提供導電路徑。

實施例23包含實施例22的標的，其中，形成該第一介電質層包含在形成期間在第一介電質層內限定至少一空氣間隙。

實施例24包含實施例22或23的標的，其中，在該第一金屬部件的該側表面上形成該石墨層係在該石墨層的高度的方向上，其亦在電流流過該石墨奈米帶互連體的方向上，定向該石墨層的至少一單層。

實施例25包含實施例22至24的標的，進一步包括在空腔內設置介電質材料。

實施例26包含實施例22至25中的任一者的標的，其中，在該空腔之內的該介電質材料為第一材料且該第一介電質層為不同於該第一材料的第二材料。

實施例27包含任何實施例22至26的標的，進一步包括在該第一介電質層的至少部分頂表面上沉積蝕刻停止障壁。

實施例28包含任何實施例22至27的標的，其中，將該第二互連體接觸於該石墨奈米帶互連體包括將障壁層接觸於該石墨奈米帶互連體。

實施例29包含實施例28的標的，其中，該障壁層是由鉭基障壁材料所形成。

實施例30包含實施例28的標的，其中，該障壁層是由石墨障壁材料所形成。

實施例31包含實施例28的標的，其中，該第二互連體的金屬部件設置在該障壁層的第一表面上，該第一表面相反於與該石墨奈米帶互連體接觸之該障壁層的第二表面。

實施例32包含任何實施例22至31的標的，其中，將該第二互連體接觸於該石墨奈米帶互連體包括將金屬部件直接接觸於該石墨奈米帶互連體。

實施例33包含任何實施例22至32的標的，其中，該第二互連體係藉由蝕刻製程所形成。

實施例34包含任何實施例22至33的標的，進一步包括在該第二互連體的金屬部件的至少側表面上形成石墨襯墊。

實施例35包含任何實施例22至34的標的，其中，該第二互連體係藉由鑲嵌製程所形成。

實施例36為一種半導體裝置，包括：裝置層包含一或更多金屬氧化物半導體(MOS)電晶體；以及第一互連體結構在該裝置層上方且包含設置在絕緣體材料之內的石墨奈米帶互連體，其中，該石墨奈米帶互連體電性連接該電晶體的至少一者至另一互連體部件。

實施例37包含實施例36的標的，其中，另一互連體部件被包含在該第一互連體結構中。

實施例38包含任何實施例36至37的標的，其中，該另一互連體部件被包含在設置在該第一互連體結構上方的第二互連體結構中。

實施例39包含任何實施例36至38的標的，該第一互連體結構包含一或更多空氣間隙。

實施例40包含任何實施例36至39的標的，其中，第一互連體結構包含複數個石墨奈米帶互連體，並且該複數個的至少兩個相鄰石墨奈米帶互連體由空氣間隙分開。

已經為了例舉和說明目的而提出前述之實施例實施方式的說明。其並不旨在窮盡或將本揭露限制於所揭露的精確形式。根據本發明，許多修改和變化是可能的。其意圖是本揭露的範圍不受詳細敘述的限制，而是由所附的申請專利範圍限制。將來提交之主張本申請優先權的申請可以以不同方式請求所揭露的請求標的，並且通常可以包含任何一組的作為各種公開的或本文另有表明一或更多的限制。

Claims

一種半導體裝置，包括：第一絕緣體層；石墨奈米帶互連體，設置在該第一絕緣體層之內；第二絕緣體層；以及第二互連體，包括金屬部件且設置在該第二絕緣體層之內，該第二互連體與該石墨奈米帶互連體接觸。
如請求項1之半導體裝置，其中，該石墨奈米帶互連體具有兩相反的橫向側，且該側的每一者不具有襯墊材料或障壁材料或在其上的金屬。
如請求項1之半導體裝置，進一步包括設置在該第二互連體的該金屬部件和該石墨奈米帶互連體之間的障壁層。
如請求項1之半導體裝置，其中，該第二互連體的該金屬部件與該石墨奈米帶互連體接觸以提供連續導電路徑。
如請求項1之半導體裝置，其中，該石墨奈米帶互連體具有至少40nm的高度。
如請求項5之半導體裝置，其中，該石墨奈米帶互連體具有至少26比1的高度與厚度的高寬比。
如請求項1之半導體裝置，其中，該石墨奈米帶互連體具有小於5nm的厚度。
如請求項1之半導體裝置，其中，該石墨奈米帶互連體具有在該石墨奈米帶互連體的高度的方向上定向的至少一單層，其亦在電流流過該石墨奈米帶互連體的方向上。
如請求項1之半導體裝置，其中，該石墨奈米帶互連體具有頂表面和側表面，且其中，該側表面係直接與該第一絕緣體層接觸。
一種計算系統，包括如請求項1至9中任一項之半導體裝置。
一種半導體裝置，包括：裝置層包含一或更多金屬氧化物半導體(MOS)電晶體；以及第一互連體結構在該裝置層上方且包含設置在絕緣體材料之內的石墨奈米帶互連體，其中，該石墨奈米帶互連體電性連接該電晶體的至少一者至另一互連體部件。
如請求項11之半導體裝置，其中，該另一互連體部件被包含在該第一互連體結構中。
如請求項11之半導體裝置，其中，該第一互連體結構包含一或更多空氣間隙。
一種製造半導體裝置的方法，包括：在基板上形成第一金屬部件，該第一金屬部件包含頂表面和側表面；在該第一金屬部件的該側表面上形成石墨層；在該第一金屬部件的該側表面上形成與該石墨層接觸的第一介電質層；移除該第一金屬部件因此形成石墨奈米帶互連體和空腔；以及將第二互連體接觸於該石墨奈米帶互連體以提供導電路徑。
如請求項14之方法，其中，在該第一金屬部件的該側表面上形成該石墨層係在該石墨層的高度的方向上，其亦在電流流過該石墨奈米帶互連體的方向上，定向該石墨層的至少一單層。
如請求項14之方法，進一步包括在該空腔之內沉積介電質材料。
如請求項16之方法，其中，在該空腔之內的該介電質材料為第一材料且該第一介電質層為不同於該第一材料的第二材料。
如請求項14之方法，其中，將該第二互連體接觸於該石墨奈米帶互連體包括將障壁層接觸於該石墨奈米帶互連體。
如請求項18之方法，其中，該障壁層由鉭基障壁材料所形成。
如請求項18之方法，其中，該障壁層由石墨障壁材料所形成。
如請求項18之方法，其中，該第二互連體的金屬部件設置在該障壁層的第一表面上，該第一表面相反於與該石墨奈米帶互連體接觸之該障壁層的第二表面。
如請求項14之方法，其中，將該第二互連體接觸於該石墨奈米帶互連體包括將金屬部件直接接觸於該石墨奈米帶互連體。
如請求項14之方法，其中，該第二互連體係藉由蝕刻製程所形成。
如請求項23之方法，進一步包括在該第二互連體的金屬部件的至少側表面上形成石墨襯墊。
如請求項14之方法，其中，該第二互連體係藉由金屬鑲嵌製程所形成。