[go: up one dir, main page]

TWI866185B - 石墨烯複合金屬互連結構及其製造方法 - Google Patents

石墨烯複合金屬互連結構及其製造方法 Download PDF

Info

Publication number
TWI866185B
TWI866185B TW112116123A TW112116123A TWI866185B TW I866185 B TWI866185 B TW I866185B TW 112116123 A TW112116123 A TW 112116123A TW 112116123 A TW112116123 A TW 112116123A TW I866185 B TWI866185 B TW I866185B
Authority
TW
Taiwan
Prior art keywords
graphene
layer
metal
metal line
graphene composite
Prior art date
Application number
TW112116123A
Other languages
English (en)
Other versions
TW202349717A (zh
Inventor
林建宏
盧胤龍
何軍
鄧安舜
張駿偉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202349717A publication Critical patent/TW202349717A/zh
Application granted granted Critical
Publication of TWI866185B publication Critical patent/TWI866185B/zh

Links

Classifications

    • H10W20/47—
    • H10W20/037—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W20/033—
    • H10W20/034—
    • H10W20/039—
    • H10W20/063—
    • H10W20/0633—
    • H10W20/069—
    • H10W20/0693—
    • H10W20/084—
    • H10W20/089—
    • H10W20/42—
    • H10W20/425—
    • H10W20/435—
    • H10W20/4462—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10W20/0375—
    • H10W20/0554—
    • H10W20/077—
    • H10W20/083—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

一石墨烯複合金屬互連結構將石墨烯之材料性質擴展至下金屬層處之鑲嵌及圖案化互連結構兩者以導致電阻顯著減小。石墨烯包層可與或不與一金屬阻障/襯層一起使用。一阻障/襯層之存在可用於催化一上覆石墨烯層之生長。石墨烯亦可選擇性生長於阻障表面上。描述全積體結構及用於具有石墨烯複合金屬鍍層之積體電路之程序流程。

Description

石墨烯複合金屬互連結構及其製造方法
本發明實施例係有關石墨烯複合金屬互連結構及其製造方法。
隨著半導體技術進步，對更高儲存容量、更快處理系統、更高效能及更低成本之需求不斷增加。為滿足此等需求，半導體產業不斷按比例縮小半導體裝置之尺寸，諸如金屬氧化物半導體場效電晶體(MOSFET)，包含平面MOSFET及鰭式場效電晶體(FinFET)。連接電晶體之金屬線亦要相應地按比例縮小。此按比例縮小已增加半導體製程之複雜性。
本發明的一實施例係關於一種形成一半導體結構之方法，其包括：在一半導體基板上形成一電晶體結構；形成用於至該電晶體結構之源極、汲極及閘極端子之接點之一接觸層；及形成一石墨烯複合金屬互連結構，其包括：在該接觸層上方沈積一第一層間介電(ILD)層；在該第一ILD層中形成一金屬層，該金屬層包括該金屬層之側壁及一下表面上之一第一石墨烯包層及一第一石墨烯蓋；在該金屬層上方沈積一第二ILD層；在該第二ILD層中蝕刻一開口；及用以下填充該開口：一第二石墨烯包層，其位於該開口之側壁及水平面上；一金屬填料，其位於該第二石墨烯包層上；及一第二石墨烯蓋，其位於該金屬填料上方。
本發明的一實施例係關於一種形成一半導體結構之方法，其包括：在一半導體基板上形成一電晶體；將一接觸層耦合至該電晶體；及將一圖案化金屬互連結構耦合至該接觸層，其中該圖案化金屬互連結構包括：第一及第二石墨烯複合金屬線；及一通路，其使該第一及第二石墨烯複合金屬線彼此耦合。
本發明的一實施例係關於一種半導體結構，其包括：一電晶體結構；一互連結構，其耦合至該電晶體結構，該互連結構包括：一石墨烯複合金屬線；一層間介電(ILD)層，其位於該石墨烯複合金屬線上；及一石墨烯複合通路，其位於該ILD層中，耦合至該石墨烯複合金屬線。
以下揭露提供用於實施所提供標的之不同特徵之不同實施例或實例。下文將描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不意在限制。例如，在以下描述中，使一第一構件形成於一第二構件上可包含其中形成直接接觸之第一及第二構件之實施例，且亦可包含其中可形成介於第一與第二構件之間的額外構件使得第一及第二構件不直接接觸之實施例。
此外，為便於描述，可在本文中使用空間相對術語(諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者)來描述一個元件或構件與另一(些)元件或構件之關係，如圖中所繪示。除圖中所描繪之定向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中之不同定向。可依其他方式定向設備(旋轉90度或依其他定向)且亦可因此解譯本文中所使用之空間相對描述詞。
如本文中所使用，術語「標稱」係指在一產品或一程序之設計階段期間設定之一組件或一程序操作之一特性或參數之一期望或目標值以及高於及/或低於期望值之一值範圍。值範圍可歸因於製程或容限之微小變動。
在一些實施例中，術語「約」及「實質上」可指示一給定數量之一值在值之20% (例如值之±1%、±2%、±3%、±4%、±5%、±10%、±20%)內變動。此等值僅為實例且不意在限制。術語「約」及「實質上」可係指熟習相關技術者鑑於本文中之教示解譯之值之一百分比。
如本文中所使用，術語「垂直」意謂標稱上垂直於一基板之表面。
應瞭解，[實施方式]章節而非[摘要]章節意欲用於解譯申請專利範圍。[摘要]章節可闡述(若干)發明者考量之本發明之一或多個但非所有可行實施例且因此絕不意欲限制隨附申請專利範圍。
石墨烯係碳石墨之一分子形式，其中碳原子排列成一平面或二維六方晶格。石墨烯具有獨特材料性質，包含優異導電性及導熱性以及良好機械性質。石墨烯之結構提供用於移動電荷之一長平均自由路徑且允許傳導高電流密度。石墨烯在用於電子產業中之材料中具有最高電子遷移率之一者，顯著高於(例如，約100倍於)矽之電子遷移率。石墨烯之電阻率顯著低於(例如，更低約1/3)銅之電阻率。一個原子層厚之石墨烯膜可具有非常高拉伸強度，同時保持透明。
由於其性質，石墨烯適合用於互連結構設計中。除降低互連結構之電阻率及增加互連結構之導熱性之外，石墨烯亦可用作一擴散阻障以控制電遷移及時間相依介電崩潰(TDDB)，其在互連結構設計中一直係一失效機制。由於額外原因，銅互連結構可期望擴散阻障。例如，一擴散阻障可用於防止銅與鄰近絕緣體反應，諸如可引起銅氧化之氧化矽(例如SiO 2)。此一擴散阻障亦可防止銅與聚醯亞胺反應以引起腐蝕及相關聯材料缺陷。一石墨烯擴散阻障之使用因此可提高互連結構之可靠性。
銅互連結構已廣泛用於生產先進積體電路。銅互連結構可使用一鑲嵌程序形成。在鑲嵌程序中，在一絕緣材料中形成溝槽之一圖案，且接著在一液體鍍覆液中使用一鍍覆程序(例如電鍍或無電電鍍)用銅填充溝槽。鑲嵌程序無需圖案化及蝕刻銅。在一雙鑲嵌程序中，可形成用於通路及金屬線之溝槽且將溝槽一起填充為一單一結構。
沈積充分黏著至銅互連結構之石墨烯膜可具有挑戰性。當使用一化學氣相沈積(CVD)程序時，需要自約500°C至約1000°C之一範圍內之高溫。在銅上生長足够厚之石墨烯層以達成期望導電性改良亦可具有挑戰性，因為石墨烯之生長速率高度取決於基板金屬之碳溶解度。
利用石墨烯之一種方式係用一或多個石墨烯單層覆蓋鑲嵌金屬層。覆蓋有石墨烯之銅金屬線可藉由修改介面電子散射特性來經歷超過約50%之一電阻減小。覆蓋有小於約1 nm石墨烯之銅金屬線可比覆蓋有約2 nm磷化鈷鎢(CoWP)之金屬線花費十倍更長時間失效。另外，與一約2 nm厚TaN阻障層相比，銅金屬線上之一單一石墨烯原子層之電容可提高三倍以上。
利用石墨烯之另一方式係用石墨烯圍封一或多個金屬線之多個側。所得石墨烯複合金屬互連結構可將一石墨烯蓋之益處擴展至互連結構。石墨烯包層在下金屬層(例如M 1至M 5)處可更有利，其中一較小節距可導致電阻減小增加。石墨烯包層可與或不與一金屬阻障/襯層一起使用。一阻障/襯層之存在可用於催化上覆石墨烯層之生長。石墨烯亦可選擇性生長於阻障表面上。在一些例項中，使用(例如)一無阻障設計來提高通路與下伏金屬之間的電接觸可為有利的。
圖1展示根據一些實施例之併入石墨烯複合金屬互連結構(例如GC1及GC2)之一積體電路100之一剖面圖。積體電路100包含一電晶體層101、一基板102、一接觸層105及層間介電(ILD)層106a及106b。石墨烯複合金屬互連機構GC1及GC2製造於電晶體層101上方且在整個積體電路100中在至電晶體104之端子之接點之間提供連接。例如，GC1可耦合至一電晶體之閘極端子，而GC2連接另一電晶體之閘極及汲極端子，如圖1中所展示。本文中圖3、圖6、圖9、圖12及圖15中呈現GC1及GC2之各種實施例及其形成方法之描述。在此等實施例之各者中，石墨烯複合金屬互連結構GC1及GC2包含一下金屬線「M x」、一上金屬線「M x+1」及上與下金屬線之間的一垂直連接(例如，在z方向上)或通路「V x」——當M x表示(例如)金屬1且M x+1表示金屬2時；當M x表示金屬2且M x+1表示金屬3時，等等。襯層107可形成於一或兩個金屬線之內表面上以及通路V x之內表面上。ILD層106a及106b圍繞金屬線及通路提供電絕緣。蝕刻停止層108可用於界定相鄰ILD層106a及106b且保護下伏膜免受諸如SiN、碳氮化矽(SiCN)、碳化矽(SiC)、氧化鋁(AlO或Al 2O 3)及氮化鋁(AlN)之低k介電質之沈積損壞。在一些實施例中，蝕刻停止層108形成壓應力且改良相鄰層之黏著性。各石墨烯複合金屬互連結構GC1、GC2亦可包含圍繞通路V x之石墨烯包層112。
積體電路100可包含堆疊於石墨烯複合金屬互連結構GC1及GC2之頂部上之額外通路及金屬線。例如，ILD層106c中之V x+1及M x+2。額外通路及金屬線亦可為石墨烯複合互連結構，或其等可為未添加石墨烯之銅鑲嵌結構或圖案化互連結構(如圖1中所展示)，或其等之組合。
圖2繪示根據一些實施例之用於製造包含石墨烯複合金屬互連結構GC1及GC2之積體電路100之一方法200。為了繪示，圖2中所繪示之操作將參考用於製造圖5A至圖5E、圖8A至圖8E及圖11A至圖11E中所繪示之石墨烯複合金屬互連結構GC1及GC2之程序來描述，圖5A至圖5E、圖8A至圖8E及圖11A至圖11E係根據一些實施例之石墨烯複合金屬互連結構在其製造之各種階段中之剖面圖。取決於特定應用，方法200之操作可依一不同順序執行或不執行。應注意，方法200可不產生一完整積體結構100。因此，應理解，可在方法200之前、方法200期間或方法200之後提供額外程序，且本文中可簡要描述一些此等額外程序。
參考圖2，根據一些實施例，在操作202中，在基板102上形成電晶體104，如圖1中所展示。如本文中所使用，術語「基板」描述後續材料層添加至其上之一材料。基板102本身可經圖案化。添加於基板102上之材料可經圖案化或可保持未圖案化。基板102可為一塊狀半導體晶圓或一絕緣體上覆半導體(SOI)晶圓(未展示)(諸如絕緣體上覆矽)之頂部半導體層。在一些實施例中，基板102可包含一結晶半導體層及其平行於(100)、(110)、(111)或c-(0001)晶面之頂面。替代地，基板102可由一非導電材料製成，諸如一玻璃、藍寶石或塑膠。基板102可由一半導體材料製成，諸如矽(Si)。在一些實施例中，基板102可包含：(i)一元素半導體，諸如鍺(Ge)；(ii)一化合物半導體，其包含碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)及/或銻化銦(InSb)；(iii)一合金半導體，其包含碳化矽鍺(SiGeC)、矽鍺(SiGe)、磷化鎵砷(GaAsP)、磷化鎵銦(InGaP)、砷化鎵銦(InGaAs)、磷化鎵銦砷(InGaAsP)、砷化鋁銦(InAlAs)及/或砷化鋁鎵(AlGaAs)；或(iv)其等之一組合。此外，基板102可摻雜有p型摻雜物(例如硼(B)、銦(In)、鋁(Al)或鎵(Ga))或n型摻雜物(例如磷(P)或砷(As))。在一些實施例中，基板102之不同部分可具有相反類型摻雜物。
電晶體層101包含淺溝槽隔離(STI)區域103及各形成有一源極S、閘極G及汲極D之電晶體104，如圖1中所示意性繪示。電晶體104藉由STI區域103彼此電隔離。在一些實施例中，電晶體104可為(例如)雙極接面電晶體(BJT)、平面金屬氧化物半導體場效電晶體(MOSFET)、三維MOSFET (例如FinFET、奈米線FET及環繞式閘極FET (GAAFET))或其等之組合。
STI區域103可形成於電晶體104相鄰處或電晶體104之間。STI區域103可經沈積且接著回蝕至一期望高度。STI區域103中之絕緣材料可包含(例如)氧化矽(SiO 2)、氮化矽(SiN)、氮氧化矽(SiON)、摻氟矽酸鹽玻璃(FSG)、一低k介電材料及/或其他適合絕緣材料。在一些實施例中，術語「低k」係指一低介電常數。在半導體裝置結構及製程之領域中，低k係指小於SiO 2之介電常數(例如，小於3.9)之一介電常數。在一些實施例中，STI區域103可包含一多層結構。在一些實施例中，沈積絕緣材料之程序可包含適合於可流動介電材料(例如可流動氧化矽)之任何沈積方法。例如，可使用一可流動化學氣相沈積(FCVD)程序針對STI區域103沈積可流動氧化矽。FCVD程序可後接一濕式退火程序。在一些實施例中，沈積絕緣材料之程序可包含沈積一低k介電材料以形成一襯層。在一些實施例中，由另一適合絕緣材料製成之一襯層可放置於STI區域103與相鄰電晶體104之間。在一些實施例中，可使STI區域103退火及拋光以與電晶體104之一頂面共面。
參考圖2，根據一些實施例，在操作204中，在電晶體層101上方形成接觸層105，如圖1中所展示。接觸層105在電晶體104與石墨烯複合金屬互連結構GC1及GC2之間提供電連接。形成接觸層105之程序可包含在一ILD材料中之接觸開口內形成金屬矽化物層及/或導電區域(接點)。接點提供至電晶體104之源極、閘極及汲極端子之電連接。在一些實施例中，用於形成接觸層105之金屬矽化物層之金屬可包含鎢(W)、鈷(Co)、鈦(Ti)及鎳(Ni)之一或多者。在一些實施例中，藉由原子層沈積(ALD)、電漿氣相沈積(PVD)、電漿增强氣相沈積(PECVD)或化學氣相沈積(CVD)來沈積接觸金屬以沿接觸層105之表面形成擴散阻障層(未展示)。擴散阻障層之沈積可後接一高溫快速熱退火(RTP)程序以形成金屬矽化物層。
形成接觸層105之導電區域之程序可包含沈積一導電材料及接著進行一拋光程序以使導電區域之頂面與環繞接觸層105之絕緣材料之頂面共同平坦化。導電材料可為以下之一或多者：W、Co、Ti、鋁(Al)、銅(Cu)、金(Au)、銀(Ag)或另一適合導電材料、一金屬合金或可包含層(諸如氮化鈦(TiN)層)之各種金屬或金屬合金之一堆疊。導電材料可藉由(例如) CVD、PVD、PECVD或ALD沈積。用於使導電區域與接觸層105之頂面共同平坦化之拋光程序可為一化學機械平坦化(CMP)程序。在一些實施例中，CMP程序可使用磨料濃度在自約0.1%至約3%之範圍內之矽或鋁研磨漿。在一些實施例中，在導電區域中，研磨漿可針對W金屬具有小於約7之一pH值或針對Co或Cu金屬具有大於約7之一pH值。
參考圖2，根據一些實施例，在操作206中，在接觸層105上方形成ILD層106a，如圖1中所展示。ILD層106a可為約1050 Å至約1350 Å之一絕緣材料，例如二氧化矽(SiO 2)、氟矽酸鹽玻璃(FSG)、剛性破壞(HBD)、一低k碳氧化矽(「低k」SiOC/LK5/LK6)、一極低k介電材料(例如碳氧氮化矽(「ELK」SiOCN/LK9S))及其等之組合。ILD層106a可由一單一絕緣材料或包含多個絕緣材料之一分層堆疊製成。此等材料具有自SiO 2之約3.9至ELK之約2.5之範圍內之介電常數к。低k及極低k介電質可變動其各自碳濃度，使得SiOC材料中碳之濃度越高，導致介電常數越低。
參考圖2，根據一些實施例，在操作208中，形成下金屬線M x以併入襯層107及石墨烯包層112，如圖1中所展示。為形成下金屬線M x，可在ILD層106a中蝕刻一溝槽至在用襯層107、石墨烯包層112及金屬填充時達到一期望金屬線厚度(例如600 Å至1000 Å)之一深度。石墨烯複合鑲嵌金屬線M x及M x+1可採用不同形式且使用不同製造方法，如下文相對於圖3、圖6、圖9、圖12及圖15中所展示之實施例所詳細描述。
參考圖2，根據一些實施例，在操作210中，可在下金屬線M x上形成一蝕刻停止層108，如圖1中所展示。在一些實施例中，蝕刻停止層108包含以下之一或多者：SiCN、SiC、SiN、AlN、AlO、Al 2O 3、SiO 2或趨於比低k ILD材料(諸如SiOC)更耐蝕刻之其他材料。在一些實施例中，蝕刻停止層108可形成有一壓應變以改良下伏石墨烯蓋110至金屬線M x之黏著性。
參考圖2，根據一些實施例，在操作212中，可在下金屬線M x上方形成ILD層106b，如圖1中所展示。ILD層106b可依類似於ILD層106a之一方式形成，如上文相對於操作206所描述。例如，ILD層106b可形成為類似於ILD層106a之另一低k或ELK介電質，如上文所描述。在一些實施例中，ILD層106b可比ILD層106a厚約100 Å，在自約1150 Å至約1450 Å之一範圍內。
參考圖2，在操作214中，形成一石墨烯複合通路及石墨烯複合上金屬線M x+1。將石墨烯包層112併入至互連結構中用於以石墨烯之優異性質增強金屬層之材料性質。
其中通路V x之底部與下金屬線M x交會之接面可具有不同形式且使用不同製造方法，如下文相對於圖3、圖6、圖9、圖12及圖15所描述。在一些實施例中，V x與M x之間的接面包含襯層107及石墨烯包層112兩者，如圖3中所展示。在一些實施例中，V x與M x之間的接面包含石墨烯包層112，無襯層107，因此形成一無阻障接點，如圖6中所展示。在一些實施例中，襯層107自互連結構省略，如圖9中所展示。在一些實施例中，V x與M x之間的接面包含襯層107，但無石墨烯包層112，如圖12及圖15中所展示。
在一些實施例中，用於上金屬線M x+1之一通路開口及一溝槽可一起形成為一雙鑲嵌溝槽，如下文相對於圖3、圖6及圖9中所展示之實施例所詳細描述。蝕刻雙鑲嵌溝槽可使用類似於用於在ILD層106a中形成接觸開口之程序之一程序，如上文所描述。雙鑲嵌溝槽可接著經加襯，用石墨烯包覆，且用銅填充。在一些實施例中，一單鑲嵌程序可用於形成金屬線M x及M x+1且可蝕刻通路V x。在一些實施例中，金屬線M x及M x+1及通路V x可藉由微影圖案化來形成，如下文相對於圖12及圖15中所展示之實施例所詳細描述。
可接著重複操作210至214以在M x+1上方形成額外通路及金屬線。在一些實施例中，石墨烯複合鑲嵌互連結構(如下文相對於圖3、圖6、圖9、圖12及圖15所描述)可有利地用於具有較小節距之層處，例如在一互連最小節距層或一次最小節距層處，諸如在金屬層1至5處。
圖3展示根據一些實施例之一石墨烯複合互連結構300 (例如可用作圖1中所展示之GC1或GC2之一多層類型之石墨烯複合金屬互連結構)之一剖面圖。石墨烯複合鑲嵌互連結構300包含一多層下金屬線M x、一多層上金屬線M x+1及耦合多層上及下金屬線之一通路V x。石墨烯複合鑲嵌互連結構300以圍繞下金屬線M x之一周邊且圍繞包含上金屬線M x+1及通路V x之雙鑲嵌結構之一周邊之石墨烯包層112為特徵。石墨烯包層112包含下金屬線M x及上金屬線M x+1之頂面上之一石墨烯蓋110。在一些實施例中，石墨烯蓋110具有基於上金屬線M x+1之一厚度之一厚度T C。例如，T C可小於約T Mx+1/10。石墨烯包層112可為包含高達約20個層之一多層結構。超過20個層之石墨烯無法導致電阻及導熱性進一步改良且可引起黏著性問題。
在一些實施例中，石墨烯複合鑲嵌互連結構300之內表面進一步包含其上可生長石墨烯包層112之襯層107。襯層107亦可具有總厚度為T L之多個層。多層下金屬線M x具有圖3中所展示之一最小寬度w，其中w包含下金屬線M x之兩個側壁上之襯層107之寬度。在一些實施例中，石墨烯包層112及/或襯層107可橫跨通路V x之一底面延伸。在一些實施例中，通路V x可凹入至下金屬線M x中達一通路凹槽深度R以避免通路V x與下金屬線M x之間的高接觸電阻。在一些實施例中，通路V x之底部寬度或通路V x之「底部臨界尺寸(BCD)」包含各通路側壁上之石墨烯包層112及襯層107之寬度。在一些實施例中，具有一厚度T C之石墨烯蓋110可沈積至一或多個導電金屬線之頂面上。
在一些實施例中，石墨烯複合鑲嵌互連結構300進一步包含金屬線之各自頂面上之蝕刻停止層108。蝕刻停止層108提供通路蝕刻程序之控制。在一些實施例中，蝕刻停止層108具有基於上金屬線M x+1之一厚度之一厚度T ESL。例如，T ESL可在自約T Mx+1/15至約T Mx+1/4之一範圍內。
圖4繪示根據一些實施例之用於製造石墨烯複合鑲嵌互連結構300之一方法400。圖4中所繪示之操作將參考用於製造圖5A至圖5E (石墨烯複合鑲嵌互連結構300在其製造之各種階段中之一系列剖面圖)中所繪示之石墨烯複合鑲嵌互連結構300之程序來描述。取決於特定應用，方法400之操作可依一不同順序執行或不執行。應注意，方法400可不產生一完整石墨烯複合鑲嵌互連結構300。因此，應理解，可在方法400之前、方法400期間或方法400之後提供額外程序，且本文中可簡要描述一些此等額外程序。
參考圖4，根據一些實施例，在操作402中，形成下金屬線M x，如圖5A中所展示。首先，在操作402中，可將M x之一鑲嵌溝槽蝕刻至ILD層106a中達在用金屬填充時達到一期望金屬厚度(例如600 Å至1000 Å)之一深度。溝槽蝕刻程序可使用(例如)氟基電漿。
後續金屬填充程序可併入在鍍覆塊狀金屬之前沈積於鑲嵌溝槽之底部及側壁上之一襯層107。襯層107可具有包含一薄層之多個層，薄層充當一擴散阻障以防止導電金屬自金屬線M x及M x+1向外擴散至相鄰ILD中。襯層107亦可增強金屬線M x之導電金屬填充之性質。在此等實施例中，襯層107可指稱一「阻障+襯層」層。在一些實施例中，襯層107或襯層107之一頂層可由輔助催化石墨烯生長之一材料製成，例如鈷(Co)、鉭(Ta)、釕(Ru)、Ti、TiN、氮化鈷(CoN)或氮化鉭(TaN)及其等之合金或組合。襯層107或襯層107之一下層可併入鋁銅合金(AlCu)、W、Ti、TiN、Au、Ag、其他金屬合金、一金屬氮化物材料或另一適合金屬或一陶瓷材料。
金屬填充程序可進一步併入在鍍覆塊狀金屬之前在襯層107上方形成石墨烯包層112。石墨烯包層112可使用一CVD、PVD、PE-CVD或ALD程序選擇性沈積至襯層107上。石墨烯包層112可由高達約20個石墨烯原子單層組成，使得石墨烯包層112具有自約2/3 w min至約w max/30之一範圍內之一總厚度，其中w min係金屬線M x之金屬寬度w之一最小值且w max係一最大值。
在形成襯層107及石墨烯包層112之後，溝槽可藉由電鍍、無電電鍍、一PVD程序或另一適合填充程序用一高導電性金屬(諸如Cu、Co或W)填充以形成下金屬線M x。在一些實施例中，在鍍覆塊狀銅之前，一銅晶種層可使用一PVD程序來保形地沈積於石墨烯包層112上。在一些實施例中，特性化下金屬線M x之一金屬線圖案密度在自約19%至約41%之一範圍內。在一些實施例中，一金屬線厚度(例如T M)自襯層107之底部量測至石墨烯蓋110之底部以包含襯層107、石墨烯包層112之厚度及下金屬線M x之塊狀金屬厚度兩者。當溝槽填滿時，一石墨烯蓋110可形成於下金屬線M x之頂面上，如圖5A中所展示。在一些實施例中，石墨烯蓋110具有可厚達T M/10之一厚度T C。
參考圖4，根據一些實施例，在操作404中，在金屬線M x上沈積蝕刻停止層108，如圖5A中所展示。在一些實施例中，蝕刻停止層108可為具有自約100 Å至約150 Å之一範圍內之一厚度之一單一阻擋層。在一些實施例中，蝕刻停止層108可為包含(例如)一阻擋層及一TEOS蓋層之一多層堆疊。蝕刻停止層108可形成有一高密度及/或一壓應變以改良下伏石墨烯蓋110至金屬線M x之黏著性。一高壓應變可藉由使用CVD或PVD由諸如SiN、SiCN、SiC、AlO、Al 2O 3及AlN之材料形成蝕刻停止層108來達成。
參考圖4，根據一些實施例，在操作406中，沈積ILD層106b。ILD層106b可類似於上文參考圖1所描述之ILD層106a般形成。
參考圖4，根據一些實施例，在操作408中，在ILD層106b中形成一雙鑲嵌溝槽500且在雙鑲嵌溝槽之底部及側壁上形成襯層107，如圖5B中所展示。雙鑲嵌溝槽500包含將含有通路V x之一垂直部分及將含有上金屬線M x+1之一水平部分。雙鑲嵌溝槽500之垂直部分向下延伸穿過蝕刻停止層108及石墨烯蓋110而進入下金屬線M x之塊狀金屬至凹槽深度R。在一些實施例中，凹槽深度R係石墨烯蓋110之厚度T C之約0.5倍至約5倍。在一些實施例中，通路底部CD (V xBCD)介於下金屬線M x之最小金屬寬度w之約0.5倍至約2倍之間。襯層107接著使用(例如)一保形沈積程序來形成於雙鑲嵌溝槽500之內表面上，包含在通路V x之一下溝槽表面502上。施加至雙鑲嵌溝槽500之襯層107類似於在操作402之以上描述中施加至下金屬線M x之襯層107。
參考圖4，根據一些實施例，在操作410中，使石墨烯包層112延伸至襯層107上方之雙鑲嵌溝槽500之底部及側壁，如圖5B中所展示。施加至雙鑲嵌溝槽500之石墨烯包層112類似於在操作402之以上描述中施加至下金屬線M x之內表面之石墨烯包層112。此外，石墨烯蓋層112可選擇性生長於襯層107上，使得通路V x之底面內襯有襯層107及石墨烯包層112兩者。
參考圖4，根據一些實施例，在操作412中，形成上金屬線M x+1，如圖5C中所展示。通路V x及上金屬線M x+1可藉由使用一鍍覆或PVD程序將一高度導電金屬(例如Cu、Co或W)沈積至雙鑲嵌溝槽500中來同時填充，如上文相對於下金屬線M x所描述。沈積上金屬線M x+1可用銅過填充雙鑲嵌溝槽500以產生過量銅504。根據一些實施例，接著可拋光上金屬線M x+1，如圖5D中所展示。拋光可使用一CMP平坦化程序來完成，如上文相對於接觸層105所描述。在平坦化之後，移除過量銅504，且上金屬線M x+1之一頂面實質上與襯層107之頂面共面。在一些實施例中，一金屬線厚度(例如T Mx+1)自襯層107之底部量測至石墨烯蓋110之底部以包含襯層107、石墨烯包層112之厚度及上金屬線M x+1之塊狀金屬之厚度兩者。在一些實施例中，襯層107各具有基於上金屬線M x+1之一厚度之一厚度T L。例如，T L可在自約T Mx+1/10至約T Mx+1/4之一範圍內。
參考圖4，根據一些實施例，在操作414中，可在上金屬線M x+1之頂面上形成一石墨烯蓋110，如圖5D中所展示。在一些實施例中，石墨烯蓋110可選擇性沈積至上金屬線M x+1及襯層107之導電金屬表面上。形成於上金屬線M x+1上之石墨烯蓋110可經類似製造且可具有類似於形成於下金屬線M x上之石墨烯蓋110之屬性，如上文操作402中所描述。
參考圖4，根據一些實施例，在操作416中，可在上金屬線M x+1上形成蝕刻停止層108，如圖5E中所展示。形成於上金屬線M x+1之頂部上之蝕刻停止層108可經類似製造且可具有類似於形成於下金屬線M x之頂部上之蝕刻停止層108之屬性，如上文操作402中所描述。蝕刻停止層108之形成完成石墨烯複合鑲嵌互連結構300。可接著重複操作406至416以在石墨烯複合鑲嵌互連結構300之頂部上形成額外雙鑲嵌互連結構，直至約金屬線M5。
圖6展示根據一些實施例之一石墨烯複合鑲嵌互連結構600 (例如可用作圖1中所展示之GC1或GC2之一石墨烯複合金屬互連結構)之一剖面圖。在一些實施例中，除少數特例之外，石墨烯複合鑲嵌互連結構600可類似於石墨烯複合鑲嵌互連結構300。石墨烯複合鑲嵌互連結構600以通路V x之底部處之一無阻障接點(BFC) 602為特徵。即，通路V x之底面包含石墨烯包層112但不包含阻障/襯層107。因此，通路V x之底部之寬度或V xBCD包含兩個通路側壁上之襯層107之厚度，但凹槽深度R不包含。即，凹槽深度R向下延伸至BFC 602處之石墨烯包層之底部。另外，石墨烯複合鑲嵌互連結構600內之石墨烯包層112可具有一不均勻厚度。在一些實施例中，雙鑲嵌結構中石墨烯包層112之側壁厚度T GS不同於通路V x之底部上石墨烯包層112之厚度T GV。例如，T GS可比T GV厚。此外，石墨烯蓋110之厚度T C可不同於T GS及T GV之一或兩者。例如，T C可比T GS厚，T GS可比T GV厚。
圖7繪示根據一些實施例之用於製造石墨烯複合鑲嵌互連結構600之一方法700。圖7中所繪示之操作將參考用於製造圖8A至圖8E (石墨烯複合鑲嵌互連結構600在其製造之各種階段中之一系列剖面圖)中所繪示之石墨烯複合鑲嵌互連結構600之程序來描述。取決於特定應用，方法700之操作可依一不同順序執行或不執行。應注意，方法700可不產生一完整石墨烯複合鑲嵌互連結構600。因此，應理解，可在方法700之前、方法700期間或方法700之後提供額外程序，且本文中可簡要描述一些此等額外程序。
根據一些實施例，除少數特例之外，用於製造石墨烯複合鑲嵌互連結構600之方法700在諸多方面類似於用於製造石墨烯複合鑲嵌互連結構300之方法400。在一些實施例中，操作706在雙鑲嵌溝槽500之內表面上而非通路V x之底部上提供一阻障層或襯層107。替代地，石墨烯包層112之形成可自通路V x之底部省略，使得通路V x之底部可不具有襯層107及石墨烯包層兩者。不同石墨烯厚度可藉由調諧選擇性沈積(其可藉由變動下伏材料來完成)來產生。例如，襯層107可由Co製成，而M x可由Cu製成。因此，石墨烯沈積至通路V x之加襯側壁上可包含3個至20個石墨烯層，而石墨烯直接沈積至通路V x之底部處之金屬上可包含三個或更少石墨烯層。
參考圖7，根據一些實施例，在操作702中，形成下金屬線M x，如圖8A中所展示。操作702可類似於上述操作402般進行以導致圖6中所展示之金屬線M x，其具有類似於圖3中所展示之一下金屬線M x之特性。
仍參考圖7，根據一些實施例，在操作702中，可在下金屬線M x上形成一石墨烯蓋110，如圖8A中所展示。當溝槽填滿時，可在銅之頂面上方沈積石墨烯蓋110。在一些實施例中，石墨烯蓋110具有可厚達T Mx+1/10之一厚度T C。最後，根據一些實施例，可在金屬線M x上沈積蝕刻停止層108，如圖8A中所展示。在一些實施例中，蝕刻停止層108可形成有一壓應變以改良下伏石墨烯蓋110至金屬線M x之黏著性。一高壓應變可藉由使蝕刻停止層108由諸如SiN、SiCN、SiC及AlN之材料形成來達成。形成於下金屬線M x上之蝕刻停止層108可具有類似於上文相對於圖3所描述之蝕刻停止層108之屬性。
參考圖7，根據一些實施例，在操作704中，沈積ILD層106b。ILD層106b可類似於上文參考圖1所描述之ILD層106a般形成。
參考圖7，根據一些實施例，在操作706中，可在ILD層106b中形成一雙鑲嵌溝槽800且可在雙鑲嵌溝槽之內表面上形成襯層107，如圖8A中所展示。雙鑲嵌溝槽800包含將含有通路V x之一垂直部分及將含有上金屬線M x+1之一水平部分。雙鑲嵌溝槽800之垂直部分可向下延伸穿過蝕刻停止層108及石墨烯蓋110且進入下金屬線M x之塊狀金屬至石墨烯蓋110之一頂面下方之一凹槽深度R，如圖8A中所展示。
參考圖7，根據一些實施例，在操作708中，接著在雙鑲嵌溝槽800之內表面上形成襯層107，如圖8A中所展示。襯層107之形成排除通路V x之底部處之BFC 602。此一組態可藉由首先在雙鑲嵌溝槽800之內表面上保形地沈積襯層107且接著使用(例如)一各向異性蝕刻程序自通路V x之底部移除襯層107來製造。替代地，襯層107可選擇性生長於ILD表面上且不生長於BFC 602處之暴露銅上。除此之外，襯層107可依類似於在操作702之以上描述中襯層107施加至下金屬線M x之一方式施加至雙鑲嵌溝槽800。襯層107可具有催化在其表面上隨後形成石墨烯之一材料組合物，例如Co、Ta或Ru。
參考圖7，根據一些實施例，在操作710中，使石墨烯包層112延伸至襯層107上方之雙鑲嵌溝槽800之底部及側壁，如圖8B中所展示。施加至雙鑲嵌溝槽800之石墨烯包層112類似於在操作702之以上描述中施加至下金屬線M x之內表面之石墨烯包層112。石墨烯包層112可首先選擇性生長於襯層107上且接著生長於暴露銅上，使得通路V x之底面內襯有石墨烯包層112，如圖8B中所展示。石墨烯在各種表面上之選擇性形成可經調諧以在不同表面上達成不同厚度。例如，3個至20個石墨烯單層可形成於承載襯層107之表面上，而僅幾個石墨烯層(例如1個至3個單層)形成於BFC 602處。在一些實施例中，在操作710中，石墨烯包層112可藉由選擇性沈積至襯層107上(例如，沈積至Co上)來形成以產生具有厚度T GS之一包層。當通路V x之底部處不存在襯層107時，石墨烯可藉由CVD、PVD或另一適合程序來形成於Cu上以在BFC 602處產生具有厚度T GV之石墨烯包層112。替代地，可在通路V x之底部處之金屬線M x內之暴露金屬上選擇性生長石墨烯以在BFC 602處形成石墨烯包層112。在一些實施例中，形成於Co上之石墨烯包層比形成於Cu上之石墨烯包層具有更多層且更厚(T GS＞T GV)。歸因於催化表面之差異，在不同位點處產生不同石墨烯厚度。
參考圖7，根據一些實施例，在操作712中，可形成上金屬線M x+1，如圖8C中所展示。可依類似於上文相對於操作410及圖5C所描述之方式之一方式同時填充V x及上金屬線M x+1。沈積上金屬線M x+1可用銅過填充雙鑲嵌溝槽800以產生過量銅804。根據一些實施例，接著可拋光上金屬線M x+1，如圖8D中所展示。拋光可使用一CMP平坦化程序完成，如上文相對於平坦化石墨烯複合鑲嵌互連結構300及接觸層105所描述。在平坦化之後，移除過量銅804，且上金屬線M x+1之一頂面實質上與襯層107之頂面共面。
參考圖7，根據一些實施例，在操作714中，可在上金屬線M x+1之頂面上形成一石墨烯蓋110，如圖8D中所展示。在一些實施例中，石墨烯蓋110可選擇性沈積至上金屬線M x+1之導電金屬表面上。形成於上金屬線M x+1上之石墨烯蓋110可經類似製造且可具有類似於形成於下金屬線M x上之石墨烯蓋110之屬性，如上文相對於操作702所描述。
參考圖7，根據一些實施例，在操作716中，可在上金屬線M x+1上形成蝕刻停止層108，如圖8E中所展示。形成於上金屬線M x+1之頂部上之蝕刻停止層108可經類似製造且可具有類似於形成於下金屬線M x之頂部上之蝕刻停止層108之屬性，如上文操作702中所描述。蝕刻停止層108之形成完成石墨烯複合鑲嵌互連結構600。
可接著重複操作704至716以在石墨烯複合鑲嵌互連結構600之頂部上形成額外雙鑲嵌互連結構，直至約金屬線M5。
圖9展示根據一些實施例之一石墨烯複合鑲嵌互連結構900 (例如可用作圖1中所展示之GC1或GC2之一多層類型之石墨烯複合金屬互連結構)之一剖面圖。在一些實施例中，除一些特例之外，石墨烯複合鑲嵌互連結構900可類似於石墨烯複合鑲嵌互連結構600。如同石墨烯複合鑲嵌互連結構600，石墨烯複合鑲嵌互連結構900以通路V x之底部處之一無阻障接點(BFC) 602為特徵。即，通路V x之底面包含石墨烯包層112但不包含阻障/襯層107。石墨烯複合鑲嵌互連結構900與石墨烯複合互連結構300及600之不同點在於省略襯層107。因此，因為石墨烯包層112直接沈積至ILD表面上，所以石墨烯複合鑲嵌互連結構900內之石墨烯包層112可具有一實質上均勻厚度T L。因為不存在襯層107，所以石墨烯複合鑲嵌互連結構900依賴石墨烯包層112來提供一擴散阻障。
圖10繪示根據一些實施例之用於製造石墨烯複合鑲嵌互連結構900之一方法1000。圖10中所繪示之操作將參考用於製造圖11A至圖11E (石墨烯複合鑲嵌互連結構900在其製造之各種階段中之一系列剖面圖)中所繪示之石墨烯複合鑲嵌互連結構900之程序來描述。取決於特定應用，方法1000之操作可依一不同順序執行或不執行。應注意，方法1000可不產生一完整石墨烯複合鑲嵌互連結構900。因此，應理解，可在方法1000之前、方法1000期間或方法1000之後提供額外程序，且本文中可簡要描述一些此等額外程序。
根據一些實施例，除少數特例之外，用於製造石墨烯複合鑲嵌互連結構900之方法1000在諸多方面類似於用於製造石墨烯複合鑲嵌互連結構600之方法700。因為石墨烯複合鑲嵌互連結構900不包含襯層107，所以石墨烯包層112之形成直接發生於用於下金屬線M x之單鑲嵌溝槽之ILD表面上。類似地，石墨烯包層112之形成直接發生於用於通路V x及上金屬線M x+1之雙鑲嵌溝槽之ILD表面上。在一些實施例中，ILD材料可為SiO 2、SiOC或另一低k材料。在一些實施例中，使用一熱CVD程序或一遠端電漿增強CVD (PECVD)程序在ILD層106a或106b上生長石墨烯包層112。整個石墨烯複合鑲嵌互連結構900中石墨烯包層112之厚度可因此實質上均勻。
參考圖10，根據一些實施例，在操作1002中，形成下金屬線M x，如圖11A中所展示。操作1002可類似於上述操作702般進行。因此，圖9中所展示之下金屬線M x可具有類似於圖6中所展示之下金屬線M x之特性，只是省略襯層107。
仍參考圖10，根據一些實施例，在操作1002中，可在下金屬線M x上形成一石墨烯蓋110，如圖11A中所展示。當溝槽填滿時，可將石墨烯蓋110沈積於銅之頂面上方。在一些實施例中，石墨烯蓋110具有可厚達T Mx+1/10之一厚度T C。最後，根據一些實施例，可在金屬線M x上沈積蝕刻停止層108，如圖11A中所展示。在一些實施例中，蝕刻停止層108可形成有一壓應變以改良下伏石墨烯蓋110至金屬線M x之黏著性。一高壓應變可藉由使蝕刻停止層108由諸如SiN、SiCN、SiC及AlN之材料形成來達成。
參考圖10，根據一些實施例，在操作1004中，沈積ILD層106b。
參考圖10，根據一些實施例，在操作1006中，可在ILD層106b中形成一雙鑲嵌溝槽1100，如圖11A中所展示。雙鑲嵌溝槽1100包含將含有通路V x之一垂直部分及將含有上金屬線M x+1之一水平部分。雙鑲嵌溝槽1100之垂直部分可向下延伸穿過蝕刻停止層108及石墨烯蓋110而進入下金屬線M x之塊狀金屬至石墨烯蓋110之一頂面下方之一凹槽深度R，如圖11A中所展示。
參考圖10，根據一些實施例，在操作1008中，可將石墨烯包層112沈積至雙鑲嵌溝槽1100之內表面上，如圖11B中所展示。施加至雙鑲嵌溝槽1100之石墨烯包層112類似於在操作1002之以上描述中施加至下金屬線M x之內表面之石墨烯包層112。石墨烯包層112可保形地沈積於ILD層106b上且接著沈積於暴露銅上，使得通路V x之底面內襯有石墨烯包層112，如圖11B中所展示。可藉由CVD、PVD或另一適合程序形成石墨烯以產生具有實質上均勻厚度之石墨烯包層112。
參考圖10，根據一些實施例，在操作1010中，可形成上金屬線M x+1，如圖11C中所展示。可依類似於上文相對於操作710及圖8C所描述之方式之一方式同時填充V x及上金屬線M x+1。
參考圖10，根據一些實施例，在操作1012中，可在上金屬線M x+1之頂面上形成一石墨烯蓋110，如圖11D中所展示。在一些實施例中，可將石墨烯蓋110選擇性沈積至上金屬線M x+1之導電金屬表面上。形成於上金屬線M x+1上之石墨烯蓋110可經類似製造且可具有類似於形成於下金屬線M x上之石墨烯蓋110之屬性，如上文操作1002中所描述。
參考圖10，根據一些實施例，在操作1014中，可在上金屬線M x+1上形成蝕刻停止層108，如圖11E中所展示。形成於上金屬線M x+1之頂部上之蝕刻停止層108可經類似製造且可具有類似於形成於下金屬線M x之頂部上之蝕刻停止層108之屬性，如上文操作1002中所描述。蝕刻停止層108之形成完成石墨烯複合鑲嵌互連結構900。可接著重複操作1006至1014以在石墨烯複合鑲嵌互連結構900之頂部上形成額外雙鑲嵌互連結構，直至約金屬線M5。
圖12展示根據一些實施例之一石墨烯複合圖案化互連結構1200 (例如可用作圖1中所展示之GC1或GC2之一多層類型之石墨烯複合金屬互連結構)之一剖面圖。可在不使用一鑲嵌程序之情況下藉由使用金屬微影及金屬蝕刻程序來形成石墨烯複合圖案化互連結構1200。在一些實施例中，石墨烯複合圖案化互連結構1200包含包繞金屬線之三側之一保形蝕刻停止層1208。在一些實施例中，石墨烯複合圖案化互連結構1200包含可促進石墨烯包層112圍繞下金屬線M x及上金屬線M x+1生長之各種催化層。此等層可包含(例如)底部催化層1214及頂部/側壁催化層1216。在一些實施例中，石墨烯複合圖案化互連結構1200中石墨烯包層112之形成與上述其他實施例(例如石墨烯複合鑲嵌互連結構300、600及900)之不同點在於：下及上金屬線M x及M x+1下方之石墨烯包層1210之底層與石墨烯包層112之頂部及側部單獨形成。然而，在其他石墨烯複合鑲嵌互連結構300、600及900中，石墨烯包層112之底部及側一起形成，且接著形成頂部作為一蓋層110。因此，在石墨烯複合圖案化互連結構1200中，石墨烯包層包含石墨烯包層1210之一底層而非蓋層110。在一些實施例中，石墨烯複合圖案化互連結構1200包含圍繞通路V x之一襯層107。在一些實施例中，石墨烯複合圖案化互連結構1200省略圍繞通路V x之石墨烯包層。在一些實施例中，石墨烯複合圖案化互連結構1200內各種層之材料及厚度可不同於石墨烯複合互連結構300、600及900之鑲嵌結構中之對應材料及厚度。
圖13繪示根據一些實施例之用於製造石墨烯複合互連結構1200之一方法1300。圖13中所繪示之操作將參考用於製造圖14A至圖14D (石墨烯複合圖案化互連結構1200在其製造之各種階段中之一系列剖面圖)中所繪示之石墨烯複合圖案化互連結構1200之程序來描述。取決於特定應用，方法1300之操作可依一不同順序執行或不執行。應注意，方法1300可不產生一完整石墨烯複合互連結構1200。因此，應理解，可在方法1300之前、方法1300期間或方法1300之後提供額外程序，且本文中可簡要描述一些此等額外程序。
用於製造石墨烯複合圖案化互連結構1200之方法1300與上述方法400、700及1000之不同點在於：方法1300不是使用一鑲嵌溝槽及填充方法而是藉由沈積及圖案化金屬來形成金屬線M x及M x+1。藉由在ILD中蝕刻通路開口且用一導電金屬填充來單獨形成通路V x。另外，在石墨烯包層112及石墨烯蓋110之前形成催化層1214及1216。
參考圖13，根據一些實施例，在操作1302中，形成下金屬線M x，如圖14A中所展示。首先，藉由沈積、圖案化及蝕刻來形成底部催化層1214。催化層1214用於兩個目的。第一，一金屬催化層1214促進石墨烯選擇性生長。第二，催化層1214充當一擴散阻障。適合於兩個目的之材料包含(例如) Ta、Ru及Ti。在一些實施例中，底部催化層1214可具有高達½ T Mx之一厚度。
參考圖13，根據一些實施例，在操作1304中，可在底部催化層1214上生長石墨烯包層1210之一底層，如圖14A中所展示。可使用一CVD程序生長石墨烯包層112。在一些實施例中，石墨烯包層112介於1個至20個原子層之間厚。
參考圖13，根據一些實施例，在操作1306中，在石墨烯包層1210之底層上方形成下金屬線M x，如圖14A中所展示。可使用一微影/蝕刻程序沈積及圖案化下金屬線M x。適合於圖案化下金屬線M x之金屬包含(例如) Cu、Co、W、Al、Ta及Ru。
參考圖13，根據一些實施例，在操作1308中，形成頂部/側壁催化層1216，如圖14A中所展示。頂部/側壁催化層1216可藉由無電電鍍或藉由在下金屬線M x之剩餘頂部及側上進行CVD選擇性沈積來形成。在一些實施例中，頂部/側壁催化層1216可由類似於底部催化層1214之一材料製成，諸如Ta、Ru及Ti。在一些實施例中，頂部/側壁催化層1216可由不同於底部催化層1214之一材料製成，諸如Cu、Ni及Co。在一些實施例中，頂部/側壁催化層1216具有高達1/5 T Mx之一厚度。如同底部催化層1214，頂部/側壁催化層1216促進石墨烯生長。
參考圖13，根據一些實施例，在操作1310中，可在頂部/側壁催化層1216上生長石墨烯包層112之頂部及側壁部分，如圖14B中所展示。在一些實施例中，石墨烯包層112之頂部具有可厚達T Mx+1/10之一厚度T C。
仍參考圖13，根據一些實施例，在操作1312中，可將蝕刻停止層108保形地沈積至下金屬線M x上，如圖14B中所展示。在一些實施例中，蝕刻停止層108包含以下之一或多者：SiCN、SiC、SiN、AlN、AlO 2、SiO 2或趨於比低k ILD材料(諸如SiOC)更耐蝕刻之其他材料。在一些實施例中，蝕刻停止層108可為具有自約100 Å至約150 Å之一範圍內之一厚度之一單一阻擋層。在一些實施例中，蝕刻停止層108可為包含(例如)一阻擋層及一TEOS蓋層之一多層堆疊。在一些實施例中，蝕刻停止層108具有基於下金屬線M x之一厚度之一厚度T ESL。例如，圖案化金屬線之T ESL可在自約T Mx/10至約T Mx/2之一範圍內。應注意，圖3中所展示之放大剖面圖中指示厚度T C、T L、T ESL及T Mx+1之界定。在一些實施例中，蝕刻停止層108可形成有一高密度及/或一壓應變以改良下伏石墨烯包層112至金屬線M x之黏著性。一高壓應變可藉由使用CVD或PVD由諸如SiN、SiCN、SiC及AlN之材料形成蝕刻停止層108來達成。
參考圖13，根據一些實施例，在操作1314中，沈積ILD層106b。在一些實施例中，可使用一CVD程序沈積ILD層106b以覆蓋下金屬線M x以及其中可在操作1316中形成通路V x之ILD之一額外厚度。可接著使用一CMP程序拋光ILD層106b。
參考圖13，根據一些實施例，在操作1316中，可在平坦化ILD層106b中形成一凹入通路，如圖14C中所展示。首先，可將一通路開口蝕刻至ILD層106b中以向下延伸穿過蝕刻停止層108、石墨烯包層112之頂部及頂部/側壁催化層1216。通路開口延伸至下金屬線M x之塊狀金屬中至石墨烯包層112之一頂面下方之一凹槽深度R，如圖14A中所展示。在一些實施例中，R在石墨烯包層112之頂部之厚度之約0.5倍至約5倍之一範圍內。蝕刻程序可為氟基的，用於加速移除ILD層106b。
參考圖13，根據一些實施例，在操作1318中，可用金屬填充通路V x，如圖14C中所展示。首先，可將襯層107沈積至通路開口之內表面上。可將襯層107保形地沈積於通路開口之側壁上(即，沈積至ILD層106b上)，且接著沈積於通路V x之底面處之暴露銅上。在一些實施例中，通路V x內之襯層107可具有高達約(V xBCD)/4之一厚度，其中V xBCD在下金屬線M x之最小金屬寬度w之約0.5倍至約2倍之一範圍內。在襯層107就位之後，可用一導電金屬(例如W、Cu、Ta、Ru或Co)填充通路V x。
參考圖13，根據一些實施例，可如圖14D中所展示般重複操作1302至1310以形成圖案化上金屬線M x+1。重複操作1302至1310依類似於形成下金屬線M x之方式之一方式形成一石墨烯複合上金屬線M x+1。在一些實施例中，圖14D中所展示之上金屬線M x+1之形成及結構之細節與下金屬線M x之對應態樣之以上描述一致。藉由重複操作1302來沈積底部催化層1214，接著為操作1304中之石墨烯包層1210之底層及操作1306中之圖案化上金屬線M x+1。適合於上金屬線M x+1之圖案化導電金屬材料包含Cu、Co、W、Al、Ta或Ru之一或多者。隨後，頂部/側壁催化層1216形成於上金屬線M x+1上，接著為石墨烯包層112之頂部及側壁部分，如圖14D中所展示。
參考圖13，在操作1312中，在石墨烯複合上金屬線M x+1上方形成一保形蝕刻停止層108，如圖14D中所展示。形成於上金屬線M x+1上之蝕刻停止層108可經類似製造且可具有類似於相對於操作1312形成於下金屬線M x上之蝕刻停止層108之屬性，如上文所描述。在一些實施例中，蝕刻停止層108可具有約1/10 T Mx至約½ T Mx之一範圍內之一厚度T ESL。蝕刻停止層108之形成完成石墨烯複合圖案化互連結構1200。可接著重複操作1314至1318以在上金屬線M x+1上方形成一額外通路V x(未展示)。可接著重複操作1302至1318以在M x+1之頂部上堆疊額外石墨烯複合圖案化互連結構1200。
圖15展示根據一些實施例之一石墨烯複合互連結構1500 (例如可用作圖1中所展示之GC1或GC2之一石墨烯複合金屬互連結構)之一剖面圖。石墨烯複合互連結構1500係石墨烯複合圖案化互連結構1200之一變體，其中用碳奈米管(CNT)而非金屬填充通路CNT-V x。CNT可與石墨烯包層112之頂部/側壁部分同時生長於下金屬線M x上。CNT生長可由一金屬氧化物形成之一通路模板1504引導。在石墨烯複合互連結構1500中，蝕刻停止層108覆蓋通路CNT-V x之側壁。
圖16繪示根據一些實施例之用於製造石墨烯複合圖案化互連結構1500之一方法1600。圖16中所繪示之操作將參考用於製造圖17A至圖17E、圖18及圖19A至圖19C (石墨烯複合圖案化互連結構1500在其製造之各種階段中之一系列剖面圖)中所繪示之石墨烯複合圖案化互連結構1500之程序來描述。取決於特定應用，方法1600之操作可依一不同順序執行或不執行。應注意，方法1600可不產生一完整石墨烯複合互連結構1500。因此，應理解，可在方法1600之前、方法1600期間或方法1600之後提供額外程序，且本文中可簡要描述一些此等額外程序。
參考圖16，根據一些實施例，在操作1602中，可形成金屬膜堆疊1700，如圖17A中所繪示。金屬膜堆疊1700可包含底部催化層1214、石墨烯包層1210之底層、下金屬線M x之毯覆式金屬沈積、頂部催化層1216及一模板層1704。模板層1704下方之金屬膜堆疊1700之各種層可具有類似於石墨烯複合圖案化互連結構1200之對應層之屬性，如上文相對於方法1300所描述。適合於模板層1704之材料包含(例如) Al、AlO 2、Si、Ta及鎂(Mg)，其等可使用一PECVD程序沈積。
參考圖16，根據一些實施例，在操作1604中，可陽極化模板層1704，如圖17B及圖17C中所展示。在一些實施例中，陽極化程序氧化模板層1704且產生延伸穿過模板層1704以暴露頂部催化層1216之部分之微孔1706之一2D陣列。微孔1706之效應在模板層1704中產生窄間隔開口之一規則圖案，如圖17C中所展示，無需使用微影或蝕刻操作。在一些實施例中，模板層1704中之開口具有約50 nm至約500 nm之範圍內之間距。開口之此規則圖案充當通路模板1504以提供一垂直支撐結構來引導隨後在一柱狀陣列中形成CNT。在一些實施例中，微孔1706 (例如藉由陽極化氧化鋁或礬土來形成之微孔)排列成一六邊形圖案，如圖17B中所展示。可藉由在模板層1704中自組織原子來形成六邊形圖案。
參考圖16，根據一些實施例，在操作1606中，可使用一微影/蝕刻程序圖案化具有微孔1706之模板層1704以形成通路模板1504，如圖17D及圖17E中所展示。首先，可將一有機抗反射塗層或有機ARC 1708毯覆式沈積於通路模板1504上方以用作一硬遮罩。接著，可使用光阻劑1710來圖案化ARC 1708。接著可將ARC 1708用作一遮罩以蝕刻通路模板1504以停止於頂部催化層1216上，如圖15中所展示。可使用一CF 4/O 2電漿蝕刻來達成一期望V xBCD。在一些實施例中，適合於有機ARC 1708之選擇具有防止ARC 1708進入微孔1706之材料性質。在移除ARC 1708及光阻劑1710之後，圖17E中展示完成通路模板1504。
參考圖16，根據一些實施例，在操作1608中，使用通路模板1504來形成石墨烯包層112及CNT 1510，如圖18中所展示。在一些實施例中，可同時生長CNT及石墨烯包層112。頂部催化層1216促進由通路模板1504引導之微孔1706中一柱狀CNT陣列之生長。微孔1706之小尺寸模仿一粗糙表面，其導致形成碳奈米管而非石墨烯形式之碳。同時，石墨烯同時生長於金屬膜堆疊1700之平滑暴露頂部及平滑側壁上以在操作1608中形成石墨烯包層112。在一些實施例中，石墨烯包層112可經形成且可具有上文相對於互連結構300、600、900或1200之一或多者所描述之石墨烯包層112之屬性。
參考圖16，根據一些實施例，在操作1610中，可在石墨烯複合下金屬線M x及CNT-V x上方保形地沈積一蝕刻停止層1508，如圖19A中所展示。蝕刻停止層可經類似製造且可具有類似於圖12中所展示且在操作1312中形成之蝕刻停止層108之屬性，如上文所描述。在一些實施例中，蝕刻停止層1508可具有約1/10 T Mx至約½ T Mx之一範圍內之一厚度T ESL。在一些實施例中，蝕刻停止層1508可具有增強石墨烯包層112至下金屬線M x及CNT-V x之黏著強度之一高密度介電膜，例如SiN、SiCN或AlN。
參考圖16，根據一些實施例，在操作1612中，在蝕刻停止層1508上方沈積ILD層106b，如圖19B中所展示。在一些實施例中，ILD層106b可經類似製造且可具有類似於互連結構300、600、900或1200之任何者中所展示之ILD層106b之屬性，如上文所描述。在一些實施例中，在石墨烯複合圖案化互連結構1500之背景中，適合用作ILD層106b之材料包含多孔低k介電質。在一些實施例中，在石墨烯複合圖案化互連結構1500之背景中，適合用作ILD層106b之材料具有低於蝕刻停止層1508之密度之一密度，例如SiOC、SiO 2或空氣。
參考圖16，根據一些實施例，在操作1614中，可在一CMP操作中平坦化ILD層106b，如圖19C中所展示。ILD層106b可經向下移除至且包含蝕刻停止層1508之最上部，使得ILD層106b與CNT-V x之頂部共面。可接著重複操作1602至1614以在M x+1上方形成額外通路及金屬線，直至約金屬線M 5。
上文所描述且圖3、圖6、圖9、圖12及圖15中所展示之實例繪示可利用石墨烯之獨特性質來助益半導體裝置之互連效能之石墨烯複合金屬線之各種組態。圖3、圖6及圖9之實施例可使用一鑲嵌程序流程製造，而圖12及圖15之實施例可藉由圖案化金屬線來製造。一些實施例包含石墨烯包層外側之一阻障/襯層；其他包含石墨烯包層內側之一催化層。圖15之實例併入兩種不同形式之石墨烯：一石墨烯複合金屬線及一碳奈米管填充通路。此等方法及結構之變動在本發明之範疇內。
在一些實施例中，一種方法包含：在一半導體基板上形成一電晶體結構；形成用於至該電晶體結構之源極、汲極及閘極端子之接點之一接觸層；及形成一石墨烯複合金屬互連結構。在一些實施例中，形成該石墨烯金屬互連結構包含：在該接觸層上方沈積一第一層間介電(ILD)層；及在該第一ILD層中形成一金屬層。在一些實施例中，形成該石墨烯金屬互連結構進一步包含：形成該金屬層之側壁及一下表面上之一第一石墨烯包層及一第一石墨烯蓋；在該金屬層上方沈積一第二ILD層；及在該第二ILD層中蝕刻一開口。在一些實施例中，形成該金屬層進一步包含用以下填充該開口：一第二石墨烯包層，其位於該開口之側壁及水平面上；一金屬填料，其位於該第二石墨烯包層上；及一第二石墨烯蓋，其位於該金屬填料上方。
在一些實施例中，一種方法包含：在一半導體基板上形成一電晶體層；將一接觸層耦合至該電晶體層；及將一圖案化金屬互連結構耦合至該接觸層，其中該圖案化金屬互連結構包含：第一及第二石墨烯複合金屬線；及一通路，其使該第一及第二石墨烯複合金屬線彼此耦合。
在一些實施例中，一種結構包含：一電晶體結構；一互連結構，其耦合至該電晶體結構，該互連結構包含：一石墨烯複合金屬線；一層間介電(ILD)層，其位於該石墨烯複合金屬線上；及一石墨烯複合通路，其位於該ILD層中，耦合至該石墨烯複合金屬線。
以上揭露已概述若干實施例之特徵，使得熟習技術者可較佳理解本發明之態樣。熟習技術者應瞭解，其可易於將本揭露用作用於設計或修改其他程序及結構以實施相同目的及/或達成本文中所引入之實施例之相同優點的一基礎。熟習技術者亦將意識到，此等等效建構不應背離本發明之精神及範疇，且其可在不背離本發明之精神及範疇的情況下對本文作出各種改變、替換及更改。
100:積體電路 101:電晶體層 102:基板 103:淺溝槽隔離(STI)區域 104:電晶體 105:接觸層 106a:層間介電(ILD)層 106b: ILD層 106c: ILD層 107:襯層 108:蝕刻停止層 110:石墨烯蓋/蓋層 112:石墨烯包層 200:方法 202:操作 204:操作 206:操作 208:操作 210:操作 212:操作 214:操作 300:石墨烯複合鑲嵌互連結構 400:方法 402:操作 404:操作 406:操作 408:操作 410:操作 412:操作 414:操作 416:操作 500:雙鑲嵌溝槽 502:下溝槽表面 504:過量銅 600:石墨烯複合鑲嵌互連結構 602:無阻障接點(BFC) 700:方法 702:操作 704:操作 706:操作 708:操作 710:操作 712:操作 714:操作 716:操作 800:雙鑲嵌溝槽 804:過量銅 900:石墨烯複合鑲嵌互連結構 1000:方法 1002:操作 1004:操作 1006:操作 1008:操作 1010:操作 1012:操作 1014:操作 1100:雙鑲嵌溝槽 1200:石墨烯複合圖案化互連結構 1208:保形蝕刻停止層 1210:石墨烯包層 1214:底部催化層 1216:頂部/側壁催化層 1300:方法 1302:操作 1304:操作 1306:操作 1308:操作 1310:操作 1312:操作 1314:操作 1316:操作 1318:操作 1500:石墨烯複合互連結構 1504:通路模板 1508:蝕刻停止層 1510:碳奈米管(CNT) 1600:方法 1602:操作 1604:操作 1606:操作 1608:操作 1610:操作 1612:操作 1614:操作 1700:金屬膜堆疊 1704:模板層 1706:微孔 1708:抗反射塗層(ARC) 1710:光阻劑 CNT-V x:通路 D:汲極 G:閘極 GC1:石墨烯複合金屬互連結構 GC2:石墨烯複合金屬互連結構 M x:下金屬線 M x+1:上金屬線 M x+2:金屬線 R:凹槽深度 S:源極 T C:厚度 T ESL:厚度 T GS:側壁厚度 T GV:厚度 T L:厚度 T M:金屬線厚度 T Mx+1:金屬線厚度 V x:通路 V x+1:通路 V xBCD:通路底部臨界尺寸 w:最小寬度
自結合附圖來閱讀之以下詳細描述最佳理解本發明之態樣。應注意，根據行業慣例，各種構件未按比例繪製。事實上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1係根據一些實施例之耦合至一石墨烯複合互連結構之一對電晶體之一剖面圖。
圖2係根據一些實施例之用於製造圖1中所展示之互連結構之一方法之一流程圖。
圖3係根據一些實施例之一石墨烯複合鑲嵌互連結構之一剖面圖。
圖4係根據一些實施例之用於製造圖3中所展示之石墨烯複合鑲嵌互連結構之一方法之一流程圖。
圖5A至圖5E係根據一些實施例之圖3中所展示之石墨烯複合鑲嵌互連結構在其製程之各種階段中之剖面圖。
圖6係根據一些實施例之一石墨烯複合鑲嵌互連結構之一剖面圖。
圖7係根據一些實施例之用於製造圖6中所展示之石墨烯複合鑲嵌互連結構之一方法之一流程圖。
圖8A至圖8E係根據一些實施例之圖6中所展示之石墨烯複合鑲嵌互連結構在其製程之各種階段中之剖面圖。
圖9係根據一些實施例之一石墨烯複合鑲嵌互連結構之一剖面圖。
圖10係根據一些實施例之用於製造圖9中所展示之石墨烯複合鑲嵌互連結構之一方法之一流程圖。
圖11A至圖11E係根據一些實施例之圖9中所展示之石墨烯複合鑲嵌互連結構在其製程之各種階段中之剖面圖。
圖12係根據一些實施例之一石墨烯複合圖案化互連結構之一剖面圖。
圖13係根據一些實施例之用於製造圖12中所展示之石墨烯複合圖案化互連結構之一方法之一流程圖。
圖14A至圖14D係根據一些實施例之圖12中所展示之石墨烯複合圖案化互連結構在其製程之各種階段中之剖面圖。
圖15係根據一些實施例之其中通路包含碳奈米管之一石墨烯複合圖案化互連結構之一剖面圖。
圖16係根據一些實施例之用於製造圖15中所展示之石墨烯複合圖案化互連結構之一方法之一流程圖。
圖17A至圖17E、圖18及圖19A至圖19C係根據一些實施例之圖15中所展示之石墨烯複合圖案化互連結構在其製程之各種階段中之剖面圖。
100:積體電路 101:電晶體層 102:基板 103:淺溝槽隔離(STI)區域 104:電晶體 105:接觸層 106a:層間介電(ILD)層 106b: ILD層 106c: ILD層 107:襯層 108:蝕刻停止層 110:石墨烯蓋/蓋層 112:石墨烯包層 D:汲極 G:閘極 GC1:石墨烯複合金屬互連結構 GC2:石墨烯複合金屬互連結構 M x:下金屬線 M x+1:上金屬線 M x+2:金屬線 S:源極 V x:通路 V x+1:通路

Claims (10)

  1. 一種形成一半導體結構之方法，其包括：在一半導體基板上形成一電晶體結構；形成用於至該電晶體結構之源極、汲極及閘極端子之接點之一接觸層；及形成一石墨烯複合金屬互連結構，其包括：在該接觸層上方沈積一第一層間介電(ILD)層；在該第一ILD層中形成一金屬層，該金屬層包括：一第一石墨烯包層，其位於該金屬層之側壁及一下表面上；及一第一石墨烯蓋；在該金屬層上方沈積一第二ILD層；在該第二ILD層中蝕刻一開口；及用以下填充該開口：一第二石墨烯包層，其位於該開口之側壁及水平面上；一金屬填料，其位於該第二石墨烯包層上；及一第二石墨烯蓋，其位於該金屬填料上方。
  2. 如請求項1之方法，其中形成該石墨烯複合金屬互連結構進一步包括形成相鄰於該石墨烯包層之一襯層。
  3. 如請求項2之方法，其中該襯層環繞該第一及第二石墨烯包層。
  4. 如請求項2之方法，其中該襯層在雙鑲嵌開口之選定表面上環繞該第一石墨烯包層及該第二石墨烯包層。
  5. 一種形成一半導體結構之方法，其包括：在一半導體基板上形成一電晶體；將一接觸層耦合至該電晶體；及將一圖案化金屬互連結構耦合至該接觸層，其中該圖案化金屬互連結構包括：第一及第二石墨烯複合金屬線，各包括一圖案化金屬線、圍繞該圖案化金屬線的側壁及下表面的一石墨烯包層以及在該圖案化金屬線的頂表面上的一石墨烯蓋；及一通路，其使該第一及第二石墨烯複合金屬線彼此耦合。
  6. 如請求項5之方法，其進一步包括在該第一及第二石墨烯複合金屬線上沈積一蝕刻停止層。
  7. 如請求項5之方法，其中將該圖案化金屬互連結構耦合至該接觸層包括：在該接觸層上沈積一石墨烯層；在該石墨烯層上沈積一第一金屬層；移除該第一金屬層之選定部分以形成該圖案化金屬線；在該圖案化金屬線之頂部及側壁表面上保形地沈積石墨烯以形成該第一石墨烯複合金屬線； 在該石墨烯上方保形地沈積一蝕刻停止層；在該蝕刻停止層上方沈積一層間介電質(ILD)；在該ILD中形成該通路；及重複該沈積、移除及保形地沈積以在該ILD上形成該第二石墨烯複合金屬線。
  8. 一種半導體結構，其包括：一電晶體結構；一互連結構，其耦合至該電晶體結構，該互連結構包括一石墨烯複合金屬線，包括一金屬線、圍繞該金屬線的側壁及下表面的一第一石墨烯包層以及在該金屬線的頂表面上的一石墨烯蓋；一層間介電(ILD)層，其位於該石墨烯複合金屬線上；及一石墨烯複合通路，其位於該ILD層中，耦合至該石墨烯複合金屬線，包括一通路以及圍繞該通路的側壁的一第二石墨烯包層。
  9. 如請求項8之半導體結構，其進一步包括形成於該石墨烯複合金屬線上方之一蝕刻停止層。
  10. 如請求項8之半導體結構，其中該互連結構進一步包括一阻障膜。
TW112116123A 2022-06-10 2023-04-28 石墨烯複合金屬互連結構及其製造方法 TWI866185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/837,664 US20230402385A1 (en) 2022-06-10 2022-06-10 Graphene-clad metal interconnect
US17/837,664 2022-06-10

Publications (2)

Publication Number Publication Date
TW202349717A TW202349717A (zh) 2023-12-16
TWI866185B true TWI866185B (zh) 2024-12-11

Family

ID=89076739

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112116123A TWI866185B (zh) 2022-06-10 2023-04-28 石墨烯複合金屬互連結構及其製造方法

Country Status (3)

Country Link
US (2) US20230402385A1 (zh)
CN (1) CN221041122U (zh)
TW (1) TWI866185B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202445755A (zh) * 2023-05-02 2024-11-16 聯華電子股份有限公司 半導體元件及其製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201227902A (en) * 2010-10-05 2012-07-01 Toshiba Kk Graphene interconnection and method of manufacturing the same
TW201507079A (zh) * 2013-04-01 2015-02-16 英特爾股份有限公司 混合碳－金屬互連結構
TW201819283A (zh) * 2016-09-30 2018-06-01 美商英特爾股份有限公司 石墨烯奈米帶互連體和互連體襯墊
TW202114124A (zh) * 2019-09-16 2021-04-01 台灣積體電路製造股份有限公司 內連線結構
US20210343856A1 (en) * 2019-06-13 2021-11-04 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364258B2 (ja) * 2007-05-15 2009-11-11 株式会社東芝 半導体装置及び半導体装置の製造方法
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
US20150097261A1 (en) * 2013-10-04 2015-04-09 James M. Harris Interconnect system
US9349691B2 (en) * 2014-07-24 2016-05-24 International Business Machines Corporation Semiconductor device with reduced via resistance
US9793214B1 (en) * 2017-02-21 2017-10-17 Texas Instruments Incorporated Heterostructure interconnects for high frequency applications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201227902A (en) * 2010-10-05 2012-07-01 Toshiba Kk Graphene interconnection and method of manufacturing the same
TW201507079A (zh) * 2013-04-01 2015-02-16 英特爾股份有限公司 混合碳－金屬互連結構
US20160056384A1 (en) * 2013-04-01 2016-02-25 Intel Corporation Hybrid carbon-metal interconnect structures
TW201819283A (zh) * 2016-09-30 2018-06-01 美商英特爾股份有限公司 石墨烯奈米帶互連體和互連體襯墊
US20210343856A1 (en) * 2019-06-13 2021-11-04 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
TW202114124A (zh) * 2019-09-16 2021-04-01 台灣積體電路製造股份有限公司 內連線結構

Also Published As

Publication number Publication date
CN221041122U (zh) 2024-05-28
US20230402385A1 (en) 2023-12-14
TW202349717A (zh) 2023-12-16
US20250364418A1 (en) 2025-11-27

Similar Documents

Publication Publication Date Title
US10535559B2 (en) Semiconductor interconnect structure having a graphene barrier layer
CN109478534B (zh) 纳米尺度的半导体器件的气隙间隔物构造
US11450563B2 (en) Interconnect structure and method
US20240387251A1 (en) Interconnect structure and methods of forming the same
US20230061501A1 (en) Semiconductor device structure having air gap and methods of forming the same
US20220319989A1 (en) Semiconductor device structure and methods of forming the same
US20250309105A1 (en) Semiconductor interconnection structures and methods of forming the same
US20250364418A1 (en) Graphene-clad metal interconnect
TWI880222B (zh) 具有石墨烯-金屬混合式互連件的積體電路及其製造方法
US9558999B2 (en) Ultra-thin metal wires formed through selective deposition
US20250357350A1 (en) Interconnect structure and methods of forming the same
US20240363402A1 (en) Interconnect structure and method
US20240038665A1 (en) Interconnection structure and method for fabricating the same
US12154850B2 (en) Semiconductor interconnection structures and methods of forming the same
US12431426B2 (en) Semiconductor interconnection structures comprising a resistor device and methods of forming the same
US20250063770A1 (en) Semiconductor device and method of fabricating a semiconductor device
US20230039661A1 (en) Interconnect structure and methods of forming the same
WO2012024918A1 (zh) 一种半导体结构及其制造方法
CN118398594A (zh) 互连结构及其形成方法
TW202514979A (zh) 半導體裝置及其形成方法