[go: up one dir, main page]

TW201815135A - 數位信號的處理方法及電子設備 - Google Patents

數位信號的處理方法及電子設備 Download PDF

Info

Publication number
TW201815135A
TW201815135A TW106122771A TW106122771A TW201815135A TW 201815135 A TW201815135 A TW 201815135A TW 106122771 A TW106122771 A TW 106122771A TW 106122771 A TW106122771 A TW 106122771A TW 201815135 A TW201815135 A TW 201815135A
Authority
TW
Taiwan
Prior art keywords
signal
digital signal
eye
digital
odd
Prior art date
Application number
TW106122771A
Other languages
English (en)
Other versions
TWI640179B (zh
Inventor
袁渊
卢文才
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Publication of TW201815135A publication Critical patent/TW201815135A/zh
Application granted granted Critical
Publication of TWI640179B publication Critical patent/TWI640179B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
    • H04B10/075—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
    • H04B10/079—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using measurements of the data signal
    • H04B10/0795—Performance monitoring; Measurement of transmission parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0085—Monitoring; Testing using service channels; using auxiliary channels using test signal generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/101—Monitoring; Testing of transmitters for measurement of specific parameters of the transmitter or components thereof
    • H04B17/104—Monitoring; Testing of transmitters for measurement of specific parameters of the transmitter or components thereof of other parameters, e.g. DC offset, delay or propagation times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/10—Compensating for variations in line balance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申請公開了一種數位信號的處理方法及電子設備。其中，所述方法包括：檢測所述數位信號的眼圖的第一眼睛品質；對所述數位信號進行均衡處理；檢測所述均衡處理後的數位信號的眼圖的第二眼睛品質；判斷所述第二眼睛品質是否比所述第一眼睛品質優於設定程度；若是，則輸出所述數位信號；否則重新執行所述對所述自動補償後的數位信號進行均衡處理及其之後的步驟。上述方案，能夠有效改善數位信號的眼圖的眼睛品質。

Description

數位信號的處理方法及電子設備
本申請涉及信號處理領域，特別是涉及數位信號的處理方法及電子設備。
數位信號傳輸已廣泛應用於各行業中，由於傳輸通道或者傳輸系統的其他問題，接收端接收到的數位信號常出現干擾受損。例如，電子設備通過高清數位顯示介面（DisplayPort，DP）接收到發送端發送的數位信號如多媒體檔，該數位信號則容易由於通道傳輸或其他問題受損。因此，該數位信號的眼圖的眼睛無法張開，導致電子設備根據該數位信號無法得到正確回應如正確播放該多媒體檔。
因此，對該數位信號進行處理，以改善信號的眼圖的眼睛品質是目前一門重要課題。
本申請主要解決的技術問題是提供數位信號的處理方法及電子設備，能夠有效改善數位信號的眼圖的眼睛品質。
為了解決上述問題，本申請第一方面提供了一種數位信號的處理方法，所述方法包括： 檢測所述數位信號的眼圖的第一眼睛品質； 對所述數位信號進行均衡處理； 檢測所述均衡處理後的數位信號的眼圖的第二眼睛品質；以及 判斷所述第二眼睛品質是否比所述第一眼睛品質優於設定程度； 若是，則輸出所述數位信號；否則重新執行所述對所述自動補償後的數位信號進行均衡處理及其之後的步驟。
為了解決上述問題，本申請第二方面提供了一種電子設備，與一記憶體相連接，包括： 一檢測器，用於檢測一數位信號的眼圖的第一眼睛品質； 一等化器，連接於所述檢測器，用於將所述數位信號進行均衡處理； 所述檢測器還用於檢測所述均衡處理後的數位信號的眼圖的第二眼睛品質； 一處理器，連接於所述檢測器和所述等化器，用於執行電腦指令，進行以下操作：判斷所述第二眼睛品質是否比所述第一眼睛品質優於設定程度；若是，則輸出所述數位信號；否則使所述等化器重新將所述數位信號進行均衡處理、所述檢測器重新檢測所述均衡處理後的數位信號的眼圖的第二眼睛品質，且自身重新判斷所述第二眼睛品質是否比所述第一眼睛品質優於設定程度，並根據判斷結果進行相應處理。
上述方案中，通過對數位信號進行均衡處理，以改善數位信號的眼圖的眼睛品質，並且將掃描在均衡處理前後的數位信號得到的眼睛品質進行比對，若均衡後的數位信號的眼睛品質未優於均衡前的數位的眼睛品質設定程度，則繼續執行均衡處理，直到均衡後的最終數位信號的眼睛品質優於均衡前的數位信號眼睛品質設定程度，再輸出該數位信號，有效改善數位信號的眼圖的眼睛品質。
下面結合說明書附圖，對本申請實施例的方案進行詳細說明。
以下描述中，為了說明而不是為了限定，提出了諸如特定系統結構、介面、技術之類的具體細節，以便透徹理解本申請。
本文中術語“和/或”，僅僅是一種描述關聯物件的關聯關係，表示可以存在三種關係，例如，A和/或B，可以表示：單獨存在A，同時存在A和B，單獨存在B這三種情況。另外，本文中字元“/”，一般表示前後關聯物件是一種“或”的關係。
請參閱圖1，圖1是本申請數位信號的處理方法一實施例的流程示意圖。本實施例中，該方法包括以下步驟：
S110：對一數位信號進行鎖頻。
例如，本實施例中，該方法由一電子設備執行。該電子設備通過高清數位顯示介面如DisplayPort（DP）介面、高清晰度多媒體介面（High Definition Multimedia Interface，HDMI）、或數位視訊介面(Digital Video Interface，DVI)等介面從發送端接收到數位信號。該原始的數位信號受損，其眼圖的眼睛無法張開或者張開度很低。在本實施例，電子設備首先對該原始的數位信號進行鎖頻處理。
可以理解的是，該電子設備未必限定僅通過上述介面接收數位信號，且該數位信號也可為自身設備產生的。該電子設備可以為任意具有信號處理能力的設備，如電視機、機上盒、電腦等。
S120：對所述數位信號進行自動補償。
本實施例中，為得到更好的數位信號的眼睛品質，在進行下述均衡處理之前先對該數位信號進行自動補償。例如，電子設備將該經鎖頻的數位信號輸入先後至連續時間線性等化器（CTLE）和可程式設計增益放大器（PGA），該CTLE和PGA用於執行自動補償（AEQ）。經該自動補償後，該數位信號的眼圖的眼睛品質有所改善，其眼睛寬度較於原始的數位信號有所增大，但自動補償對該數位信號的影響是有限的，特別對於高速的數位信號。該自動補償後的數位信號的眼寬仍比理想數位信號小得多。
S130：檢測所述數位信號的眼圖的第一眼睛品質。
具體，該眼睛品質可由眼寬表示。該電子設備可利用相位數模轉換器（phase DAC）來對自動補償後的數位信號進行自動掃描，以得到第一自動掃描結果，也即當前該數位信號的眼圖的眼寬資訊。例如，相位數模轉換器掃描該數位信號的眼圖中的兩個連續眼睛，如圖5所示的第一自動掃描結果AutoScan1 results，該相位數模轉換器將一個時脈週期劃分成10個相等的相位，在自動掃描後得到一組掃描結果為4個好的相位和6個壞的相位，該好的相位表示對位相位位置的眼睛是張開的，該壞的相位表示對應相位位置的眼睛是閉合的，因此，該10個相位表示的兩個連續眼睛的眼寬為：每個眼睛的眼寬等於2個該相位或者表示為2/5。
S140：對所述數位信號進行均衡處理。
該均衡處理方式可採用判決回饋等化器（Decision Feedback Equalizer ，DFE）實現判決回饋均衡處理，或者採用最大似然(ML)符號檢測器、或最大似然序列估計方式實現均衡處理。本實施例以判決回饋均衡處理為例。請結合參閱圖2和圖3，圖2為本申請實現均衡處理步驟一實施例的流程示意圖，圖3為本申請實現圖2流程的DFE的結構示意圖。該S140具體包括以下子步驟：
S141：對所述數位信號採樣得到第一奇數通道信號和第一偶數通道信號。
本實施例採用的DFE為但不限為半速率DFE。請結合參考圖4，將經自動補償的數位信號輸入至DFE，DFE利用與該數位信號的時脈存在0°相位差且週期為該數位信號週期兩倍的時脈CLK0對輸入的數位信號進行採樣得到第一奇數通道信號，並輸入至奇數通道32a進行後續處理，DFE將與該數位信號的時脈存在180°相位差且週期為該數位信號週期兩倍的時脈CLK180採樣得到第二偶數通道信號，並輸入至偶數通道32b進行後續處理。其中，該第一奇數通道信號包含有誤差信號和該數位信號中的奇數眼睛的信號部分（本文稱為該數位信號的奇數信號）；該第一偶數通道信號包含誤差信號和該數位信號中的偶數眼睛的信號部分（本文稱為該數位信號的偶數信號）。
S142：將至少一分接信號分別與經延遲後的的所述數位信號相乘得到至少一個積信號，並將所述至少一個積信號與第一奇數通道信號相加得到第二奇數通道信號，以及將所述至少一積信號與所述第一偶數通道信號相加得到第二偶數通道信號。
本實施例中，該分接信號有多個，每個分接信號分別與一經延遲的該數位信號相乘得到一個積信號。其中，每個分接信號對應的數位信號延遲時間不同。該數位信號可以為經本次均衡處理前的任意時刻的數位信號，如S141被採樣的數位信號，或者為開始接收到的數位信號等。
結合圖3繼續進行說明，該DFE的奇數通道32a和偶數通道32b均包括至少一個乘法器321和一加法器322。
對於每個通道，其每個乘法器321均用於將一分接（Tap）信號和一延遲的該數位信號相乘得到一積信號，其中，通道中的每個乘法器的分接信號均由該DFE的最小均方（sign-sign least mean square，SSLMS）演算法器34回饋得到，且通道中的每個乘法器的延遲的數位信號的延遲時間不同。以4-Tap的DFE為例，每個通道有4個乘法器，第一輸入端分別輸入將該數位信號延遲1bit的D1信號、延遲2bit的D2信號、延遲3bit的D3信號、延遲4bit的D4信號；第二輸入端分別輸入Tap1-Tap4，該Tap1-Tap4為SSLMS回饋的數位信號經數模轉換得到的IDAC電流信號，每個乘法器321將根據其輸入的Tap信號相乘得到的電流信號輸入至加法器322中。可以理解的是，本申請DFE不限定TAP的數量也即每個通道的乘法器數量，若期望得到更好的均衡效果，則設置更多的Tap，但需以增大硬體開銷、DFE的電路變大且費電為代價。
奇數通道32a的加法器322將該通道的乘法器321輸出的積信號增加到第一奇數通道信號中，得到相對第一奇數通道信號增大眼寬的第二奇數通道信號。偶數通道32b的加法器322將該通道的乘法器321輸出的積信號增加到第一偶數通道信號中，得到相對第一偶數通道信號增大眼寬的第二偶數通道信號。
S143：根據一期望信號從所述第二奇數通道信號分離出第一誤差信號和奇數信號，根據所述期望信號將從所述第二偶數通道信號分離出第二誤差信號和偶數信號。
本實施例利用相位檢測器進行上述分離。具體如，該DFE的奇數通道32a和偶數通道32b均包括一第一類相位檢測器323和第二類相位檢測器324。在該奇數通道32a中，第一類相位檢測器323通過比較輸入的第二奇數通道信號和SSLMS演算法器34回饋的期望信號，檢測得到該第二奇數通道信號中的誤差信號（本文稱為第一誤差信號）；第二類相位檢測器324對該輸入的第二奇數通道信號進行時脈資料恢復（CDR），並得到對應該數位信號的奇數信號。在該偶數通道32b中，第一類相位檢測器323通過比較輸入的第二偶數通道信號和SSLMS演算法器34回饋的期望信號，檢測得到該第二偶數通道信號中的誤差信號（本文稱為第二誤差信號）；第二類相位檢測器324對該輸入的第二偶數通道信號進行時脈資料恢復（CDR），並得到對應該數位信號的偶數信號。如圖3所示，該期望信號可為一電壓信號，該期望信號為SSLMS回饋的期望電壓DLEV’值經數模轉換後得到的電壓信號DLEV。
S144：將所述奇數信號和偶數信號生成並行恢復信號，以及將所述第一誤差信號和第二誤差信號生成並行誤差信號。
可利用多工器生成上述並行信號。具體地，該DFE包括多工器33。本實施例中，該多工器33將解多工為低速並行資料，如將奇數通道和偶數通道輸出的高速連續的奇數信號DATO_ODD和偶數信號DATO_EVEN解多工得到低速的並行恢復信號DATO_I＜39:0＞，將奇數通道和偶數通道輸出的第一誤差信號DATO_ERR1和第二誤差信號DATO_ERR2解多工得到低速的並行誤差信號DATO_E＜39:0＞。
S145：利用SSLMS演算法，由所述並行恢復信號和所述並行誤差資訊計算得到所述至少一分接信號和期望信號，並將所述至少一分接信號和期望信號回饋到步驟S142和步驟S143中。
本實施例中，該DFE包括SSLMS演算法器34。具體，SSLMS演算法器可根據下面公式1和2計算得到回饋給步驟S142以作為其分接信號（也即乘法器321的分接信號）和回饋給步驟S143以作為其期望信號（也即第一類相位檢測器323的期望信號）。（1）（2）
其中，k為的序號，n為自然數，以圖3所示的DFE為例，該k為1-4。該為回饋給乘法器的至少一個的解析度，該為回饋給第一類相位檢測器的的解析度。為當前的數位信號，該為當前誤差信號。
進一步，該DFE還包括數模轉換器35，將上述SSLMS演算法器34回饋的數位信號轉換成類比信號並分別回饋至乘法器321和第一類相位檢測器323。
經過上述DFE均衡處理後，可有效改善該數位信號的眼圖，該數位信號的眼寬得到進一步的增大。如圖4所示，理想的數位信號的眼圖如IDEAL DATA，經DP信號鏈路之後得到惡劣的數位信號DATA AFTER LINK。電子設備採用上述S110-S120對該惡劣的數位信號處理得到自動補償後的數位信號DATA AFTER AEQ，相對於該原始數位信號DATA AFTER LINK，其眼圖的眼寬有所增大。利用DFE對該數位信號DATA AFTER AEQ進行均衡處理，得到數位信號的奇數信號ODD DATA AFTER DFE和偶數信號EVEN DATA AFTER DFE。該奇數信號ODD DATA AFTER DFE中的奇數眼睛的眼寬增大，其鄰近的偶數眼睛可能會變差以犧牲改善該奇數眼睛；該偶數信號EVEN DATA AFTER DFE中的偶數眼睛的眼寬增大，其鄰近的奇數眼睛可能會變差以犧牲改善該奇數眼睛。然後，將該奇數信號ODD DATA AFTER DFE的奇數眼睛部分和偶數信號EVEN DATA AFTER DFE的偶數眼睛部分按照順序鄰接組合得到該均衡後的數位信號DATA AFTER DFE，該數位信號DATA AFTER DFE的眼寬相比自動補償後的數位信號進一步增大。
S150：檢測所述均衡處理後的數位信號的眼圖的第二眼睛品質。
如S120中所述，該電子設備可利用相位數模轉換器（phase DAC）來自動補償後的數位信號進行自動掃描，以得到第二自動掃描結果，也即當前該數位信號的眼圖的眼寬資訊。以均衡得到的數位信號的奇數信號ODD DATA AFTER DFE為例，相位數模轉換器掃描該奇數信號ODD DATA AFTER DFE的眼圖中的兩個連續眼睛，如圖5所示的第二自動掃描結果AutoScan2 results，該相位數模轉換器將一個時脈週期劃分成10個相等的相位，在自動掃描後得到一組掃描結果為6個好的相位（包括奇數眼睛的4個好的相位和偶數眼睛的2兩好的相位）和4個壞的相位。由於最後使用時只需要該奇數信號ODD DATA AFTER DFE的時脈週期中的一隻眼睛（與偶數信號EVEV DATA AFTER DFE的時脈週期的另一隻眼睛組成均衡後的數位信號的該時脈週期），即時脈週期中眼寬大的眼睛後續才會被使用，故該眼寬大的眼睛才應被考慮來估算眼睛品質。由此估算得到該10個相位表示的兩個連續眼睛的眼寬為：每個眼睛的眼寬等於4個該相位或者表示為4/5，優於第一掃描結果的眼睛品質。
S160：判斷所述第二眼睛品質是否比所述第一眼睛品質優於設定程度。
在該眼睛品質具體為眼寬的實施例中，電子設備判斷表示第二眼睛品質的第二眼寬是否比表示第一眼睛品質的第一眼寬大設定值（如3或5個相位），若是，則執行S170，否則重新執行上述S140以後的步驟直到超時，再執行S170。
S170：輸出均衡處理後的數位信號。
可以理解的是，該輸出數位信號不限定為輸出至其他設備，也可從電子設備的一個電路輸出至該電子設備的另一電路。
結合圖5對上述方法進行具體說明。理想的數位信號的眼圖如IDEAL DATA，經DP 信號鏈路之後得到惡劣的數位信號。電子設備採用上述S110-S120對該惡劣的數位信號處理得到自動補償後的數位信號DATA AFTER AEQ，其眼圖的有所改善，此時自動掃描數位信號DATA AFTER AEQ得到第一自動掃描結果Autoscan1 results：在包括兩個眼睛的時脈週期中，掃描得到10個相位，其中包含4個好的相位和6個差的相位，即，該時脈週期的眼寬為2個相位。利用DFE對該數位信號DATA AFTER AEQ進行均衡處理，得到數位信號的奇數信號和偶數信號，以奇數信號ODD DATA AFTER DFE為例，自動掃描該奇數信號ODD DATA AFTER DFE得到第二自動掃描結果：在包括兩個眼睛的時脈週期中，掃描得到10個相位，其中一隻眼睛有4個好的相位，另一隻眼睛有2個好的相位，如上分析，該奇數信號和偶數信號均只需取時脈週期中一個好的眼睛鄰接成數位信號的該時脈週期的兩個眼睛，故可得數位信號的該時脈週期的眼寬為4個相位（取較好眼睛的好的相位數）。判斷第一掃描結果和第二掃描結果的眼寬差是否大於或等於3個相位，若是，則確定該DFE以正確方式工作，均衡效果達到理想狀態，可輸出該數位信號，結束流程；若不是，則表示該均衡效果未達到理想狀態，繼續對DFE之後的數位信號重新執行DFE，並重新掃描得到新的第二掃描結果，並新的第二掃描結果與第一掃描結果比較並根據比較結果相應執行上述步驟。
可以理解的是，在其他實施例中，電子設備也可不執行上述S110-S120中的至少一個，例如，電子設備執行S110之後，直接執行S140-S170，而不執行S120的自動補償步驟，或者該電子設備不執行S110-S120，直接開始執行S140-S170。
上述方法實施例中，通過對數位信號進行均衡處理，以改善數位信號的眼圖的眼睛品質，並且將掃描在均衡處理前後的數位信號得到的眼睛品質進行比對，若均衡後的數位信號的眼睛品質未優於均衡前的數位的眼睛品質設定程度，則繼續執行均衡處理，直到均衡後的最終數位信號的眼睛品質優於均衡前的數位信號眼睛品質設定程度或者超時，才輸出該數位信號，有效改善數位信號的眼圖的眼睛品質。
進一步地，在均衡數位信號前，對數位信號進行自動補償，改善了均衡前的數位信號的眼睛品質，可減少均衡次數。
請參閱圖6，圖6是本申請電子設備一實施例的結構示意圖。本實施例中，該電子設備60包括記憶體61、處理器62以及檢測器63、等化器64。其中，該處理器62分別連接於記憶體61、檢測器63和等化器64，且該等化器64連接於檢測器63。在另一實施例中，該電子設備60的各個元件還可通過匯流排耦合在一起，其中匯流排除包括資料匯流排之外，還可以包括電源匯流排、控制匯流排和狀態信號匯流排等。
記憶體61用於存儲處理器62執行的電腦指令，還可用於存儲處理器62在處理過程中的資料，其中，該記憶體61包括非易失性存儲部分，用於存儲上述電腦指令。在另一實施例中，該記憶體61可僅作為處理器62的記憶體而緩存該處理器62執行的電腦指令，該電腦指令存儲於該電子設備之外設備中，處理器62通過與外部設備連接，通過調用外部存儲的電腦指令，以執行相應處理。本領域技術人員可知，該記憶體61也可外置於該電子設備60，本發明以該記憶體設置於該電子設備60為例說明，並不能作為本發明的限制。
檢測器63用於檢測一數位信號的眼圖的第一眼睛品質。
等化器64用於將所述數位信號進行均衡處理。
檢測器63還用於檢測所述均衡處理後的數位信號的眼圖的第二眼睛品質。具體可在接收到處理器82發出執行指令的執行上述檢測。
處理器62控制設備的操作，處理器62還可以稱為CPU（Central Processing Unit，中央處理單元）。處理器62可能是一種積體電路晶片，具有信號的處理能力。處理器62還可以是通用處理器、數位訊號處理器（DSP）、專用積體電路（ASIC）、現成可程式設計閘陣列（FPGA）或者其他可程式設計邏輯器件、分立門或者電晶體邏輯器件、分立硬體元件。通用處理器可以是微處理器或者該處理器也可以是任何常規的處理器等。
在本實施例中，處理器62通過調用記憶體61存儲的電腦指令，執行如下操作：
判斷所述第二眼睛品質是否比所述第一眼睛品質優於設定程度；若是，則輸出所述數位信號；否則使等化器64重新將所述數位信號進行均衡處理、所述檢測器63重新檢測所述均衡處理後的數位信號的眼圖的第二眼睛品質，且自身重新執行本操作，也即判斷所述第二眼睛品質是否比所述第一眼睛品質優於設定程度，並根據判斷結果進行相應處理。
可選地，檢測器63為相位數模轉換器，具體用於對所述數位信號進行自動掃描，得到所述數位信號的眼圖的眼寬資訊，例如對均衡前的數位信號進行掃描得到第一眼寬，對均衡後的數位信號掃描得到第二眼寬。
可選地，等化器64為DFE。具體結合參閱圖3，該DFE 30包括採樣器321、奇數通道32a、偶數通道32b、多工器33、計算電路34和數模轉換器35，該計算電路34具體為SSLMS演算法器，該奇數通道32a和偶數通道32b均包括至少一個乘法器321、一加法器322、一第一類相位檢測器323和一第二類相位檢測器324。
採樣器31用於對所述數位信號採樣得到第一奇數通道信號和第一偶數通道信號並分別從兩個輸出端分別輸出至兩個加法器322。
乘法器321連接於計算電路34的第一回饋端，用於將所述第一回饋端輸出的分接信號Tap與經延遲的數位信號D相乘得到一積信號，並輸出至所在通道的加法器322，其中，一個通道中的不同乘法器對應的所述延遲的數位信號的延遲時間不同。
加法器322連接於採樣器31的一輸出端，且連接於所在通道的所有乘法器321，該奇數通道32a的加法器322用於將所在通道的所有乘法器321輸出的積信號與第一奇數通道信號相加得到第二奇數通道信號，該偶數通道32b的加法器322用於將所在通道的所有乘法器321輸出的積信號與第一偶數通道信號相加得到第二偶數通道信號。
第一類相位檢測器323連接於所在通道的加法器322的輸出端和所述計算電路34的一回饋端，該奇數通道32a的第一類相位檢測器323用於根據所述回饋端輸出的期望信號和所述第二奇數通道信號得到第一誤差信號，該偶數通道32b的第一類相位檢測器323用於根據所述回饋端輸出的期望信號和第二偶數通道信號得到第二誤差信號。
第二類相位檢測器324連接於所在通道的加法器322的輸出端，該奇數通道32a的第二類相位檢測器324用於根據輸入的所述第二奇數通道信號得到對應該數位信號的奇數信號，該偶數通道32b的第二類相位檢測器324用於根據輸入的第二偶數通道信號得到對應該數位信號的偶數信號。
多工器33連接於所述第一類相位檢測器323和第二類相位檢測器324，用於將所述奇數信號和偶數信號生成並行恢復信號，以及將所述第一誤差信號和第二誤差信號生成並行誤差信號；
計算電路34連接所述多工器33和所述乘法器321、第一類相位檢測器323，用於利用最小均方演算法SSLMS演算法，由所述並行恢復信號和所述並行誤差資訊計算得到所述至少一分接信號和期望信號，並將所述至少一分接信號和期望信號分別回饋到所述乘法器321和所述第一類相位檢測器323。
該數模轉換器35連接計算電路34和所述乘法器321和所述第一類相位檢測器323，用於將計算電路34回饋的至少一分接信號和期望信號數模轉換後對應輸出至乘法器321和第一類相位檢測器323。
具體該DFE的工作過程請參閱上述方法實施例的相關描述。
請參閱圖7，該電子設備除包括上述元件外，還包括鎖頻器76、自動補償器77和通信電路75。該鎖頻器76用於對數位信號進行鎖頻；自動補償器77連接於鎖頻器76，用於對所述鎖頻後的數位信號進行自動補償；檢測器63連接於自動補償器77，具體用於檢測所述自動補償後的數位信號的眼圖的第一眼睛品質；等化器64具體用於對所述自動補償後的數位信號進行均衡處理。通信電路75用於與其他設備實現通信，具體可包括發送器和接收器。本實施例中，該通信電路75連接於鎖頻器，用於向鎖頻器76輸出數位信號，以使鎖頻器76對該數位信號鎖頻處理。
進一步地，自動補償器77包括連續時間線性等化器771和可程式設計增益放大器772。
可以理解的，在具體應用中，該電子設備除包括圖6所示元件外，還僅包括鎖頻器76、自動補償器77和通信電路78中的一個或兩個。另外，上述檢測器63、等化器64、鎖頻器76、自動補償器77的一個或多個可集成於該處理器62中，由該處理器62執行相應指令實現。電子設備的上述元件具體執行過程可參閱上述方法實施例相關描述。
本申請還提供一種電子設備包括上述的記憶體和處理器，其中該處理器用於執行上述實施例的方法或者僅執行上述方法實施例的S160-S170。
上述方案中，電子設備對數位信號進行均衡處理，以改善數位信號的眼圖的眼睛品質，並且將掃描在均衡處理前後的數位信號得到的眼睛品質進行比對，若均衡後的數位信號的眼睛品質未優於均衡前的數位的眼睛品質設定程度，則繼續執行均衡處理，直到均衡後的最終數位信號的眼睛品質優於均衡前的數位信號眼睛品質設定程度，再輸出該數位信號，有效改善數位信號的眼圖的眼睛品質。
以上描述中，為了說明而不是為了限定，提出了諸如特定系統結構、介面、技術之類的具體細節，以便透徹理解本申請。然而，本領域的技術人員應當清楚，在沒有這些具體細節的其它實施方式中也可以實現本申請。在其它情況中，省略對眾所周知的裝置、電路以及方法的詳細說明，以免不必要的細節妨礙本申請的描述。
S110~S170‧‧‧步驟
S141~S145‧‧‧步驟
30‧‧‧判決回饋等化器（Decision Feedback Equalizer, DFE）
31‧‧‧採樣器
32a‧‧‧奇數通道
32b‧‧‧偶數通道
321‧‧‧乘法器
322‧‧‧加法器
323‧‧‧第一類相位檢測器
324‧‧‧第二類相位檢測器
33‧‧‧多工器
34‧‧‧最小均方（sign-sign least mean square, SSLMS）演算法器
Tap1~Tap4‧‧‧電流訊號
Tap1’~Tap4’‧‧‧電流訊號
DLEV’‧‧‧SSLMS回饋的期望電壓值
DLEV‧‧‧電壓信號
DATO_ODD‧‧‧奇數信號
DATO_EVEN‧‧‧偶數信號
DATO_ERR1‧‧‧第一誤差信號
DATO_ERR2‧‧‧第二誤差信號
DATO_I＜39:0＞‧‧‧低速的並行恢復信號
DATO_E＜39:0＞‧‧‧並行誤差信號
IDEAL DATA‧‧‧數位信號的眼圖
DATA AFTER LINK‧‧‧經DP信號鏈路之後得到的數位信號
DATA AFTER AEQ‧‧‧自動補償後的數位信號
CLK0、CLK180‧‧‧時脈
ODD DATA AFTER DFE‧‧‧奇數信號
EVEN DATA AFTER DFE‧‧‧偶數信號
DATA AFTER DFE‧‧‧均衡後的數位信號
AutoScan1 results‧‧‧第一自動掃描結果
AutoScan2 results‧‧‧第二自動掃描結果
CTLE‧‧‧連續時間線性等化器
PGA‧‧‧可程式設計增益放大器
〔圖1〕是本申請數位信號的處理方法一實施例的流程示意圖； 〔圖2〕是本申請均衡處理步驟一實施例的流程示意圖； 〔圖3〕是本申請一實施例採用的DFE等化器的結構示意圖； 〔圖4〕是在一應用場景中本申請方法在不同步驟中得到數位信號的波形示意圖； 〔圖5〕是在另一應用場景中本申請方法在不同步驟中得到數位信號的波形示意圖； 〔圖6〕是本申請電子設備一實施例的結構示意圖； 〔圖7〕是本申請電子設備另一實施例的結構示意圖。

Claims (12)

  1. 一種數位信號的處理方法，其特徵在於，所述方法包括： 檢測一數位信號的眼圖的第一眼睛品質； 對所述數位信號進行均衡處理； 檢測所述均衡處理後的數位信號的眼圖的第二眼睛品質；以及 判斷所述第二眼睛品質是否比所述第一眼睛品質優於設定程度； 若是，則輸出所述數位信號；否則重新執行所述對所述數位信號進行均衡處理及其之後的步驟。
  2. 如申請專利範圍第1項所述的處理方法，其特徵在於，所述檢測所述數位信號的眼圖的第一眼睛品質，包括： 對所述數位信號進行自動掃描，得到所述數位信號的眼圖的第一眼寬； 所述檢測所述均衡處理後的數位信號的眼圖的第二眼睛品質，包括：對所述均衡處理後的數位信號進行自動掃描，得到所述均衡處理後的數位信號的眼圖的第二眼寬； 所述判斷所述第二眼睛品質是否比所述第一眼睛品質優於設定程度，包括：判斷所述第二眼寬是否比第一眼寬大設定值。
  3. 如申請專利範圍第1項所述的處理方法，其特徵在於，所述均衡處理具體為進行判決回饋均衡處理。
  4. 如申請專利範圍第3項所述的處理方法，所述對所述數位信號進行均衡處理，包括： 將所述數位信號採樣得到第一奇數通道信號和第一偶數通道信號； 將至少一分接信號分別與經延遲後的所述數位信號相乘得到至少一個積信號，並將所述至少一個積信號與第一奇數通道信號相加得到第二奇數通道信號，以及將所述至少一積信號與所述第一偶數通道信號相加得到第二偶數通道信號； 根據一期望信號從所述第二奇數通道信號分離出第一誤差信號和奇數信號，從所述第二偶數通道信號分離出第二誤差信號和偶數信號； 將所述奇數信號和偶數信號生成並行恢復信號，以及將所述第一誤差信號和第二誤差信號生成並行誤差信號； 利用最小均方（SSLMS）演算法，由所述並行恢復信號和所述並行誤差資訊計算得到所述至少一分接信號和所述期望信號，並將所述至少一分接信號和所述期望信號回饋到所述相乘步驟和所述分離步驟中。
  5. 如申請專利範圍第1項所述的處理方法，其特徵在於，所述檢測所述數位信號的眼圖的第一眼睛品質，包括： 對所述數位信號進行自動補償，並檢測所述自動補償後的數位信號的眼圖的第一眼睛品質； 所述對所述數位信號進行均衡處理，包括：對所述自動補償後的數位信號進行均衡處理。
  6. 如申請專利範圍第5項所述的處理方法，其特徵在於，所述對所述數位信號進行自動補償，包括： 分別利用連續時間線性等化器（CTLE）和可程式設計增益放大器（PGA）對所述數位信號進行自動補償。
  7. 如申請專利範圍第1項所述的處理方法，其特徵在於，在所述檢測所述數位信號的眼圖的第一眼睛品質之前，還包括： 對所述數位信號進行鎖頻。
  8. 一種電子設備，與一記憶體相連接，其特徵在於，包括： 一檢測器，用於檢測一數位信號的眼圖的第一眼睛品質； 一等化器，連接於所述檢測器，用於將所述數位信號進行均衡處理； 所述檢測器還用於檢測所述均衡處理後的數位信號的眼圖的第二眼睛品質； 一處理器，連接於所述檢測器和所述等化器，用於執行電腦指令，進行以下操作：判斷所述第二眼睛品質是否比所述第一眼睛品質優於設定程度；若是，則輸出所述數位信號；否則使所述等化器重新將所述數位信號進行均衡處理、所述檢測器重新檢測所述均衡處理後的數位信號的眼圖的第二眼睛品質，且自身重新判斷所述第二眼睛品質是否比所述第一眼睛品質優於設定程度，並根據判斷結果進行相應處理。
  9. 如申請專利範圍第8項所述的電子設備，其特徵在於，所述檢測器為相位數模轉換器，具體用於對所述數位信號進行自動掃描，得到所述數位信號的眼圖的眼寬資訊。
  10. 如申請專利範圍第8項所述的電子設備，其特徵在於，所述等化器為判決回饋均衡（DFE），包括： 一採樣器，用於對所述數位信號採樣得到第一奇數通道信號和第一偶數通道信號並分別從兩個輸出端輸出； 至少一個乘法器，分別連接於計算電路的第一回饋端，每個乘法器用於將所述第一回饋端輸出的分接信號與經延遲的數位信號相乘得到一積信號，其中，不同乘法器對應的所述延遲的數位信號的延遲時間不同； 兩個加法器，分別連接於所述採樣器的兩個輸出端，且連接於所述至少一個乘法器，用於將所述至少一個積信號與第一奇數通道信號相加得到第二奇數通道信號，以及將所述至少一個積信號與第一偶數通道信號相加得到第二偶數通道信號； 兩個第一類相位檢測器，分別連接於所述兩個加法器的輸出端，且均連接所述計算電路的第二回饋端，用於根據所述第二回饋端輸出的期望信號和所述第二奇數通道信號得到第一誤差信號，以及根據所述第二回饋端輸出的期望信號和第二偶數通道信號得到第二誤差信號； 兩個第二類相位檢測器，分別連接於所述兩個加法器的輸出端，用於根據輸入的所述第二奇數通道信號得到奇數信號，以及根據輸入的第二偶數通道信號得到偶數信號； 一多工器，連接於所述第一類相位檢測器和第二類相位檢測器，用於將所述奇數信號和偶數信號生成並行恢復信號，以及將所述第一誤差信號和第二誤差信號生成並行誤差信號；以及 一計算電路，連接所述多工器和所述乘法器、第一類相位檢測器，用於利用最小均方演算法（SSLMS）演算法，由所述並行恢復信號和所述並行誤差資訊計算得到所述至少一分接信號和期望信號，並將所述至少一分接信號和期望信號分別回饋到所述乘法器和所述第一類相位檢測器。
  11. 如申請專利範圍第8項所述的電子設備，其特徵在於，還包括： 一鎖頻器，用於對所述數位信號進行鎖頻；以及 一自動補償器，用於對所述鎖頻後的數位信號進行自動補償； 所述檢測器具體用於檢測所述自動補償後的數位信號的眼圖的第一眼睛品質； 所述等化器具體用於對所述自動補償後的數位信號進行均衡處理。
  12. 如申請專利範圍第11項所述的電子設備，其特徵在於，所述自動補償器包括連續時間線性等化器（CTLE）和可程式設計增益放大器（PGA）。
TW106122771A 2016-09-21 2017-07-07 數位信號的處理方法及電子設備 TWI640179B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662397348P 2016-09-21 2016-09-21
US62/397,348 2016-09-21

Publications (2)

Publication Number Publication Date
TW201815135A true TW201815135A (zh) 2018-04-16
TWI640179B TWI640179B (zh) 2018-11-01

Family

ID=60976854

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106122771A TWI640179B (zh) 2016-09-21 2017-07-07 數位信號的處理方法及電子設備
TW106129710A TW201815100A (zh) 2016-09-21 2017-08-31 眼圖測量裝置及其時脈資料恢復系統與方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106129710A TW201815100A (zh) 2016-09-21 2017-08-31 眼圖測量裝置及其時脈資料恢復系統與方法

Country Status (3)

Country Link
US (2) US10114072B2 (zh)
CN (2) CN107864104B (zh)
TW (2) TWI640179B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770402B (zh) * 2018-07-13 2022-07-11 日商哉英電子股份有限公司 等化器調整裝置、等化器調整方法、接收器及收發系統

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111371491A (zh) * 2018-12-25 2020-07-03 苏州超锐微电子有限公司 一种用于万兆以太网SerDes信号眼图检测的方法
CN109450610B (zh) * 2018-12-26 2020-04-07 成都九芯微科技有限公司 一种通道相位对齐电路及方法
TWI708953B (zh) * 2019-05-30 2020-11-01 祥碩科技股份有限公司 眼圖觀測裝置
US10720910B1 (en) 2019-05-30 2020-07-21 Asmedia Technology Inc. Eye diagram observation device
US11408927B2 (en) * 2019-06-18 2022-08-09 Teradyne, Inc. Functional testing with inline parametric testing
CN110672899B (zh) * 2019-12-05 2020-03-24 深圳市鼎阳科技股份有限公司 一种用于数字示波器的眼图重构方法及存储介质
CN111466911A (zh) * 2020-04-13 2020-07-31 徐州工业职业技术学院 一种电子电信号处理系统及方法
US11456749B2 (en) * 2020-07-02 2022-09-27 Novatek Microelectronics Corp. Timing margin detecting circuit, timing margin detecting method and clock and data recovery system
CN111917485A (zh) * 2020-08-10 2020-11-10 武汉普赛斯电子技术有限公司 基于线性光采样的强度调制光信号眼图测量装置及方法
TWI734655B (zh) * 2020-12-07 2021-07-21 瑞鼎科技股份有限公司 提升時脈資料回復電路的追隨表現的方法及其適用之系統
CN114765463B (zh) * 2020-12-30 2025-10-24 晶晨半导体(上海)股份有限公司 接收机和数据传输系统
CN112838909B (zh) * 2020-12-30 2022-03-04 西安电子科技大学 基于高斯眼图纹理熵特征的通信干扰检测方法
US11606082B2 (en) 2021-05-20 2023-03-14 International Business Machines Corporation Adjustable phase shifter
CN115549834A (zh) * 2021-06-29 2022-12-30 中兴通讯股份有限公司 时钟同步方法、装置、系统、电子设备及可读介质
US11489657B1 (en) * 2021-10-20 2022-11-01 Diodes Incorporated Bit-level mode retimer
KR20230077952A (ko) 2021-11-26 2023-06-02 삼성전자주식회사 반도체 장치
CN117349093B (zh) * 2023-09-21 2024-08-13 深圳市紫光同创电子有限公司 眼图监测电路、芯片及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934869B1 (en) * 2001-09-12 2005-08-23 Big Bear Networks, Inc. Method and apparatus for eliminating dead zone in phase locked loops using binary quantized phase detectors
US7460589B2 (en) 2002-10-08 2008-12-02 Broadcom Corporation Eye monitoring and reconstruction using CDR and sub-sampling ADC
US7386041B2 (en) * 2005-02-24 2008-06-10 Agilent Technologies, Inc. Method for normalization of an eye diagram and selection of sampling parameters for a receiver
KR100795724B1 (ko) 2005-08-24 2008-01-17 삼성전자주식회사 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법
US7383160B1 (en) 2006-06-30 2008-06-03 International Business Machines Corporation Method and apparatus for constructing a synchronous signal diagram from asynchronously sampled data
JP5314491B2 (ja) 2009-05-08 2013-10-16 株式会社アドバンテスト 試験装置、試験方法、および、デバイス
US8180007B2 (en) * 2010-01-14 2012-05-15 Freescale Semiconductor, Inc. Method for clock and data recovery
US8391350B2 (en) * 2010-09-03 2013-03-05 Altera Corporation Adaptation circuitry and methods for decision feedback equalizers
TWI459733B (zh) * 2012-11-29 2014-11-01 Univ Nat Taiwan 用於展頻傳輸之電路及其方法
US8837571B1 (en) * 2013-08-02 2014-09-16 Altera Corporation Apparatus and methods for on-die instrumentation
US9197456B2 (en) * 2013-10-30 2015-11-24 Finisar Corporation Blind equalization tap coefficient adaptation in optical systems
CN104702277A (zh) * 2013-12-10 2015-06-10 展讯通信（上海）有限公司 锁相环电路
CN104852877B (zh) * 2014-02-17 2018-03-06 晨星半导体股份有限公司 信号接收装置及其两阶段适应性均衡方法
CN105577350B (zh) * 2015-12-17 2019-01-29 武汉烽火网络有限责任公司 一种时钟数据恢复方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770402B (zh) * 2018-07-13 2022-07-11 日商哉英電子股份有限公司 等化器調整裝置、等化器調整方法、接收器及收發系統

Also Published As

Publication number Publication date
US10114072B2 (en) 2018-10-30
CN107864104A (zh) 2018-03-30
TWI640179B (zh) 2018-11-01
TW201815100A (zh) 2018-04-16
US20180080985A1 (en) 2018-03-22
CN107562119A (zh) 2018-01-09
US20180083604A1 (en) 2018-03-22
CN107864104B (zh) 2020-07-10
US10168385B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
TWI640179B (zh) 數位信號的處理方法及電子設備
TWI532327B (zh) 嵌入決策回授等化器之相位偵測裝置與時脈資料回復電路
US7502411B2 (en) Method and circuit for adaptive equalization of multiple signals in response to a control signal generated from one of the equalized signals
US8711922B2 (en) Partial response decision feedback equalizer with distributed control
US8121186B2 (en) Systems and methods for speculative signal equalization
US8290028B2 (en) Input/output circuit
JP7273670B2 (ja) 半導体集積回路、受信装置、及び半導体集積回路の制御方法
US9401800B1 (en) Clock data recovery system for Serdes
US9900121B1 (en) Apparatus, system, and method for reducing a number of intersymbol interference components to be suppressed
US9565037B1 (en) Adaptive serdes receiver
JP6700566B2 (ja) 等化回路、受信回路、及び半導体集積回路
US8509299B2 (en) Decision feedback equalizer operable with multiple data rates
KR101802791B1 (ko) 판정 궤환 등화기
TWI420862B (zh) 等化器及其相關之訊號接收器
TWI407723B (zh) 接收資料的方法、設備、電腦可讀取媒體及確保資料的信號完整度的方法
CN103973615A (zh) 将判断反馈均衡用于相交样本以影响时钟数据恢复稳定点
US11018845B1 (en) Quarter-rate serial-link receiver with low-aperture-delay samplers
US7920649B2 (en) Recovering precoded data using a Mueller-Müller recovery mechanism
US8638842B2 (en) Equalization device, equalization method, and program
JP6504354B2 (ja) 受信装置
CN101616291A (zh) 图像处理设备和方法及其程序
US8750366B2 (en) Equalization device, equalization method, and recording medium
JP2010135957A (ja) 波形等化装置及び波形等化方法、データ受信装置及びデータ受信方法、並びにコンピューター・プログラム
JP2016127489A (ja) 受信回路、受信装置および受信方法
TWI452903B (zh) 垂直空白區間解碼器及其操作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees