[go: up one dir, main page]

TWI734655B - 提升時脈資料回復電路的追隨表現的方法及其適用之系統 - Google Patents

提升時脈資料回復電路的追隨表現的方法及其適用之系統 Download PDF

Info

Publication number
TWI734655B
TWI734655B TW109143081A TW109143081A TWI734655B TW I734655 B TWI734655 B TW I734655B TW 109143081 A TW109143081 A TW 109143081A TW 109143081 A TW109143081 A TW 109143081A TW I734655 B TWI734655 B TW I734655B
Authority
TW
Taiwan
Prior art keywords
pulse width
phase detector
interval
signal
data
Prior art date
Application number
TW109143081A
Other languages
English (en)
Other versions
TW202224359A (zh
Inventor
侯書穎
張家華
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Priority to TW109143081A priority Critical patent/TWI734655B/zh
Priority to CN202110378089.5A priority patent/CN114598317B/zh
Application granted granted Critical
Publication of TWI734655B publication Critical patent/TWI734655B/zh
Publication of TW202224359A publication Critical patent/TW202224359A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種時脈資料回復系統，包含相位偵測器以及自適應脈波寬度控制(APWC)模組。相位偵測器用以對一資料訊號進行取樣以獲得複數取樣值。APWC模組用以根據該些取樣值取得的一資料轉態率提供一頻寬調整訊號至該相位偵測器。其中該相位偵測器依據該頻寬調整訊號調整輸出訊號的脈波寬度。

Description

提升時脈資料回復電路的追隨表現的方法及其適用之系統
本發明是關於一種時脈資料回復電路的控制方法及其適用之系統，特別是關於一種提升時脈資料回復電路的追蹤表現的方法及系統。
時脈資料回復(Clock data recovery, CDR)電路常被用於高速傳輸的應用中，通常用以例如透過擷取資料訊號的上升/下降邊緣來回復輸入資料訊號的相位及/或頻率資訊。而習知的CDR電路，如圖1所示，例如包含相位偵測器(Phase detector, PD)、充電泵(Charge pump, CP)、迴路濾波器(Loop filter, LF)以及壓控震盪器(Voltage-controlledoscillator, VCO)。
一般來說，應用於高速傳輸的時脈資料回復電路，大多都以碰撞式(Bang-Bang, BB)相位偵測器，來進行CDR電路的相位偵測及/或校正。當BBPD-CDR應用於不同資料類型時，若BBPD-CDR的追隨能力不足(例如對於頻率的追隨能力)，將會導致抖動容忍度(Jitter tolerance)不足。而影響時脈回復迴路的穩定性。雖然可以利用各種編碼格式(Coding Format)，來減少影響，但會導致額外的編碼開銷。因此，如何提升時脈資料回復電路的追隨能力，將會是本領域技術研發的一大目標。
本發明提供一種時脈資料回復系統，包含相位偵測器以及自適應脈波寬度控制(APWC)模組。相位偵測器用以對一資料訊號進行取樣以獲得複數取樣值。APWC模組用以根據該些取樣值取得的一資料轉態率提供一頻寬調整訊號至該相位偵測器。其中該相位偵測器依據該頻寬調整訊號調整輸出訊號的脈波寬度。
本發明提供一種時脈資料回復電路的控制方法，包含：藉由一相位偵測器取樣一資料訊號，並獲得複數取樣值；依據該些取樣值，計算該資料訊號的一資料轉態率；以及根據該資料轉態率調整該相位偵測器的輸出脈波寬度。
於一實施例中，該相位偵測器包含一脈寬調整模組；該脈寬調整模組依據該資料轉態率選擇輸入的一調整時脈訊號。
於一實施例中，其中該脈寬調整模組的輸入還包含一時脈訊號，該調整時脈訊號落後該時脈訊號。
於一實施例中，其中該調整時脈訊號落後該時脈訊號的幅度為0.5UI至1.5UI之間。
於一實施例中，其中當該資料轉態率位於一第一區間時，該相位偵測器輸出為一第一脈波寬度；其中當該資料轉態率位於一第二區間時，該相位偵測器輸出為一第二脈波寬度；其中當該資料轉態率位於一第三區間時，該相位偵測器輸出為一第三脈波寬度。
於一實施例中，其中該第一區間為100%至50%之間；該第二區間為50%至30%之間；該第三區間為30%以下。
如上所述，透過第一脈寬調整模組接收時脈訊號以及第一調整時脈訊號並輸出調整訊號，藉此提供適當的脈波寬度。當充電泵根據適當脈波寬度進行充電或放電時，時脈資料回復電路的抖動產生或影響將會降低。藉此達到改善時脈資料回復電路迴路穩定性的目的。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神，任何所屬技術領域中具有通常知識者在瞭解本揭示內容之實施例後，當可由本揭示內容所教示之技術，加以改變及修飾，其並不脫離本揭示內容之精神與範圍。
關於本文中所使用之『第一』、『第二』、…等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅為了區別以相同技術用語描述的元件或操作。關於本文中所使用之『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。
關於本文中所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
在附圖中，為了清楚起見，放大了層、板、區域或空間等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、板、區域或空間的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以被解釋為直接在另一元件上或與另一元件連接，或是可解釋為具有或存在中間元件在元件與另一元件之間。如本文所使用的「連接」或「耦接」可以指物理及/或電性連接。再者，為簡化附圖及凸顯附圖所要呈現之內容，附圖中習知的結構或元件將可能以簡單示意的方式繪出或是以省略的方式呈現。
請參照圖2，圖2說明使用本發明所揭示的時脈資料回復電路控制方法的時脈資料回復系統10。時脈資料回復系統10包括相位偵測器PD、充電泵CP、迴路濾波器LF、壓控震盪器VCO以及自適應脈波寬度控制(Adaptive pulse width control, APWC)模組APWCM。具體來說，相位偵測器PD例如為碰撞式相位偵測器，且較佳為半速率(Half-rate)或多速率(Multi-rate)(例如但不限於1/4-rate或1/9-rate)的碰撞式(BB)相位偵測器PD。自適應脈波寬度控制模組APWCM自相位偵測器PD接收相位偵測器PD提供的資料轉態率DTR後，由自適應脈波寬度控制模組APWCM根據資料轉態率DTR提供頻寬調整訊號PMS至相位偵測器PD。相位偵測器PD根據頻寬調整訊號PMS來調整相位偵測器PD的輸出訊號的頻寬。
須說明的是，資料轉態率DTR的定義例如為單位資料長度中，資料轉換的次數。舉例來說，單位資料長度中由低位準(二進位的「0」)轉態為高位準(二進位的「1」)或是高位準轉態為低位準的次數。資料轉態率DTR的計算可以由相位偵測器PD計算並提供至自適應脈波寬度控制模組APWCM，亦可以由自適應脈波寬度控制模組APWCM計算得知。舉例來說，自適應脈波寬度控制模組APWCM可以根據由相位偵測器PD傳出的資料來計算資料的轉態次數。本發明並不限於資料轉態率DTR的計算方式。
於一實施例中，自適應脈波寬度控制模組APWCM可以根據資料轉態率DTR將相位偵測器PD的頻寬調整並分成三種狀態。具體來說，如下表1所示，當資料轉態率位於第一區間時，相位偵測器PD輸出為第一脈波寬度；其中當資料轉態率位於第二區間時，相位偵測器PD輸出為第二脈波寬度；其中當該資料轉態率位於第三區間時，相位偵測器PD輸出為第三脈波寬度。於較佳的實施例中，第一區間為資料轉態率在100%至50%的範圍；第二區間為資料轉態率在50%至30%的範圍；第三區間為資料轉態率小於30%的範圍。於較佳的實施例中，第一脈波寬度為0.5UI；第二脈波寬度為1UI；第三脈波寬度為1.5UI。須說明的是，上述實施例僅是說明資料轉態率可以區分為數個區間並且依據資料轉態率屬於的區間提供相應的脈波寬度。本發明並不限於資料轉態率的區間和的數量以及範圍且不限於提供脈波寬度的寬度。任何依據資料轉態率而提供不同脈波寬度的相似概念皆應屬於本發明之範疇。 表1、資料轉態率與脈波寬度對應關係。
資料轉態率 脈波寬度
第一區間 (100%~50%) 第一脈波寬度 (0.5 UI)
第二區間 (50%~30%) 第二脈波寬度(1 UI)
第三區間 (＜30%) 第三脈波寬度 (1.5 UI)
於一實施例中，以一個數據資料封包的資料長度為9UI為例，長度為9UI的數據資料封包中轉態次數最多為9次且最少為2次。可以將其分成三種區間並針對不同區間給予不同的脈波寬度。舉例來說，第一區間的轉態次數可以為9到6次之間，且第一脈寬寬度可以為0.5UI，若根據時脈資料回復系統10的頻寬可正比於資料的轉態次數與充放電的脈波寬度來計算，此區間中的迴路頻寬變化量為4.5到3。第二區間的轉態次數可以為5到4次之間，且第二脈寬寬度可以為1UI，此區間中的迴路頻寬變化量為5到4；第三區間的轉態次數可以為3到2次之間，且第三脈寬寬度可以為1.5UI，此區間中的迴路頻寬變化量為4.5到3。較佳來說，各區間中的轉態次數與脈波寬度的乘積(迴路頻寬變化量)較佳為實質相等或近似。藉由此設置，於資料轉態率或資料轉態次數低時，透過調整脈波寬度的值仍可以有很好的頻率追蹤能力，進而使時脈資料回復系統的抖動容忍最佳化。
於一實施例中，請參照圖3，說明一種相位偵測器100，包含第一取樣元件111、第二取樣元件112、第一比較元件121、第一脈寬調整模組131以及第一輸出元件141。第一取樣元件111對應第一時脈訊號CLK1對資料訊號DS進行取樣並輸出第一取樣值D1。第二取樣元件112對應第二時脈訊號CLK2對資料訊號DS進行取樣並輸出第二取樣值D2。具體來說，第一取樣元件111及/或第二取樣元件112可以但不限於為正反器(Flip-flop)或其他依據時脈訊號進行取樣之元件。此外，取樣元件111、112分別對應時脈訊號CLK1、CLK2的定義例如但不限於為依據時脈訊號CLK1、CLK2的上緣點及/或下緣點進行邊緣觸發(Edge-triggered)。資料訊號DS與取樣值D1、D2例如但不限於為序列式數位訊號以及序列式數位訊號中的位元值。
第一比較元件121耦接於第一取樣元件111及第二取樣元件112且接收第一取樣值D1與第二取樣值D2。具體來說，第一比較元件121例如但不限於為比較器或是邏輯閘，且較佳為互斥或(Exclusive OR,XOR)邏輯閘。當第一取樣值D1與第二取樣值D2為不同時，第一比較元件121輸出第一比較訊號CS1。舉例來說，第一取樣值D1的數值為二進制(Binary)數值的「1」，第二取樣值D2的數值為二進制數值的「0」，則第一取樣值D1與第二取樣值D2為不同。第一比較訊號CS1的定義例如為第一取樣值D1與第二取樣值D2的比較結果。舉例來說，當第一取樣值D1與第二取樣值D2為不同時，第一比較訊號CS1為二進制數值的「1」。反之當第一取樣值D1與第二取樣值D2為相同時，第一比較訊號CS1為二進制數值的「0」。須說明的是，上述示例僅是為了說明實施例而非為了限制本發明。
請參照圖3以及圖4，第一脈寬調整模組131接收第三時脈訊號CLK3及第一調整時脈訊號ACK1。舉例來說，第一脈寬調整模組131可以但不限於透過邏輯電路或者開關電路來實現。其中第三時脈訊號CLK3的正緣點P3與第一調整時脈訊號ACK1的正緣點PA1之間有時間間隔TS。具體來說，第一時脈訊號CLK1、第二時脈訊號CLK2及第三時脈訊號CLK3的時脈寬度(Pulse width, PW)彼此相同。此外，第一時脈訊號CLK1的正緣點P1、第二時脈訊號CLK2的正緣點P2及第三時脈訊號CLK3的正緣點P3彼此依序落後且落後幅度為落後寬度DW。較佳來說，落後寬度DW為0.5 UI。舉例來說，第二時脈訊號CLK2的正緣點P2落後第一時脈訊號CLK1的正緣點P1的幅度為0.5 UI，並且第三時脈訊號CLK3的正緣點P3落後第二時脈訊號CLK2的正緣點P2的幅度也為0.5 UI。須說明的是，本發明時脈訊號CLK1-CLK3彼此落後的落後寬度DW並不限於0.5 UI。另一方面，本發明並不限於時脈訊號的數量，換句話說，本發明可具有時脈訊號CLK1-CLKX，數量為X個的時脈訊號，X為任意大於3的正整數。於一實施例中，當相位偵測器100應用於1/N速率架構的時脈資料回復電路時，X會等於兩倍的N。第一調整時脈訊號ACK1可以是時脈訊號CLK1-CLKX中落後第三時脈訊號CLK3的其中之一者。時間間隔TS的寬度較佳而言為0.5 UI、1 UI或1.5 UI。舉例來說，當時脈訊號CLK1-CLKX中每一個時脈訊號依序落後的幅度為0.5 UI且第三時脈訊號CLK3的正緣點P3與第一調整時脈訊號ACK1的正緣點PA1之間的時間間隔TS為0.5 UI時，第一調整時脈訊號ACK1可以為第四時脈訊號CLK4。接下來，第一脈寬調整模組131於時間間隔TS的區間內輸出第一調整訊號AS1。舉例來說，如圖3所示，第一調整訊號AS1在時間間隔TS的區間輸出二進制數值「1」，其餘區間輸出二進制數值「0」。如此可以產生寬度相等於時間間隔TS的第一調整訊號AS1。
第一輸出元件141耦接第一比較元件121及第一脈寬調整模組131且接收第一比較訊號CS1與第一調整訊號AS1。具體來說，第一輸出元件141例如為邏輯電路元件。第一輸出元件141將第一比較訊號CS1與第一調整訊號AS1進行邏輯運算後輸出第一輸出訊號OS1。於一實施例中，邏輯運算為及(AND)邏輯運算，於此實施例中，舉例來說，當第一比較訊號CS1與第一調整訊號AS1皆為二進制數值「1」時，第一輸出訊號OS1為二進制數值「1」。此外，於一實施例中，第一輸出元件141輸出的第一輸出訊號OS1例如可以提供至後端連接的充電泵。於此實施例中第一輸出訊號OS1例如為提供給充電泵的超前訊號(Up signal)或是落後訊號(Down signal)。第一輸出元件141可以依據第一調整訊號AS1的寬度來調整第一比較訊號CS1。時脈資料回復電路藉由上述相位偵測器100，可以提供充電泵合適的充電及/或放電時間，減少迴路濾波器的積分響應。使整個時脈資料回復電路藉由此設置減少抖動產生。
於一實施例中，本發明可以透過增加相位偵測器以及時脈訊號的數量來應用於N大於2之1/N速率架構的時脈資料回復電路。圖5及圖6說明一種應用於1/9速率架構的相位偵測器300及其相關的時序圖。當應用於1/9速率架構時，共有18組時脈訊號CLK1-CLK18、18組取樣元件111-1118、18組比較元件121-1218、18組脈寬調整模組131-1318以及18組輸出元件141-1418。時脈訊號CLK1-CLK18彼此依序落後，且落後幅度為0.5 UI，每一個時脈訊號CLK1-CLK18的脈波寬度為4.5 UI。資料訊號DS透過取樣元件111-1118分別對應時脈訊號CLK1-CLK18進行取樣後，提供取樣值D1-D18至比較元件121-1218進行比較。須說明的是，每一個比較元件121-1218僅輸入2個取樣值相鄰的取樣值，例如比較元件121輸入之取樣值為D1、D2。當取樣值至末位時(本實施例中為取樣值D18)，下一位取樣值為取樣值的首位(本實施例中為取樣值D1)。例如比較元件1218輸入之取樣值為D18、D1。此外，圖5係為了圖面表示清楚而簡化圖面之線路連接，例如圖5中繪製的取樣元件113僅是為了說明取樣元件113的連接方式，並非為須有兩個取樣元件113。相位偵測器300的其餘流程與前述實施例相同，於此並不贅述。然而，本發明並不限於用於1/9速率的架構，本發明可以透過增加減少元件的數量以應用於各種架構之中。
請參照圖7，本發明提供一種時脈資料回復電路的控制方法，包含：步驟S1藉由一相位偵測器取樣一資料訊號，並獲得複數取樣值；步驟S2依據該些取樣值，計算一資料轉態率；以及步驟S3根據該資料轉態率調整該相位偵測器的輸出脈波寬度。
本發明已由上述相關實施例加以描述，然而上述實施例僅為實施本發明之範例。必需指出的是，已揭露之實施例並未限制本發明之範圍。相反地，包含於申請專利範圍之精神及範圍之修改及均等設置均包含於本發明之範圍內。
10:時脈資料回復系統 100,300:相位偵測器 111-1118:取樣元件 121-1218:比較元件 131-1318:脈寬調整模組 141-1418:輸出元件 DS:資料訊號 CLK1-CLK18:時脈訊號 D1-D18:取樣值 CS1-CS18:控制訊號 AS1-AS18:調整訊號 OS1-OS18:輸出訊號 S1,S2,S3:步驟 PD:相位偵測器 CP:充電泵 LF:迴路濾波器 VCO:壓控震盪器 APWCM:自適應脈波寬度控制模組
圖1為習知的時脈資料回復電路架構示意圖。
圖2為本發明一實施例中時脈資料回復電路架構示意圖。
圖3為本發明一實施例中，相位偵測器的示意圖。
圖4為本發明一實施例中，相位偵測器的訊號時序圖。
圖5為本發明一實施例中，相位偵測器的示意圖。
圖6為本發明一實施例中，相位偵測器的訊號時序圖。
圖7為本發明中一實施例中，時脈資料回復電路的控制方法的流程圖。
10:時脈資料回復系統
PD:相位偵測器
CP:充電泵
LF:迴路濾波器
VCO:壓控震盪器
APWCM:自適應脈波寬度控制模組

Claims (12)

  1. 一種時脈資料回復系統，包含： 一相位偵測器，用以對一資料訊號進行取樣以獲得複數取樣值； 以及 自適應脈波寬度控制(APWC)模組，用以根據由該些取樣值取得的一資料轉態率提供一頻寬調整訊號至該相位偵測器； 其中該相位偵測器依據該頻寬調整訊號調整輸出訊號的脈波寬度。
  2. 如請求項1所述的時脈資料回復系統，其中該相位偵測器包含一脈寬調整模組；該脈寬調整模組依據該資料轉態率選擇輸入的一調整時脈訊號。
  3. 如請求項2所述的時脈資料回復系統，其中該脈寬調整模組的輸入還包含一時脈訊號，該調整時脈訊號落後該時脈訊號。
  4. 如請求項3所述的時脈資料回復系統，其中該調整時脈訊號落後該時脈訊號的幅度為0.5UI至1.5UI之間。
  5. 如請求項1所述的時脈資料回復系統，其中當該資料轉態率位於一第一區間時，該相位偵測器輸出為一第一脈波寬度；其中當該資料轉態率位於一第二區間時，該相位偵測器輸出為一第二脈波寬度；其中當該資料轉態率位於一第三區間時，該相位偵測器輸出為一第三脈波寬度。
  6. 如請求項5所述的時脈資料回復系統，其中該第一區間為100%至50%之間；該第二區間為50%至30%之間；該第三區間為30%以下。
  7. 一種時脈資料回復電路的控制方法，包含： 藉由一相位偵測器取樣一資料訊號，並獲得複數取樣值； 依據該些取樣值，計算一資料轉態率；以及 根據該資料轉態率調整該相位偵測器的輸出訊號的脈波寬度。
  8. 如請求項7所述的控制方法，其中該相位偵測器包含一脈寬調整模組；該脈寬調整模組依據該資料轉態率選擇輸入的一調整時脈訊號。
  9. 如請求項8所述的控制方法，其中該脈寬調整模組的輸入還包含一時脈訊號，該調整時脈訊號落後該時脈訊號。
  10. 如請求項9所述的控制方法，其中該調整時脈訊號落後該時脈訊號的幅度為0.5UI至1.5UI之間。
  11. 如請求項7所述的控制方法，其中當該資料轉態率位於一第一區間時，該相位偵測器輸出為一第一脈波寬度；其中當該資料轉態率位於一第二區間時，該相位偵測器輸出為一第二脈波寬度；其中當該資料轉態率位於一第三區間時，該相位偵測器輸出為一第三脈波寬度。
  12. 如請求項11所述的控制方法，其中該第一區間為100%至50%之間；該第二區間為50%至30%之間；該第三區間為30%以下。
TW109143081A 2020-12-07 2020-12-07 提升時脈資料回復電路的追隨表現的方法及其適用之系統 TWI734655B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109143081A TWI734655B (zh) 2020-12-07 2020-12-07 提升時脈資料回復電路的追隨表現的方法及其適用之系統
CN202110378089.5A CN114598317B (zh) 2020-12-07 2021-04-08 提升时钟数据恢复电路的追随表现的方法及其适用的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109143081A TWI734655B (zh) 2020-12-07 2020-12-07 提升時脈資料回復電路的追隨表現的方法及其適用之系統

Publications (2)

Publication Number Publication Date
TWI734655B true TWI734655B (zh) 2021-07-21
TW202224359A TW202224359A (zh) 2022-06-16

Family

ID=77911287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109143081A TWI734655B (zh) 2020-12-07 2020-12-07 提升時脈資料回復電路的追隨表現的方法及其適用之系統

Country Status (2)

Country Link
CN (1) CN114598317B (zh)
TW (1) TWI734655B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4841257A (en) * 1988-03-28 1989-06-20 Unisys Corporation High-speed sampling phase detector for clock and data recovery system
US6526109B1 (en) * 1999-07-16 2003-02-25 Conexant Systems, Inc. Method and apparatus for hybrid smart center loop for clock data recovery
US7409031B1 (en) * 2002-10-04 2008-08-05 Silicon Image, Inc. Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization
US20110298505A1 (en) * 2010-06-07 2011-12-08 Silicon Laboratories, Inc. Latency locked loop circuit for driving a buffer circuit
US20130070835A1 (en) * 2011-09-19 2013-03-21 Lsi Corporation Cdr with digitally controlled lock to reference
TW201614975A (en) * 2014-10-15 2016-04-16 Global Unichip Corp Clock and data recovery circuit and method
US9742380B1 (en) * 2016-06-01 2017-08-22 Xilinx, Inc. Phase-locked loop having sampling phase detector
TW201815100A (zh) * 2016-09-21 2018-04-16 晨星半導體股份有限公司 眼圖測量裝置及其時脈資料恢復系統與方法
US20190158100A1 (en) * 2017-11-20 2019-05-23 Samsung Electronics Co., Ltd. Clock data recovery circuit, apparatus including the same and method for recovery clock and data
TWI665652B (zh) * 2018-04-30 2019-07-11 瑞鼎科技股份有限公司 源極驅動器及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0718831D0 (en) * 2007-09-26 2007-11-07 Bristol Microcircuits Ltd Clock recovery
CN101527567B (zh) * 2008-03-06 2011-11-09 瑞昱半导体股份有限公司 时钟和数据恢复电路
US8344777B2 (en) * 2010-02-24 2013-01-01 Intersil Americas Inc. Method and apparatus for adaptively modifying a pulse width of a pulse width modulated output
JP2015100017A (ja) * 2013-11-19 2015-05-28 株式会社リコー 位相比較回路およびクロックデータリカバリ回路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4841257A (en) * 1988-03-28 1989-06-20 Unisys Corporation High-speed sampling phase detector for clock and data recovery system
US6526109B1 (en) * 1999-07-16 2003-02-25 Conexant Systems, Inc. Method and apparatus for hybrid smart center loop for clock data recovery
US7409031B1 (en) * 2002-10-04 2008-08-05 Silicon Image, Inc. Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization
US20110298505A1 (en) * 2010-06-07 2011-12-08 Silicon Laboratories, Inc. Latency locked loop circuit for driving a buffer circuit
US20130070835A1 (en) * 2011-09-19 2013-03-21 Lsi Corporation Cdr with digitally controlled lock to reference
TW201614975A (en) * 2014-10-15 2016-04-16 Global Unichip Corp Clock and data recovery circuit and method
US9742380B1 (en) * 2016-06-01 2017-08-22 Xilinx, Inc. Phase-locked loop having sampling phase detector
TW201815100A (zh) * 2016-09-21 2018-04-16 晨星半導體股份有限公司 眼圖測量裝置及其時脈資料恢復系統與方法
US20190158100A1 (en) * 2017-11-20 2019-05-23 Samsung Electronics Co., Ltd. Clock data recovery circuit, apparatus including the same and method for recovery clock and data
TWI665652B (zh) * 2018-04-30 2019-07-11 瑞鼎科技股份有限公司 源極驅動器及其操作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2014年7月15日公開文件Fan-Ta Chen et. al. "A 10-Gb/s Low Jitter Single-Loop Clock and Data Recovery Circuit With Rotational Phase Frequency Detector" IEEE Transactions on Circuits and Systems I: Regular Papers ( Volume: 61, Issue: 11, Nov. 2014), https://doi.org/10.1109/TCSI.2014.2327291
年7月15日公開文件Fan-Ta Chen et. al. "A 10-Gb/s Low Jitter Single-Loop Clock and Data Recovery Circuit With Rotational Phase Frequency Detector" IEEE Transactions on Circuits and Systems I: Regular Papers ( Volume: 61, Issue: 11, Nov. 2014), https://doi.org/10.1109/TCSI.2014.2327291 *

Also Published As

Publication number Publication date
CN114598317A (zh) 2022-06-07
CN114598317B (zh) 2025-07-29
TW202224359A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US12034447B2 (en) Low latency combined clock data recovery logic network and charge pump circuit
Park et al. A 6.7–11.2 Gb/s, 2.25 pJ/bit, single-loop referenceless CDR with multi-phase, oversampling PFD in 65-nm CMOS
US7756232B2 (en) Clock and data recovery circuit
US10347283B2 (en) Clock data recovery in multilane data receiver
US6646484B2 (en) PLL circuit including a control logic circuit for adjusting the delay times of the clocks so that the phase error of the clocks is reduced
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
US8258830B2 (en) Methods for calibrating gated oscillator and oscillator circuit utilizing the same
CN110601694A (zh) 一种锁相环
US20050046456A1 (en) Adaptive lock position circuit
US11923858B2 (en) Clock data recovery circuit
US7283602B2 (en) Half-rate clock and data recovery circuit
US6035409A (en) 1000 mb phase picker clock recovery architecture using interleaved phase detectors
CN111147071A (zh) 一种应用于时钟数据恢复电路的比例通路增益调节器
TWI734655B (zh) 提升時脈資料回復電路的追隨表現的方法及其適用之系統
US7078938B2 (en) Method of detecting phase difference, phase detector for performing the same and clock-and-data recovering device including the phase detector
US7545193B2 (en) Voltage-controlled delay circuit using second-order phase interpolation
CN113872593B (zh) 一种时钟数据恢复电路、处理芯片和显示设备
JP2015100017A (ja) 位相比較回路およびクロックデータリカバリ回路
TWI751767B (zh) 一種用於低功率應用的時脈資料回復迴路穩定性改善裝置及相位偵測器
CN113179099B (zh) 一种锁相环电路和其控制方法、半导体器件及电子设备
Jeon et al. Area efficient 4Gb/s clock data recovery using improved phase interpolator with error monitor
CN1983815B (zh) 一种延时锁定环电路
CN100481728C (zh) 低电压差动信号的时脉数据回复装置及其方法
US9673795B2 (en) Integrated circuit associated with clock generator, and associated control method
Chen et al. A 12.5 Gbps clock and data recovery circuit with phase interpolation based digital locked loop