[go: up one dir, main page]

TW201803117A - 高電子遷移率的電晶體以及用於製造高電子遷移率的電晶體之方法 - Google Patents

高電子遷移率的電晶體以及用於製造高電子遷移率的電晶體之方法 Download PDF

Info

Publication number
TW201803117A
TW201803117A TW106110129A TW106110129A TW201803117A TW 201803117 A TW201803117 A TW 201803117A TW 106110129 A TW106110129 A TW 106110129A TW 106110129 A TW106110129 A TW 106110129A TW 201803117 A TW201803117 A TW 201803117A
Authority
TW
Taiwan
Prior art keywords
transistor
individual
terminal
potential contact
front side
Prior art date
Application number
TW106110129A
Other languages
English (en)
Other versions
TWI735556B (zh
Inventor
史戴分 諾爾
Original Assignee
羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅伯特博斯奇股份有限公司 filed Critical 羅伯特博斯奇股份有限公司
Publication of TW201803117A publication Critical patent/TW201803117A/zh
Application granted granted Critical
Publication of TWI735556B publication Critical patent/TWI735556B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本發明提供一種高電子遷移率的電晶體(HEMT)(100、500)，其包含複數個第一個別單元(201)及至少一個第二個別單元(214、314、414)，其中該第二個別單元(214、314、414)具有一第一絕緣層(202、302、402)，該第一絕緣層經配置成垂直於一基板前側且自該基板前側直接延伸至一二維電子氣體中，以使得製造具有一第一閘極端子(205、305、405)的一第一個別電晶體(204、304、404)及具有一第二閘極端子(207、307、407)的一第二個別電晶體(206、306、406)，其中該第一個別電晶體(204、304、404)及該第二個別電晶體(206、306、406)並聯電連接且具有一源極端子(108、208、308、408、508)及一汲極端子(109、209、309、409、509)，其中：一電位觸點(213、313、413)配置在該第二個別電晶體(206、306、406)之一區內且在該汲極端子(109、209、309、409、509)與該源極端子(108、208、308、408、508)之間，該電位觸點經配置成垂直於該基板前側且自該基板前側直接延伸至該第二個別電晶體(206、306、406)之該二 維電子氣體中，以使得在該汲極端子(109、209、309、409、509)與該第二閘極端子(207、307、407)之間產生一第一電阻(510)且在該第二閘極端子(207、307、407)與該源極端子(108、208、308、408、508)之間產生一第二電阻(511)，其中提供將該電位觸點(213、313、413)與該第二閘極端子(207、307、407)電連接的一部件。

Description

高電子遷移率的電晶體以及用於製造高電子遷移率的電晶體之方法
本發明係關於一種高電子遷移率的電晶體HEMT及用於製造高電子遷移率的電晶體之方法。
基於氮化鎵之橫向功率電晶體HEMT並不耐過電壓，因為該HEMT之介電層(例如緩衝層及屏蔽電容)在低於HEMT下方之半導體基板的場強度下經受擊穿。電晶體未呈現突崩。此處，HEMT可安全操作的最大突崩能量對應於可在最大反向電壓下儲存於輸出電容上的能量。
此處不利的是，若超過該最大反向電壓，則會發生不可逆的介質擊穿且HEMT遭到破壞。
就基於IGBT的組件而言，組件的破壞同樣為已知的。在此情形下，將齊納二極體及突崩二極體互連以用來抵禦過電壓。然而，此做法對於HEMT無法實行，因為齊納二極體及突崩二極體無法整合入HEMT技術。此外，此處不利的是此等二極體不夠快，因為GaN HEMT具有高切換速度。
文件DE 10 2013 102 457 A1描述用於合成半導體場效電晶體之過電壓保護的組件。該組件含有配置於合成半導體材料中之植入區。該 植入區具有空間上分佈的捕捉態，該等捕捉態具有使得植入區在臨限電壓下變得導電的作用。因此，根據弗倫克爾-普爾原理(Frenkel-Pool principle)，該植入區具有傳導機制。藉助於植入雜質原子，引入高能態(所謂的缺陷)，使得跳頻傳導類型成為可能。該等缺陷在通常係自由態的能帶隙之區內形成對於電子而言可能的高能態。藉助於跳頻傳導，電子可越過一個缺陷至下一個。此對應於電流。狀態之高能深度藉由選擇雜質原子來判定。始於在場效電晶體中產生電流之場強度可藉助於該等狀態調整。
此處不利的是可能出現穿過植入之合成半導體材料之電流，使得無法達到過電壓保護組件之長期穩定性。
本發明之目標為提供一種具有長期穩定性的耐過電壓HEMT。
高電子遷移率的電晶體包含複數個第一個別單元及至少一個第二個別單元，其中該第二個別單元具有一第一絕緣層。在此情形下，一個別單元應理解為意指具有一源極端子、一閘極端子及一汲極端子之一HEMT的一基本單元。第二絕緣層經配置成垂直於一基板前側且自該基板前側直接延伸至一二維電子氣體中，以使得製造具有一第一閘極端子的一第一個別電晶體及具有一第二閘極端子的一第二個別電晶體。在此情形下，術語基板前側應理解為意指該基板之側面，在該側面上配置HEMT之觸點，亦即閘極、汲極及源極。該第一個別電晶體及該第二個別電晶體並聯電連接且具有一源極端子及一汲極端子。換言之，該第一個別電晶體及該第二個別電晶體具有一共同源極端子或源極觸點及一共同汲極端子或汲 極觸點。根據本發明，一電位觸點配置在該第二個別電晶體之區內的該汲極端子與該源極端子之間。該電位觸點垂直於該基板前側延伸且自該基板前側直接延伸至該第二個別電晶體之該二維電子氣體中。此情形意指該電位觸點經配置成垂直於該基板前側。由於該電位觸點，因此在該汲極端子與該第二閘極端子之間形成或產生一第一電阻，且在該第二閘極端子與該源極端子之間形成或產生一第二電阻。換言之，該電位觸點在該源極端子與該汲極端子之間形成一分壓器，其中該分壓器經由該電位觸點電連接至該第二閘極端子。此情形意指提供將該電位觸點與該第二閘極端子電連接的部件。
此處優勢為所得HEMT功率電晶體耐過電壓。該第二個別電晶體之閘極電壓可藉助於該分壓器調整。若該第二個別電晶體之該閘極電壓超出該第二個別電晶體之臨限電壓，則該第二個別電晶體接通且將過電壓導走。此外，該HEMT具有長期穩定性且過電壓保護可以簡單方式整合入HEMT製程。
在另一組態中，該部件為一閘極場板。
此具有經由減小最大場強度以阻止動態Rds起作用的優勢。
在一進展中，該第二閘極端子之一區域對應於該電位觸點之一區域。該第二閘極端子之區域及該電位觸點之區域兩者經配置成平行於該基板前側或在該基板前側上。
此處有利的是該電位觸點可塑造為一較大區域。在此情形下，該電位觸點既不影響該二維電子氣體，也不影響該汲極端子與該第二閘極端子之間的漂移分區。
在另一組態中，該第二閘極端子之一區域大於該電位觸點之一區域。該第二閘極端子之區域及該電位觸點之區域兩者經配置成平行於該基板前側或在該基板前側上。
此處優勢為由於電位觸點區域較小，因此該電位觸點對該二維電子氣體的影響較低。
在一進展中，該電位觸點配置於該第二個別電晶體之區內的該汲極端子與該第二閘極端子之間。
此處有利的是該HEMT的所需總面積減少。
在另一組態中，該電位觸點配置於該第二個別電晶體之區內的該源極端子與該第二閘極端子之間。
此處優勢為總面積出現減少。
在一進展中，該第二個別電晶體具有一第二絕緣層，其經配置成垂直於該基板前側且自該基板前側直接延伸至該第二個別電晶體之該二維電子氣體中。
此處有利的是該電位觸點不影響該二維電子氣體，因為該電位觸點與該第二閘極端子電絕緣。
在另一組態中，該第二個別電晶體之一維持電流可取決於該電位觸點之一位準而調整。
此處優勢為在過電壓情形下，該第二個別電晶體之該閘極端子可安全切換。
根據本發明之用於製造包含複數個第一個別單元之一HEMT的方法包含在至少一個第二個別單元中製造一第一絕緣層，其中該 第一絕緣層經配置成垂直於該基板前側且直接延伸至一二維電子氣體中，以使得製造具有一第一閘極端子的一第一個別電晶體及具有一第二閘極端子的一第二個別電晶體。在該第二個別電晶體之區內製造一電位觸點，該電位觸點經配置成垂直於該基板前側且自該基板前側直接延伸至該第二個別電晶體之該二維電子氣體中。此外，該方法包含在該電位觸點與該第二閘極端子之間產生一電連接。
在另一組態中，製造一第二絕緣層，該第二絕緣層經配置成垂直於該基板前側且直接延伸至該第二個別電晶體之該二維電子氣體中。
其他優勢自以下例示性具體實例之描述及/或自附屬專利申請專利範圍顯而易見。
100‧‧‧高電子遷移率的電晶體(HEMT)
101‧‧‧第一個別單元
108‧‧‧源極端子
109‧‧‧汲極端子
112‧‧‧閘極端子
200‧‧‧高電子遷移率的電晶體(HEMT)
201‧‧‧第一個別單元
202‧‧‧第一絕緣層
205‧‧‧第一閘極端子
207‧‧‧第二閘極端子
208‧‧‧源極端子
209‧‧‧汲極端子
212‧‧‧閘極端子
213‧‧‧電位觸點
214‧‧‧第二個別單元
302‧‧‧第一絕緣層
304‧‧‧第一個別電晶體
305‧‧‧第一閘極端子
306‧‧‧第二個別電晶體
307‧‧‧第二閘極端子
308‧‧‧源極端子
309‧‧‧汲極端子
313‧‧‧電位觸點
314‧‧‧第二個別單元
402‧‧‧第一絕緣層
403‧‧‧第二絕緣層
404‧‧‧第一個別電晶體
405‧‧‧第一閘極端子
406‧‧‧第二個別電晶體
407‧‧‧第二閘極端子
408‧‧‧源極端子
409‧‧‧汲極端子
413‧‧‧電位觸點
414‧‧‧第二個別單元
500‧‧‧高電子遷移率的電晶體(HEMT)
504‧‧‧第一個別電晶體
505‧‧‧第一閘極端子
506‧‧‧第二個別電晶體
507‧‧‧第二閘極端子
508‧‧‧源極端子
509‧‧‧汲極端子
510‧‧‧第一電阻
511‧‧‧第二電阻
513‧‧‧電位觸點
600‧‧‧方法
610‧‧‧步驟
620‧‧‧步驟
630‧‧‧步驟
640‧‧‧步驟
下文基於較佳具體實例及附圖解釋本發明。
在圖中：圖1展示來自先前技術之HEMT的平面圖，圖2展示根據本發明之HEMT的示意性平面圖，圖3展示第二個別單元之第一組態的平面圖，圖4展示第二個別單元之第二組態的平面圖，圖5展示根據本發明之HEMT的等效電路圖，且圖6展示用於製造根據本發明之HEMT的方法。
圖1展示來自先前技術之HEMT 100的平面圖。該HEMT 100包含各自形成至少一個個別電晶體之複數個第一個別單元101。因此，該 HEMT 100包含藉由複數個個別電晶體形成的串聯電路。圖1同樣展示HEMT 100之源極端子108、汲極端子109及閘極端子112。
圖2展示根據本發明之HEMT 200的示意性平面圖。該HEMT 200包含源極端子208、汲極端子209及閘極端子212、複數個第一個別單元201及具有第一絕緣層202之至少一個第二個別單元214。藉助於該第一絕緣層202形成具有第一閘極端子205的第一個別電晶體及具有第二閘極端子207的第二個別電晶體。在此情形下，該第一個別電晶體及該第二個別電晶體並聯電連接。電位觸點213配置於該第二個別電晶體之區內。在此情形下，該第二個別電晶體起到對第一個別電晶體進行過電壓保護的作用。
圖3展示第二個別單元314之第一組態。該第二個別單元314具有源極端子308及汲極端子309。此外，其他個別單元314具有第一絕緣層302，使得具有第一閘極端子305的第一個別電晶體304及具有第二閘極端子307的第二個別電晶體306成形。在此情形下，該第一個別電晶體304及該第二個別電晶體306並聯連接。電位觸點313配置於第二個別電晶體306之區內。
圖4展示第二個別單元414之第二組態。在此情形下，與圖3之參考符號之尾數相一致的參考符號之尾數表示相同特徵。另外，第二個別電晶體406具有第二絕緣層403，其使電位觸點413與第二閘極端子407電絕緣。第二絕緣層406經配置成相對於基板前側成直角且直接延伸至第二個別電晶體406之二維電子氣體中。
視情況，HEMT可包含複數個第二個別單元314及414。然 而，一個此類第二個別單元314及414足以起到過電壓保護的作用。
在一個例示性具體實例中，HEMT包含複數個個別單元。該等個別單元皆並聯連接，以使得其具有一共同汲極端子、源極端子及閘極端子。在此情形下，單獨實施個別單元中之兩者。兩個個別單元經由一絕緣層與其他個別單元絕緣，其中此等個別單元仍具有一共同汲極及源極端子。此等兩個單獨實施之個別單元中的第一者含有另一歐姆觸點作為電位觸點，其處於實際基本單元之漂移分區上。實施兩個個別單元中之第二者，以使得閘極端子連接至第一個別單元之歐姆觸點。
圖5展示根據本發明之HEMT 500的等效電路圖。該HEMT包含具有一第一閘極端子505的一第一個別電晶體504及具有一第二閘極端子507的一第二個別電晶體506。該第一個別電晶體504及該第二個別電晶體506藉助於共同源極端子508及共同汲極端子509並聯電連接。該HEMT包含具有兩個層的異質結構，該等層具有不同量值之能帶隙，例如AlGaN/GaN層或AlGaAs/GaAs，以使得二維電子氣體在主動組件下方形成。在此情形下，該二維電子氣體在汲極端子與源極端子之間形成一歐姆電阻。該HEMT具有一電位觸點513，該電位觸點自基板前側直接延伸至二維電子氣體，以使得歐姆電阻細分為一第一電阻510及一第二電阻511，亦即形成分壓器，該分壓器設定第二個別電晶體506之閘極電壓或維持電流。為了過電壓裝置之可靠功能性，維持電流必須高於閘極之接通電流，以使得第二個別電晶體506在過電壓情形下可用。此情形意指第二個別電晶體506正常為接通的。在此情形下，電位觸點513之位準設定維持電流。
舉例而言，電位觸點513之材料包含鈦/鋁/鎳/金觸點。
圖6展示用於製造包含複數個第一個別單元及至少一個第二個別單元之HEMT的方法600。該方法600以步驟610開始，該步驟610涉及在第二個別單元內製造一第一絕緣層。在此情形下，該第一絕緣層經配置成垂直於基板前側且直接延伸至二維電子氣體中。因此，製造具有一第一閘極端子的一第一個別電晶體及具有一第二閘極端子的一第二個別電晶體。後續步驟630涉及在第二個別電晶體之區內製造一電位觸點。該電位觸點亦經配置成垂直於基板前側且自基板前側直接延伸至第二個別電晶體之二維電子氣體中。後續步驟640涉及在電位觸點與第二閘極端子之間產生一電連接。
在一例示性具體實例中，在步驟610與步驟630之間執行步驟620，該步驟620涉及製造一第二絕緣層，該第二絕緣層經配置成垂直於基板前側且直接延伸至第二個別電晶體之二維電子氣體中。因此，電位觸點與第二閘極端子電隔離。
200‧‧‧高電子遷移率的電晶體(HEMT)
201‧‧‧第一個別單元
202‧‧‧第一絕緣層
205‧‧‧第一閘極端子
207‧‧‧第二閘極端子
208‧‧‧源極端子
209‧‧‧汲極端子
212‧‧‧閘極端子
213‧‧‧電位觸點
214‧‧‧第二個別單元

Claims (10)

  1. 一種高電子遷移率的電晶體(HEMT)(100、500)，其包含複數個第一個別單元(201)及至少一個第二個別單元(214、314、414)，其中該第二個別單元(214、314、414)具有一第一絕緣層(202、302、402)，該第一絕緣層經配置成垂直於一基板前側且自該基板前側直接延伸至一二維電子氣體中，以使得製造具有一第一閘極端子(205、305、405)的一第一個別電晶體(204、304、404)及具有一第二閘極端子(207、307、407)的一第二個別電晶體(206、306、406)，其中該第一個別電晶體(204、304、404)及該第二個別電晶體(206、306、406)並聯電連接且具有一源極端子(108、208、308、408、508)及一汲極端子(109、209、309、409、509)，其中：一電位觸點(213、313、413)配置在該第二個別電晶體(206、306、406)之一區內且在該汲極端子(109、209、309、409、509)與該源極端子(108、208、308、408、508)之間，該電位觸點經配置成垂直於該基板前側且自該基板前側直接延伸至該第二個別電晶體(206、306、406)之該二維電子氣體中，以使得在該汲極端子(109、209、309、409、509)與該第二閘極端子(207、307、407)之間產生一第一電阻(510)且在該第二閘極端子(207、307、407)與該源極端子(108、208、308、408、508)之間產生一第二電阻(511)，其中提供將該電位觸點(213、313、413)與該第二閘極端子(207、307、407)電連接的一部件。
  2. 如申請專利範圍第1項之高電子遷移率的電晶體(100、500)，其中該 部件為一閘極場板。
  3. 如申請專利範圍第1項或第2項之高電子遷移率的電晶體(100、500)，其中該第二閘極端子(207、307、407)之一區域對應於該電位觸點(213、313、413)之一區域。
  4. 如申請專利範圍第1項或第2項之高電子遷移率的電晶體(100、500)，其中該第二閘極端子(207、307、407)之一區域大於該電位觸點(213、313、413)之一區域。
  5. 如申請專利範圍第1項或第2項之高電子遷移率的電晶體(100、500)，其中該電位觸點(213、313、413)配置在該第二個別電晶體(206、306、406)之該區內且在該汲極端子(209、309、409)與該第二閘極端子(207、307、407)之間。
  6. 如申請專利範圍第1項或第2項之高電子遷移率的電晶體(100、500)，其中該電位觸點(213、313、413)配置在該第二個別電晶體(206、306、406)之該區內且在該源極端子(208、308、408)與該第二閘極端子(207、307、407)之間。
  7. 如申請專利範圍第1項或第2項之高電子遷移率的電晶體(100、500)，其中該第二個別電晶體(206、306、406)具有一第二絕緣層(403)，該第二絕緣層(403)經配置成垂直於該基板前側且自該基板前側直接延伸至該第二個別電晶體(206、306、406)之該二維電子氣體中。
  8. 如申請專利範圍第1項或第2項之高電子遷移率的電晶體(100、500)，其中該第二個別電晶體(206、306、406)之一維持電流可取決於該電位觸點(213、313、413)之一位準而調整。
  9. 一種用於製造高電子遷移率的電晶體之方法(600)，該高電子遷移率的電晶體包含複數個第一個別單元，該方法包含以下步驟：在至少一個第二個別單元中製造(610)一第一絕緣層，其中該第一絕緣層經配置成垂直於一基板前側且直接延伸至一二維電子氣體中，以使得製造具有一第一閘極端子的一第一個別電晶體及具有一第二閘極端子的一第二個別電晶體，在該第二個別電晶體之區內製造(630)一電位觸點，其中該電位觸點經配置成垂直於該基板前側且自該基板前側直接延伸至該第二個別電晶體之該二維電子氣體中，及在該電位觸點與該第二閘極端子之間製造(640)一電連接。
  10. 如申請專利範圍第9項之用於製造高電子遷移率的電晶體之方法(600)，其中，製造了一第二絕緣層，該第二絕緣層經配置成垂直於該基板前側且直接延伸至該第二個別電晶體之該二維電子氣體中。
TW106110129A 2016-03-29 2017-03-27 高電子遷移率的電晶體以及用於製造高電子遷移率的電晶體之方法 TWI735556B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??102016205079.6 2016-03-29
DE102016205079.6A DE102016205079B4 (de) 2016-03-29 2016-03-29 High-electron-mobility Transistor
DE102016205079.6 2016-03-29

Publications (2)

Publication Number Publication Date
TW201803117A true TW201803117A (zh) 2018-01-16
TWI735556B TWI735556B (zh) 2021-08-11

Family

ID=59885690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106110129A TWI735556B (zh) 2016-03-29 2017-03-27 高電子遷移率的電晶體以及用於製造高電子遷移率的電晶體之方法

Country Status (3)

Country Link
CN (1) CN107240607B (zh)
DE (1) DE102016205079B4 (zh)
TW (1) TWI735556B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI869594B (zh) * 2020-05-29 2025-01-11 瑞典商艾皮諾科技公司 垂直高電子遷移率電晶體及其製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018218704A1 (de) 2018-10-31 2020-04-30 Robert Bosch Gmbh Isolierschicht-Feldeffekttransistor
CN109671776A (zh) * 2018-12-24 2019-04-23 广东省半导体产业技术研究院 半导体器件及其制造方法
CN115172366A (zh) * 2022-09-05 2022-10-11 晶通半导体(深圳)有限公司 一种单片集成分压器的氮化镓器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550781B2 (en) * 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
KR101679054B1 (ko) * 2010-05-04 2016-11-25 삼성전자주식회사 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5424128B2 (ja) * 2010-11-09 2014-02-26 次世代パワーデバイス技術研究組合 保護素子およびそれを備えた半導体装置
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
JP5979530B2 (ja) * 2011-10-26 2016-08-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101808226B1 (ko) * 2011-12-19 2017-12-12 인텔 코포레이션 전력 관리 및 무선 주파수 회로를 집적한 시스템 온 칩(soc) 구조용 iii족-n 트랜지스터
US20130240894A1 (en) 2012-03-13 2013-09-19 Hans Joachim Würfl Overvoltage Protection Device for Compound Semiconductor Field Effect Transistors
CN102857202B (zh) * 2012-09-28 2014-12-03 中国科学院苏州纳米技术与纳米仿生研究所 含双栅增强型hemt器件的集成系统
JP5985337B2 (ja) * 2012-09-28 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
FR2998713B1 (fr) * 2012-11-26 2015-01-16 Commissariat Energie Atomique Transistor bidirectionnel en courant a haute mobilite electronique optimise
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
US9035318B2 (en) * 2013-05-03 2015-05-19 Texas Instruments Incorporated Avalanche energy handling capable III-nitride transistors
FR3017995A1 (fr) * 2014-02-27 2015-08-28 Commissariat Energie Atomique Dispositif electronique a transistor hemt polarise en inverse
WO2015147816A1 (en) * 2014-03-26 2015-10-01 Intel Corporation Iii-n transistors with enhanced breakdown voltage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI869594B (zh) * 2020-05-29 2025-01-11 瑞典商艾皮諾科技公司 垂直高電子遷移率電晶體及其製造方法
TWI889609B (zh) * 2020-05-29 2025-07-01 瑞典商艾皮諾科技公司 垂直高電子遷移率電晶體及其製造方法

Also Published As

Publication number Publication date
DE102016205079A1 (de) 2017-10-05
CN107240607A (zh) 2017-10-10
CN107240607B (zh) 2022-03-01
DE102016205079B4 (de) 2021-07-01
TWI735556B (zh) 2021-08-11

Similar Documents

Publication Publication Date Title
US8742460B2 (en) Transistors with isolation regions
TWI767726B (zh) 改良之氮化鎵結構
JP6201422B2 (ja) 半導体装置
US10134845B2 (en) Method and power semiconductor device having an insulating region arranged in an edge termination region
JP5751404B2 (ja) 半導体装置
US9252253B2 (en) High electron mobility transistor
CN112242444A (zh) 高电子迁移率晶体管及其制作方法
JP2018056506A (ja) 半導体装置
TWI735556B (zh) 高電子遷移率的電晶體以及用於製造高電子遷移率的電晶體之方法
JP6562359B2 (ja) 半導体装置
JP2011238701A (ja) Ｈｆｅｔ
KR20150125568A (ko) 탄화 규소 반도체장치
CN111092114A (zh) 半导体装置及半导体装置的制造方法
JP2013042270A (ja) トランジスタ回路、双方向スイッチ回路、ダイオード回路及びトランジスタ回路の製造方法
JP5424128B2 (ja) 保護素子およびそれを備えた半導体装置
CN102857202B (zh) 含双栅增强型hemt器件的集成系统
US9698141B2 (en) Semiconductor device
JP2020194919A (ja) 半導体装置
US12396267B2 (en) Semiconductor device
US9923069B1 (en) Nitride semiconductor device
JP6096932B2 (ja) 半導体装置
CN102856372B (zh) 双栅四端iii族氮化物增强型hemt器件的封装结构
CN106328703A (zh) 半导体装置