TW201739011A

TW201739011A - 無基板中介層及應用彼之半導體裝置

Info

Publication number: TW201739011A
Application number: TW105113193A
Authority: TW
Inventors: 李志雄
Original assignee: 李志雄
Priority date: 2016-04-28
Filing date: 2016-04-28
Publication date: 2017-11-01
Also published as: CN107359142A

Abstract

本發明係指一種無基板中介層及應用彼之半導體裝置，尤指一種不使用預先成型之晶圓、玻璃或有機層等基板的無基板中介層，其係於一透過沉積或塗佈等技術凝固成型之絕緣隔離層中形成有複數連通上、下表面之導電通路，且該絕緣隔離層一側表面具有至少一線路重佈層，各該線路重佈層分別具有一介電層、複數導線圖案，再者異於絕緣隔離層之最外層的線路重佈層上形成有複數與部份導線圖案形成電性連接之電極通路，藉此，能有效控制絕緣隔離層的厚度，且使導電通道更精準、更微細化，大幅提高其接腳的數量與密度，並可減少中介層更適合於後續的加熱、加壓製程，因此不僅可效提高中介層的生產速度與良率，同時使中介層更能滿足後續封裝製程的需求。

Description

無基板中介層及應用彼之半導體裝置

本發明係隸屬一種半導體裝置之中介層技術領域，具體而言係指一種不使用預先成型之晶圓、玻璃或有機層之基板的無基板中介層結構，藉以能滿足中介層的薄化與更多信號接腳的需求，減少不必要的加工時序，同時具有提高半導體裝置的良率及降低成本的效果。

按，隨著電子產業的蓬勃發展，電子產品在型態上趨於輕薄短小，因此其應用的半導體裝置在功能上也逐漸邁入高性能、高功能、高速度化的研發方向，也因此半導體裝置上的半導體晶片被不斷的微細化。通常半導體晶片微小化最直接的方法即依靠微影技術的精進，然而現今微影技術已漸漸接近其物理極限，故解決方案須從橫向尺度轉至縱向尺度；此外，多功能電子產品如手機等，係由各類關鍵模組組成，因此在產品設計方面，不僅須針對單一元組件的精進，更須考量個元件之異質整合及整體效能的呈現，因而才有三維半導體裝置(3D IC)之發展。

同時隨著半導體晶片的線路圖案縮小至數十奈米的尺寸，所製作的晶粒整合了更多的運算功能以及數目更多的電晶體元件，使得其信號接腳(I/O)的數量也急遽倍增，連帶也使得傳統晶粒封裝技術遭遇極為嚴苛的挑戰。

而理想的3D IC，各模組將以堆疊型式封裝，縱向的連結亦可減少導通通道長度甚多，進而增加效能，這個過程則考驗著製程技術的精進與元件間的異質整合。在邁向3D IC的道路上，亦有現今過渡期之2.5D IC的發展，而不論係3D IC或2.5D IC的發展，主要均係透過一種中介層結構(Interposer)來連接印刷電路板或封裝基板與半導體晶片間的電訊號，這個中介層就如同連結奈米與毫米世界的通道，並提高產品的封裝密度，常見的中介層有如矽中介層(Si Interposer)、玻璃中介層(Glass Interposer)與有機中介層(Organic Interposer)等。

該等中介層的結構係於一預先成型的基板(矽、玻璃、有機層…)上形成穿孔，例如矽穿孔(Through-Silicon Via,TSV)、玻璃穿孔(Through-Glass Via,TGV)或有機層穿孔(Through Organic Via,TOV)，以及設於該穿孔基板上之線路重佈層(Redistribution layer,RDL)，令該基板之底端藉由導電墊電性結合間距較大之封裝基板的覆晶焊墊，而該線路重佈層之最上層線路具有電極墊，以藉由焊錫凸塊電性結合間距較小之半導體晶片的信號接腳(I/O接腳)，再形成封裝膠體，使該封裝基板可結合具有高佈線密度電性連接墊之半導體晶裝置，而達到整合高佈線密度之半導體晶片之目的。這種結構被廣泛的應用於業界中，如我國發明專利第093132237號、第099143617號以及中國發明專利第200910130333.5號及201210592167.2號等專利前案中。

而現有的中介層結構的構成係如第一圖所示，以矽穿孔之中介層(100)的結構為例，其係於一預先成型的晶圓基板(101)上以蝕刻或雷射等鑽孔技術形成穿孔(102)，供填入導電材料形成導電通道(103)，且將該晶圓基板(101)黏貼於一載板(200)，供以化學機械研磨法進行晶圓基板(101)的薄化，之後於形成線路重佈層(105)與電極通路(106)後，將該晶圓基板(101)與載板(200)解離，而形成一中介層(100)。

由於受到半導體晶片的線路微細化與接觸數目增加的影響，業界對中介層的未來需求包含厚度越薄越好、接腳的密度越高越好(Pitch越小越好)、以及導線越細越好(Line/Space越小越好)。由於現有的中介層結構中，需於預先成型的晶圓基板上進行鑽孔，因此其難度也就越來越高，且鑽孔的孔徑、孔距與孔位的精準度及孔形的完整性就面臨極大的挑戰。再者現有的鑽孔加工會造成晶圓基板的結構破壞、裂痕，使晶圓基板在後續製程中因加熱或加壓而破裂，造成不良率的提升。再者，為了讓原本厚度大約600~700微米的晶圓基板，能了滿足半導體裝置對中介層結構的厚度要求，會採用化學機械研磨法對晶圓基板的背面進行研磨，使其厚度薄化到25~200微米，由於需要移除相當厚度的晶圓基板，因此會耗費相當長的時間；並且，也可能會造成研磨後的晶圓基板，產生局部或整體厚度不均的缺陷，或是造成晶圓邊緣損傷等問題，而導致產品良率率降低。此外，預先成型的晶圓基板在研磨薄化後，會有翹曲(Warpage)的現象產生，因此後續要對薄化的晶圓基板進行加工也相對困難，發生晶圓基板破片的機率大增。

雖然現的中介層在薄化研磨前，會採用暫時性貼合(Temporary Bonding)的技術，透過黏膠(例如UV Tape、UV光固化解膠膜、UV硬化型液體黏合劑)或是靜電吸附的方式，晶圓基板貼附於載板上再進行加工，如此可藉由載板的承載來提供晶圓基板足夠的支撐。但即便如此，如果研磨後的晶圓基板厚度過薄，仍然容易在後續的解離或製程中發生破裂。並且，由於所使用的黏膠只能耐受攝氏200度左右的溫度，因此無法在高溫爐管中加工，也無法進行高溫回火的製程。再加上彼此黏貼的晶圓基板與載具並非一體成形，在溫度較高的環境中也容易發生爆裂，也容易造成後續的覆晶接合工藝變的困難。

由此可見，上述現有的使用預先成型基板的中介層不論係在製造上、結構上與使用上，顯然存在有諸多的不便與缺陷，故在結構上有待進一步的改良。有鑑於此，本發明人乃針對現有中介層在結構上所面臨的問題深入探討，並藉由多年從事相關產業的研發與製造經驗，經不斷努力的改良與試作，終於成功開發出一種不採用預先成型基板的無基板中介層及應用彼之半導體裝置，藉以能有效的解決現有者因需使用穿孔基板所衍生的不便與困擾。

因此，本發明之主要目的係在提供一種無基板中介層，藉以能不需使用預先成型的基板，而無需如現有中介層的製造需使用到基板鑽孔與基板薄化的製程，如此不僅可使中介層的導電通道更微細化，並可大幅提高其接腳的數量與密度。

又，本發明之另一主要目的係在提供一種無基板中介層，其能直接控制中介層的厚度，滿足廠商對於中介層厚薄的要求，避免發生如習式中介層因鑽孔與薄化過程中的裂痕痕或應力集中，而造成中介層於後續加工中因加壓或加溫而破裂損失，可有效提高整體的良率。

另，本發明之再一主要目的係在提供一種應用無基板中介層之半導體裝置，其能提高其接腳的數量與密度，進一步增進半導體裝置的高性能、高功能與高速度化。

基於此，本發明主要係透過下列的技術手段，來具體實現前述之目的及功效，其係於一透過沉積或塗佈之技術形成的絕緣隔離層內形成有複數連通導電通路，各該導電通路兩端並由絕緣隔離層的上、下表面曝露出來，且各該導電通路於絕緣隔離層一側表面形成有一導電墊；又該絕緣隔離層一側表面具有一層或一層以上相互堆疊之線路重佈層，各該線路重佈層可與相鄰之導電通路或線路重佈層形成電性連接；再者，其中異於絕緣隔離層之最外層線路重佈層上形成有複數電極通路，各該電極通路並與相鄰之線路重佈層形成電性連接，且各該電極通路於相鄰線路重佈層表面形成有一電極墊。

藉此，透過上述具體技術手段的實現，本發明所提供的無基板中介層可以使導電通道更精準、更微細化，大幅提高其接腳的數量與密度，不致發生如習式之鑽孔或薄化加工而增加工的現象，而能提高中介層的生產速度，且能避免中介層因鑽孔或薄化加工而造成結構的破壞與裂痕，可有效的提高良率，並使後續製程更能適應加壓與加熱的環境，可以滿足廠商不同的產品需求。

為使貴審查委員能進一步了解本發明的構成、特徵及其他目的，以下乃舉本發明之較佳實施例，並配合圖式詳細說明如後，同時讓熟悉該項技術領域者能夠具體實施。

(10)‧‧‧無基板中介層

(30)‧‧‧導電通路

(31)‧‧‧導電墊

(32)‧‧‧內導線

(40)‧‧‧絕緣隔離層

(50)‧‧‧線路重佈層

(51)‧‧‧導線圖案

(52)‧‧‧介電層

(53)‧‧‧內缺口

(60)‧‧‧電極通道

(61)‧‧‧電極墊

(80)‧‧‧印刷電路板

(81)‧‧‧覆晶焊墊

(85)‧‧‧電性連接體

(90)‧‧‧半導體晶片

(91)‧‧‧信號接腳

(95)‧‧‧電性連接體

(500)‧‧‧半導體裝置

(501)‧‧‧封裝構體

(505)‧‧‧電性連接體

(A)‧‧‧載板

(B)‧‧‧緩衝層

(100)‧‧‧中介層

(101)‧‧‧晶圓基板

(102)‧‧‧穿孔

(103)‧‧‧導電通道

(105)‧‧‧線路重佈層

(106)‧‧‧電極通路

(200)‧‧‧載板

第一圖：現有中介層結構於成型過程中的橫截面結構示意圖。

第二圖：係本發明無基板中介層的橫截面結構示意圖，供說明其構成態樣及其相對關係。

第三~五圖：係本發明無基板中介層於製造過程中的橫截面結構示意圖。

第六圖：係本發明無基板中介層另一實施例的橫截面結構示意圖。

第七圖：係應用本發明無基板中介層之半導體裝置的橫截面結構示意圖。

第八圖：係應用本發明無基板中介層之半導體裝置再一實施例的橫截面結構示意圖。

本發明係一種無基板中介層及應用彼之半導體裝置，以下藉由特定的具體實施形態說明本發明之技術內容，使熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之優點與功效。然本發明亦可藉由其他不同的具體實施形態加以施行或應用。因此隨附圖例之本發明的具體實施例及其構件中，所有關於前與後、左與右、頂部與底部、上部與下部、以及水平與垂直的參考，僅用於方便進行描述，並非限制本發明，亦非將其構件限制於任何位置或空間方向。圖式與說明書中所指定的尺寸，當可在不離開本發明之申請專利範圍內，根據本發明之具體實施例的設計與需求而進行變化。

就本發明的結構而言，其係如第二、六圖所揭示者，該不具有晶圓、玻璃或有機層等基板之無基板中介層(10、10A)係於一透過沉積或塗佈之技術形成的絕緣隔離層(40)中形成有複數連通上、下表面之導電通路(30)，且該絕緣隔離層(40)一側表面具有至少一線路重佈層(50)，各該線路重佈層(50)具有至少一導線圖案(51)，又其中異於絕緣隔離層(40)之最外層線路重佈層(50)上形成有複數電極通路(60)，各該電極通路(60)並透過線路重佈層(50)之導線圖案(51)與絕緣隔離層(40)之對應導電通路(30)形成電性連接，使該無基板中介層(10)能藉由絕緣隔離層(40)的導電通路(30)電性結合間距較大之封裝基板或印刷電路板(80)或封裝基板的覆晶焊墊(81)，並透過電極通路(60)電性結合間距較小之半導體晶片(90)的信號接腳(91)，再透過封裝膠體形成一半導體晶裝置(500)【如第七、八圖所示】；至於，本發明無基板中介層其中一較佳實施例的詳細構成則係如第三~五圖所示，首先，係預先準備一可與本發明絕緣隔離層(40)選擇性解離之透光載板(A)，該透光載板(A)表面可供形成一緩衝層(B)，在本發明的一較佳實施例中，此透光載板(A)並可以是石英玻璃、硼矽玻璃、鈉矽玻璃或藍寶石玻璃所構成。而在本發明的一些實施例中該緩衝層(B)的材料可以是能被雷射解離的陶瓷光學膜、金屬薄膜、或是非金屬薄膜所構成；如第三圖所示，先於透光載板(A)之緩衝層(B)的表面形成有複數之導電通路(30)，各該導電通路(30)分別具有一導電墊(31)及一形成於導電墊(31)上表面之內導線(32)，並利用沉積、塗佈之技術於透光載板(A)的緩衝層(B)表面及各相鄰導電通路(30)間凝固形成該絕緣隔離層(40)，並使導電通路(30)頂、底端面可由絕緣隔離層(40)上、下表面曝露出來，使各該導電通路(30)可連通絕緣隔離層(40)上、下表面。在部份實施例中，該絕緣隔離層(40)的材料與相關製程，可根據製造者的需求加以變化，例如可選擇介電材料(Dielectric)、鈍化材料(Passivation Material)或是感光性絕緣高分子材料(Photosensitive Isolation polymer)等半導體材料來製作絕緣隔離層(40)。在某些實施例中，該絕緣隔離層(40)可以由矽材料沉積而成。在另一實施例中，該絕緣隔離層(40)可由玻璃材料塗佈而成。在另一實施例中，該絕緣隔離層(40)可由有機材料塗佈而成；另，如第四圖所示，利用線路重佈製程(RDL,redistribution layer)之技術，於絕緣隔離層(40)上形成一層或一層以上堆疊之線路重佈層(50)，各該線路重佈層(50)包含一電性連接導電通路(30)之導線圖案(51)及一覆蓋於導線圖案(51)與絕緣隔離層(40)表面之介電層(52)，過程中介電層(52)會具有複數曝露出部份導線圖案(51)之內缺口(53)，供電性連結相鄰的線路重佈層(50)導線圖案(51)或前述電極通道(60)【如第四、五圖所示】。其中最接近電極通道(60 )之線路重佈層(50)的介電層(52)可以是一介電防護材料，如介電材料(Dielectric)、鈍化材料(Passivation Material)或是感光性絕緣高分子材料(Photosensitive Isolation polymer)等半導體材料。在某些實施例中，絕緣隔離層(40)上可以堆疊形成三層之線路重佈層(50)【如第二圖所示】。另在某些實施例中，絕緣隔離層(40)上可以堆疊形成一層之線路重佈層(50)，並直接於該線路重佈層(50)上形成電極通路(60)【如第六圖所示】。要特別說明的是，上述的線路重佈層(50)數量，可視需求加以調整。隨著不同的封裝規格，可形成數目更多的線路重佈層(50)；又，如第五圖，該形成於最上層線路重佈層(50)表面的電極通道(60)係由複數透過該線路重佈層(50)內缺口(53)電性連結其部份導線圖案(51)之電極墊(61)所構成。最後根據緩衝層(B)的材料選擇對應的解離技術，例如以雷射光照射汽化的方式解離緩衝層(B)，使載板(A)能與絕緣隔離層(40)及導電通路(30)的導電墊(31)下表面分離，而形成一無基板中介層(10、10A)【第二、六圖所示】。

再者，請參見第七圖所示，可將本發明之無基板中介層(10)應用在後續一半導體裝置(500)的封裝構體(501)中，該無半導體裝置(500)之基板中介層(10)的電極通道(60)之電極墊(61)可以分別藉由複數電性連接體(95)電性結合於間距較小的半導體晶片(90)之信號接腳(91)，該等電性連接體(95)可以是錫球、銅柱、金柱等導電材。在某些實施例中，該半導體裝置(500)進一步可以將無基板中介層(10)的導電通路(30)之導電墊(31)分別藉由複數電性連接體(85)電性結合於間距較大的印刷電路板(80)或封裝基板之覆晶焊墊(81)上，該等電性連接體(85)可以是錫球、銅柱、金柱等導電材。而達到整合高佈線密度的半導體晶片之目的。

更甚者，如第八圖所示，在某些實施例中，該半導體裝置(500)之封裝構體(505)內進一步可以在基板中介層(10)的電極通道(60)之電極墊(61)可以分別藉由複數電性連接體(505)電性結合至少一上層之無基板中介層(10A)，該等電性連接體(505)可以是錫球、銅柱、金柱等導電材，供讓該無基板中介層(10)與各該上層之無基板中介層(10A)可以分層電性結合不同功能的半導體晶片(90、90A)，可供進一步整合高佈線密度之半導體晶片。更甚者，再某些實施例中，該半導體裝置(500)中具有IC載板(IC Carrier)，以透過該IC載板(IC Carrier)電性連接於印刷電路板上。

綜上所述，本發明所提供的無基板中介層可以使導電通道更精準、更微細化，大幅提高其接腳的數量與密度，同時不致因如習式之鑽孔或薄化加工而增加工時，而能提高中介層的生產速度，且避免因鑽孔或薄化加工而造成結構的破壞，可有效的提高良率，同時可以滿足廠商的厚度需求，故可有效增加產品的附加價值，有效提高其經濟效益。

藉此，可以理解到本發明為一創意極佳之創作，除了有效解決習式者所面臨的問題，更大幅增進功效，且在相同的技術領域中未見相同或近似的產品創作或公開使用，同時具有功效的增進，故本發明已符合發明專利有關「新穎性」與「進步性」的要件，乃依法提出申請發明專利。