[go: up one dir, main page]

TWI668866B - 半導體元件及其製作方法 - Google Patents

半導體元件及其製作方法 Download PDF

Info

Publication number
TWI668866B
TWI668866B TW104132947A TW104132947A TWI668866B TW I668866 B TWI668866 B TW I668866B TW 104132947 A TW104132947 A TW 104132947A TW 104132947 A TW104132947 A TW 104132947A TW I668866 B TWI668866 B TW I668866B
Authority
TW
Taiwan
Prior art keywords
layer
contact hole
etch stop
hole etch
stop layer
Prior art date
Application number
TW104132947A
Other languages
English (en)
Other versions
TW201714301A (zh
Inventor
蔡明岳
方嘉鋒
陳意維
張境尹
李榮原
翁宸毅
吳偉仁
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW104132947A priority Critical patent/TWI668866B/zh
Priority to US14/940,120 priority patent/US9443757B1/en
Priority to US15/225,836 priority patent/US9530871B1/en
Publication of TW201714301A publication Critical patent/TW201714301A/zh
Application granted granted Critical
Publication of TWI668866B publication Critical patent/TWI668866B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H10P14/69215—
    • H10P14/6922—
    • H10P14/6927—
    • H10P95/90—
    • H10W20/074—
    • H10W20/075—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H10W20/077—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明揭露一種製作半導體元件的方法。首先提供一基底，該基底上設有一鰭狀結構，然後形成一磊晶層於鰭狀結構上，形成一第一接觸洞蝕刻停止層於磊晶層上，形成一源極/汲極區域於磊晶層內以及形成一第二接觸洞蝕刻停止層於第一接觸洞蝕刻停止層上。

Description

半導體元件及其製作方法
本發明揭露一種製作半導體元件的方法，尤指一種依序於磊晶層上形成一第一接觸洞蝕刻停止層、一遮蓋層以及一第二接觸洞蝕刻停止層的方法。
近年來，隨著場效電晶體(field effect transistors,FETs)元件尺寸持續地縮小，習知平面式(planar)場效電晶體元件之發展已面臨製程上之極限。為了克服製程限制，以非平面(non-planar)之場效電晶體元件，例如鰭狀場效電晶體(fin field effect transistor,Fin FET)元件來取代平面電晶體元件已成為目前之主流發展趨勢。由於鰭狀場效電晶體元件的立體結構可增加閘極與鰭狀結構的接觸面積，因此，可進一步增加閘極對於載子通道區域的控制，從而降低小尺寸元件面臨的汲極引發能帶降低(drain induced barrier lowering,DIBL)效應，並可以抑 制短通道效應(short channel effect,SCE)。再者，由於鰭狀場效電晶體元件在同樣的閘極長度下會具有更寬的通道寬度，因而可獲得加倍的汲極驅動電流。甚而，電晶體元件的臨界電壓(threshold voltage)亦可藉由調整閘極的功函數而加以調控。
然而，在現行的鰭狀場效電晶體元件製程中，鰭狀結構與後續磊晶層的搭配仍存在許多瓶頸，進而影響整個元件的漏電流及整體電性表現。因此如何改良現有鰭狀場效電晶體製程即為現今一重要課題。
本發明較佳實施例揭露一種製作半導體元件的方法。首先提供一基底，該基底上設有一鰭狀結構，然後形成一磊晶層於鰭狀結構上，形成一第一接觸洞蝕刻停止層於磊晶層上，形成一源極/汲極區域於磊晶層內以及形成一第二接觸洞蝕刻停止層於第一接觸洞蝕刻停止層上。
本發明另一實施例揭露一種半導體元件，包含一基底，一鰭狀結構設於基底上，一磊晶層設於鰭狀結構上，一第一接觸洞蝕刻停止層設於磊晶層及基底上，一第一遮蓋層設於第一接觸洞蝕刻停止層上以及一第二接觸洞蝕刻停止層設於第一遮蓋層上。
12‧‧‧基底
14‧‧‧鰭狀結構
16‧‧‧淺溝隔離
18‧‧‧閘極結構
20‧‧‧介質層
22‧‧‧多晶矽閘極
24‧‧‧側壁子
26‧‧‧側壁子
28‧‧‧側壁子
30‧‧‧側壁子
32‧‧‧磊晶層
34‧‧‧遮蓋層
36‧‧‧第一接觸洞蝕刻停止層
38‧‧‧遮蓋層
40‧‧‧源極/汲極區域
42‧‧‧第二接觸洞蝕刻停止層
44‧‧‧遮蓋層
46‧‧‧層間介電層
第1圖至第2圖為本發明較佳實施例製作一半導體元件之方法示意圖。
第3圖為第2圖中沿著切線AA’之剖面示意圖。
請參照第1圖至第2圖，第1圖至第2圖為本發明較佳實施例製作一半導體元件之方法示意圖。如第1圖所示，首先提供一基底12，例如一矽基底或矽覆絕緣(SOI)基板，其上可定義有一電晶體區，例如一NMOS電晶體區或PMOS電晶體區。基底12上具有至少一鰭狀結構14及一絕緣層(圖未示)，其中鰭狀結構14之底部係被絕緣層，例如氧化矽所包覆而形成淺溝隔離16，且部分的鰭狀結構14上另分別設有複數個虛置閘極或閘極結構18。
鰭狀結構14之形成方式可以包含先形成一圖案化遮罩(圖未示)於基底12上，再經過一蝕刻製程，將圖案化遮罩之圖案轉移至基底12中。接著，對應三閘極電晶體元件及雙閘極鰭狀電晶體元件結構特性的不同，而可選擇性去除或留下圖案化遮罩，並利用沈積、化學機械研磨(chemical mechanical polishing,CMP)及回蝕刻製程而形成一環繞鰭狀結構14底部之淺溝隔離(圖未示)。除此之外，鰭狀結構14之形成方式另也可以是先製作一圖案化硬遮罩層(圖未示)於基底12上，並利用磊晶製程於暴露出於圖案化硬遮罩層之基底12上成長出半導體層，此半導體層即可作為相對應的鰭狀結構14。同樣的，另可以選擇 性去除或留下圖案化硬遮罩層，並透過沈積、CMP及回蝕刻製程形成一淺溝隔離以包覆住鰭狀結構14之底部。另外，當基底12為矽覆絕緣(SOI)基板時，則可利用圖案化遮罩來蝕刻基底上之一半導體層，並停止於此半導體層下方的一底氧化層以形成鰭狀結構，故可省略前述製作淺溝隔離的步驟。
閘極結構18之製作方式可依據製程需求以先閘極(gate first)製程、後閘極(gate last)製程之先閘極介電層(high-k first)製程以及後閘極製程之後閘極介電層(high-k last)製程等方式製作完成。以本實施例之後閘極介電層製程為例，可先於鰭狀結構14上形成一較佳包含介質層20與多晶矽材閘極22所構成的閘極結構18，然後於閘極結構18側壁形成側壁子24，並同時形成另一側壁子26於鰭狀結構14側壁。在本實施例中，側壁子24、26可分別為一複合式側壁子，例如可細部包含側壁子28與側壁子30，其中側壁子28可由氮碳化矽(SiCN)所構成，側壁子30可由氮化矽(SiN)所構成，但不侷限於此。
接著可先去除部分鰭狀結構14，再利用磊晶成長製程形成一磊晶層32於閘極結構18兩側的鰭狀結構14上，其中磊晶層32可包含鍺化矽(SiGe)、碳化矽(SiC)或磷化矽(SiP)等，但不侷限於此，端視所製作電晶體的型式與元件特性需求而定。
隨後請參照第2圖至第3圖，其中第3圖為第2圖中沿著切線AA’之剖面示意圖。如第2圖與第3圖所示，先形成一遮蓋層34並覆蓋磊晶層32、淺溝隔離16以及閘極結構14，然後再依序形成一第一接觸 洞蝕刻停止層36與另一遮蓋層38於遮蓋層34上。在本實施例中，遮蓋層34包含二氧化矽，第一接觸洞蝕刻停止層36包含氮碳化矽(SiCN)或氮化矽(SiN)，遮蓋層38則包含氮氧化矽(SiON)或碳氮氧化矽(SiCON)，但不侷限於此。需注意的是，由於本實施例之遮蓋層38較佳以氧化方式形成於第一接觸洞蝕刻停止層36上，因此若第一接觸洞蝕刻停止層36由SiCN所構成，則遮蓋層38較佳包含SiCON，反之若第一接觸洞蝕刻停止層36由SiN所構成，則遮蓋層38較佳包含SiON。
接著進行一離子佈植，依據所製作電晶體的型式於閘極結構18兩側的磊晶層32中植入N型或P型摻質，然後再搭配進行一退火製程活化所植入的摻植，以形成一源極/汲極區域40。在本實施例中，退火製程較佳包含一雷射退火製程，但不侷限於此。之後形成一第二接觸洞蝕刻停止層42於遮蓋層38上，然後可再選擇性形成另一遮蓋層44於第二接觸洞蝕刻停止層42表面。如同前述之遮蓋層38，遮蓋層44也可選擇以氧化方式形成於第二接觸洞蝕刻停止層42表面，且若第二接觸洞蝕刻停止層42由SiCN所構成，則遮蓋層44較佳包含SiCON，反之若第二接觸洞蝕刻停止層42由SiN所構成，則遮蓋層44較佳包含SiON。
在本實施例中，第一接觸洞蝕刻停止層36與第二接觸洞蝕刻停止層42較佳為相同厚度，其中兩者之厚度均各較佳介於15埃至25埃，或最佳為20埃。另外第一接觸洞蝕刻停止層36與第二接觸洞蝕刻停止層42也較佳包含相同材料，例如兩者均可選自由氮碳化矽(SiCN)以及氮化矽(SiN)所構成的群組。至此即完成本發明較佳實施例之半導體元件的製作。之後可進行後續鰭狀結構電晶體的製作，例如可形成 一層間介電層46於基底12上並覆蓋閘極結構18，然後進行一金屬閘極置換(replacement metal gate,RMG)製程，將閘極結構18轉換為金屬閘極。由於後續包括RMG製程等均為本領域所熟知技藝，在此不另加贅述。
請再參照第3圖，第3圖另揭露本發明較佳實施例之一半導體元件之結構示意圖。如第3圖所示，本發明之半導體元件包含一基底12、一鰭狀結構14設於基底12上、一磊晶層32設於設於鰭狀結構14上、一側壁子26設於磊晶層32與鰭狀結構14旁、一遮蓋層34設於磊晶層32、側壁子26以及淺溝隔離16上、一第一接觸洞蝕刻停止層36設於遮蓋層34上、一遮蓋層38設於第一接觸洞蝕刻停止層36上、一第二接觸洞蝕刻停止層42設於遮蓋層38以及一遮蓋層44設於第二接觸洞蝕刻停止層42上。
在本實施例中，遮蓋層34的材料較佳不同於遮蓋層38與遮蓋層44的材料。如上所述，遮蓋層34較佳由二氧化矽所構成，遮蓋層38與遮蓋層44則分別依據其下方第一接觸洞蝕刻停止層36與第二接觸洞蝕刻停止層42的材料而有所不同。例如若第一接觸洞蝕刻停止層36由SiCN所構成，則遮蓋層38較佳包含SiCON，反之若第一接觸洞蝕刻停止層36由SiN所構成，則遮蓋層38較佳包含SiON。同樣的，若第二接觸洞蝕刻停止層42由SiCN所構成，則遮蓋層44較佳包含SiCON，反之若第二接觸洞蝕刻停止層42由SiN所構成，則遮蓋層44較佳包含SiON。另外第一接觸洞蝕刻停止層36與第二接觸洞蝕刻停止層42較佳包含相同材料與相同厚度，且遮罩層38較佳設於第一接觸洞蝕刻停止 層36與第二接觸洞蝕刻停止層42之間使這兩者不相互接觸。此外，第一接觸洞蝕刻停止層36與第二接觸洞蝕刻停止層42亦可依據產品需求而分別具有不同應力，此實施例也屬本發明所涵蓋的範圍。
一般而言，習知於形成源極/汲極區域之前通常會先覆蓋一由氧化矽所構成的遮蓋層於鰭狀結構、基底與閘極結構上，當作後續離子佈植的緩衝層，迨完成源極/汲極區域的離子佈植後再利用稀釋氫氟酸(diluted hydrofluoric acid,dHF)等清洗溶液來拔除氧化矽所構成的遮蓋層，並再形成接觸洞蝕刻停止層。由於利用稀釋氫氟酸所進行的清洗製程容易傷害磊晶層的表面並影響整個元件的效能與運作，因此本發明主要於閘極結構與磊晶層形成後以及源極/汲極區域形成之前先全面性覆蓋一第一接觸洞蝕刻停止層於磊晶層與閘極結構上，進行離子佈植形成源極/汲極區域，再形成一第二接觸洞蝕刻停止層於第一接觸洞蝕刻停止層上。
換句話說，本發明主要將原本形成接觸洞蝕刻停止層的步驟拆為兩部分，並利用第一部分的接觸洞蝕刻停止層(即前述之第一接觸洞蝕刻停止層)來取代原本的氧化矽遮蓋層，如此即可省略後續所需進行的稀釋氫氟酸(diluted hydrofluoric acid,dHF)清洗步驟，避免磊晶層的表面受到清洗溶液的傷害。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (17)

  1. 一種製作半導體元件的方法，包含：提供一基底，該基底上設有一鰭狀結構；形成一磊晶層於該鰭狀結構上；形成一第一接觸洞蝕刻停止層於該磊晶層上；形成一源極/汲極區域於該磊晶層內；以及於形成該源極/汲極區域後形成一第二接觸洞蝕刻停止層。
  2. 如申請專利範圍第1項所述之方法，另包含一淺溝隔離環繞該鰭狀結構，該方法包含：形成一側壁子於該鰭狀結構旁；去除部分該鰭狀結構；形成該磊晶層於該鰭狀結構上；形成該第一接觸洞蝕刻停止層於該磊晶層、該側壁子及該淺溝隔離上；形成一第一遮蓋層於該第一接觸洞蝕刻停止層上；形成該源極/汲極區域於該磊晶層內；以及形成該第二接觸洞蝕刻停止層於該第一遮蓋層上。
  3. 如申請專利範圍第2項所述之方法，其中該第一遮蓋層包含氮氧化矽(SiON)或碳氮氧化矽(SiCON)。
  4. 如申請專利範圍第2項所述之方法，另包含於形成該第一接 觸洞蝕刻停止層之前形成一第二遮蓋層於該磊晶層上。
  5. 如申請專利範圍第4項所述之方法，其中該第二遮蓋層包含二氧化矽。
  6. 如申請專利範圍第1項所述之方法，其中該第一接觸洞蝕刻停止層及該第二接觸洞蝕刻停止層包含相同材料。
  7. 如申請專利範圍第1項所述之方法，其中該第一接觸洞蝕刻停止層及該第二接觸洞蝕刻停止層包含氮碳化矽或氮化矽。
  8. 如申請專利範圍第1項所述之方法，其中該第一接觸洞蝕刻停止層及該第二接觸洞蝕刻停止層包含相同厚度。
  9. 如申請專利範圍第1項所述之方法，另包含於形成該源極/汲極區域後及形成該形成該第二接觸洞蝕刻停止層之前進行一退火製程。
  10. 一種半導體元件，包含：一基底，該基底上設有一鰭狀結構；一磊晶層設於該鰭狀結構上；一第一接觸洞蝕刻停止層設於該磊晶層及該基底上；一第一遮蓋層設於該第一接觸洞蝕刻停止層上；以及一第二接觸洞蝕刻停止層設於該第一遮蓋層上。
  11. 如申請專利範圍第10項所述之半導體元件，另包含：一淺溝隔離環繞該鰭狀結構；一側壁子設於該磊晶層及該鰭狀結構旁；以及該第一接觸洞蝕刻停止層設於該磊晶層、該側壁子及該淺溝隔離上。
  12. 如申請專利範圍第10項所述之半導體元件，其中該第一接觸洞蝕刻停止層及該第二接觸洞蝕刻停止層包含相同材料。
  13. 如申請專利範圍第10項所述之半導體元件，其中該第一接觸洞蝕刻停止層及該第二接觸洞蝕刻停止層包含氮碳化矽或氮化矽。
  14. 如申請專利範圍第10項所述之半導體元件，其中該第一接觸洞蝕刻停止層及該第二接觸洞蝕刻停止層包含相同厚度。
  15. 如申請專利範圍第10項所述之半導體元件，其中該第一遮蓋層包含氮氧化矽(SiON)或碳氮氧化矽(SiCON)。
  16. 如申請專利範圍第10項所述之半導體元件，另包含一第二遮蓋層設於該第一接觸洞蝕刻停止層及該磊晶層之間。
  17. 如申請專利範圍第16項所述之半導體元件，其中該第二遮蓋層包含二氧化矽。
TW104132947A 2015-10-07 2015-10-07 半導體元件及其製作方法 TWI668866B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104132947A TWI668866B (zh) 2015-10-07 2015-10-07 半導體元件及其製作方法
US14/940,120 US9443757B1 (en) 2015-10-07 2015-11-12 Semiconductor device and method for fabricating the same
US15/225,836 US9530871B1 (en) 2015-10-07 2016-08-02 Method for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104132947A TWI668866B (zh) 2015-10-07 2015-10-07 半導體元件及其製作方法

Publications (2)

Publication Number Publication Date
TW201714301A TW201714301A (zh) 2017-04-16
TWI668866B true TWI668866B (zh) 2019-08-11

Family

ID=56881363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104132947A TWI668866B (zh) 2015-10-07 2015-10-07 半導體元件及其製作方法

Country Status (2)

Country Link
US (2) US9443757B1 (zh)
TW (1) TWI668866B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102310081B1 (ko) * 2015-06-08 2021-10-12 삼성전자주식회사 반도체 장치의 제조 방법
CN108231778B (zh) * 2016-12-09 2022-07-12 联华电子股份有限公司 半导体元件及其制作方法
KR102519551B1 (ko) 2017-08-03 2023-04-10 삼성전자주식회사 반도체 소자
US10522680B2 (en) 2017-08-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet semiconductor device structure with capped source drain structures
US11462436B2 (en) 2017-11-30 2022-10-04 Intel Corporation Continuous gate and fin spacer for advanced integrated circuit structure fabrication
US10636797B2 (en) 2018-04-12 2020-04-28 United Microelectronics Corp. Semiconductor device and method for fabricating the same
KR102574320B1 (ko) 2018-06-20 2023-09-04 삼성전자주식회사 핀펫을 구비하는 반도체 소자
US10957585B2 (en) * 2018-10-24 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
US11757020B2 (en) 2020-01-31 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
DE102020120634A1 (de) * 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200260A1 (en) * 2014-01-16 2015-07-16 Globalfoundries Inc. Method to form wrap-around contact for finfet

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779526B2 (en) 2011-10-28 2014-07-15 United Microelectronics Corp. Semiconductor device
CN105470133B (zh) * 2014-09-06 2018-07-31 中国科学院微电子研究所 半导体器件制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200260A1 (en) * 2014-01-16 2015-07-16 Globalfoundries Inc. Method to form wrap-around contact for finfet

Also Published As

Publication number Publication date
US9530871B1 (en) 2016-12-27
TW201714301A (zh) 2017-04-16
US9443757B1 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
TWI668866B (zh) 半導體元件及其製作方法
US9245882B2 (en) FinFETs with gradient germanium-containing channels
US8716156B1 (en) Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process
US9461041B2 (en) Metal gate finFET device
KR101386783B1 (ko) 반도체 디바이스를 위한 게이트 구조
KR101522458B1 (ko) 핀 요소의 스템 영역을 포함하는 finfet 디바이스를 제조하는 방법
US9117875B2 (en) Methods of forming isolated germanium-containing fins for a FinFET semiconductor device
US20160071928A1 (en) Methods of forming gate structures for finfet devices and the resulting semiconductor products
US11682588B2 (en) Epitaxial source/drain and methods of forming same
US20130037886A1 (en) Semiconductor device and method of making the same
CN105321943A (zh) 非平面器件和应变产生沟道电介质
US9368626B2 (en) Semiconductor device with strained layer
US11676869B2 (en) Semiconductor device and manufacturing method thereof
TWI761529B (zh) 半導體元件及其製作方法
TW201628090A (zh) 半導體元件及其製作方法
TW201622141A (zh) 具有磊晶結構之鰭狀場效電晶體
TWI687980B (zh) 半導體元件及其製作方法
TWI629790B (zh) 半導體元件及其製作方法
US11038039B2 (en) Method of forming a semiconductor device
US7678675B2 (en) Structure and method for a triple-gate transistor with reverse STI
TW201331994A (zh) 半導體結構及其製程
CN105633152B (zh) 半导体结构及其制作方法
US20170141113A1 (en) Semiconductor device and method of manufacturing the same
TWI518790B (zh) 半導體裝置及其製作方法
US9171922B1 (en) Combination finFET/ultra-thin body transistor structure and methods of making such structures