[go: up one dir, main page]

TW201711032A - 電阻飄移復原的記憶裝置及其操作方法 - Google Patents

電阻飄移復原的記憶裝置及其操作方法 Download PDF

Info

Publication number
TW201711032A
TW201711032A TW104136543A TW104136543A TW201711032A TW 201711032 A TW201711032 A TW 201711032A TW 104136543 A TW104136543 A TW 104136543A TW 104136543 A TW104136543 A TW 104136543A TW 201711032 A TW201711032 A TW 201711032A
Authority
TW
Taiwan
Prior art keywords
memory cells
resistance value
resistance
pulse
range
Prior art date
Application number
TW104136543A
Other languages
English (en)
Other versions
TWI581265B (zh
Inventor
柯文昇
蘇資翔
吳昭誼
李祥邦
張孟凡
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201711032A publication Critical patent/TW201711032A/zh
Application granted granted Critical
Publication of TWI581265B publication Critical patent/TWI581265B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種操作記憶裝置的方法，該記憶裝置包括一記憶胞陣列，該記憶胞陣列包括多個可程式化電阻記憶元件。透過施加多個程式化脈衝至記憶胞，以於N個電阻值指定範圍中建立電阻值位準，藉此程式化陣列中的該些記憶胞以儲存資料，其中各電阻值指定範圍係對應於一特定資料值。對陣列中的該些記憶胞執行電阻值飄移復原處理，其包括：施加具有一脈衝波形的復原脈衝至一組程式化記憶胞，其中該組程式化記憶胞中的記憶胞被施加具有該脈衝波形的復原脈衝，使其在二或多個電阻值指定範圍中具有電阻值位準。

Description

電阻飄移復原的記憶裝置及其操作方法
本發明係關於基於可程式化電阻性記憶材料的高密度記憶體裝置及其操作方法。
在相變記憶體(Phase Change Memory, PCM)中，各記憶胞包括一相變記憶元件。相變記憶元件係由相變材料所組成，其在結晶態(低電阻值)和非結晶態(高電阻值)間具有高電阻值對比。相變材料可包括合金材料，例如鍺（Ge）、銻（Sb）、碲（Te）、鎵（Ga）、銦（In）、銀（Ag）、硒（Se）、鉈（TI）、鉍（Bi）、錫（Sn）、銅（Cu）、鈀（Pd）、鉛（Pb）、硫（S）和金（Au）。
在相變記憶元件的操作上，電流脈衝通過相變記憶胞可設定或重設相變記憶元件的電阻狀態。為了將記憶元件重設為非晶態，可利用高振幅、短時間的電流脈衝來將記憶元件的主動區加熱至一熔點溫度，接著快速地使其冷卻以固化在非晶態。為了將記憶元件設定為結晶態，可利用中等振幅的電流脈衝來使其加熱至一結晶溫度，並藉由長時間冷卻來讓主動區固化在結晶狀態。為了讀取記憶元件的狀態，可將小電壓施加至所選的記憶胞，並感測電流結果。
電阻值飄移是PCM中著名的現象。記憶胞的電阻值會隨著時間增加，並遵循冪次關係： 其中R0 為初始時間t0 時的初始電阻值，R(t)為時間t ＞ t0 時的電阻值，而γ為電阻飄移係數。
為了復原PCM記憶裝置的電阻飄移，一種方法係利用類動態隨機存取記憶體(Dynamic Random-Access Memory, DRAM)刷新方案來再度程式化多層單元(Multiple Levels of Cells, MLC) PCM記憶胞的多個狀態。在DRAM記憶胞中，儲存在儲存電容中的電荷會逐漸地透過存取電晶體散失。因此，為了維持資料的完整性，儲存在DRAM記憶胞中的資料值必須週期性地讀出，並在所存的電荷衰減至無法分辨的位準之前，再次將其儲存至其個別的完整電壓位準。DRAM刷新需針對不同邏輯位準進行不同的動作，而所需的動作次數係等同邏輯位準的數量。
然而，利用類DRAM刷新方案來復原PCM記憶裝置中的電阻值飄移不但耗時且會消耗耐受度，尤其是針對MLC PCM裝置。舉例來說，針對一256兆位元(Mega-Bit, Mb)的PCM晶片，整個晶片的估計刷新時間可計算如下： 其中係忽略對MLC記憶胞程式化的驗證時間。因此，單是刷新時間(例如：11.5秒)就大約佔了整個刷新間隔的13.4%(例如86秒)，刷新間隔係設為到產生錯誤的時間。
此外，利用類DRAM刷新，耐受度會因週期的刷新而減損。對於單層單元(Single Level Cell, SLC)記憶胞，10年內耗損的總耐受量可估計如下：
對於MLC記憶胞，10年內耗損的總耐受量可估計如下：
類DRAM刷新的另一個缺點，在於無法更正錯誤的記憶胞電阻值位準。若一記憶胞飄移至一錯誤狀態，類DRAM刷新只會單純地將記憶胞再度程式化至錯誤狀態。故保守起見，類DRAM刷新的刷新間隔需比產生錯誤的時間(例如86秒)來的短，如第1B圖所示，期間內係發生第一錯誤狀態。因此，較短的刷新間隔會同時降低性能並增加耐受性的損失。
因此，有需要提供可以復原電阻值飄移而不會有類DRAM刷新所造成的性能及耐受性損失的MLC PCM裝置。
本發明描述一種針對具有多位準記憶胞的相變記憶體的電阻值飄移復原處理。該處理相較於類DRAM刷新方案可減少損耗、延遲以及電源消耗。該處理並不像類DRAM刷新方案一般，需要針對個別電阻值位準進行不同的復原處理。如本文所述，施加至程式化記憶胞的至少一復原脈衝可以獨立於程式化記憶胞的資料值。
一種操作記憶裝置的方法，該記憶裝置包括一記憶胞陣列，該記憶胞陣列包括多個可程式化電阻記憶元件。透過施加多個程式化脈衝至記憶胞，以於N個電阻值指定範圍中建立電阻值位準，藉此程式化陣列中的該些記憶胞以儲存資料，其中各電阻值指定範圍係對應於一特定資料值。對陣列中的該些記憶胞執行電阻值飄移復原處理，其包括：施加具有一脈衝波形的復原脈衝至一程式化記憶胞組，其中該组程式化記憶胞中的記憶胞被施加具有該脈衝波形的復原脈衝，使其在二或多個電阻值指定範圍中具有電阻值位準。電阻值飄移復原處理可回應於外部指令而中斷。
N個指定範圍包括一高電阻值範圍以及一低電阻值範圍，在高電阻值範圍中，記憶胞包括具有一第一體積之非晶態材料的主動區，在低電阻值範圍中，記憶胞包括具有一第二體積之非晶態材料的主動區，第二體積係小於第一體積。脈衝波形係用來使在高電阻值範圍中的記憶胞主動區的溫度高於一熔點，並使得在低電阻值範圍中的記憶胞主動區的溫度低於該熔點。該N個電阻值指定範圍可包括一或多個中間電阻值範圍，在該一或多個中間電阻值範圍中，記憶胞包括具有體積介於第一體積和第二體積之間之非晶態材料的主動區，該一或多個中間電阻值範圍係介於高電阻值範圍和低電阻值範圍之間。數字N可大於2，且程式化記憶胞組中的該些記憶胞在該N個電阻值指定範圍中皆具有電阻值位準。
該方法可包括對記憶胞組中的記憶胞施加一復原脈衝組，其包括具有第一脈衝波形的第一復原脈衝以及具有第二脈衝波形的第二復原脈衝，第二脈衝波形對應記憶胞組中記憶胞的決定電阻值位準。第一脈衝波形可以和第二脈衝波形相同，或者與其相異。
該方法可包括讀取記憶胞組中的記憶胞以決定記憶胞組中記憶胞的電阻值位準，並用來對記憶胞組中位於決定之電阻值位準的記憶胞施加復原脈衝，復原脈衝之脈衝波形各自對應於決定之電阻值位準。該方法可包括讀取記憶胞組中的記憶胞以決定記憶胞組中記憶胞的電阻值位準，並用來對記憶胞組中位於二或多個決定之電阻值位準的記憶胞施加具有相同脈衝波形的復原脈衝。該方法可包括對記憶胞組中位在多個電阻值位準的記憶胞施加具有相同脈衝波形的復原脈衝，而不用先讀取記憶胞組中的記憶胞以決定記憶胞組中記憶胞的電阻值位準。
本文亦描述依據該方法所提供之一種記憶裝置。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
本技術的實施例細節描述係搭配圖示說明。可理解本技術並不限於具體揭露的結構實施例及方法，其亦可利用其他特徵、元件、方法及實施例來實施。所載之較佳實施例係被用來說明本技術，但不用以限制申請專利範圍所定義之範疇。本領域具有通常知識者將可瞭解以下敘述的多種等效變形。該些實施例中相似的元件係使用相同的元件標號。
第1A圖繪示多層單元(Multi-Level Cell, MLC)記憶胞在一範圍內的電阻飄移係數實驗結果。第1B圖繪示針對PCM記憶胞的4個電阻值目標(例如，100k歐姆、200k歐姆、400k歐姆、800k歐姆，其中k歐姆係表示千歐姆)在電阻飄移後的電阻值分布。一電阻值目標(例如100k歐姆、200k歐姆、400k歐姆、800k歐姆)的電阻值分布隨時間變化係分別落在下限(例如110、120、130以及140)和上限(例如115、125、135以及145)之間。在時間=1秒，約20%的電阻值邊緣係存在於鄰近的電阻值分布之間。當記憶胞的電阻值隨時間增加，各電阻值分布變寬，而相鄰電阻值分布間的電阻值邊緣減少。
各電阻值分布代表MLC PCM記憶胞的一個邏輯位準。如果電阻值分布夠寬，可利用一動態參考來區分代表MLC PCM記憶胞之兩邏輯位準的兩個電阻值分布。在記憶胞生命週期內，在記憶胞的兩電阻值分布之間放置動態參考的難度會隨著電阻值分布的加寬而提高，因為兩電阻值分布間的電阻值邊緣會在記憶胞的生命週期內減少。如第1B圖所示的例子，在產生錯誤的時間=86秒時，針對電阻值目標800k歐姆的電阻值分布下限140和針對電阻值目標400k歐姆的電阻值分布上限135重疊。如此一來，將不可能區分電阻值目標800k歐姆及400k歐姆之電阻值分布所代表的邏輯位準。
類似地，在錯誤發生的時間，針對電阻值目標400k歐姆的電阻值分布下限130和針對電阻值目標200k歐姆的電阻值分布上限125重疊。如此一來，將不可能區分電阻值目標400k歐姆及200k歐姆之電阻值分布所代表的邏輯位準。在錯誤發生的時間，針對電阻值目標200k歐姆的電阻值分布下限120和針對電阻值目標100k歐姆的電阻值分布上限115重疊。如此一來，將不可能區分電阻值目標200k歐姆及100k歐姆之電阻值分布所代表的邏輯位準。
第2A、2B、2C、2D及2E圖繪示電阻飄移下的兩狀態。縱軸表示比率R(t)/R0 ，其中R0 為初始時間t0 時的初始電阻值，R(t)為時間t ＞ t0時的電阻值。橫軸表示電阻值飄移之時間，其刻度為log。第2A、2B、2C、2D及2E圖繪示在850 C、1250 C、1500 C、1800 C及2000 C的韌化(annealing)溫度下，針對設定狀態所計算並量測的資料。
如這些圖所示，電阻值飄移包括一飄移階段以及隨後的一衰減階段。最大電阻值Rmax 及對應的時間tmax 係出現在飄移階段與衰減階段之間的轉換處。如第2A及2B圖所示，在相對低溫時(例如850 C及1250 C)，電阻值飄移係由飄移階段所主導。舉例來說，如第2A圖所示，在850 C時，電阻值飄移係由飄移階段所主導。如第2B圖所示，在1250 C，衰減階段大約起始於時間=106.7 秒。
如第2C及2D圖所示，在中間溫度時(例如1500 C及1800 C)，飄移階段結束且衰減階段始於時間tmax ，而最大電阻值Rmax 係發生在時間tmax 。當溫度增加，tmax 縮短。舉例來說，如第2C圖所示，在1500 C時，飄移階段結束而衰減階段約起始於時間=105.3 秒。如第2D圖所示，在1800 C時，飄移階段結束而衰減階段約起始於時間=103.8 秒。如第2E圖所示，在2000 C時，飄移階段結束而衰減階段約起始於時間=103.2 秒，因而衰減階段主導了電阻飄移。
第3圖繪示一例示的流程圖300，用以對記憶裝置中記憶胞陣列的一或多組記憶胞進行電阻飄移復原處理。該陣列可包括多個記憶胞區塊，各區塊可包括多個記憶胞頁，而一區塊中的各個頁可包括多個記憶胞。此處所使用的一組記憶胞可以是一區塊的記憶胞、多區塊的記憶胞、一區塊中一頁的記憶胞、一區塊中多頁的記憶胞、二或多個區塊中的多頁記憶胞或其組合。
在步驟310，透過施加多個程式化脈衝至記憶胞，以於N個電阻值指定範圍中建立多個電阻值位準，藉此程式化陣列中的記憶胞以儲存資料，其中，各指定範圍係對應一特定資料值。N個指定範圍包括一高電阻值範圍以及一低電阻值範圍，在高電阻值範圍中，記憶胞包括具有一第一體積之非晶態材料的主動區，在低電阻值範圍中，記憶胞包括具有一第二體積之非晶態材料的主動區，第二體積係小於第一體積。
該N個指定範圍包括一或多個中間電阻值範圍，在該一或多個中間電阻值範圍中，記憶胞包括具有一體積介於第一體積和第二體積之間之非晶態材料的主動區，其中，該一或多個中間電阻值範圍係介於高電阻值範圍和低電阻值範圍之間。數值N可以大於2，且在一組程式化記憶胞中的記憶胞在該N個指定範圍中皆具有電阻值位準。
在步驟320，決定是否對一或多組的記憶胞觸發電阻飄移復原處理。電阻飄移復原處理可例如被週期性地觸發，舉例來說，可以50秒為週期，或是回應於一事件而被觸發。事件可例如是當記憶裝置從待命模式切換至啟動模式時、當錯誤更正碼(Error Correcting Code, ECC)機制偵測到錯誤時、或是當陣列中至少部分的記憶胞達到指定的飄移電阻閥值時。
當所述的事件發生時，可立即採取電阻飄移復原處理，或者，若有更緊急的工作要在記憶裝置上執行，可將其排程至一稍後的時間，此係由控制記憶體裝置的系統所決定。當電阻飄移復原處理需要在多組的記憶胞上執行，系統可基於資料緊急程度來區分執行的優先次序，例如，對於相較其他組損耗(worn out)較嚴重的記憶胞組，將需要優先進行電阻飄移復原處理。系統亦可基於哪組記憶胞存有較其他組記憶胞重要的資料來區分執行電阻飄移復原處理的優先次序。舉例來說，當系統電源開啟，典型地啟動碼(boot code)會先被存取，因此，電阻飄移復原處理會優先用於啟動碼。
若決定對一或多組記憶胞觸發電阻飄移復原處理，接著在步驟330，會決定是否已經自記憶裝置的外部源接收到中斷(interrupt)或暫停(suspend)的指令。若已接收到中斷或暫停的指令，將停止電阻飄移復原處理，並可在之後電阻飄移復原處理再度被觸發時恢復。
若未收到中斷或暫停的指令，接著在步驟340，對陣列中的記憶胞執行電阻值飄移復原處理。電阻值飄移復原處理包括施加具有一脈衝波形的一復原脈衝至一组被程式化的記憶胞，其中該组程式化記憶胞中的記憶胞在二或多於二個的電阻值指定範圍中具有電阻值位準。該脈衝波形用來使在高電阻值範圍中的記憶胞主動區的溫度高於一熔點，進一步描述請搭配參照第7A、7B及7C圖，並使得在低電阻值範圍中的記憶胞主動區的溫度低於該熔點，進一步描述請搭配參照第6A、6B及6C圖。脈衝波形的進一步描述請搭配參照第12A圖及第12B圖。電阻值飄移復原處理的進一步描述請搭配參照第4圖及第5圖。
在對一組記憶胞執行電阻值飄移復原處理之後，可對更多組的記憶胞執行電阻值飄移復原處理，直到從記憶裝置的外部源接收到中斷或暫停的指令，或是直到完成對該一或多組記憶胞的電阻值飄移復原處理。
第4圖繪示一例示的流程圖400，用以對記憶胞陣列中的一組記憶胞執行電阻值飄移復原處理，其係對應第3圖中的方塊340。在步驟410，一組程式化記憶胞中的記憶胞係被讀取以決定該組中記憶胞的電阻值位準。舉例來說，所決定的電阻值位準可以是在復原前的電阻範圍內(例如，813、823、833)，或是超出感測範圍(例如840)的一上限(例如，5000k歐姆)，如第8圖所示。
在步驟420~450，施加復原脈衝至該組中位於決定之電阻值位準的記憶胞，該些復原脈衝個別的脈衝波形係對應於決定之電阻值位準。舉例來說，復原脈衝A、B及(N-2)可分別被施加至在決定之電阻值位準A、位準B及位準(N-2)的記憶胞。復原脈衝(N-1)可被施加至位在決定之電阻值位準(N-1)及N的記憶胞。
復原脈衝的脈衝波形可變化其對應於決定之電阻值位準的電流振幅以及時間長度。舉例來說，復原脈衝A、B、(N-2)及(N-1)可具有脈衝波形50uA-30ns、80uA-30ns、80uA-50ns以及100uA-50ns，其中uA標示微安培(microampere)而ns表示奈秒(nanosecond)。復原脈衝之脈衝波形的進一步描述請搭配參照第12A圖及第12B圖。
具有相同脈衝波形的復原脈衝可被施加至該組中位在二或多個決定之電阻值位準的記憶胞。舉例來說，如第4圖所示，具有相同脈衝波形的復原脈衝(例如，復原脈衝(N-1))可被施加至位在決定之電阻值位準(N-1)及位準N的記憶胞。舉例來說(未繪於第4圖)，有相同脈衝波形的復原脈衝(例如，復原脈衝B)可被施加至位在決定之電阻值位準A及位準B的記憶胞。舉例來說(未繪於第4圖)，有相同脈衝波形的復原脈衝(例如，復原脈衝B)可被施加至位在決定之電阻值位準A、位準B及位準(N-1)的記憶胞。因此，對於被施加至程式化記憶胞組的復原脈衝，其不同脈衝波形的數量係少於記憶胞被程式化後所在的電阻值位準數量。
第5圖繪示一例示的流程圖500，用以對記憶胞陣列中的一組記憶胞執行電阻值飄移復原處理，其係對應第3圖中的方塊340。在步驟510，具有相同脈衝波形的的復原脈衝，像是80uA-50ns的復原脈衝，可被施加至程式化記憶胞組中位在多個電阻值位準上的記憶胞，而不用先讀取該組中的記憶胞以決定該組中記憶胞的電阻值位準。因此，被施加至程式化記憶胞的至少一復原脈衝可以獨立於程式化記憶胞的資料值，其中，該些資料值係由程式化記憶胞的電阻值位準所表示。將具有相同脈衝波形的復原脈衝施加至位在多個電阻值位準的記憶胞，此種電阻值飄移復原處理的實驗結果說明請搭配參考第8、9、10、11A、11B、11C、11D、11E及11F圖。
以下之表1係說明非晶形與晶形GST(GeSbTe)間的熱導率差異，其節錄自Ciocchini, N.; Palumbo, E.; Borghi, M.; Zuliani, P.; Annunziata, R.; Ielmini, D.等人於期刊Electron Devices, IEEE Transactions on , vol.61, no.6, pp.2136,2144, June 2014所發表之名為"Modeling Resistance Instabilities of Set and Reset States in Phase Change Memory With Ge-Rich GeSbTe"之文獻。
其中面心立方(face-centered cubic, fcc)結晶狀態及六方密堆積(hexagonally close-packed, hcp)結晶狀態係較非晶形GST有更大的熱導率。
非晶形GST的較低熱導率可幫助捕捉更多的熱能並增加記憶胞溫度。這允許以一較弱的程式化脈衝(例如，80uA/30ns)來熔化一部分的非晶形區域，以達到對非晶形區域作電阻飄移復原。另一方面，對於結晶的GST記憶胞，較高的熱導率使得熱可以透過大體積來消散，而不會使記憶胞溫度高到足以到達臨界(critical)熔點。
第6A圖繪示記憶胞中包括具有主動區的記憶元件，該主動區中包括結晶態材料。記憶元件可例如包括GST(GeSbTe)材料。記憶胞具有延伸穿過介質612的第一電極611、包括結晶態材料的記憶元件613、以及在記憶元件613上的第二電極614。舉例來說，記憶元件613的高度可以是100nm(奈米)、寬度可以是100nm。第一電極611耦接存取裝置(未繪示)的一端，存取裝置像是二極體或電晶體。第二電極614耦接位元線且可以是位元線的一部分(未繪示)。第一電極611的寬度可小於第二電極614和記憶元件613的寬度，其在相變材料主體和第一電極611之間建立一小對比區域，並在相變材料主體和第二電極614之間建立一相對高比區域，以通過記憶元件613達到具有小電流絕對值的高電流密度。因為這個在第一電極611處的較小對比區域，在操作時，電流密度在鄰近於第一電極611的區域中為最大，造成如第6A圖所示的「蕈狀」主動區域615。該較小對比區域可稱之為加熱器(如620)，因為該較小對比區域中的高電流密度可產生高溫。舉例來說，該加熱器的高度約10nm。
在這例子中，具有脈衝波形80uA-30ns的復原脈衝被施加至包括記憶元件的記憶胞，該記憶元件包括具有結晶態材料的主動區。
第6B圖繪示通過記憶元件613中心的溫度剖面640，包括通過具有結晶態材料的主動區域615中心，如虛線630所標示。溫度剖面640是基於對包括記憶元件613的記憶胞的熱模擬。如第6B圖所示，在記憶元件613垂直距離開始約10nm處，加熱器620中的溫度停在約3000 K，並在記憶元件613垂直距離約40nm處升至約5000 K，而在記憶元件613垂直距離約100nm處降回至約3000 K。由於熔點650大約是6000 K，且具有80uA-30ns脈衝波形的復原脈衝為弱脈衝，其並不足以讓具有結晶態材料的主動區的溫度升高超過熔點650。
第6C圖為對應於第6A及6B圖之記憶元件之熱圖(heat map)。如第6C圖所示，記憶元件中具有結晶態材料之主動區在沿著高度的垂直距離約30nm到40nm之間、沿著寬度的水平距離約45nm到60nm之間的溫度約達到5000 K，並低於6000 K的熔點。
第7A圖繪示包括記憶元件之記憶胞，該記憶元件包括具有非晶態材料之主動區。第7A圖中的相似元件係參照使用第6A圖中的相似參考標號。搭配第6A圖關於記憶胞的描述一般適用於第7A圖。
在這例子中，具有脈衝波形80uA-30ns的復原脈衝被施加至包括記憶元件的記憶胞，該記憶元件包括具有結晶態材料的主動區。80uA-30ns的脈衝波形係和第6A圖中所述之施加至包括具有結晶態材料之主動區的記憶胞的復原脈衝相同。
第7B圖繪示通過記憶元件613中心的溫度剖面740，包括通過具有非晶態材料的主動區域(例如715)中心，如虛線630所標示。溫度剖面740是基於對包括記憶元件613的記憶胞的熱模擬。如第7B圖所示，在記憶元件613垂直距離開始約10nm處，加熱器620中的溫度停在約3000 K，並在記憶元件613垂直距離約20nm處升至約7000 K，而在記憶元件613垂直距離約100nm處降回至約3000 K。
由於熔點650大約是6000 K，在沿著高度的垂直距離約15nm到25nm之間，具有80uA-30ns脈衝波形的復原脈衝會將具有非晶態材料之主動區的溫度升高至超過熔點。相較之下，具有80uA-30ns脈衝波形的復原脈衝並不足以讓具有結晶態材料的主動區的溫度升高超過熔點650。
第7C圖為對應於第7A及7B圖之記憶元件之熱圖。如第7C圖所示，記憶元件中具有非晶態材料之主動區在沿著高度的垂直距離約15nm到25nm之間、沿著寬度的水平距離約35nm和65nm之間的溫度係超過熔點。
第8圖繪示利用具有80uA-30ns脈衝波形的一例復原脈衝進行阻值飄移復原的實驗結果。所示為三組電阻值範圍，其中各組包括初始範圍、復原前範圍以及復原後範圍。舉例來說，初始範圍與復原前範圍之間的時間為3天。針對這三組的箭頭表示因電阻值飄移復原處理所產生的電阻值範圍移動。在各組中，復原後範圍(例如，812、822及832)係較復原前範圍(例如，813、823及833)更接近初始範圍(例如，811、821及831)。第四組電阻值範圍在感測範圍的上限(例如5000k歐姆)係繪示成垂直線(如840)，因為第四組中的電阻值範圍超出了記憶裝置的感測範圍上限。四組電阻值範圍中的各組係對應一MLC記憶胞的特定資料值。舉例來說，4階記憶胞可包括資料值00、01、11以及10。
第9圖繪示記憶胞的錯誤電阻值位準可被電阻值飄移復原處理修正，其利用具有80uA-30ns脈衝波形的一例復原脈衝。第9圖中的相似元件係參照使用第8圖中的相似參考標號。
如第9圖的例子所示，錯誤的電阻值位準發生在第二組電阻值範圍中的復原前範圍(如823)與第三組電阻值範圍(如831、832、833)的重疊處，如圈框920所示，而那些錯誤的電阻值位準係修正於第二組電阻值範圍中的復原後範圍(如822)，使得第二組電阻值範圍中的復原後範圍(如822)不會和第三組電阻值範圍重疊。
錯誤的電阻值位準發生在第三組電阻值範圍中的復原前範圍(如833)至少部分超出感測範圍的上限，如圈框930所示，而那些錯誤的電阻值位準係修正於第三組電阻值範圍中的復原後範圍(如832)，使得第三組電阻值範圍中的復原後範圍(如832)係低於感測範圍的上限。
相較之下，透過類DRAM刷新方案，錯誤的電阻值位準將被重新程式化至相同的錯誤電阻值位準，而非被修正。
第10圖繪示在採用及不採用此處所述之電阻值飄移復原處理的情況下，實驗資料中的第一錯誤，其中電阻值飄移復原處理係使用具有80uA-30ns脈衝波形的一例復原脈衝。若不採用電阻值飄移復原處理，第一錯誤發生在5000秒。相較之下，若採用電阻值飄移復原處理，第一錯誤則是發生在第140天，整體改善2400倍。針對時段(1)、(2)、(3)、(4)、(5)、(6)的電阻值範圍，將分別繪示於第11A、11B、11C、11D、11E及11F圖。
第11A、11B、11C、11D、11E及11F圖繪示對應於第10圖中時段(1)、(2)、(3)、(4)、(5)、(6)的電阻值飄移復原處理實驗結果，其使用具有80uA-30ns脈衝波形的一例復原脈衝。時段(1)、(2)、(3)、(4)、(5)、(6)大致上分別對應於30、1,600、7,000、16,000、30,000及60,000千秒。
三組電阻值範圍如第11A圖所示，其中各組係包括一初始範圍、一復原前範圍以及一復原後範圍。該三組中的第一組電阻範圍對應一低電阻值範圍，其包括對應於繪示於第11A圖之上、下方圖中約介於10k歐姆到20k歐姆之間的初始範圍1111、繪示於下方圖的復原前範圍1113，以及繪示於上方圖的復原後範圍1112。
類似地，該三組中的第二組電阻範圍對應一中間電阻值範圍，其包括對應於繪示於第11A圖之上、下方圖中約介於50k歐姆到200k歐姆之間的初始範圍1121、繪示於下方圖的復原前範圍1123，以及繪示於上方圖的復原後範圍1122。該三組中的第三組電阻範圍對應一高電阻值範圍，其包括對應於繪示於第11A圖之上、下方圖中約介於500k歐姆到2000k歐姆之間的初始範圍1131、繪示於下方圖的復原前範圍1133A，以及繪示於上方圖的復原後範圍1132A。
一般而言，電阻值飄移復原處理所造成的電阻值範圍移動會使復原後範圍相較於復原前範圍往初始範圍移動。第一組電阻值範圍相較於第二組電阻值範圍及第三組電阻值範圍呈現較少的移動量。第四組電阻值範圍在感測範圍的上限(例如5000k歐姆)係繪示成垂直線(如1140)，因為第四組中的電阻值範圍超出了記憶裝置的感測範圍上限。
如第11A圖的下方圖所示，錯誤的電阻值位準可發生在第三組電阻值範圍中的復原前範圍(如1133A)至少部分超出感測範圍的上限，如圈框1150A所示。如第11A圖的上方圖所示，那些錯誤的電阻值位準係修正於第三組電阻值範圍中的復原後範圍，使得第三組電阻值範圍中的復原後範圍(如1132A)低於感測範圍的上限。
類似地，如第11B圖中的下方圖所示，錯誤的電阻值位準可發生在第三組電阻值範圍中的復原前範圍(如1133B)至少部分超出感測範圍的上限，如圈框1150B所示。如第11B圖的上方圖所示，那些錯誤的電阻值位準係修正於第三組電阻值範圍中的復原後範圍，使得第三組電阻值範圍中的復原後範圍(如1132B)低於感測範圍的上限。
如第11C圖中的下方圖所示，錯誤的電阻值位準可發生在第三組電阻值範圍中的復原前範圍(如1133C)至少部分超出感測範圍的上限，如圈框1150C所示。如第11C圖的上方圖所示，那些錯誤的電阻值位準係修正於第三組電阻值範圍中的復原後範圍，使得第三組電阻值範圍中的復原後範圍(如1132C)低於感測範圍的上限。
如第11D圖中的下方圖所示，錯誤的電阻值位準可發生在第三組電阻值範圍中的復原前範圍(如1133D)至少部分超出感測範圍的上限，如圈框1150D所示。如第11D圖的上方圖所示，那些錯誤的電阻值位準係修正於第三組電阻值範圍中的復原後範圍，使得第三組電阻值範圍中的復原後範圍(如1132D)低於感測範圍的上限。
如第11E及11F圖之下方圖所示之超過140天的期間(5)及(6)，錯誤的電阻值位準可發生在第四組電阻值範圍中的復原前範圍(如1143E及1143F)至少部分超出感測範圍的上限，如圈框1150E及1150F所示。搭配參考第2A、2B、2C、2D及2F圖，因為電阻飄移中的衰減階段，錯誤的電阻值位準亦可發生在第四組電阻值範圍中的復原前範圍(如1143E及1143F)至少部分在感測範圍內但與第三組電阻值範圍重疊的區域。如第11E及11F圖的上方圖所示，錯誤的電阻值位準在超過140天的期間(5)及(6)內不會被修正。
因此，第11A、11B、11C、11D、11E、11F圖說明了在採用本文所述之電阻值飄移復原處理時，140天內才發生第一錯誤，其相較於在未採用本文所述之電阻值飄移復原處理時，第一錯誤發生在5000秒，產生了2400倍的改善。
第12A及12B圖繪示適用於本文所述之電阻值飄移復原處理之復原脈衝之脈衝波形。舉例來說，脈衝波形可包括矩形脈衝波形(如1210)、斜上(ramp-up)脈衝波形(如1220)以及L型脈衝波形(如1230)，如第12A所示。脈衝波形可由包括電壓大小、電流大小、功率大小、溫度大小或時間長度的參數來定義。
矩形脈衝波形(如1210)可在一上升緣(如1213)由低振幅(如1211)轉態至高振幅(如1212)，並在一下降緣(如1214)由高振幅轉態至低振幅，且在上升緣和下降緣之間具有一時間長度(如1215)。矩形脈衝波形可例如具有不同的電流振幅及時間長度變化：50uA-30ns、80uA-30ns、80uA-50ns及100uA-50ns，其中uA表示微安培，ns表示奈秒。在實現上，具有不同脈衝波形的復原脈衝可被施加至位於不同決定之電阻值位準的記憶胞。
三角脈衝波形(如1220)可在一上升坡(如1223)由低振幅(如1221)轉態至高振幅(如1222)，並接著在一下降緣(如1224)由高振幅轉態至低振幅。三角脈衝波形的時間長度(如1225)可包括上升坡的上升時間以及下降緣的下降時間。該上升時間可實質上長於下降時間，並可包括至少50%的三角脈衝。
在第12B圖的例子中，在電阻值飄移復原處理中，一組復原脈衝包括具有第一脈衝波形(如1210)的復原脈衝，以及具有第二脈衝波形的第二復原脈衝可被施加至記憶胞，其中該第二脈衝波形係對應於該組中記憶胞的決定電阻位準。第一脈衝波形在振幅及/或時間長度上可相同或相異於第二脈衝波形。
舉例來說，第一脈衝波形(如1210)可如第12A圖所描述，而第二脈衝波形(如1240)可以是矩形脈衝波形。第二脈衝波形(如1240)可在一上升緣(如1243)由低振幅(如1211)轉態至高振幅(如1242)，並在一下降緣(如1244)由高振幅轉態至低振幅，且在上升緣和下降緣之間具有一時間長度(如1245)。
舉例來說，第一脈衝波形和第二脈衝波形皆可包括50uA-30ns或100uA-50ns。或者，第一脈衝波形和第二脈衝波形可分別包括80uA-30ns及80uA-50ns，或分別包括80uA-50ns及100uA-50ns。在實現上，具有不同脈衝波形的第一及第二復原脈衝可被施加至位在不同決定之電阻值位準的記憶胞上。
第13圖繪示針對相變記憶胞之設定、重設、讀取以及復原脈衝之例子。復原脈衝可被用在本文所述的電阻值飄移復原處理當中。重設、設定、復原以及讀取脈衝(例如分別為1310、1320、1330及1340)可由包括電壓、電流或功率大小以及時間長度的參數來描述。為了比較施加至記憶胞上不同型態的脈衝，所示之設定、重設、讀取以及復原脈衝係從時間0開始。在寫入(例如設定或重設)、讀取以及飄移復原操作中，設定、重設、讀取以及復原脈衝在不同的時間被施加。如此處所使用的，術語「程式化脈衝」可以是指施加至一記憶胞以將該記憶胞重設至非晶態的重設脈衝，以及施加至一記憶胞以將該記憶胞設定至結晶態的設定脈衝。
復原脈衝可具有低於重設脈衝且高於讀取脈衝的振幅，並具有短於重設脈衝且長於讀取脈衝的時間長度。舉例來說，復原脈衝的振幅可小於重設脈衝的一半，並具有約設定脈衝五分之一的時間長度。復原脈衝的描述可進一步搭配第6A、6B、6C、7A、7B及7C圖。
在包括相變記憶元件之記憶胞的操作中，通過記憶胞的電性脈衝可設定或重設相變記憶元件的電阻狀態。為將記憶元件重設至非晶態，可利用高振幅、短時間的重設脈衝(如1310)來將記憶元件的主動區加熱至一熔點溫度(如1350)，接著快速地使其冷卻以固化在非晶態。為將記憶元件設定為結晶態，可利用中等振幅的設定脈衝(如1320)來使其加熱至一結晶溫度(如1360)，並藉由長時間冷卻來讓主動區固化在結晶狀態。為讀取記憶元件的狀態，可將具有小振幅、短時間的讀取脈衝(如1340)施加至所選的記憶胞，並感測電流結果。
舉例來說，復原脈衝可具有介於50uA至100uA之間的電流振幅(如1335)以及介於30ns至50ns之間的時間長度(如T2)。設定脈衝可具有介於100uA至200uA之間的電流振幅(如1325)以及介於100ns至500ns之間的時間長度(如T4)。重設脈衝可具有約介於400uA的電流振幅(如1315)以及介於50ns至100ns之間的時間長度(如T3)。讀取脈衝可具有約30uA的電流振幅(如1345)以及約50ns的時間長度(如T1)。
第14圖為記憶裝置(如1400)的簡化方塊圖。記憶裝置包括一陣列的記憶胞(如1460)，該些記憶胞包括可程式化電阻記憶元件。在部分實施例中，陣列1460可包括多個SLC。在部分實施例中，陣列1460可包括多個MLC。
記憶裝置1400包括耦接陣列的控制器(如1410)。控制器1410例如由狀態機實現，可提供訊號以控制由電壓供應器或方塊1420所產生或提供的供電偏壓配置，以完成各種不同的操作，包括對記憶胞的寫入、讀取、抹除以及飄移復原操作。控制器可利用習知的特殊用途邏輯電路來實現。在一替代實施例中，控制器包括一般用途處理器，其可實現在相同的積體電路上，執行電腦程式以控制裝置的操作。又一實施例中，特殊用途邏輯電路以及一般用途處理器可用來實現控制器。
控制器1410用以程式化陣列中的記憶胞，透過對記憶胞施加程式化脈衝以於N個電阻值指定範圍中建立電阻值位準來儲存資料，其中各指定範圍對應一特定資料值，控制器1410並對陣列中的記憶胞執行電阻值飄移復原處理，包括對程式化記憶胞組施加具有脈衝波形的復原脈衝，其中程式化記憶胞組中的記憶胞係被施加具脈衝波形的復原脈衝，使其的電阻值位準在二或多個電阻值指定範圍內。電阻值飄移復原處理可回應於外部指令而中斷，像是來自記憶裝置1400外部源的指令。
N個指定範圍包括一高電阻值範圍以及一低電阻值範圍，在高電阻值範圍中，記憶胞包括具有一第一體積之非晶態材料的主動區，在低電阻值範圍中，記憶胞包括具有一第二體積之非晶態材料的主動區，第二體積係小於第一體積。脈衝波形係用來使在高電阻值範圍中的記憶胞主動區的溫度高於一熔點，並使得在低電阻值範圍中的記憶胞主動區的溫度低於該熔點。該N個電阻值指定範圍可包括一或多個中間電阻值範圍，在該一或多個中間電阻值範圍中，記憶胞包括具有體積介於第一體積和第二體積之間之非晶態材料的主動區，該一或多個中間電阻值範圍係介於高電阻值範圍和低電阻值範圍之間。數字N可大於2，且程式化記憶胞組中的該些記憶胞在該N個電阻值指定範圍中皆具有電阻值位準。
控制器1410可用來對記憶胞組中的記憶胞施加一復原脈衝組，其包括具有第一脈衝波形的第一復原脈衝以及具有第二脈衝波形的第二復原脈衝，第二脈衝波形對應記憶胞組中記憶胞的決定電阻值位準。第一脈衝波形可以和第二脈衝波形相同，或者與其相異。
控制器1410可用來讀取記憶胞組中的記憶胞以決定記憶胞組中記憶胞的電阻值位準，並用來對記憶胞組中位於決定之電阻值位準的記憶胞施加復原脈衝，復原脈衝之脈衝波形各自對應於決定之電阻值位準。控制器1410可用來讀取記憶胞組中的記憶胞以決定記憶胞組中記憶胞的電阻值位準，並用來對記憶胞組中位於二或多個決定之電阻值位準的記憶胞施加具有相同脈衝波形的復原脈衝。控制器1410可用來對記憶胞組中位在多個電阻值位準的記憶胞施加具有相同脈衝波形的復原脈衝，而不用先讀取記憶胞組中的記憶胞以決定記憶胞組中記憶胞的電阻值位準。
本文所述之至少一復原脈衝可獨立於程式化記憶胞的資料值。
在部分實施例中，記憶陣列可包括多個SLC。在其他實施例中，陣列1460可包括多個MLC。字元線解碼器1440耦接於記憶陣列1460中排成列的多條字元線1445。位元線解碼器1470經由全域(global)位元線1465耦接至記憶陣列1460。全域位元線1465耦接於記憶陣列1460中排列成行的邏輯位元線(未繪示)。匯流排1430上的位址係被提供至位元線解碼器1470(行位址)以及字元線解碼器1440(列位址)。方塊1480中的感測電路/資料輸入結構，包括用以寫入、讀取、抹除以及電阻飄移復原處理等操作的電壓及/或電流源，係透過資料匯流排1475耦接至位元線解碼器1470。透過線1485，資料係提供至/自積體電路上的其他電路1490，像是一般用途處理器或特殊用途應用電路，或是可提供記憶裝置1400所支持的系統上晶片(system-on-a-chip)功能的模組組合。其他電路1490可例如包括輸入/輸出埠。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110、120、130、140‧‧‧下限
115、125、135、145‧‧‧上限
Rmax‧‧‧最大電阻值
tmax‧‧‧時間
300、400、500‧‧‧流程圖
310、320、330、340、410、420、430、440、450、510‧‧‧步驟
611‧‧‧第一電極
612‧‧‧介質
613‧‧‧記憶元件
614‧‧‧第二電極
615、715‧‧‧主動區域
620‧‧‧加熱器
630‧‧‧虛線
640、740‧‧‧溫度剖面
650‧‧‧熔點
812、822、832、1112、1122、1132A、1132B、1132C、1132D‧‧‧復原後範圍
813、823、833、1113、1123、1133A、1133B、1133C、1133D、1143E、1143F‧‧‧復原前範圍
811、821、831、1111、1121、1131‧‧‧初始範圍
840、1140‧‧‧垂直線
920、930、1150A、1150B、1150C、1150D、1150E、1150F‧‧‧圈框
(1)、(2)、(3)、(4)、(5)、(6)‧‧‧時段
1210‧‧‧矩形脈衝波形
1211、1221‧‧‧低振幅
1212、1222、1242‧‧‧高振幅
1213、1243‧‧‧上升緣
1223‧‧‧上升坡
1214、1224、1244‧‧‧下降緣
1215、1225、1245‧‧‧時間長度
1220‧‧‧斜上脈衝波形
1230‧‧‧L型脈衝波形
1240‧‧‧第二脈衝波形
1310‧‧‧重設脈衝
1320‧‧‧設定脈衝
1330‧‧‧復原脈衝
1340‧‧‧讀取脈衝
1350‧‧‧熔點溫度
1360‧‧‧結晶溫度
1315、1325、1335、1345‧‧‧電流振幅
T1、T2、T3、T4‧‧‧時間長度
1400‧‧‧記憶裝置
1410‧‧‧控制器
1420、1480‧‧‧方塊
1430‧‧‧匯流排
1440‧‧‧字元線解碼器
1445‧‧‧字元線
1460‧‧‧記憶陣列
1465‧‧‧全域位元線
1470‧‧‧位元線解碼器
1475‧‧‧資料匯流排
1485‧‧‧線
1490‧‧‧其他電路
第1A圖繪示MLC PCM記憶胞在一電阻值範圍的電阻值飄移係數。 第1B圖繪示PCM記憶胞隨時間電阻值飄移後的電阻值分布。 第2A、2B、2C、2D及2E圖繪示電阻值飄移下的兩狀態。 第3圖繪示一例示的流程圖，用以對記憶裝置中記憶胞陣列的一或多組記憶胞進行電阻值飄移復原處理。 第4圖繪示一例示的流程圖，用以對記憶胞陣列中的一組記憶胞執行電阻值飄移復原處理，當中使用具有不同脈衝波形的復原脈衝。 第5圖繪示一例示的流程圖，用以對記憶胞陣列中的一組記憶胞執行電阻值飄移復原處理，當中使用具有相同脈衝波形的復原脈衝。 第6A圖繪示具有記憶元件的記憶胞，記憶元件包括具有結晶態材料的主動區。 第6B圖繪示通過對應第6A圖之記憶元件中心的溫度剖面。 第6C圖為對應於第6A及6B圖之記憶元件之熱圖。 第7A圖繪示包括記憶元件之記憶胞，該記憶元件包括具有非晶態材料之主動區。 第7B圖繪示通過對應第7A圖之記憶元件中心的溫度剖面。 第7C圖為對應於第7A及7B圖之記憶元件之熱圖。 第8圖繪示利用例示之復原脈衝進行電阻值飄移復原的實驗結果。 第9圖繪示記憶胞的錯誤電阻值位準可被電阻值飄移復原處理修正。 第10圖繪示在採用及不採用本文所述之電阻值飄移復原處理的情況下，實驗資料中的第一錯誤。 第11A、11B、11C、11D、11E及11F圖繪示對應於第10圖中時段(1)、(2)、(3)、(4)、(5)、(6)的電阻值飄移復原處理實驗結果。 第12A及12B圖繪示適用於本文所述之電阻值飄移復原處理之復原脈衝之脈衝波形。 第13圖繪示針對相變記憶胞之設定、重設、讀取以及復原脈衝之例子。 第14圖為記憶電路的簡化方塊圖。
300‧‧‧流程圖
310、320、330、340‧‧‧步驟

Claims (15)

  1. 一種操作記憶裝置的方法，該記憶裝置包括一陣列的複數個記憶胞，該方法包括： 透過施加複數個程式化脈衝至該些記憶胞，以於N個電阻值指定範圍中建立複數個電阻值位準，藉此程式化該陣列中的該些記憶胞以儲存資料；以及 對該陣列中的該些記憶胞執行一電阻值飄移復原處理，包括： 施加具有一脈衝波形的一復原脈衝至一組程式化記憶胞，其中該组程式化記憶胞中的該些記憶胞在至少二個的該些電阻值指定範圍中具有電阻值位準。
  2. 如申請專利範圍第1項所述之方法，其中該N個電阻值指定範圍包括一高電阻值範圍以及一低電阻值範圍，在該高電阻值範圍中，該些記憶胞包括具有一第一體積之非晶態材料的主動區，在該低電阻值範圍中，該些記憶胞包括具有一第二體積之非晶態材料的主動區，該第二體積小於該第一體積，且該脈衝波形係用來使在該高電阻值範圍中的該些記憶胞的該些主動區的溫度高於一熔點，並使在該低電阻值範圍中的該些記憶胞的該些主動區的溫度低於該熔點，其中N大於2。
  3. 如申請專利範圍第2項所述之方法，其中該N個電阻值指定範圍包括一或多個中間電阻值範圍，在該一或多個中間電阻值範圍中，該些記憶胞包括具有體積介於該第一體積和該第二體積之間之非晶態材料的主動區，該一或多個中間電阻值範圍係介於該高電阻值範圍和該低電阻值範圍之間，其中N大於2。
  4. 如申請專利範圍第1項所述之方法，更包括： 施加一组復原脈衝，該组復原脈衝包括具有該脈衝波形的該復原脈衝以及具有一第二脈衝波形的一第二復原脈衝，該第二脈衝波形對應於該組程式化記憶胞中一記憶胞的一決定的電阻位準。
  5. 如申請專利範圍第1項所述之方法，更包括： 讀取該組程式化記憶胞中的該些記憶胞以決定該組程式化記憶胞中的該些記憶胞的電阻值位準；以及 施加複數個復原脈衝至該組程式化記憶胞中位於該決定的電阻值位準的記憶胞，該些復原脈衝的脈衝波形係各別對應於該決定的電阻值位準。
  6. 如申請專利範圍第1項所述之方法，更包括： 讀取該組程式化記憶胞中的該些記憶胞以決定該組程式化記憶胞中的該些記憶胞的電阻值位準；以及 施加複數個復原脈衝至該組程式化記憶胞中位於該多個決定的電阻值位準的記憶胞，該些復原脈衝具有一相同脈衝波形。
  7. 如申請專利範圍第1項所述之方法，包括： 施加複數個復原脈衝至該組程式化記憶胞中位於多個電阻值位準的記憶胞，該些復原脈衝具有一相同脈衝波形。
  8. 一種記憶裝置，包括： 一陣列的複數個記憶胞，該些記憶胞具有一可程式化電阻記憶元件；以及 一控制器，耦接該陣列，透過施加複數個程式化脈衝至該些記憶胞，以於N個電阻值指定範圍中建立複數個電阻值位準，藉此程式化該陣列中的該些記憶胞以儲存資料，並對該陣列中的該些記憶胞執行一電阻值飄移復原處理，其中該電阻值飄移復原處理包括： 施加具有一脈衝波形的一復原脈衝至一组程式化記憶胞，其中該组程式化記憶胞中的該些記憶胞在至少二個以上的該些電阻值指定範圍中具有電阻值位準。
  9. 如申請專利範圍第8項所述之記憶裝置，其中該N個電阻值指定範圍包括一高電阻值範圍以及一低電阻值範圍，該高電阻值範圍中的該些記憶胞包括具有一第一體積之非晶態材料的主動區，該低電阻值範圍中的該些記憶胞包括具有一第二體積之非晶態材料的主動區，該第二體積小於該第一體積，且該脈衝波形係用來使在該高電阻值範圍中的該些記憶胞的該些主動區的溫度高於一熔點，並使在該低電阻值範圍中的該些記憶胞的該些主動區的溫度低於該熔點，其中N大於2。
  10. 如申請專利範圍第9項所述之記憶裝置，其中該N個電阻值指定範圍包括一或多個中間電阻值範圍，在該一或多個中間電阻值範圍中的該些記憶胞包括具有體積介於該第一體積和該第二體積之間之非晶態材料的主動區，該一或多個中間電阻值範圍係介於該高電阻值範圍和低電阻值範圍之間，其中N大於2。
  11. 如申請專利範圍第8項所述之記憶裝置，其中該控制器用以施加一组復原脈衝，該组復原脈衝包括具有該脈衝波形的該復原脈衝以及具有一第二脈衝波形的一第二復原脈衝，該第二脈衝波形對應於該組程式化記憶胞中一記憶胞的一決定的電阻位準。
  12. 如申請專利範圍第8項所述之記憶裝置，其中各該電阻值指定範圍係對應一特定資料值。
  13. 如申請專利範圍第8項所述之記憶裝置，其中該控制器用以： 讀取該組程式化記憶胞中的該些記憶胞以決定該組程式化記憶胞中的該些記憶胞的電阻值位準；以及      施加複數個復原脈衝至該組程式化記憶胞中位於該決定的電阻值位準的記憶胞，該些復原脈衝的脈衝波形係各別對應於該決定的電阻值位準。
  14. 如申請專利範圍第8項所述之記憶裝置，其中該控制器用以：      讀取該組程式化記憶胞中的該些記憶胞以決定該組程式化記憶胞中的該些記憶胞的電阻值位準；以及      施加複數個復原脈衝至該組程式化記憶胞中位於該多個決定的電阻值位準的記憶胞，該些復原脈衝具有一相同脈衝波形。
  15. 如申請專利範圍第8項所述之記憶裝置，其中該控制器用以施加複數個復原脈衝至該組程式化記憶胞中位於多個電阻值位準的記憶胞，該些復原脈衝具有一相同脈衝波形。
TW104136543A 2015-09-04 2015-11-05 電阻飄移復原的記憶裝置及其操作方法 TWI581265B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/846,393 US9558823B1 (en) 2015-09-04 2015-09-04 Resistance drift recovery method for MLC PCM

Publications (2)

Publication Number Publication Date
TW201711032A true TW201711032A (zh) 2017-03-16
TWI581265B TWI581265B (zh) 2017-05-01

Family

ID=57867551

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136543A TWI581265B (zh) 2015-09-04 2015-11-05 電阻飄移復原的記憶裝置及其操作方法

Country Status (3)

Country Link
US (1) US9558823B1 (zh)
CN (1) CN106504785B (zh)
TW (1) TWI581265B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114694711A (zh) * 2020-12-29 2022-07-01 南亚科技股份有限公司 集成电路的可编程元件的电阻状态的鉴定方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373679B1 (en) * 2016-05-24 2019-08-06 SK Hynix Inc. Electronic device and method for reading data of resistive memory cell including drift recovery
KR102714144B1 (ko) * 2016-10-19 2024-10-10 에스케이하이닉스 주식회사 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
FR3066308B1 (fr) 2017-05-09 2021-07-30 Commissariat Energie Atomique Procede de gestion de l'endurance d'une memoire reinscriptible non volatile et dispositif de programmation d'une telle memoire
US10706920B2 (en) 2017-11-02 2020-07-07 Samsung Electronics Co., Ltd. Memory device
KR102157358B1 (ko) * 2019-01-07 2020-09-18 삼성전자 주식회사 저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법
US10943657B1 (en) * 2019-08-19 2021-03-09 Micron Technology, Inc. Mitigation of voltage threshold drift associated with power down condition of non-volatile memory device
JP2021039816A (ja) * 2019-09-05 2021-03-11 キオクシア株式会社 半導体記憶装置
US11195999B2 (en) 2019-11-13 2021-12-07 International Business Machines Corporation Phase change material with reduced reset state resistance drift
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
US11121319B2 (en) 2019-12-11 2021-09-14 International Business Machines Corporation Phase-change memory with no drift
US11164628B2 (en) * 2020-02-21 2021-11-02 International Business Machines Corporation Compensating PCM drift for neuromorphic applications
US11302390B2 (en) * 2020-07-10 2022-04-12 Micron Technology, Inc. Reading a multi-level memory cell
US11410722B2 (en) 2020-10-21 2022-08-09 Samsung Electronics Co., Ltd. Phase-change memory device for improving resistance drift and dynamic resistance drift compensation method of the same
US12408571B2 (en) 2021-06-25 2025-09-02 International Business Machines Corporation Phase change memory with graded heater
US12219884B2 (en) 2021-06-25 2025-02-04 International Business Machines Corporation Phase change memory with conductive rings
US12245530B2 (en) 2021-06-25 2025-03-04 International Business Machines Corporation Phase change memory with concentric ring-shaped heater
US11978511B2 (en) * 2021-07-23 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-change memory cell and method for fabricating the same
DE102021121750A1 (de) * 2021-08-23 2023-02-23 Rheinisch-Westfälische Technische Hochschule (RWTH) Aachen, Körperschaft des öffentlichen Rechts Verfahren zum Betreiben einer elektrisch programmierbaren Speicherzelle mit einem Chalkogenid für Mehrfach-Pegel Datenspeicher
US12402546B2 (en) 2021-12-28 2025-08-26 International Business Machines Corporation Composite material phase change memory cell
US20240071483A1 (en) * 2022-08-29 2024-02-29 Micron Technology, Inc. Drift correction in slc and mlc memory devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914801B2 (en) * 2003-05-13 2005-07-05 Ovonyx, Inc. Method of eliminating drift in phase-change memory
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR101469831B1 (ko) * 2007-04-30 2014-12-09 삼성전자주식회사 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
TWI375224B (en) * 2009-11-20 2012-10-21 Ind Tech Res Inst Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
US8779777B2 (en) * 2010-06-04 2014-07-15 Linear Technology Corporation Dynamic compensation of aging drift in current sense resistor
US9208871B2 (en) * 2012-01-30 2015-12-08 HGST Netherlands B.V. Implementing enhanced data read for multi-level cell (MLC) memory using threshold voltage-drift or resistance drift tolerant moving baseline memory data encoding
KR20140080945A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
JP2014211937A (ja) * 2013-04-03 2014-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
KR20150040605A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 리프레쉬 방법과 이를 포함하는 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114694711A (zh) * 2020-12-29 2022-07-01 南亚科技股份有限公司 集成电路的可编程元件的电阻状态的鉴定方法
TWI779768B (zh) * 2020-12-29 2022-10-01 南亞科技股份有限公司 可程式化元件之電阻狀態的鑑定方法

Also Published As

Publication number Publication date
US9558823B1 (en) 2017-01-31
CN106504785B (zh) 2019-07-05
TWI581265B (zh) 2017-05-01
CN106504785A (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
TWI581265B (zh) 電阻飄移復原的記憶裝置及其操作方法
JP4282612B2 (ja) メモリ装置及びそのリフレッシュ方法
JP5478861B2 (ja) 相変化物質をプログラミングする方法
TWI261752B (en) Refreshing memory cells of a phase change material memory device
KR101904209B1 (ko) 하드 비트 및 소프트 비트를 감지하기 위한 장치 및 방법
JP5321928B2 (ja) 相変化メモリの読み出し分布管理
KR102483922B1 (ko) 저항성 메모리 장치의 열화 감지 방법 및 시스템
TWI609374B (zh) 記憶體裝置與其操作方法
JP2009054274A (ja) 可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステム
JP2023516346A (ja) メモリセルのためのカウンタベースのセンス増幅器の方法
US10409676B1 (en) SRAM bit-flip protection with reduced overhead
KR102497214B1 (ko) 저항성 메모리 장치의 열화 보상 방법 및 시스템
CN114783495A (zh) 用于存储器装置中的写入操作的多阶跃预读
TWI842064B (zh) 在記憶體陣列中的偏移溫度不穩定校正
US9208876B1 (en) Verify pulse delay to improve resistance window
US9336874B2 (en) Mixed mode programming for phase change memory
KR20210036249A (ko) 크로스 포인트 비휘발성 메모리를 위한 프로그램 전류 펄스를 생성하고 조정하는 기법
TWI751495B (zh) 半導體記憶裝置
CN117935879A (zh) 忆阻器读取方法及计算机可读取介质
CN111354397B (zh) 重写存储器设备的方法、存储器控制器及其控制方法
CN112447205B (zh) 半导体存储装置
CN110612574A (zh) 存储器装置和控制存储器装置的方法
CN114514579A (zh) 用于减少存储器单元中的读取干扰的电压分布
CN118571286A (zh) 存储器装置及存储器系统
WO2025218300A1 (zh) 存储控制器、控制方法、存储系统和电子设备