[go: up one dir, main page]

TW201714008A - 陣列基板、顯示裝置及陣列基板的製備方法陣列基板 - Google Patents

陣列基板、顯示裝置及陣列基板的製備方法陣列基板 Download PDF

Info

Publication number
TW201714008A
TW201714008A TW105117104A TW105117104A TW201714008A TW 201714008 A TW201714008 A TW 201714008A TW 105117104 A TW105117104 A TW 105117104A TW 105117104 A TW105117104 A TW 105117104A TW 201714008 A TW201714008 A TW 201714008A
Authority
TW
Taiwan
Prior art keywords
film transistor
layer
thin film
gate insulating
insulating layer
Prior art date
Application number
TW105117104A
Other languages
English (en)
Other versions
TWI606289B (zh
Inventor
林欣樺
高逸群
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201714008A publication Critical patent/TW201714008A/zh
Application granted granted Critical
Publication of TWI606289B publication Critical patent/TWI606289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/427—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different thicknesses of the semiconductor bodies in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P30/204—
    • H10P30/21—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Health & Medical Sciences (AREA)

Abstract

一種陣列基板，其包括基板、設置於基板上的第一薄膜電晶體以及第二薄膜電晶體，該第一薄膜電晶體為金屬氧化物薄膜電晶體，該第二薄膜電晶體為低溫多晶矽薄膜電晶體，第一薄膜電晶體包括依次設置於基板上的緩衝層、閘極、閘極絕緣層，該第一薄膜電晶體還包括形成於閘極絕緣層上且彼此間隔的源極與汲極，以及對應該閘極形成於閘極絕緣層上的金屬氧化物半導體層，該金屬氧化物半導體層分別部分覆蓋所述源極與汲極。本發明還提供應用該陣列基板的顯示面板、顯示裝置及該陣列基板的製備方法。本發明陣列基板之金屬氧化物半導體層在源極、汲極形成之後沉積形成，可避免製備過程中對該金屬氧化物半導體層的損害。

Description

陣列基板、顯示裝置及陣列基板的製備方法陣列基板
本發明涉及一種陣列基板，應用該陣列基板的顯示面板及顯示裝置，及該陣列基板的製備方法。
平面顯示裝置具有機身薄、省電、無輻射等眾多優點，得到了廣泛的應用。習知的平面顯示裝置主要包括液晶顯示器（Liquid Crystal Display，LCD）及有機電致發光器件（Organic Electroluminescence Device，OELD），也稱為有機發光二極體（Organic Light Emitting Diode，OLED）。一般而言，顯示器的陣列基板包括一基板，所述基板上設置有連接畫素單元的畫素陣列及驅動所述畫素陣列的驅動電路。採用低溫多晶矽技術（LTPS）製造的多晶矽薄膜電晶體的電子遷移率大於金屬氧化物薄膜電晶體的電子遷移率，但多晶矽薄膜電晶體的漏電流高於金屬氧化物薄膜電晶體的漏電流。驅動電路上的薄膜電晶體需要電子遷移率較高以提升切換速度，而顯示區域內的薄膜電晶體需要較小的漏電流以避免顯示器亮度不均勻。
有鑑於此，有必要提供一種性能良好的陣列基板。
一種陣列基板，其包括基板、設置於基板上的第一薄膜電晶體以及第二薄膜電晶體，該第一薄膜電晶體為金屬氧化物薄膜電晶體，該第二薄膜電晶體為低溫多晶矽薄膜電晶體，第一薄膜電晶體包括依次設置於基板上的緩衝層、閘極、閘極絕緣層，該第一薄膜電晶體還包括形成於閘極絕緣層上且彼此間隔的源極與汲極，以及對應該閘極形成於閘極絕緣層上的金屬氧化物半導體層，該金屬氧化物半導體層分別部分覆蓋所述源極與汲極；第二薄膜電晶體包括依次設置於基板上的多晶矽半導體層、緩衝層、閘極以及閘極絕緣層。
一種陣列基板，其包括基板、設置於基板上的開關薄膜電晶體、驅動薄膜電晶體與多晶矽薄膜電晶體，該開關薄膜電晶體與該驅動薄膜電晶體均為金屬氧化物薄膜電晶體，該開關薄膜電晶體包括依次設置於基板上的緩衝層、閘極、閘極絕緣層，該開關薄膜電晶體還包括形成於閘極絕緣層上且彼此間隔的源極與汲極，以及對應該閘極形成於閘極絕緣層上的金屬氧化物半導體層，該開關薄膜電晶體的該金屬氧化物半導體層分別部分覆蓋該開關薄膜電晶體的所述源極與汲極；該驅動薄膜電晶體包括依次設置於基板上的緩衝層、閘極、閘極絕緣層，該驅動薄膜電晶體還包括形成於閘極絕緣層上的源極與汲極，以及對應該閘極形成於閘極絕緣層上的金屬氧化物半導體層，該驅動薄膜電晶體的金屬氧化物半導體層分別部分覆蓋該驅動薄膜電晶體的所述源極與汲極；該多晶矽薄膜電晶體包括依次設置於基板上的多晶矽半導體層、緩衝層、閘極、以及閘極絕緣層。
一種應用上述陣列基板的顯示面板與顯示裝置。
一種陣列基板的製備方法，其包括如下步驟：
提供一基板，在基板形成多晶矽半導體層；
在基板上沉積形成緩衝層，且在該緩衝層上沉積第一金屬層，蝕刻並圖案化該第一金屬層形成第一閘極與第二閘極，第二閘極對應該多晶矽半導體層；
沉積形成覆蓋該第一閘極與第二閘極的閘極絕緣層；
在閘極絕緣層上沉積第二金屬層並蝕刻圖案化該第二金屬層形成分別連接於該多晶矽半導體層兩側的第一源極與第一汲極，並形成位於該閘極絕緣層之間隔設置的第二源極與第二汲極；
在閘極絕緣層上沉積金屬氧化物材料並圖案化該金屬氧化物材料形成氧化物半導體層，該氧化物半導體層分別部分覆蓋該第二源極和該第二汲極。
本發明的陣列基板包括多晶矽薄膜電晶體與金屬氧化物薄膜電晶體，該低溫多晶矽式薄膜電晶體具有高電子遷移率以提高驅動電路的反應速度，且該低溫多晶矽式薄膜電晶體體積小可使顯示裝置達到窄邊框，而該金屬氧化物半導體式薄膜電晶體具有低漏電流可降低功耗。該金屬氧化物半導體層在源極、汲極形成之後沉積形成，從而可以避免高溫氫化製程時對該金屬氧化物半導體層的損害，且該金屬氧化物半導體層在形成源極與汲極之後形成，可避免蝕刻時對該金屬氧化物半導體層的損害。
圖1為本發明第一實施方式陣列基板的剖面示意圖。
圖2至圖6為圖1所示的陣列基板各製作步驟之結構示意圖。
圖7為圖1所示的陣列基板的製造流程圖。
圖8為本發明第二實施方式的陣列基板的剖面示意圖。
圖9為圖8所示陣列基板的畫素單元等效電路圖。
圖10至圖14為圖8所示的陣列基板各製作步驟之結構示意圖。
圖15為圖8所示的陣列基板的製造流程圖。
請參閱圖1，圖1是本發明一實施方式的陣列基板10剖面示意圖。在本實施方式中，該陣列基板10為LCD的陣列基板。該陣列基板10包括至少兩種不同類型的薄膜電晶體(Thin Film Transistor, TFT)的複合電晶體結構，在本實施方式中，該兩種不同類型的薄膜電晶體為低溫多晶矽(Low Temperature Poly Silicon, LTPS)薄膜電晶體與金屬氧化物(Metal Oxide)薄膜電晶體。該低溫多晶矽薄膜電晶體具有高電子遷移率、體積小的特性，該金屬氧化物(Metal Oxide)薄膜電晶體具有低漏電流特性。
該陣列基板10包括基板101、第一薄膜電晶體100、第二薄膜電晶體200、覆蓋該第一薄膜電晶體100及該第二薄膜電晶體200的平坦化層19、設置在該平坦化層19上的公共電極層21、及與該第一薄膜電晶體100連接的畫素電極層23。在本實施方式中，該第一薄膜電晶體100為金屬氧化物薄膜電晶體，該第二薄膜電晶體200為低溫多晶矽薄膜電晶體。
該第一薄膜電晶體100為一底柵 (Bottom-gate)型薄膜電晶體，包括緩衝層103、閘極105、閘極絕緣層107、源極109、汲極111及金屬氧化物半導體層113。該緩衝層103、該閘極105、該閘極絕緣層107依次設置在該基板101上。該閘極絕緣層107受閘極105厚度的影響，從而對應該閘極105處呈一凸台形狀。該源極109與該汲極111同層分離設置，且分別設置在該閘極絕緣層107的凸台的兩相對側。該金屬氧化物半導體層113對應閘極105設置在該源極109與汲極111之間的該閘極絕緣層107上，並分別部分覆蓋該源極109與該汲極111。該金屬氧化物半導體層113用於電連接該源極109與該汲極111。該畫素電極層23與該汲極111電連接。該閘極絕緣層107包括垂直並遠離基板101的方向依次層疊設置的第一閘極絕緣層1071與第二閘極絕緣層1072。在本實施方式中，該金屬氧化物半導體層113為氧化銦鎵鋅(Indium Gallium Zinc Oxide, IGZO)。在其他實施方式中，該金屬氧化物半導體層113可為氧化鋅(Zinc Oxide, ZnO)、氧化銦(Indium Oxide, InO)及氧化鎵(Gallium Oxide, GaO)中的至少一種。
該第二薄膜電晶體200為一頂柵（Top-gate）型薄膜電晶體，包括多晶矽(Poly-silicon)半導體層201、緩衝層203、閘極205、閘極絕緣層207、源極209與汲極211。該多晶矽半導體層201、該緩衝層203、該閘極205、該閘極絕緣層207自下而上依次層疊設置在該基板101上，且該閘極205對應該多晶矽半導體層201設置。該源極209經貫穿該緩衝層203、閘極絕緣層207的第一通孔213(如圖5所示)與該多晶矽半導體層201電連接，該汲極211經貫穿該緩衝層203、閘極絕緣層207的第二通孔215(如圖5所示)與該多晶矽半導體層201電連接。該閘極絕緣層207包括垂直並遠離基板101的方向依次層疊設置的第一閘極絕緣層2071與第二閘極絕緣層2072，且該第一閘極絕緣層2071與第一閘極絕緣層1071同層設置，該第二閘極絕緣層2072與該第二閘極絕緣層1072同層設置。該緩衝層203與該緩衝層103同層設置。
在本實施方式中，該緩衝層103、203的材料為絕緣材料，如氧化矽、氮化矽。該第一閘極絕緣層1071、2071的材料為氧化矽，該第二閘極絕緣層1072、2072的材料為氮化矽。
請一併參閱2至圖7，其中圖2至圖6為圖1所示的陣列基板10各製作步驟之結構示意圖，圖7為圖1所示的陣列基板10的製造流程圖。該陣列基板10的製備方法包括如下步驟：
步驟301，請參閱圖2，提供一基板101，在基板101上沉積一非晶矽層並經過鐳射退火(Laser Annealing)、離子摻雜工藝形成多晶矽半導體層201。該基板101可以是，但不限於，玻璃基板或石英基板。
步驟303，請參閱圖3，沉積形成該緩衝層103、203，且在該緩衝層103、203上沉積第一金屬層，蝕刻並圖案化該第一金屬層形成閘極105、205。其中，在形成有該多晶矽半導體層201的該基板101上沉積一絕緣材料層，從而在第二薄膜電晶體200區域形成覆蓋該多晶矽半導體層201的緩衝層203與在第一薄膜電晶體100區域覆蓋該基板的緩衝層103，接著，沉積該第一金屬層。在本實施方式中，藉由黃光微影蝕刻法蝕刻第一金屬層以對應該多晶矽半導體層201形成該閘極205及對應該第一薄膜電晶體100形成該閘極105，該第一金屬層可為金屬材料或金屬合金，如鉬(Mo)、鋁(Al)、鉻(Cr)、銅(Cu)、釹(Nd)等。所述黃光微影蝕刻法為液晶顯示面板的陣列基板製備工藝中常見的工藝步驟，此處不再贅述。
步驟305，請參閱圖4，沉積形成覆蓋該閘極205與該閘極105的雙層結構的閘極絕緣層107與207。具體地，在形成有該閘極205與該閘極105的基板101上依序沉積第一絕緣材料層與第二絕緣材料層，從而在該第一薄膜電晶體100區域形成覆蓋該閘極105的閘極絕緣層107，同時在該第二薄膜電晶體200區域形成覆蓋該閘極205的閘極絕緣層207。其中，該閘極絕緣層107受閘極105厚度的影響，從而對應該閘極105處呈一凸台形狀。該閘極絕緣層107包括該第一閘極絕緣層1071與該第二閘極絕緣層1072，該閘極絕緣層207包括第一閘極絕緣層2071與該第二閘極絕緣層2072。接著，利用光罩為遮蔽在該第一、第二閘極絕緣層2071、2072及該緩衝層203上形成第一通孔213與第二通孔215，以曝露出部分多晶矽半導體層201。在本實施例中，該第一絕緣材料層與該第二絕緣材料層的材料不同，分別為氧化矽與氮化矽。
步驟307，僅對該第二薄膜電晶體200的區域進行氫化製程。在本實施方式中，該氫化製程的環境溫度大於400℃。
步驟309，請參閱圖5，沉積第二金屬層並蝕刻圖案化該第二金屬層形成對應該多晶矽半導體層201設置的源極209與汲極211及對應閘極105兩相對側設置的源極109與汲極111。其中，該源極109與該汲極111同層分離設置，且分別設置在該閘極絕緣層107的凸台的兩相對側。該源極209經該第一通孔213與該多晶矽半導體層203連接，該汲極211經該第二通孔215與該多晶矽半導體層203連接。
步驟311，請參閱圖6，沉積金屬氧化物材料並圖案化該金屬氧化物材料以形成對應該閘極105的該氧化物半導體層113。該金屬氧化物半導體層113對應閘極105形成在該源極109與汲極111之間的該閘極絕緣層107上，並與該源極109、汲極111相接觸。在本實施方式中，該氧化物半導體層113材料為氧化銦鎵鋅(Indium Gallium Zinc Oxide, IGZO)、氧化鋅(Zinc Oxide, ZnO)、氧化銦(Indium Oxide, InO)及氧化鎵(Gallium Oxide, GaO)中的至少一種。
步驟313，請參閱圖1，形成平坦化層19覆蓋該第一薄膜電晶體100、該第二薄膜電晶體200，並在平坦化層19上依次形成畫素電極層23、公共電極層21，該畫素電極層23與該第一薄膜電晶體100連接。
該陣列基板10包括低溫多晶矽式薄膜電晶體與金屬氧化物半導體式薄膜電晶體。該低溫多晶矽式薄膜電晶體具有高電子遷移率以提高驅動電路的反應速度，且該低溫多晶矽式薄膜電晶體體積小可使顯示裝置達到窄邊框，而該金屬氧化物半導體式薄膜電晶體具有低漏電流可降低功耗。進一步，該第一薄膜電晶體100的金屬氧化物半導體層113在源極109、汲極111形成之後沉積形成，從而可以避免該第二薄膜電晶體200進行高溫氫化製程時對該金屬氧化物半導體的損害，且該金屬氧化物半導體層113在形成源極109與汲極111之後形成，可避免蝕刻該第二金屬層對該金屬氧化物半導體層的損害。
請參考圖8，圖8是本發明另一實施方式的陣列基板40剖面示意圖。在本實施方式中，該陣列基板40為有機發光二極體(Organic Light Emitting Diode)顯示器的陣列基板。該陣列基板40包括至少兩種不同類型的薄膜電晶體的複合(Hybird)電晶體結構，在本實施方式中，該兩種不同類型的薄膜電晶體為低溫多晶矽薄膜電晶體與金屬氧化物薄膜電晶體。該低溫多晶矽薄膜電晶體具有高電子遷移率、體積小的特性，該金屬氧化物薄膜電晶體具有低漏電流特性。
請一併參考圖9，該陣列基板40包括多個畫素單元420，每一畫素單元420包括一發光二極體421、一開關薄膜電晶體400、一驅動薄膜電晶體500及一電容C。該開關薄膜電晶體400連接於閘極線G與資料線D之間，以控制所述驅動薄膜電晶體500的導通與否。所述驅動薄膜電晶體500還連接於一電源VDD與所述發光二極體421之間。所述驅動薄膜電晶體500用於根據流過自身的電流控制所述發光二極體421發射的光的量。所述電容C為一存儲電容，連接於所述驅動薄膜電晶體500的閘極與汲極之間，以調整所述驅動薄膜電晶體500的狀態進而調整所述述發光二極體421發射的光的量。
該陣列基板40包括基板401、開關薄膜電晶體400及驅動薄膜電晶體500與多晶矽薄膜電晶體600，覆蓋該開關薄膜電晶體400、驅動薄膜電晶體500及多晶矽薄膜電晶體600的平坦化層49、設置在該平坦化層49上的發射材料51、陰極53、介電層55及與該驅動薄膜電晶體500連接的陽極57。在本實施方式中，該開關薄膜電晶體400、驅動薄膜電晶體500為金屬氧化物薄膜電晶體，該多晶矽薄膜電晶體600為低溫多晶矽薄膜電晶體。
該開關薄膜電晶體400、驅動薄膜電晶體500的結構基本相同，在此僅對該驅動薄膜電晶體500作說明。該驅動薄膜電晶體500為一底柵型薄膜電晶體，包括緩衝層503、閘極505、閘極絕緣層507、源極509、汲極511及金屬氧化物半導體層513。該緩衝層503、該閘極505、該閘極絕緣層507依次設置在該基板501上。該閘極絕緣層507受閘極505厚度的影響，從而對應該閘極505處呈一凸台形狀。該源極509與該汲極511同層分離設置，且分別設置在該閘極絕緣層507的兩相對側，該金屬氧化物半導體層513對應閘極505設置在該源極509與汲極511之間的該閘極絕緣層507上，並與該源極509、汲極511相接觸。該金屬氧化物半導體層513用於連接該源極509與該汲極511。該陽極57與該汲極511電連接。該閘極絕緣層507包括沿垂直並遠離基板401的方向依次層疊設置的第一閘極絕緣層5071與第二閘極絕緣層5072。在本實施方式中，該金屬氧化物半導體層513為氧化銦鎵鋅。在其他實施方式中，該金屬氧化物半導體層513可為氧化鋅、氧化銦及氧化鎵中的至少一種。
該多晶矽薄膜電晶體600為一頂柵型薄膜電晶體，包括多晶矽半導體層601、緩衝層603、閘極605、閘極絕緣層607、源極609與汲極611。該多晶矽半導體層601、該緩衝層603、該閘極605、該閘極絕緣層607自下而上依次層疊設置在該基板601上，且該閘極605對應該多晶矽半導體層601設置。該源極609經貫穿該緩衝層603、閘極絕緣層607的第一通孔613(如圖13所示)與該多晶矽半導體層601連接，該汲極611經貫穿該緩衝層603、閘極絕緣層607的第二通孔615(如圖13所示)與該多晶矽半導體層601連接。該閘極絕緣層607包括沿垂直並遠離基板401的方向依次層疊設置的第一閘極絕緣層6071與第二閘極絕緣層6072，且該第一閘極絕緣層6071與第一閘極絕緣層6071同層設置，該第二閘極絕緣層6072與該第二閘極絕緣層6072同層設置。該緩衝層603與該緩衝層503同層設置。
在本實施方式中，該多晶層半導體層603的材料為低溫多晶矽。該第一閘極絕緣層5071、6071的材料為氧化矽，該第二閘極絕緣層5072、6072的材料為氮化矽。
請一併參閱10至圖15，其中圖10至圖14為圖8所示的陣列基板40各製作步驟之結構示意圖，圖15為圖8所示的陣列基板40的製造流程圖。該陣列基板40的製備方法包括如下步驟（備註：由於該開關薄膜電晶體400與驅動薄膜電晶體500的結構基本相同，因此下述的方法未描述開關薄膜電晶體400的製備，只要在製備驅動薄膜電晶體500的各個元件時相應多製備一份即可得到開關薄膜電晶體400）：
步驟701，請參閱圖10，提供基板401，在基板401上沉積非晶矽層並經過鐳射退火(Laser Annealing)、離子摻雜工藝形成多晶矽半導體層601。該基板401可以是，但不限於，玻璃基板或石英基板。
步驟703，請參閱圖11，沉積形成該緩衝層503、603，且在該緩衝層503、603上沉積第一金屬層，蝕刻並圖案化該第一金屬層形成閘極505、605。其中，在形成有該多晶矽半導體層601的該基板401上沉積一絕緣層，從而形成覆蓋該多晶矽半導體層601的緩衝層603且在該開關薄膜電晶體400與驅動薄膜電晶體500區域形成覆蓋該基板401的緩衝層603，接著，沉積該第一金屬層。在本實施方式中，藉由黃光微影蝕刻法蝕刻第一金屬層以對應該多晶矽半導體層601形成該閘極605及對應該驅動薄膜電晶體500形成該閘極505，該第一金屬層可為金屬材料或金屬合金，如鉬(Mo)、鋁(Al)、鉻(Cr)、銅(Cu)、釹(Nd)等。
步驟705，請參閱圖12，沉積形成覆蓋該閘極505與該閘極505的雙層結構的閘極絕緣層607與507。具體地，在形成有該閘極605與該閘極505的基板401上依序沉積第一絕緣材料層與第二絕緣材料層，從而在該開關薄膜電晶體400與驅動薄膜電晶體500區域形成覆蓋該閘極505的閘極絕緣層507，同時在該多晶矽薄膜電晶體600區域形成覆蓋該閘極605的閘極絕緣層607。其中，該閘極絕緣層607受閘極605厚度的影響，從而對應該閘極605處呈一凸台形狀。該閘極絕緣層507包括該第一閘極絕緣層5071與該第二閘極絕緣層5072，該閘極絕緣層607包括第一閘極絕緣層6071與該第二閘極絕緣層6072。接著，利用光罩為遮蔽在該第一、第二閘極絕緣層5071、6072及該緩衝層603上形成第一通孔613與第二通孔615，以曝露出部分多晶矽半導體層601。在本實施例中，該第一絕緣材料層與該第二絕緣材料層的材料不同，分別為氧化矽與氮化矽。
步驟707，僅對該多晶矽薄膜電晶體600的區域進行氫化製程。在本實施方式中，該氫化製程的環境溫度大於400℃。
步驟709，請參閱圖13，沉積第二金屬層並蝕刻圖案化該第二金屬層形成對應該多晶矽半導體層601設置的源極609與汲極611與對應閘極505兩相對側設置的源極509與汲極511。其中，該源極509與該汲極511同層分離設置，且分別設置在該閘極絕緣層507的凸台的兩相對側。該源極609經該第一通孔613與該多晶矽半導體層603連接，該汲極611經該第二通孔615與該多晶矽半導體層603連接。
步驟711，請參閱圖14，沉積金屬氧化物材料並圖案化該金屬氧化物材料以形成對應該閘極505的該氧化物半導體層513。該金屬氧化物半導體層513對應閘極505形成在該源極509與汲極511之間的該閘極絕緣層507上，並與該源極509、汲極511相接觸。在本實施方式中，該氧化物半導體層113材料為氧化銦鎵鋅、氧化鋅、氧化銦及氧化鎵中的至少一種。
步驟713，請參閱圖8，形成平坦化層49覆蓋該開關薄膜電晶體400、驅動薄膜電晶體500及多晶矽薄膜電晶體600，然後在平坦化層19上依次形成發射材料51、陰極53，介電層55及與該驅動薄膜電晶體500連接的陽極57。
本發明還保護應用實施例一之陣列基板的液晶顯示面板與液晶顯示裝置，及應用實施例二之陣列基板的OLED顯示面板與OLED顯示裝置。
10，40‧‧‧陣列基板
101，401‧‧‧基板
100，‧‧‧第一薄膜電晶體
200‧‧‧第二薄膜電晶體
19，49‧‧‧平坦化層
21‧‧‧公共電極層
23‧‧‧畫素電極層
103，203，503，603‧‧‧緩衝層
105，205，505，605‧‧‧閘極
107，207，507，607‧‧‧閘極絕緣層
1071，2071，5071，6071‧‧‧第一閘極絕緣層
1072，2072，6072，6072‧‧‧第二閘極絕緣層
109，209，509，609‧‧‧源極
111，211，511，611‧‧‧汲極
113，513‧‧‧金屬氧化物半導體層
201，601‧‧‧多晶矽半導體層
420‧‧‧畫素單元
421‧‧‧發光二極體
400‧‧‧開關薄膜電晶體
500‧‧‧驅動薄膜電晶體
600‧‧‧多晶矽薄膜電晶體
51‧‧‧發射材料
53‧‧‧陰極
55‧‧‧介電層
57‧‧‧陽極
213，613‧‧‧第一通孔
215，615‧‧‧第二通孔
無
10‧‧‧陣列基板
101‧‧‧基板
100‧‧‧第一薄膜電晶體
200‧‧‧第二薄膜電晶體
19‧‧‧平坦化層
21‧‧‧公共電極層
23‧‧‧畫素電極層
103，203‧‧‧緩衝層
105，205‧‧‧閘極
107，207‧‧‧閘極絕緣層
1071，2071‧‧‧第一閘極絕緣層
1072，2072‧‧‧第二閘極絕緣層
109，209‧‧‧源極
111，211‧‧‧汲極
113‧‧‧金屬氧化物半導體層
201‧‧‧多晶矽半導體層

Claims (13)

  1. 一種陣列基板，其包括基板、設置於基板上的第一薄膜電晶體以及第二薄膜電晶體，其改良在於：該第一薄膜電晶體為金屬氧化物薄膜電晶體，該第二薄膜電晶體為低溫多晶矽薄膜電晶體，第一薄膜電晶體包括依次設置於基板上的緩衝層、閘極、閘極絕緣層，該第一薄膜電晶體還包括形成於閘極絕緣層上且彼此間隔的源極與汲極，以及對應該閘極形成於閘極絕緣層上的金屬氧化物半導體層，該金屬氧化物半導體層分別部分覆蓋所述源極與汲極；第二薄膜電晶體包括依次設置於基板上的多晶矽半導體層、緩衝層、閘極以及閘極絕緣層。
  2. 如申請專利範圍第1項所述的陣列基板，其中：該第二薄膜電晶體還包括形成於閘極絕緣層上的源極與汲極，該源極經貫穿該緩衝層、閘極絕緣層與該多晶矽半導體層連接，該汲極貫穿該緩衝層、閘極絕緣層與該多晶矽半導體層連接。
  3. 如申請專利範圍第1項所述的陣列基板，其中：該第一薄膜電晶體與該第二薄膜電晶體的閘極絕緣層均包括沿垂直並遠離基板的方向依次層疊設置的第一閘極絕緣層與第二閘極絕緣層，第一閘極絕緣層的材料為氧化矽，該第二閘極絕緣層的材料為氮化矽。
  4. 如申請專利範圍第1項所述的陣列基板，其中：該陣列基板還包括覆蓋第一薄膜電晶體及第二薄膜電晶體的平坦化層、設置在該平坦化層上的公共電極層及與該第一薄膜電晶體連接的畫素電極層。
  5. 一種陣列基板，其包括基板、設置於基板上的開關薄膜電晶體、驅動薄膜電晶體與多晶矽薄膜電晶體，其改良在於：該開關薄膜電晶體與該驅動薄膜電晶體均為金屬氧化物薄膜電晶體，該開關薄膜電晶體包括依次設置於基板上的緩衝層、閘極、閘極絕緣層，該開關薄膜電晶體還包括形成於閘極絕緣層上且彼此間隔的源極與汲極，以及對應該閘極形成於閘極絕緣層上的金屬氧化物半導體層，該開關薄膜電晶體的該金屬氧化物半導體層分別部分覆蓋該開關薄膜電晶體的所述源極與汲極；該驅動薄膜電晶體包括依次設置於基板上的緩衝層、閘極、閘極絕緣層，該驅動薄膜電晶體還包括形成於閘極絕緣層上且彼此間隔的源極與汲極，以及對應該閘極形成於閘極絕緣層上的金屬氧化物半導體層，該驅動薄膜電晶體的金屬氧化物半導體層分別部分覆蓋該驅動薄膜電晶體的所述源極與汲極；該多晶矽薄膜電晶體包括依次設置於基板上的多晶矽半導體層、緩衝層、閘極、以及閘極絕緣層。
  6. 如申請專利範圍第5項所述的陣列基板，其中：該第二薄膜電晶體還包括形成於閘極絕緣層上的源極與汲極，該源極經貫穿該緩衝層、閘極絕緣層與該多晶矽半導體層連接，該汲極貫穿該緩衝層、閘極絕緣層與該多晶矽半導體層連接。
  7. 如申請專利範圍第5項所述的陣列基板，其中：該開關薄膜電晶體、該驅動薄膜電晶體與該多晶矽薄膜電晶體的緩衝層的材料為低溫多晶矽；該開關薄膜電晶體、該驅動薄膜電晶體與該多晶矽薄膜電晶體的閘極絕緣層均包括沿垂直並遠離基板的方向依次層疊設置的第一閘極絕緣層與第二閘極絕緣層，第一閘極絕緣層的材料為氧化矽，該第二閘極絕緣層的材料為氮化矽。
  8. 如申請專利範圍第5項所述的陣列基板，其中：該陣列基板還包括覆蓋該開關薄膜電晶體、該驅動薄膜電晶體與該多晶矽薄膜電晶體的平坦化層、設置在該平坦化層上的發射材料、陰極、介電層及與該驅動薄膜電晶體連接的陽極。
  9. 一種陣列基板的製備方法，其包括如下步驟：
    提供一基板，在基板形成多晶矽半導體層；
    在基板上沉積形成緩衝層，且在該緩衝層上沉積第一金屬層，蝕刻並圖案化該第一金屬層形成第一閘極與第二閘極，第二閘極對應該多晶矽半導體層；
    沉積形成覆蓋該第一閘極與第二閘極的閘極絕緣層；
    在閘極絕緣層上沉積第二金屬層並蝕刻圖案化該第二金屬層形成分別連接於該多晶矽半導體層兩側的第一源極與第一汲極，並形成位於該閘極絕緣層之間隔設置的第二源極與第二汲極；
    在閘極絕緣層上沉積金屬氧化物材料並圖案化該金屬氧化物材料形成氧化物半導體層，該氧化物半導體層分別部分覆蓋該第二源極和該第二汲極。
  10. 如申請專利範圍第9項所述的陣列基板的製備方法，其中：所述方法還包括形成平坦化層覆蓋閘極絕緣層、氧化物半導體層、所有的源極與汲極，並在平坦化層上形成畫素電極層與公共電極層的步驟。
  11. 如申請專利範圍第9項所述的陣列基板的製備方法，其中：所述方法還包括形成平坦化層覆蓋閘極絕緣層、氧化物半導體層、所有的源極與汲極，並在平坦化層上形成發射材料、陰極、介電層及陽極。
  12. 一種應用申請專利範圍第1-8項中任意一項所述陣列基板的顯示面板。
  13. 一種應用申請專利範圍第1-8項中任意一項所述陣列基板的顯示裝置。
TW105117104A 2015-09-18 2016-05-31 陣列基板、顯示裝置及陣列基板的製備方法陣列基板 TWI606289B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562220261P 2015-09-18 2015-09-18
US201562220258P 2015-09-18 2015-09-18
US201562220259P 2015-09-18 2015-09-18
US201562220257P 2015-09-18 2015-09-18

Publications (2)

Publication Number Publication Date
TW201714008A true TW201714008A (zh) 2017-04-16
TWI606289B TWI606289B (zh) 2017-11-21

Family

ID=58283227

Family Applications (4)

Application Number Title Priority Date Filing Date
TW105117102A TWI619152B (zh) 2015-09-18 2016-05-31 陣列基板、顯示裝置及陣列基板的製備方法陣列基板
TW105117104A TWI606289B (zh) 2015-09-18 2016-05-31 陣列基板、顯示裝置及陣列基板的製備方法陣列基板
TW105117101A TWI606581B (zh) 2015-09-18 2016-05-31 陣列基板、顯示裝置及陣列基板的製備方法
TW105117103A TWI618123B (zh) 2015-09-18 2016-05-31 陣列基板、顯示裝置及陣列基板的製備方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105117102A TWI619152B (zh) 2015-09-18 2016-05-31 陣列基板、顯示裝置及陣列基板的製備方法陣列基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW105117101A TWI606581B (zh) 2015-09-18 2016-05-31 陣列基板、顯示裝置及陣列基板的製備方法
TW105117103A TWI618123B (zh) 2015-09-18 2016-05-31 陣列基板、顯示裝置及陣列基板的製備方法

Country Status (3)

Country Link
US (7) US9768204B2 (zh)
CN (4) CN106558592B (zh)
TW (4) TWI619152B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI703735B (zh) * 2018-06-26 2020-09-01 鴻海精密工業股份有限公司 半導體基板、陣列基板、逆變器電路及開關電路

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
CN106558592B (zh) * 2015-09-18 2019-06-18 鸿富锦精密工业（深圳）有限公司 阵列基板、显示装置及阵列基板的制备方法
JP6758884B2 (ja) * 2016-04-01 2020-09-23 株式会社ジャパンディスプレイ 表示装置
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
JP6725317B2 (ja) * 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
KR102731378B1 (ko) * 2016-08-31 2024-11-15 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN106229297B (zh) * 2016-09-18 2019-04-02 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
KR102718044B1 (ko) * 2016-11-09 2024-10-18 엘지디스플레이 주식회사 포토 센서 및 그를 구비하는 표시장치
KR102699808B1 (ko) 2016-11-23 2024-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
WO2018163005A1 (ja) * 2017-03-10 2018-09-13 株式会社半導体エネルギー研究所 タッチパネルシステム、電子機器および半導体装置
CN110476255B (zh) * 2017-03-29 2023-09-19 夏普株式会社 半导体装置以及半导体装置的制造方法
CN106847834B (zh) * 2017-03-30 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN106952928B (zh) * 2017-03-30 2018-10-23 深圳市华星光电技术有限公司 一种tft背板的制作方法及tft背板
CN108732609B (zh) * 2017-04-24 2022-01-25 睿生光电股份有限公司 感测装置
CN107146809A (zh) * 2017-05-16 2017-09-08 京东方科技集团股份有限公司 阵列基板及其制造方法
CN107248521B (zh) * 2017-06-19 2020-01-31 深圳市华星光电半导体显示技术有限公司 Amoled背板结构
CN109216373B (zh) * 2017-07-07 2021-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107818989B (zh) 2017-10-20 2020-08-04 武汉华星光电技术有限公司 阵列基板及其制作方法
CN107731858B (zh) * 2017-10-27 2020-05-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示面板
CN108010917A (zh) 2017-11-02 2018-05-08 中华映管股份有限公司 有源器件阵列基板及其制作方法
KR102436813B1 (ko) 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
CN108231795B (zh) * 2018-01-02 2020-06-30 京东方科技集团股份有限公司 阵列基板、制作方法、显示面板及显示装置
CN110649003A (zh) * 2018-06-26 2020-01-03 鸿富锦精密工业（深圳）有限公司 半导体基板、阵列基板、逆变器电路及开关电路
JP7210179B2 (ja) 2018-07-25 2023-01-23 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
KR102664686B1 (ko) * 2018-10-22 2024-05-08 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
CN111092099A (zh) * 2018-10-23 2020-05-01 宸鸿光电科技股份有限公司 有机发光二极管显示装置
TWI675460B (zh) * 2018-12-10 2019-10-21 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
CN109659235B (zh) * 2018-12-14 2021-12-03 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
CN110148600A (zh) * 2019-05-05 2019-08-20 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
TWI726348B (zh) * 2019-07-03 2021-05-01 友達光電股份有限公司 半導體基板
CN114864647B (zh) 2019-08-23 2025-03-28 京东方科技集团股份有限公司 显示装置及其制备方法
CN112635571B (zh) 2019-09-24 2024-08-02 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
CN110620120B (zh) * 2019-09-25 2022-07-29 福州京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN110707098B (zh) * 2019-09-27 2022-08-23 上海天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN110660814A (zh) * 2019-09-29 2020-01-07 合肥京东方卓印科技有限公司 一种阵列基板、显示面板和阵列基板的制作方法
CN110690170A (zh) * 2019-10-23 2020-01-14 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板
CN110729237A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
CN110993613A (zh) * 2019-11-27 2020-04-10 武汉华星光电技术有限公司 阵列基板及其制造方法
CN111029346A (zh) * 2019-11-27 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法及电子设备
CN111081719A (zh) * 2019-12-12 2020-04-28 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
CN110993698B (zh) * 2019-12-18 2022-11-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP7315452B2 (ja) * 2019-12-20 2023-07-26 株式会社ジャパンディスプレイ 光センサ装置
CN113096593A (zh) * 2019-12-23 2021-07-09 深圳市柔宇科技股份有限公司 像素单元、阵列基板与显示终端
JP2021128978A (ja) * 2020-02-12 2021-09-02 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
CN111312826B (zh) * 2020-03-04 2024-01-19 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
CN111580304B (zh) * 2020-05-06 2021-09-24 Tcl华星光电技术有限公司 背光模组、显示面板及电子装置
CN111913323B (zh) * 2020-06-10 2023-08-25 上海天马微电子有限公司 阵列基板、背光模组、显示面板、显示装置及制备方法
CN111900187B (zh) * 2020-07-13 2022-04-12 淄博职业学院 一种艺术品展示屏及其制作方法
JP7396967B2 (ja) * 2020-07-30 2023-12-12 株式会社Subaru 車両用乗員報知装置
KR102835255B1 (ko) * 2020-10-12 2025-07-16 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
CN112331705B (zh) * 2020-10-28 2022-09-02 昆山工研院新型平板显示技术中心有限公司 显示基板及其制备方法
CN112436020B (zh) * 2020-11-23 2024-03-05 京东方科技集团股份有限公司 一种显示背板及其制备方法
KR20220072930A (ko) * 2020-11-25 2022-06-03 삼성디스플레이 주식회사 표시 장치
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
TWI778496B (zh) 2021-01-15 2022-09-21 友達光電股份有限公司 主動元件及其製造方法
CN113066798B (zh) * 2021-03-08 2022-11-08 武汉华星光电技术有限公司 驱动基板、显示面板及驱动基板的制备方法
CN113113424B (zh) * 2021-03-17 2024-02-02 武汉华星光电半导体显示技术有限公司 显示面板
CN113097230B (zh) * 2021-03-29 2023-01-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN113270424B (zh) * 2021-05-13 2022-07-29 Tcl华星光电技术有限公司 显示面板及其制备方法
CN115377208B (zh) * 2021-05-20 2025-02-25 合肥京东方显示技术有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板和装置
CN113192990B (zh) * 2021-06-03 2024-08-13 合肥维信诺科技有限公司 阵列基板及其制作方法、显示面板
CN113421887A (zh) * 2021-06-15 2021-09-21 合肥维信诺科技有限公司 阵列基板、阵列基板的制备方法及显示面板
CN113327949A (zh) * 2021-06-16 2021-08-31 京东方科技集团股份有限公司 显示面板、显示面板的制作方法及显示装置
CN114156285B (zh) * 2021-11-30 2023-08-22 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN115172380A (zh) * 2022-06-10 2022-10-11 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
TWI814534B (zh) * 2022-08-12 2023-09-01 超炫科技股份有限公司 像素佈局結構和電致發光顯示器

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
JP5091378B2 (ja) * 2001-08-17 2012-12-05 株式会社ジャパンディスプレイセントラル レーザアニール方法及びレーザアニール条件決定装置
US6582875B1 (en) * 2002-01-23 2003-06-24 Eastman Kodak Company Using a multichannel linear laser light beam in making OLED devices by thermal transfer
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
CA2443206A1 (en) * 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
KR101240648B1 (ko) * 2006-01-10 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101431136B1 (ko) * 2007-03-08 2014-08-18 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
WO2009019920A1 (ja) * 2007-08-09 2009-02-12 Sharp Kabushiki Kaisha 回路基板及び表示装置
US8822995B2 (en) * 2008-07-24 2014-09-02 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9111810B2 (en) * 2010-04-30 2015-08-18 Sharp Kabushiki Kaisha Circuit board and display device including first and second channel layers made of different semiconductor materials
TWI438868B (zh) * 2010-07-30 2014-05-21 友達光電股份有限公司 互補金氧半電晶體及其製作方法
DE102011053665B4 (de) * 2010-09-20 2016-06-30 Lg Display Co., Ltd. Anzeigevorrichtung mit organischen lichtemittierenden Dioden und Herstellungsverfahren für dieselbe
US9634029B2 (en) * 2011-03-17 2017-04-25 E Ink Holdings Inc. Thin film transistor substrate and display device having same
JP6006572B2 (ja) * 2011-08-18 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
TW201427025A (zh) * 2012-12-25 2014-07-01 Hon Hai Prec Ind Co Ltd 薄膜電晶體
TW201427026A (zh) * 2012-12-25 2014-07-01 Hon Hai Prec Ind Co Ltd 薄膜電晶體
KR20150019989A (ko) * 2013-08-12 2015-02-25 엘지디스플레이 주식회사 유기 발광 디스플레이 장치용 어레이 기판 및 이의 제조 방법
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9412799B2 (en) * 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
CN103456765B (zh) * 2013-09-10 2015-09-16 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
JP2015060996A (ja) * 2013-09-19 2015-03-30 株式会社東芝 表示装置及び半導体装置
US9721973B2 (en) * 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR102172972B1 (ko) * 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
KR102298336B1 (ko) * 2014-06-20 2021-09-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102204397B1 (ko) * 2014-07-31 2021-01-19 엘지디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시장치
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
CN104538401B (zh) * 2014-12-23 2017-05-03 深圳市华星光电技术有限公司 Tft基板结构
TWI565082B (zh) * 2015-04-14 2017-01-01 鴻海精密工業股份有限公司 薄膜電晶體及其製造方法
CN106298837A (zh) * 2015-05-29 2017-01-04 鸿富锦精密工业（深圳）有限公司 Oled显示面板及拼接显示装置
CN106558592B (zh) * 2015-09-18 2019-06-18 鸿富锦精密工业（深圳）有限公司 阵列基板、显示装置及阵列基板的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI703735B (zh) * 2018-06-26 2020-09-01 鴻海精密工業股份有限公司 半導體基板、陣列基板、逆變器電路及開關電路

Also Published As

Publication number Publication date
CN106558593B (zh) 2019-12-17
US10978498B2 (en) 2021-04-13
TWI606289B (zh) 2017-11-21
CN106558593A (zh) 2017-04-05
US20170084636A1 (en) 2017-03-23
CN106558594B (zh) 2019-09-13
CN106558538A (zh) 2017-04-05
TW201721721A (zh) 2017-06-16
TW201721720A (zh) 2017-06-16
US10319752B2 (en) 2019-06-11
TWI618123B (zh) 2018-03-11
US10276606B2 (en) 2019-04-30
TWI606581B (zh) 2017-11-21
US20170084639A1 (en) 2017-03-23
US9768204B2 (en) 2017-09-19
US20190252418A1 (en) 2019-08-15
CN106558592A (zh) 2017-04-05
US20170084641A1 (en) 2017-03-23
CN106558594A (zh) 2017-04-05
US20190109160A1 (en) 2019-04-11
US20180006065A1 (en) 2018-01-04
CN106558538B (zh) 2019-09-13
TWI619152B (zh) 2018-03-21
US10192897B2 (en) 2019-01-29
US11289518B2 (en) 2022-03-29
TW201714296A (zh) 2017-04-16
US20170084642A1 (en) 2017-03-23
CN106558592B (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
TWI606289B (zh) 陣列基板、顯示裝置及陣列基板的製備方法陣列基板
US12389678B2 (en) Method for fabricating array substrate
TWI580021B (zh) 有機發光二極體顯示器及製造其之方法
US9768323B2 (en) Manufacture method of dual gate oxide semiconductor TFT substrate and structure thereof
US9799677B2 (en) Structure of dual gate oxide semiconductor TFT substrate
US20100182223A1 (en) Organic light emitting display device
WO2017210926A1 (zh) Tft背板的制作方法及tft背板
WO2017206243A1 (zh) Amoled像素驱动电路的制作方法
CN103700629B (zh) 一种阵列基板及其制备方法、显示装置
EP3437140B1 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
TW201445734A (zh) 含有氧化物薄膜電晶體的平板顯示裝置及其製造方法
WO2017070868A1 (zh) N型tft的制作方法
WO2017024658A1 (zh) 有机发光显示器及其制造方法
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
CN104752426A (zh) 共栅极立体式cmos器件、oled器件及其制造方法
US20170352711A1 (en) Manufacturing method of tft backplane and tft backplane
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US8889444B2 (en) Method of manufacturing transistor, transistor, array substrate and display device
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN107464830A (zh) 阵列基板及制作方法、显示面板
CN117457677A (zh) 阵列基板、阵列基板的制备方法及显示装置