[go: up one dir, main page]

TW201703223A - 具有包圍從穿孔突出貫穿基板之傳導通孔的突部之特徵的微電子構件 - Google Patents

具有包圍從穿孔突出貫穿基板之傳導通孔的突部之特徵的微電子構件 Download PDF

Info

Publication number
TW201703223A
TW201703223A TW105105243A TW105105243A TW201703223A TW 201703223 A TW201703223 A TW 201703223A TW 105105243 A TW105105243 A TW 105105243A TW 105105243 A TW105105243 A TW 105105243A TW 201703223 A TW201703223 A TW 201703223A
Authority
TW
Taiwan
Prior art keywords
conductive
substrate
electrically conductive
vias
electrically
Prior art date
Application number
TW105105243A
Other languages
English (en)
Inventor
塞普里昂 艾米卡 烏卓
查爾斯Ｇ 威奇克
亞卡爾古德Ｒ 西塔朗
虹 沈
孫卓文
亮 王
桂蓮 高
Original Assignee
英帆薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英帆薩斯公司 filed Critical 英帆薩斯公司
Publication of TW201703223A publication Critical patent/TW201703223A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W20/0245—
    • H10W20/0249—
    • H10W20/056—
    • H10W20/081—
    • H10W20/20—
    • H10W20/42—
    • H10W20/481—
    • H10W20/496—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一種具有導電通孔(114)之微電子構件中，該些導電通孔(114)係通過一基板(104)並且突出在該基板之上，導電的特徵(120E.A、120E.B)係被設置在該基板之上，其係包圍導電通孔的突部(114')以形成電容器、電磁屏蔽、以及其它可能的元件。其它特徵及實施例亦被提出。

Description

具有包圍從穿孔突出貫穿基板之傳導通孔的突部之特徵的微電子構件
本發明係有關於在微電子構件中的導電的特徵之佈局。一些實施例係提供電容器以及用於微電子構件的電磁屏蔽。
電容器係廣泛地使用在用於電荷儲存(例如，在記憶體及電源供應器中)、帶通的濾波(在無線電接收器中)、以及用於其它目的之電子電路中。一電容器係包含兩個藉由介電質分開的導電的電容器電極(亦被稱為電容器板，即使它們可能是平坦的、或者不是平坦的)。一種簡單的增加電容的方式是增加該些板的面積，但是此可能會非所要地增加微電子構件的橫向的面積。
一種在不增加一積體電路(IC)的橫向的面積下增加電容器面積的方式是以在該IC的基板之上形成半導體材料的向上的突部(鰭狀部(fin))，並且使得電容器板在該鰭狀部之上彎曲。圖1是展示例如在美國授權前的專利公開案號2011/0291166(2011年12月1日；發明人為Booth,Jr.等人)中敘述的結構。鰭狀部50是由一在基板58上的介電質54上的半導體層所形成的。介電質60、導體64、介電質68、以及導體72係被形成在該鰭 狀部之上。導體64及72係作為電容器板，並且介電質68是一種電容器介電質。額外的鰭狀部(未顯示)是由和鰭狀部50相同的層所形成的，以提供用於鰭狀FET(場效電晶體)的電晶體面積。
該電容器以及電晶體係被介電質74所覆蓋。接點76係提供對於該些電容器板的接達。
在一種變化中，一鰭狀部可以作為該些電容器電極中之一。亦見於美國專利號8,841,185(2014年9月23日，Khakifirooz等人)。
另一種增加電容器面積的方式是使用基板的相對側。圖2A係描繪例如是敘述在2013年2月12日授予DeBaets的美國專利號8,373,252中的設計。積體電路102係具有一半導體基板104，其係在頂端處具有電晶體(未顯示)。金屬線110G及110P係被形成在頂端處，以分別載有一接地電壓以及一電源電壓至該些電晶體。這些線係連接至被配置在貫穿該基板104的個別的穿孔118中之個別的導電的貫穿通孔(via)114G、114P。通孔114G、114P係連接至被形成在基板104的底部的一去耦電容器120之個別的電容器電極120E.G、120E.P。該些電容器電極是藉由電容器介電質120D分開的平坦的板。板120E.G係圍繞通孔114P的突部。電容器120係提供一用於在該積體電路中的某些信號的高頻成分之低阻抗的路徑。IC 102係具有多個在底部的電容器120(其中只有一個被展示)，因而該電容器面積係受限於該IC的橫向的面積。亦見於美國專利號7,851,321(Clevenger等人，2010年12月14日)。
電容器與電路在一基板的相對側的整合對於中介件(interposer)而言是高度所期望的；一中介件係提供在該中介件之上以及之下 的電路之間的互連。圖2B係展示一種用於一中介件的去耦電容器的設計，即如同在美國專利號7,510,928(Savastiouk等人，2009年3月31日)中所敘述者。該電容器120係被製造在中介件210中，該中介件210係被設置在積體電路102與一印刷電路板(PCB)220之間。該些電容器的電極120E(被展示為120E.A、120E.B)是被形成在該中介件的基板104之上的平的電極。電極120E係藉由介電質(未顯示)來和彼此分開。導電通孔114A、114B係藉由個別的穿孔118來通過該基板104。該些通孔114A、114B係從該PCB載有電源及接地電壓至該些IC。通孔114A係連接至電容器板120E.A，但是在不接觸板120E.B下通過一在板120E.B中的孔洞。類似地，通孔114B係連接至板120E.B，但是在不接觸板120E.A下通過一在板120E.A中的孔洞。
通孔114C係在PCB 220與IC 102之間運載電性信號。通孔114C係通過在基板104中的孔洞118，並且在不接觸電容器板120E.A及120E.B之下通過該兩個板。
通孔114A、114B、114C係連接至在該電容器之上的導線230。導線230係附接至IC 102。
在此設計中，電容器面積係受限於基板104的橫向的尺寸，並且受限於在該些電容器板中所做成用於通孔114的孔洞所占用的空間。
另一種可能性是在一中介件的基板104中的一穿孔118內的一垂直的電容器(圖3)。見於美國專利號6,498,381(2002年12月24日，Halahan等人)。電極120E係在孔洞118中被形成為個別的截頭錐的層；電極120E.A是內部的圓錐體，並且電極120E.B是外部的圓錐體。該些電極係藉由介電質120D來加以分開的。另一截頭錐的導電層(其係概要地藉由直線114來加 以展示)可以在相同的孔洞118中提供在該中介件的頂端與底部之間的一導電路徑。在該孔洞中的額外的截頭錐的導電層(未顯示)可以提供電磁屏蔽給該導電路徑。此種層係藉由使得該孔洞118足夠寬的而加以容納，但是此可能會非所要地增加該中介件的尺寸。電容器尺寸可以在垂直的尺寸上被增大，但是此需要一較深的孔洞118，因而複雜化製造，因為在較深的孔洞中形成電容器層是較困難的。
因此，對於電容器、EM屏蔽結構、以及其它電路而言是需要其它的設計。
此段落係總結本發明的某些特徵。其它特徵可能在後續的段落中加以描述。本發明係藉由所附的申請專利範圍所界定，該申請專利範圍係被納入於此段落內作為參考。
本發明的某些實施例係提供例如是電容器以及EM屏蔽結構的電路元件，其係適合用於中介件以及其它具有穿過基板的導電通孔之電路。就該電容並未受該構件的橫向的面積限制的意義而言，某些實施例是輕易可擴充的。再者，某些實施例可以是基於現有的製造技術。(然而，本發明並不限於此種實施例，除了是藉由所附的申請專利範圍所界定以外。)
在某些實施例中，本發明人係提供一種如同在圖3的垂直的電容器，但是其係從該穿孔中被取出到一在該基板之上(或是之下)的位置。一種兩個電容器的例子410係被描繪在圖4中。每一個通孔114係在該基板104之上形成一突部114'，並且每一個電容器120係包圍對應的突部114'並且藉由介電質420來和該突部分開。更具體而言，每一個電容器的內部的 電極120E.A、外部的電極120E.B、以及介電質120D就像是一套管(sleeve)來包圍對應的突部114'。通孔114可以載有在PCB、IC、或是任何其它構件之間的任何信號或是電源或接地電壓；因此，不同於鰭狀部50，通孔114並不必專用於電容器。該些電容器電極120E可以連接至在該電容器之上或是之下的導線(未顯示，例如在基板104上、或是在該電容器之上的一重新分佈層中的導線)、或是連接至通孔突部114'、或是連接至任何其它特徵，例如是電晶體電極或是後段製程(BEOL)特徵，其可以是、或不是由和該些電容器電極相同的層所做成的(BEOL特徵是由覆蓋該些電晶體的層所做成的特徵；然而，本發明並不限於具有電晶體的結構)。結構410可以是一積體電路，並且可以是一中介件、或者不是一中介件。
在此實施例中，該電容器面積可以藉由使得該電容器更高，而且在不改變該基板尺寸下來加以增大。再者，該些電容器並不必延伸到穿孔118中(該些孔洞並未顯示在圖4中)；每一個孔洞118並不必是較寬於對應的通孔114所需的；相鄰該孔洞的基板區域係可利用於電路元件或是其它目的。然而，本發明並不限於此種實施例；例如，在某些實施例中，孔洞118係較寬於通孔114所需的，因而孔洞118可包含其它導電的元件，其例如是包含一電容器板。
該些電容器並不必是圓柱，而是可以為圓錐形或截頭錐形、或是其它的形狀。
被形成在不同的通孔114之處的個別的電容器120可以用許多方式來加以互連以提供不同的電容器電路，並且圖5A及5B係展示一如同圖2B中的電路的一個例子，其係提供一幾乎覆蓋整個基板的大電容器。 圖5A是一概要的橫截面及電路概要視圖，並且圖5B是一概要的俯視圖。每一個電容器120可以是如同在圖4中的圓柱形的，但是在圖5A的橫截面圖中，該電容器電極120E係以垂直線來呈現。電極120E.A是一覆蓋除了在通孔突部114'的位置以外的整個基板104的層504A的部分。電極504B也是單一層504A的部分；並且介電質120D係由延伸在該些層504A、504B之間的單一層所做成的。每一個層504A、504B、120D係覆蓋除了在通孔114以外的整個基板104。在每一個通孔114的電容器120因此是覆蓋除了在通孔114以外的整個基板的單一電容器的部分。若為所要的話，層504A及504B可以如同在圖2B地連接至該些通孔114中的兩個，其例如是藉由被配置在基板104中、或是在該些電容器之上的互連線(未顯示)。電容器板504A、504B沿著通孔突部114'的垂直的延伸部120E係在不增加基板104的尺寸之下增加該電容。
額外的層可以包圍圖4或5A-5B的電容器120的垂直的部分，以提供具有包圍通孔突部114'的電極之額外的電容器。再者，額外的層可被設置在垂直的延伸部120E.A之內，以提供額外的電容器。
該些通孔突部114'可以連接至在該些電容器板之上的其它電路；該些電容器板並未限制通孔114的使用、也未限制在該些電容器之上或是之下的電路的橫向的尺寸。
在某些實施例中，一通孔突部114'係作用為一電容器板。另一板係由層504A所提供；層504B至少是在該突部周圍被省略。或者是，層504B係作用為另一板，並且層504A至少是在該突部周圍被移除。
類似的技術可以提供EM屏蔽。例如，在圖4或5A-5B的一 變化中，層504B係被省略，並且層504A係被使用作為一用於突部114'及/或基板104的EM屏蔽。例如，若圖5A的層504A係被設置在互連接一PCB與IC的一中介件內(如同在圖2B中)，則層504A可被利用以將IC 102與PCB電路屏蔽開。
在某些實施例中，該些突部114'可以在無額外的微影下加以形成：通孔114可以藉由標準的技術來加以形成，並且突部可以例如是藉由基板104的一適當的毯覆式蝕刻來加以獲得。然而，在某些實施例中，該基板係藉由一選擇性的(非毯覆式)蝕刻而被圖案化，以視不同目的所需要地形成具有不同高度的突部。
這些特徵及實施例並非限制本發明。其它實施例及變化是在本發明的藉由所附的申請專利範圍所界定的範疇內。
50‧‧‧鰭狀部
54‧‧‧介電質
58‧‧‧介電質
60‧‧‧介電質
64‧‧‧導體
68‧‧‧介電質
72‧‧‧導體
74‧‧‧介電質
76‧‧‧接點
102‧‧‧積體電路
104‧‧‧半導體基板
110G、110P‧‧‧金屬線
114‧‧‧通孔(導體)
114A、114a、114B、114b、114C、114G、114P‧‧‧導電通孔
114BA‧‧‧阻障層
114'、114'.1、114'.2、114'.3‧‧‧突部
118‧‧‧穿孔
118a、118b‧‧‧孔洞
120、120'、120'.1、120.2、120'.3‧‧‧電容器
120D‧‧‧電容器介電質
120E、120E.A‧‧‧電容器電極(垂直的延伸部)
120E.B、120E.G、120E.P‧‧‧電容器電極
210‧‧‧中介件
220‧‧‧印刷電路板(PCB)
230‧‧‧導線
410‧‧‧例子(結構)
410B‧‧‧側
410C‧‧‧電容器側
420‧‧‧介電質
504、504A、504B‧‧‧導電層(電容器板)
610‧‧‧介電質
614‧‧‧重新分佈層(RDL)
614C‧‧‧接觸墊
614D‧‧‧介電層
618‧‧‧介電層
620‧‧‧光阻遮罩(阻劑)
630‧‧‧介電層
640C‧‧‧接觸墊
810‧‧‧電路元件
1010‧‧‧凹處
1110‧‧‧遮罩層
1120‧‧‧導體
D‧‧‧直徑
H‧‧‧高度
H'‧‧‧突部高度
H"‧‧‧電容器電極高度
P‧‧‧間距
圖1、2A係描繪根據習知技術的微電子構件之垂直的橫截面。
圖2B係描繪根據習知技術的一微電子構件之一垂直的橫截面以及一電路圖。
圖3是描繪根據習知技術的一微電子構件之一立體剖視圖以及一電路圖。
圖4是描繪根據本發明的某些實施例的一微電子構件之立體圖。
圖5A係描繪根據本發明的某些實施例的一微電子構件之一垂直的橫截面以及一電路圖。
圖5B是根據本發明的某些實施例的一微電子構件的平面圖。
圖6A、6B、6C.1係描繪根據本發明的某些實施例的在中間的製造階段的微電子構件之垂直的橫截面。
圖6C.2是根據本發明的某些實施例的在一中間的製造階段的一微電子構件的平面圖。
圖6D、6E、6F、6G、6H、6I、6J、7、8，9、10A、10B、10C、11A、11B、11C、11D、11E、11F、11G、11H、12A、12B係描繪根據本發明的某些實施例的在製造期間的微電子構件之垂直的橫截面。
在此段落中敘述的實施例係描繪本發明，而非限制本發明。本發明係藉由所附的申請專利範圍所界定。
在此揭露內容中，除非另有指出，否則該術語"導電的"係表示導電度。該術語"絕緣體"係表示電性絕緣。"介電質"係表示任何的電性絕緣體，但不一定具有高的介電常數。
本發明的某些實施例現在將會相關一中介件的例子來加以描繪，但是如同以上所指出的，本發明並不限於中介件。
圖6A係描繪以上相關圖4或圖5A-5B所述的結構410的某些實施方式的開始的製造階段。為了便於參考，結構410的頂端側(電容器側)係在圖4、5A、6A以及後續的圖中被標記為410C；底部側係被標記為410B。圖6A係顛倒展示該結構，其中該電容器側410C是在底部。本發明並不限於在圖式中所展示的特定空間的方位。
圖6A的製造階段可以是習知的。基板104可以是任何適當的材料，例如是半導體、玻璃、金屬、陶瓷、有機、無機、或是以上類型 的混合物(合成物)、或是其它適當的類型。例如，若基板104係被用來形成電晶體區域，則單晶矽或是其它半導體材料可能是適當的。其它在選擇該基板材料及厚度上的因素係包含剛性(用於機械式支撐)、熱膨脹係數(CTE)、以及其它可能的因素。
孔洞118係藉由一遮罩的蝕刻、或是雷射或機械式鑽孔、或是某種其它適當的方法，而被形成在該基板的頂表面中。或者是，該些孔洞可以同時與該基板一起形成，例如是當該基板係由模製或印刷來做成時。在所示的實施例中，孔洞118是盲孔的，其尚未穿過該基板。該些孔洞係接著被內襯介電質610(若該基板本身是介電質，則其可被省略)。接著，該些孔洞係被填滿導體114。這些技術的許多變化是可能的；見於例如是由Shen等人於2014年3月14日申請的美國專利申請案號14/214,365中，其係被納入在此作為參考；以及見於前述的美國專利號6,498,381以及7,510,928中，其都被納入在此作為參考。因此，在一變化中，導體114是一內襯在該介電質610之上的表面的膜，但是並未填滿該些孔洞。再者，如同在專利6,498,381以及7,510,928中所述，基板104可以是已經被預處理以形成例如是電晶體、電阻器、電容器、等等的電路(未顯示)；BEOL電路亦可以是已經被形成；或是此種電路只有部分可以是已經被形成；且/或此種電路可以是稍後在以下敘述的其它製造步驟期間或是之間被形成、或是可以不曾有此種電路被形成。
此種電路的一個例子是重新分佈層(RDL)614，其可能被形成為一或多個BEOL層，並且在圖6B中所示，其係在圖6A的階段之後被形成在基板104上。RDL 614係提供導線230以及接觸墊614C，該些接觸墊 614C稍後可以附接至其它電路，例如是IC 102(圖2B)、一PCB、或者可能是其它電路。線230係以一所要的圖案來互連該些通孔114以及接觸墊614C。線230係由一或多個導電層所形成的，並且這些層可以藉由概要地展示在614D的介電層來和基板104以及彼此分開。
接著(圖6C.1)，基板104係從該底部(電容器)側410C被薄化，以將孔洞118轉變成穿孔。通孔114'的突出部分係被標記為114。圖6C.2係展示一範例的仰視圖，其中通孔114係被配置成一陣列。該些通孔可以用任何圖案來加以配置。可以有任意數量的通孔114，其包含可能只有一通孔。該些通孔可以是圓形或非圓形的、圓柱形或圓錐形或截頭錐形的、或是具有其它的形狀。在同一個結構中的不同的通孔可以具有不同的形狀及尺寸。在一範例實施例中，每一個通孔114是一具有5到100微米直徑D以及20到500微米的高度H的圓柱；該通孔的高寬比H/D是3到10；介電質610是0.05到1微米厚的(例如，二氧化矽或矽氮化物、或是某種其它類型)；突部高度H'是該通孔高度H的40到60%；但是此圖示並非限制性的。
在基板薄化之前，一傳輸晶圓(未顯示)可以附接至該結構的頂端側410B，以使得基板傳輸變得容易、降低或消除基板翹曲、改善在製造期間的散熱、或者可以是為了其它目的。該傳輸晶圓可以是稍後在例如是電容器的形成之後的任何適當的階段加以移除。
在基板104之上的通孔突部114'將會提供支撐給電容器電極。該些突部可以具有任何和製程一致的尺寸。由該些突部所提供的電容增加可以如下地被估計。假設每一個突部114'是一具有直徑D以及高度H'的圓柱，並且該通孔114係在一間距P之下。該垂直的電容器的面積係大 約等於該突部的側表面積A0=π*D*H'。實際上，電容器電極的高度可能是稍微小於H'，因為介電質或是其它層可能被形成在基板104與電容器電極之間的基板上。讓吾人將該電容器電極高度表示為H"。因此，A0是超過π*D*H"。將該基板面積表示為AS，可以在間距P之下做成的通孔114的數目大約是AS/P2。因此，總電容器面積大約是：A0*AS/P2=π*D*H"*AS/P2
令R表示此電容相對基板面積AS的比例，亦即每單位基板面積的"套管"電容(垂直的電容)。則：R=π*D*H"/P2
被表示為該基板面積AS的一百分比PR之下，該垂直的電容是R*100，亦即：PR=100*π*D*H"/P2、或是PR=100* H"*(π*D/P2)
某些實施例係使用以下的尺寸：
讓吾人假設突部114'的高度H'係變化在5到260μm之間。此係一可行的範圍，而且其它值也是可行的。該電容器電極高度H"可以是大致相同的、或是幾微米較小的(在以下敘述的實施例中，由於額外的介電質被置放在該基板上，因此該些電極並未到達該基板104；該額外的介電 質、電容器電極以及電容器介電質分別可以是小於1微米厚的，因此該電極高度H"可以是大約1到259μm，但是更大的高度也是可行的)。
在以上的表1中，最大的D/P2比例是在最後一行。對於此行而言，對於H"=10μm，該PR值是15.7%。對於電極高度H"=100μm，該PR值係成比例地增加到157%。對於電極高度H"=250μm，該PR值係變成392%，亦即該垂直的電容器面積幾乎是該基板面積的四倍。(包含在該些通孔114之間的面積的總電容當然是更大的。)相較於其中電容器面積並不大於基板面積的圖2A-2B的電容器，此係為一重要的改善。
圖6D係展示下一個製造階段；該結構係被顛倒展示，其中電容器側410C是在頂端。
如上所提到的，介電質610並不存在於某些實施例中(例如，若基板104是介電質)。若為所要的話，一個新的介電層618可被形成在該些突部114'之上，以隔離該些突部與電容器電極且/或保護該基板104。該新的介電質可以在後續的步驟中保護基板104免於污染，例如保護一矽基板免於金屬的雜質。在具有上述的尺寸H及D的某些實施例中，介電質618是一100至700nm的二氧化矽、矽氮化物、矽碳化物、或其之組合、或是任何其它適當的介電質的層，其係藉由CVD(化學氣相沉積)、PVD(物理氣相沉積)、ALD(原子層沉積)、或是某種其它適當的製程來加以沉積。若介電質610亦存在的話，則介電質610及618在每一個突部114'周圍之組合的厚度是150至750nm。這些尺寸只是被給出用於說明而已，並且是非限制性的。
在某些實施例中，層618是由一種可流動的材料所做成，例如是有機聚合物，其係流動在該結構之上並且被固化成為固相。範例的有 機聚合物基的材料係包含液晶以及那些被使用作為用於微電子構件的囊封材料及底膠填充者。在某些實施例中，該可流動的層618係選擇性地加濕基板104的表面，但是並不加濕介電質610、或是若介電質610不存在的話，其並不加濕突部114'。因此，突部114'以及介電質610係突出在介電質618的(可能是平的)頂表面之上。然而，若一些介電質618係保留在突部114'或介電質610的突出的部分上，則介電質618可以在被固化之前或是之後，藉由例如是刷洗以從此種突出的部分移除。若為所要的話，此設計可被利用以除去在突部114'之上的介電質618。再者，介電質618可以只從所選的突部114'之上被移除，以將接著被形成的電容器電極連接至此種所選的突部114'(如同例如在以下相關圖9敘述的)。再者，刷洗可以是不必要的，尤其是若介電質618具有低的黏度時。範例的適當的室溫黏度值是200泊(poise)或更低、可以是100泊或更低、或甚至是10泊或更低。適合用於介電質618之範例的低黏度的材料是那些用於毛細管底膠填充者。此種材料可以藉由轉移模製或是其它技術來加以沉積。所產生的層618可以具有任何適當的厚度，可能是1μm或更高、或甚至是5μm或更高、或若為所要的話，甚至是20μm或更高。
圍繞每一個突部114'的介電質610及/或618係對應於圖4的介電質420。
接著，一導電層504A係被形成，以覆蓋該結構的頂表面。此層可以是保形的，其輪廓是依照在下面的拓撲；其在突部114'的側壁之上的厚度係小於在突部之間的距離的一半。範例的厚度是30到1000nm。層504A可以是任何導電材料，例如是金屬、TiN、TaN/Ta(一層TaN以及一層 鉭)、鎳合金、銅或其合金、鋁或其合金、鎢或其合金、這些材料的各種組合、重摻雜的多晶矽、導電的聚合物、或是某種其它導體。材料及厚度的選擇係依據後續的處理而定。例如，一銅層可以藉由無電的電鍍、可能接著是有電的電鍍來加以形成、或是銅以及阻障層(例如鎳)的一組合可被利用；見於前述的美國專利號7,510,928中。然而，若層504A稍後將會被圖案化，則鋁可能是較佳的，因為其係比銅更容易圖案化。在一例子中，鋁係藉由PVD(可以是離子化PVD濺鍍)、或是CVD、或是ALD而被形成到一例如是200nm之適當的厚度。這些是非限制性的例子。
保形的介電層120D(圖6E)係被形成以覆蓋層504A的頂表面。該介電材料以及厚度係依據操作需求以及可利用的製程而定。例如，介電質120D可以是藉由CVD或PVD所形成的二氧化矽或矽氮化物、或是一高k的介電質(高介電常數的介電質)，例如是鉿氧化物、鋁氧化物、五氧化二鉭、二氧化鋯、及/或其它材料，其可以藉由ALD或是溶膠-凝膠的方法來加以形成到一5到50nm或更高的厚度。介電質120D可被製造為多個依序地彼此形成在其上的薄的介電層，以例如是抑制像是針孔的薄膜缺陷的發展。其它可行的製造技術係被描述在前述的美國專利號7,510,928中，而且其它技術仍然是可行的。
保形的導電層504B(圖6F)係被形成以覆蓋介電質120D的頂表面，其可能、但不一定是藉由和層504A相同的技術，並且可能、但不一定是具有相同的厚度。許多變化是可能的。例如，層504B可以是非保形的，例如其可以具有一覆蓋該些突部114'的平的頂表面。材料及厚度的選擇係未受限制的，並且是依據操作需求以及可利用的製程而定。
在正被敘述的實施例中，每一個層504A、120D、504B係覆蓋整個基板，但是在其它實施例中，層504A、120D的任一個可以在下一層的沉積之前被圖案化。
後續的處理係依據特定的應用而定。在圖6G的例子中，該三個電容器層係利用單一光阻遮罩620而被圖案化。在此例子中，該三個層係在突部114'之間被移除，以在每一個突部114'之處形成一個別的電容器120。為了便於在以下的參考，這些個別的電容器係被標記為120'。在其它實施例中，某些或是全部的電容器120'係被互連接以形成較大的電容器。例如，若如同在圖5A中只有一電容器是所要的話，則該圖案化步驟係被省略。
在某些實施例中，該三個層係利用個別的遮罩而被圖案化。例如，結構410可包含不具有通孔114的區域(未顯示)，並且在這些區域中，層504A、120D、504B的任一個或是多個可被圖案化，以提供任何所要的電路、或是連接此種電路至電容器120'。
阻劑620係被移除(圖6H)，但是在某些實施例中可能被保留在適當的地方。介電層630係被形成在基板104之上。介電質630可以覆蓋、或不覆蓋該些通孔114(其在圖6H中是覆蓋該些通孔)，並且可以具有、或不具有如同在圖6H中的一平的頂表面。該介電質可以是一模製化合物，其係藉由模製或旋轉塗佈方法而從一種當固化時會凝固的可流動的材料來加以沉積的，例如是聚醯亞胺或某種其它有機聚合物；例子是基於環氧樹脂、聚矽氧烷、聚氨酯、聚苯並噁唑(PBO)、或是苯環丁烯(BCB)的聚合物。另一種旋轉塗佈的可能性是低熔化溫度的玻璃。或者是，二氧化矽或矽氮化物可被利用，其例如是藉由CVD或PVD來加以沉積。層630可包含不同材 料層的一組合，例如一下方的二氧化矽的層以及在頂端的BCB。在某些實施例中，介電質630係在該些突部114'之間包含空孔，以降低在相鄰的電容器120'之間的電容；該些空孔可以藉由在較高的壓力下形成一氟化的二氧化矽層以作為層630的部分來加以形成。這些技術是在此項技術中眾所週知的，並且其它技術及沉積方法亦可被利用。
接著(圖6I)，突部114'係在頂端上被露出，以使得其可利用於電連接(例如連接至圖2B的PCB 220或IC 102、或是其它電路)。該露出製程例如可以是化學機械拋光(CMP)，其係移除層630、504B、120D、504A、618及610的非所要的部分。其它製程亦可被利用。
在某些CMP實施例中，為了降低該些電容器電極120E.A及120E.B彼此短路、或是短路至一突部114'的風險，該些導電層504A及/或504B及/或114'係在該CMP之後稍微凹陷到一低於介電層630、120D、618、610中的一或多個的表面之位準。此例如可以藉由一種對於該介電層選擇性的濕式蝕刻或是某種其它製程來加以完成。在另一例子中，若層504A及504B是鋁、或鈦、或鎢，則RIE(反應性離子蝕刻)可被利用。這些例子並非限制性的。該凹陷之一範例的深度可以是在該介電質之下小於10nm。該些電容器電極接著可以在接近一突部114'之處，在該突部周圍的不同的角度下來加以接觸，以降低該些電容器電極彼此短路的風險。(該些電容器電極可以藉由在圖6J中所示的RDL線230來加以接觸，並且該些接觸可以散佈在一突部114'的周圍，以降低短路的風險。)替代或是額外地，層504B可以凹陷到低於層114'的頂表面的位準處，且/或層504A可以凹陷到低於層504B的頂表面的位準處。
接著，根據需要來形成連接至通孔突部114'以及電容器電極120E.A及120E.B。例如(圖6J)，RDL 640係被形成在該結構之上，以藉由該RDL線230用一所要的圖案來互連該些特徵114'、120E.A、120E.B，並且將其連接至該RDL的頂端的接觸墊640C。接觸墊640C可以藉由焊料、熱壓、導電的黏著劑、離散的線、或是以上的組合、或是其它技術來連接至其它的電路元件(例如，PCB或IC)。
若該傳輸晶圓被使用在側410B，則該傳輸晶圓可以在此製造階段或是一後續的製造階段被移除。
如同可見於圖6I-6J中，層504A、120D及504B並非平的；每一個層係在每一個突部114'形成一在該突部周圍的套管狀的區域，其係包圍該突部並且沿著該突部延伸(在俯視圖中係類似於圖5B，儘管該圓形的形狀並非必要的)。由導電層504(504A及504B)所形成的套管區域並未延伸到包含該通孔114之對應的穿孔118中，並且可以與該孔洞的頂表面電性絕緣(例如，若層504並未電連接至該突部時)。每一個層504A、120D、504B在該突部側壁上的套管的厚度是相當小的。每一個層的套管的厚度係依據該層的厚度而定(其在某些實施例中是一微米或是更小的)，並且可被定義為在該套管的內表面與外表面，亦即面對該突部的表面與相反的表面之間的距離)。該套管的厚度可以是可變的，但是小於該套管的高度，例如該套管的內表面的高度(若該套管的高度係在該突部周圍變化，則該套管的高度是最小的高度)。見於在以上給出的範例的尺寸。然而，層504B可以具有一平的頂表面。
如同以上相關圖6D-6G所指出的，該些電容器層504A、 120D、504B可以在任何適當的階段，被個別地圖案化。例如，在某些實施例中，層504A完全並未被圖案化，並且提供在此層之上的電路與在此層之下的電路之間，例如是在之上的晶粒與一在之下的PCB(未顯示)之間的電磁屏蔽。此種未被圖案化的屏蔽層504A例如可以藉由利用圖6G的遮罩620來圖案化該層504B來加以設置，而不是圖案化層504A。
圖7是描繪在和圖6G相同的製造階段(在移除在該突部114'之上的電容器層之前)的另一例子。在此例子中，層504A係被沉積及圖案化以在每一個突部114'周圍具有直的側壁，而在底部並無橫向的延伸。接著，層120D係被沉積並且類似地圖案化。接著，層504B係被沉積並且類似地圖案化。由於在底部並無橫向的延伸，因此通孔114可以在不短路相鄰的電容器120'下，更緊密地在一起地加以做成。
注意到的是，在某些實施例中，該結構是一中介件；該側410B係連接至例如是在圖2B中的IC 102的晶粒，並且該電容器側410C係連接至一如是在圖2B中的220之PCB例。在許多IC系統中，由於PCB製造技術的限制，該PCB的接觸墊係具有一小於該晶粒的接觸墊的間距。若突部114'係被附接至PCB接觸墊，亦即RDL 640係被省略，則通孔114的間距需要匹配在PCB接觸墊之間的較大的間距。通孔114之較大的間距的需求可能會導致足夠的空間用於如同在圖6J中的橫向的電容器延伸。然而，若只有較少的空間用於電容器，則圖7的結構可能是較佳的。
不同的電容器在相同的結構中可以具有不同的輪廓。例如，在圖8中，電容器120'.1係如同在圖7中的電容器；電容器120.2係如同在圖6G中的電容器；在最右邊的突部114'之上並沒有電容器，亦即在該突部 之上的電容器層係被移除、或是電容器層未曾被形成(若該些電容器層係藉由一剝離製程來加以圖案化、或例如是藉由印刷而被形成時)。再者，如上所提到的，該些電容器電極120E可以連接至下面的特徵；在圖8中，電容器120'.2的電極120E.A係連接至一被形成在基板104中的電路元件810(例如，一電阻器、或是一電晶體電極、或是某種其它類型)。該連接係藉由一在介電質618中的孔洞；該孔洞是在層504A的沉積之前加以做成的。
在另一例子中(圖9)，電容器電極120E可以連接至某些或是全部的突部114'。例如，圖9是展示一在圖6I的階段的結構，其中三個電容器120'.1、120'.2、120'.3係被形成在該個別的突部114'.1、114'.2、114'.3的周圍。該些電容器電極係如同在圖2B互連地以形成一大的電容器，但是任何其它的電容器連接亦可以替代地被利用。在圖9中，電容器120'.3的電容器電極120E.A係實體接觸該突部114'.3；並且電容器120'.2的電容器電極120E.B係實體接觸突部114'.2。該結構例如可以如下地加以形成。首先，製造係如同在圖6A-6D中地進行，但是在導電層504A的沉積之前，該介電質610/618係選擇性地從在該突部114'.3之上被移除，以露出該突部的頂端及側壁。若介電質618是一種可流動的材料並且介電質610係如上所述地不存在時，則該選擇性的移除可以是利用一刷。或者是，該選擇性的移除可以是一遮罩的蝕刻。該遮罩(未顯示)可以是由兩個遮罩層所形成的，例如：首先，一平的遮罩層係被形成以覆蓋在通孔114之間的基板104，但是露出突部114'的頂端區段(此遮罩層可以在無微影下加以形成，其可能是用如上所述的一種低黏度聚合物基的材料)；接著，另一遮罩層(例如是光阻)係被形成以覆蓋全部的基板104以及除了突部114'.3之外的突部114'。突部114'.3 的頂端部分並未被該兩個遮罩層所覆蓋。
在露出突部114'.3的頂端及側壁的蝕刻之後，該兩個遮罩層係被移除。接著，層504A係如上所述地加以沉積，以實體接觸突部114'.3的頂端及側壁。
接著，在突部114'.2的頂端部分之上的層504A以及介電質610/618係選擇性地被移除，以露出該突部的頂端及側壁。該選擇性的移除例如可以藉由類似於以上針對於突部114'.3所述的兩個遮罩層而被達成。
接著，該兩個遮罩層係被移除，並且介電質120D係如上所述地(圖6E)被形成。介電質120D的在突部114'.2之上的一部分係被移除，以露出該突部的頂端及側壁，但是並不露出該層504A。此移除可以藉由如上所述的兩個遮罩層而被達成。
該些遮罩層係接著被移除，並且導電層504B係如上所述地(圖6E)加以沉積，以實體接觸突部114'.2的頂端及側壁。
後續的製造步驟可以是如上所述的。
類似於120D及504之額外的介電質及導電層可以藉由相同或類似的技術來加以做成，以提供額外的電容器電極、或是EM屏蔽、或是其它以一種類似的套管狀的方式來包圍任一個或是多個突部114'的特徵，其中該套管的厚度是小於該套管的高度。此種特徵的套管可以是、或者不是類似地連接至所選的突部114'、及/或連接至彼此。例如，一額外的介電層可以類似於120D而被做成在該結構之上，並且接著一類似於504A或504B之額外的導電層可加以沉積，並且實體連接至一突部114'及/或一層504A或504B。至層504A或504B的實體連接可以在具有或是不具有一實體 連接至該突部下，相鄰一突部114'來加以做成。
在某些實施例中，個別地採用或是被互連成為任何電容器電路(例如用以提供較大的電容)的個別的電容器120'以及其相關的通孔114係橫跨該基板104而被設置，並且被設置在其中較小的電容是所需的基板之內，以改善效能。類似地，額外的電容器電極、EM屏蔽、以及其它由層120D及/或504及/或接著沉積的額外的層所做成的特徵可以實體連接至突部114'及/或電容器電極。
類似於120D及504之額外的介電質及導電層可以藉由相同或類似的技術來加以做成，以提供額外的電容器電極、或是EM屏蔽、或是其它以一種類似的套管狀的方式來包圍任一個或是多個突部114'的特徵，其中該套管的厚度是小於該套管的高度。此種特徵的套管可以是、或者不是類似地連接至所選的突部114'、及/或連接至彼此。例如，一額外的介電層可以類似於120D而被做成在該結構之上，並且接著一類似於504A或504B之額外的導電層可加以沉積，並且實體連接至一突部114'及/或一層504A或504B。至層504A或504B的實體連接可以在具有或是不具有一實體連接至該突部下，相鄰一突部114'來加以做成。
在某些實施例中，製造順序係被顛倒於該RDL 614(圖6D)是在該基板104之前被形成。更具體而言，RDL 614可被形成在一下面的基板(未顯示)上、或是本身可以被一具有電路的基板所取代。此基板614可以是有機、陶瓷、半導體、疊層的、或是任何其它用在微電子的類型。
此種基板614係在頂端上具有接觸墊。通孔114是離散的，獨立式的線係被接合到這些接觸墊、或是被印刷在這些接觸墊上、或是藉 由電鍍及/或無電的電鍍及/或其它方法而被形成在這些接觸墊上。見於例如是名稱為"BVA中介件"的美國專利公開案號2014/0036454(Caskey等人，2014年2月6日)、以及美國專利號7,793,414(Haba等人，2010年9月14日)中，兩者係被納入在此作為參考。
接著，基板104係被形成，其可能是作為一介電層，例如是介電質囊封材料(例如，一有機模製化合物)，其可能是藉由模製或旋轉塗覆、或是藉由某種其它製程，例如是一有機或無機材料的CVD。或者是，基板104可以個別地被形成，並且通孔114可被插入在基板104中的穿孔內；見於前述的Haba等人的美國專利7,793,414中。通孔114係突出在基板104之上。為了任何所要的目的，例如是若基板104並非介電質時，為了隔離基板104與通孔114，介電質610可以在基板104之前事先被形成。接著，製造係如上相關圖6D以及後續的圖所述地繼續進行。
許多製程變化是可能的。例如，阻障層可被利用以避免相互擴散或腐蝕、或是用以改善黏著。因此，若通孔114是由銅所形成的，則一阻障層的鎳(可能是鎳磷、或某種其它鎳合金)可以被沉積在突部114'之上。在一個此種製程中，該阻障層係在介電質610之後被沉積(例如藉由PVD)到孔洞118(圖6A)中，以作為通孔114的部分。在另一變化中，該阻障層係在圖6C.1的階段之後被形成：該介電質610係從突部114'之上被移除，並且該阻障層係藉由無電的電鍍而被形成。如同在以下相關圖11E更詳細敘述的，一電鍍遮罩可被利用在基板104的電容器側410C上。
在以上的例子中，該圖式係展示該基板104為具有平的頂表面以及底表面，但是此並非必要的。例如，參照圖8，最右邊的通孔114並 未被用於電容器，因而靠近此通孔的基板104可以是較不淺的，以便於機械式地加強該結構。一種可能的製程係如下。首先，製造係如上地進行以提供圖6B的結構，亦即具有盲孔洞118以及盲通孔114。接著，該基板側410C係利用一遮罩的蝕刻而被薄化，以形成一凹處1010--見於圖10A，其係展示一具有四個通孔114的例子。該電容器將會被形成在該兩個中間的通孔114b的周圍；沒有電容器將會被形成在通孔114a的周圍。(在此圖中，該RDL 614係被展示為單一矩形，而不個別地顯示該RDL的介電質以及互連線)。該基板薄化係露出在所有的通孔114之上的介電質610，但是在凹處1010中的突部114'係比在該凹處之外者為較長的。在該薄化製程的一例子中，該基板側410C係首先例如是藉由研磨及/或CMP及/或化學蝕刻的一組合而被均勻地薄化，以只露出介電質610的頂端，並且降低到一稍微低於突部114的頂端的位準(在某些實施例中是低5μm)。接著，一遮罩係微影地被形成(未顯示)以界定該凹處1010，並且該凹處係藉由基板104的一遮罩的蝕刻而被形成。一範例的凹處深度係依據電容器套管之所要的高度而定；例如，在其中該基板104最初是一直徑300mm以及厚度650μm的矽晶圓，並且該通孔114直徑是2到200μm的某些實施例中，5到500μm係適當的。該遮罩接著係被移除。該製程以及尺寸並非限制性的。例如，在某些實施例中，通孔114a並不突出到該基板之外，亦即其頂表面係和基板104的頂表面齊平的、或是低於基板104的頂表面的位準。
該製造接著是用以上相關圖6D至9所述的任何方式來繼續。例如，圖10B及10C係分別展示在圖6G及6I的階段的結構。該阻劑620(圖10B)係覆蓋在該凹處1010內的電容器套管結構，但是該阻劑並不存 在於該凹處之外。因此，在該凹處之外的層504A、120D、504B係被移除。接著，介電質630(圖10C)係被形成以覆蓋在側410C上的結構，並且該結構係被平坦化(例如是藉由CMP)，以露出在該凹處之內以及之外的通孔114的頂端。例如是在圖6J中的RDL 640的RDL或其它特徵(未顯示)可被形成在頂端上。上述的其它變化可被利用於該些凹處的實施例。多個凹處可被形成在同一個基板104中，其中在每一個凹處內有個別組的電容器套管120'。這些電容器可以根據需要來加以互連；例如，在每一個凹處內的電容器層504A及504B可以根據需要來加以互連(注意到的是，如同以上針對於其它實施例所述的，這些層可以藉由個別的遮罩來加以圖案化，而不是如同在圖10B中的單一遮罩)。再者，利用圖10B的遮罩620或是個別的遮罩的任一種，該些電容器層504都可以藉由延伸在基板104的頂表面(410C)之上的凹處之間的導線來加以互連，並且可以連接至被形成在電容器側410C上的RDL。且/或該些層504可以連接至所選的通孔114，該些通孔114可以如上所述地(例如是參見圖9)藉由在RDL 614或是在側410C上的RDL中的線來加以互連。
在某些實施例中，在該凹處內的通孔114是較短的，以保護該介電質120D免於層630的平坦化蝕刻、或是免於其它處理。在這些實施例的某些個中，層504B係被省略；該些電容器板中之一係由通孔114本身所提供。一範例實施例係如下。首先，孔洞118(圖11A)係被形成為具有不同的深度；較深的孔洞係被展示在118a之處，並且較淺的孔洞係被展示在118b之處。該些電容器套管將會被做在孔洞118b之處，而不是118a。該些不同的深度可以藉由對於這些孔洞群組的每一個之不同的蝕刻而被達成。 或者是，在某些實施例中，單一蝕刻可被利用。例如，若基板104是矽，則若孔洞118b具有一較小的直徑，則單一RIE蝕刻可以形成該些孔洞118a及118b兩者；較小的直徑係由於RIE延遲而產生較小的深度。
該些孔洞係被填入通孔114以及選配的介電質610(圖11B)，並且RDL 614係如上相關圖6B所述的選配地被形成在頂端上。在圖11B中，較短的通孔114係被標記為114b；較長的通孔係被標記為114a。
接著(圖11C)，基板104係選擇性地被薄化，以如上針對於圖10A所述地，在較短的通孔114b周圍形成凹處1010。在一範例實施例中，基板104是一直徑300mm的單晶矽晶圓；每一個較長的通孔114a在直徑上是30μm並且在高度上是100μm，並且每一個較短的通孔114b在直徑上是20μm並且在高度上是70μm；該些較長的通孔114a係從基板104突出50μm；並且該些較短的通孔114b係突出20μm。該凹處1010是50μm深的。該凹處可包含一陣列的數百個或是數千個通孔114b，並且多個此種凹處可以存在。
選配的是，一阻障層係被形成在通孔114的突部之上，例如是若該些通孔係由銅所做成的。一範例的製程可以是如上所述的。更具體而言，介電質突部610係藉由一適當的蝕刻而從該些通孔114之上被移除(圖11D)，其可能是對於突部114以及基板104的材料有選擇性的非遮罩的蝕刻。(在某些實施例中，該蝕刻係讓介電質610從該通孔114周圍的基板稍微突出；例如，一遮罩層可以為此目的而被利用，例如是一在基板104上的薄的遮罩層，其係在無微影下加以沉積，並且在該蝕刻之後被移除。)接著(圖11E)，一新的光阻的遮罩層1110係被沉積及圖案化，以露出通孔114b 的頂端部分，但是完全地覆蓋在該凹處1010之外的結構。阻障層114BA係被電鍍在突部114b的露出的部分上。假設該基板並非介電質，則遮罩1110並不容許該阻障層被短路到基板104(若該基板是介電質、或者短路並不構成問題，則遮罩1110可被省略)。
遮罩1110係被移除(圖11F)，並且介電質120D係藉由任何如上所述的適當的製程，而在整個電容器側410C之上被形成為一薄層。在某些實施例中，介電質120D係保形的，並且其材料及厚度係如上所述地加以選擇。
接著(圖11G)，導電層504係選擇性地加以沉積，以提供電容器電極。此可以藉由以上針對於層504、504A、504B所述的任何適當的製程而被完成。一範例的製程是一具有層504(例如，銅)的PVD之剝離製程。層504係被展示為連續地延伸在多個通孔114b之上(類似於圖5A)，但是層504可被圖案化成為未連接的部分，每一個未連接的部分係延伸在一或多個通孔114b之上、但是並非全部的通孔114b之上，因而不同的通孔114b將會對應於可能未連接至彼此之不同的電容器。每一個通孔114b將會提供一藉由RDL 614來連接至外部電路的電容器板；多個通孔114b可以藉由該RDL來加以互連，以提供較大的電容。
接著(圖11H)，介電質630係被沉積在該電容器側410C上，並且被圖案化以露出該些非電容器的通孔114a以及在通孔114b之上的導體504。在該展示的例子中，一鑲嵌製程係被使用；換言之，孔洞係穿過在通孔114b之上的介電層630來加以做成，以露出該導體504；再者，孔洞係穿過在通孔114a之上的介電質630及120D來加以做成，以露出這些通孔； 該些孔洞係被填入導體1120(例如是金屬，其可能是銅或是金屬層的一組合)。該些穿過介電質630的孔洞可以藉由一蝕刻來加以做成，該蝕刻亦在介電質630中的孔洞之間形成溝槽(未顯示)(該些溝槽並未穿透該介電質)，並且導體1120將會填入這些溝槽以互連所選的通孔114a及/或導體部分504。因此，導體1120可以提供用於一在側410C上的RDL，例如是在圖6J中的RDL 640之一第一互連層級。該RDL製造或是其它的處理可以如同在先前所述的實施例中地進行。
通孔114b中的某些個可以是未被使用於電容器，而是被提供以改善導熱度，並且因此改善散熱及熱的移除、及/或機械強度。
本發明並不限於上述的實施例。例如，針對於某些實施例敘述的製程、材料及尺寸可被利用在其它實施例中。因此，圖11H的鑲嵌製程可被利用在形成圖6J以及其它實施例的RDL 640中。相反地，圖6I或10C的介電質630、金屬504以及介電層120D/618/610的平坦化可被利用於圖11H的製程的變化。一例子係被描繪在圖12A及12B中，其係分別展示類似於圖11G(導體504的沉積)以及11H(介電質630的沉積)的處理階段。更具體而言，如同在圖12A中所示，該導體504係非保形地被形成，以在通孔114b的頂端上具有大的突部。例如，若導體504係銅、鎳、或是某種其它金屬，則該些金屬突部例如可以藉由調整例如是電流密度以及電鍍浴化學的電鍍狀況來加以形成。因此，在某些實施例中，無添加劑的化學可能是適當的。尤其，已知的是大致而言，由於在突部之較高的電場，因此非保形的電鍍可以發生在下面的表面的突部之處(例如突部114)。一般而言，當保形的電鍍是所要的時候，在該些突部的電鍍速率可以藉由在該電鍍浴中的整平劑 (leveler)的添加劑而被降低；此種添加劑係具有被高的電場不成比例地吸引至該些突部的極性分子，以減緩在該些突部的電鍍速率。對於非保形的電鍍而言，整平劑可被省略、或是在含量上降低。在該凹處中的金屬504之所產生的突部可以上升到超出在該凹處之外的介電質120D的位準。因此，介電質630及120D的一毯覆式平坦化移除(例如是藉由CMP)以露出該些通孔114a(如同在圖10C中)亦將會露出在通孔114b之上的金屬504。通孔114a以及導體504在此製程中可以稍微地被拋光。
其它的製程變化亦可以存在。由以上相關圖10C至12B所述的層504所做成的電容器板係形成套管，該些套管在俯視圖中可以是如同在圖5B中的圓形的、或是非圓形的。該些套管可以如同在圖11H或12B中地延伸以覆蓋該些突部114。可以有額外的導電通孔是穿過該基板，但是並不突出到該基板之上。此種通孔可以和突出的通孔同時、或是在突出的通孔之前或是之後加以形成，其例如是藉由在圖6A的階段蝕刻額外的淺孔洞118(未顯示)並且將它們填入導體，並且接著在圖6C.1的階段將它們露出在該電容器側410C，因而它們並未從在該電容器側上的基板突出，並且形成連接此種導電通孔至在該基板之上及/或之下的電路元件的導線(例如，其係包含RDL 614的線、或是由層504A及/或504B所做成的線，以將此種通孔連接至突部114'、及/或層504A及504B、及/或RDL 640的線)。本發明並不限於任何製程或尺寸。某些實施例係藉由以下的條款來加以界定。
條款1係界定一種微電子構件，其係包括：一基板，其係包括一頂表面、一底表面、以及一或多個第一穿孔，該一或多個第一穿孔的每一個係通過在該頂表面與該底表面之間； 一或多個導電通孔(例如，114)，其係從該一或多個第一穿孔突出，以在每一個第一穿孔之處形成一在該基板之上的導電的突部；對於每一個從一對應的第一穿孔突出之導電的突部而言，一第一導電的套管區域(例如，電容器電極120E.A、或只是該電極120E.A的部分係如同一在該突部114'周圍的套管)係包圍該導電的突部並且至少沿著該導電的突部的一區段延伸，該第一導電的套管區域係與該第一穿孔的一頂表面電性絕緣的(相對於圖3，其並未下降到該穿孔內)，該第一導電的套管區域係包括一面對該導電的突部的內表面、一與該內表面相反的外表面、以及一厚度，該厚度是一在該內表面與外表面之間的距離，該厚度的一最大值係小於該內表面沿著該區段量測的一長度(例如，120E.A的厚度可以是小於其高度)。
條款2係界定條款1的微電子構件，其中對於每一個導電的突部而言，該第一導電的套管區域係朝向該第一穿孔的外部而與該第一穿孔橫向地間隔開。
條款3係界定條款1或2的微電子構件，其中該基板進一步包括一或多個第二穿孔，該一或多個第二穿孔的每一個係通過在該頂表面與該底表面之間；以及該微電子構件進一步包括：一或多個導電通孔，其係從該一或多個第二穿孔突出，以在每一個第二穿孔之處形成一在該基板之上的導電的突部；對於每一個從一對應的第二穿孔突出之導電的突部而言，一導電的特徵係將該導電的突部以及至少一第一導電的套管區域相互電性連 接。
條款4係界定條款1、2或3的微電子構件，其中該基板係包括一在該頂表面中的凹處，每一個導電的突部係至少部分地位在該凹處中；該基板進一步包括一或多個第二穿孔，該一或多個第二穿孔的每一個係通過在該凹處之外的該頂表面與該底表面之間；以及該微電子構件進一步包括一或多個導電通孔，該一或多個導電通孔的每一個係通過一對應的第二穿孔，並且電耦接至一在該基板之上的電路元件以及一在該基板之下的電路元件。
條款5係界定任一前述的條款的微電子構件，其對於每一個導電的突部而言進一步包括一對應的第二導電的套管區域，該第二導電的套管區域係至少沿著該導電的突部的區段延伸並且包圍該第一導電的套管區域，該第二導電的套管區域係藉由介電質來和該第一導電的套管區域分開。
注意到的是，條款5係包含具有額外的穿孔以及從該些額外的穿孔突出或是未突出的導電通孔的實施例，該些導電通孔可能是從此種只具有一第一套管區域、但是不具有一第二套管區域之額外的穿孔突出。
條款6係界定條款5的微電子構件，其係包括：一第一導電層，其係包括每一個第一導電的套管區域；一第二導電層，其係包括每一個第二導電的套管區域並且與該第一導電層電性絕緣的；一介電膜，其係使得該第一導電層與該第二導電層絕緣；(該 膜可以實體接觸該第一及第二導電層，並且具有小於該膜的接觸該第一導電層的表面的至少一尺寸以及小於該膜的接觸該第二導電層的表面的至少一尺寸之厚度)；其中該第一導電層係覆蓋該基板的除了在被任何第一導電的套管區域所圍繞的任何區域下面之任何區域以外的頂表面；以及其中該第二導電層係覆蓋該基板的除了在被任何第二導電的套管區域所圍繞的任何區域下面之任何區域以外的頂表面。
條款7係界定條款5的微電子構件，其係包括一具有一第一電極以及一第二電極的電容器，該第一電極以及第二電極分別包括至少一第一導電的套管區域以及該對應的第二導電的套管區域，該第一及第二電極係可接達以用於來自另一構件的電性接觸。
條款8係界定條款7的微電子構件，其中該微電子構件係被配置以運作在該第一電極係接收一第一參考電壓，並且該第二電極係接收一不同於該第一參考電壓的第二參考電壓之下。
條款9係界定條款8的微電子構件，其中該第一及第二參考電壓中之一是一電源電壓，並且該第一及第二參考電壓中之另一個是一接地電壓。
條款10係界定任一前述的條款的微電子構件，其中該微電子構件係被配置以運作在該第一電極係接收一固定的電壓之下。
條款11係界定任一前述的條款的微電子構件，其係包括一導電層，該導電層係包括每一個第一導電的套管區域；其中該導電層係覆蓋該基板的除了在被任何第一導電的套 管區域所圍繞的任何區域下面之任何區域以外的頂表面。
條款12係界定任一前述的條款的微電子構件，其中每一個導電通孔係通過該對應的第一穿孔，並且在一在該基板之下的電路元件與一在該基板之上的電路元件之間提供一導電路徑。
條款13係界定一種微電子構件，其係包括：一基板，其係包括一頂表面、一底表面、以及一或多個第一穿孔，該一或多個第一穿孔的每一個係通過在該頂表面與該底表面之間；一或多個導電通孔，其係從該一或多個第一穿孔突出，以在每一個第一穿孔之處形成一在該基板之上的導電的突部；對於每一個從一對應的第一穿孔突出之導電的突部而言，該微電子構件係包括：一第一導電的套管區域，其係包圍該導電的突部並且至少沿著該導電的突部的一區段延伸，該第一導電的套管區域係與該第一穿孔的一頂表面電性絕緣的；以及一第二導電的套管區域，其係至少沿著該導電的突部的該區段延伸並且包圍該第一導電的套管區域，該第二導電的套管區域係藉由介電質來和該第一導電的套管區域分開。
條款14係界定條款13的微電子構件，其中對於每一個導電的突部而言，該第一導電的套管區域係朝向該第一穿孔的外部而與該第一穿孔橫向地間隔開。
條款15係界定條款13或14的微電子構件，其中該基板進一步包括一或多個第二穿孔，該一或多個第二穿孔的每一個係通過在該頂 表面與該底表面之間；以及該微電子構件進一步包括：一或多個導電通孔，其係從該一或多個第二穿孔突出，以在每一個第二穿孔之處形成一在該基板之上的導電的突部；對於每一個從一對應的第二穿孔突出之導電的突部而言，一導電的特徵係將該導電的突部以及至少一第一導電的套管區域、或是至少一第二導電的套管區域相互電性連接。
條款16係界定條款13、14或15的微電子構件，其中該基板係包括一在該頂表面中的凹處，每一個導電的突部係至少部分地位在該凹處中；該基板進一步包括一或多個第二穿孔，該一或多個第二穿孔的每一個係通過在該凹處之外的該頂表面與該底表面之間；以及該微電子構件進一步包括一或多個導電通孔，該一或多個導電通孔的每一個係通過一對應的第二穿孔，並且電耦接至一在該基板之上的電路元件以及一在該基板之下的電路元件。
條款17係界定條款13、14、15或16的微電子構件，其係包括：一第一導電層，其係包括每一個第一導電的套管區域；一第二導電層，其係包括每一個第二導電的套管區域並且與該第一導電層電性絕緣的；一介電膜，其係使得該第一導電層與該第二導電層絕緣；其中該第一導電層係覆蓋該基板的除了在被任何第一導電 的套管區域所圍繞的任何區域下面之任何區域以外的頂表面；以及其中該第二導電層係覆蓋該基板的除了在被任何第二導電的套管區域所圍繞的任何區域下面之任何區域以外的頂表面。
條款18係界定條款13、14、15、16或17的微電子構件，其係包括一具有一第一電極以及一第二電極的電容器，該第一電極以及第二電極分別包括至少一第一導電的套管區域以及該對應的第二導電的套管區域，該第一及第二電極係可接達以用於來自另一構件的電性接觸。
條款19係界定條款18的微電子構件，其中該微電子構件係被配置以運作在該第一電極係接收一第一參考電壓，並且該第二電極係接收一不同於該第一參考電壓的第二參考電壓之下。
條款20係界定條款19的微電子構件，其中該第一及第二參考電壓中之一是一電源電壓，並且該第一及第二參考電壓中之另一個是一接地電壓。
條款21係界定條款18的微電子構件，其中至少一導電通孔係通過該對應的第一穿孔，並且連接至一位在該基板之下的接觸墊。
條款22係界定條款13、14、15、16、17、18、19、20或21的微電子構件，其中該微電子構件係被配置以運作在該第一電極係接收一固定的電壓之下。
條款23係界定條款13-22的任一個的微電子構件，其中每一個導電通孔係通過該對應的第一穿孔，並且在一在該基板之下的電路元件與一在該基板之上的電路元件之間提供一導電路徑。
條款24係界定一種製造方法，其係包括： 提供一結構，其係包括：-一基板，其係包括一頂表面、一底表面、以及一或多個第一穿孔，該一或多個第一穿孔的每一個係通過在該頂表面與該底表面之間；-一或多個導電通孔，其係從該一或多個第一穿孔突出，以在每一個第一穿孔之處形成一在該基板之上的導電的突部；在提供該結構之後，對於每一個從一對應的第一穿孔突出之導電的突部而言，在該基板之上形成一第一導電的套管區域，其係包圍該導電的突部並且至少沿著該導電的突部的一區段延伸，該第一導電的套管區域係與該第一穿孔的一頂表面電性絕緣的，該第一導電的套管區域係包括一面對該導電的突部的內表面、一與該內表面相反的外表面、以及一厚度，該厚度是一在該內表面與外表面之間的距離，該厚度的一最大值係小於該內表面沿著該區段量測的一長度。
條款25係界定條款24的方法，其中對於每一個導電的突部而言，該第一導電的套管區域係朝向該第一穿孔的外部而與該第一穿孔橫向地間隔開。
條款26係界定條款24或25的方法，其中該基板進一步包括一或多個第二穿孔，該一或多個第二穿孔的每一個係通過在該頂表面與該底表面之間；以及該結構進一步包括一或多個導電通孔，其係從該一或多個第二穿孔突出，以在每一個第二穿孔之處形成一在該基板之上的導電的突部；以及該方法進一步包括在提供該結構之後，對於每一個從一對應 的第二穿孔突出之導電的突部而言，在該基板之上形成一導電的特徵，其係將該導電的突部以及至少一第一導電的套管區域相互電性連接。
條款27係界定條款24-26的任一個的方法，其進一步包括在形成該結構之後，對於每一個導電的突部而言，在該基板之上形成一對應的第二導電的套管區域，該第二導電的套管區域係至少沿著該導電的突部的區段延伸並且包圍該第一導電的套管區域，該第二導電的套管區域係藉由一介電膜來和該第一導電的套管區域分開。
條款28係界定條款27的方法，其中：形成每一個第一導電的套管區域係包括形成一第一導電層，該導電層係包括每一個第一導電的套管區域；形成每一個第二導電的套管區域係包括形成一第二導電層，其係包括每一個第二導電的套管區域並且與該第一導電層電性絕緣的；其中該介電膜係使得該第一導電層與該第二導電層絕緣；其中該第一導電層係覆蓋該基板的除了在被任何第一導電的套管區域所圍繞的任何區域下面之任何區域以外的頂表面；以及其中該第二導電層係覆蓋該基板的除了在被任何第二導電的套管區域所圍繞的任何區域下面之任何區域以外的頂表面。
條款29係界定條款27的方法，其係包括形成一具有一第一電極以及一第二電極的電容器，該第一電極以及第二電極分別包括至少一第一導電的套管區域以及該對應的第二導電的套管區域，該第一及第二電極係可接達以用於來自另一構件的電性接觸。
條款30係界定條款29的方法，其中該方法係提供一種微電 子構件，其係被配置以運作在該第一電極係接收一第一參考電壓，並且該第二電極係接收一不同於該第一參考電壓的第二參考電壓之下。
條款31係界定條款30的方法，其中該第一及第二參考電壓中之一是一電源電壓，並且該第一及第二參考電壓中之另一個是一接地電壓。
條款32係界定條款24-31的任一個的方法，其中該方法係提供一種微電子構件，其係被配置以運作在該第一電極係接收一固定的電壓之下。
條款33係界定條款24-32的任一個的方法，其中形成每一個第一導電的套管區域係包括形成一導電層，該導電層係包括每一個第一導電的套管區域；其中該導電層係覆蓋該基板的除了在被任何第一導電的套管區域所圍繞的任何區域下面之任何區域以外的頂表面。
條款34係界定條款24-33的任一個的方法，其中每一個第一導電通孔係通過該對應的穿孔，並且在一在該基板之下的電路元件與一在該基板之上的電路元件之間提供一導電路徑。
本發明並不限於上述的實施例。其它實施例以及變化係在如同藉由所附的申請專利範圍所界定的本發明的範疇內。
104‧‧‧半導體基板
114‧‧‧通孔(導體)
114'‧‧‧突部
120‧‧‧電容器
120D‧‧‧電容器介電質
120E.A‧‧‧電容器電極(垂直的延伸部)
120E.B‧‧‧電容器電極
410‧‧‧例子(結構)
410B‧‧‧側
410C‧‧‧電容器側
420‧‧‧介電質

Claims (20)

  1. 一種微電子構件，其係包括：一基板，其係包括一頂表面、一底表面、以及一或多個第一穿孔，該一或多個第一穿孔的每一個係通過在該頂表面與該底表面之間；一或多個導電通孔，其係從該一或多個第一穿孔突出，以在每一個第一穿孔之處形成一在該基板之上的導電的突部；對於每一個從一對應的第一穿孔突出之導電的突部而言，一第一導電的套管區域係包圍該導電的突部並且至少沿著該導電的突部的一區段延伸，該第一導電的套管區域係與該第一穿孔的一頂表面電性絕緣的，該第一導電的套管區域係包括一面對該導電的突部的內表面、一與該內表面相反的外表面、以及一厚度，該厚度是一在該內表面與外表面之間的距離，該厚度的一最大值係小於該內表面沿著該區段量測的一長度。
  2. 如申請專利範圍第1項之微電子構件，其中對於每一個導電的突部而言，該第一導電的套管區域係朝向該第一穿孔的外部而與該第一穿孔橫向地間隔開。
  3. 如申請專利範圍第1項之微電子構件，其中該基板進一步包括一或多個第二穿孔，該一或多個第二穿孔的每一個係通過在該頂表面與該底表面之間；以及該微電子構件進一步包括：一或多個導電通孔，其係從該一或多個第二穿孔突出，以在每一個第二穿孔之處形成一在該基板之上的導電的突部；對於每一個從一對應的第二穿孔突出之導電的突部而言，一導電的特 徵係將該導電的突部以及至少一第一導電的套管區域相互電性連接。
  4. 如申請專利範圍第1項之微電子構件，其中該基板係包括一在該頂表面中的凹處，每一個導電的突部係至少部分地位在該凹處中；該基板進一步包括一或多個第二穿孔，該一或多個第二穿孔的每一個係通過在該凹處之外的該頂表面與該底表面之間；以及該微電子構件進一步包括一或多個導電通孔，該一或多個導電通孔的每一個係通過一對應的第二穿孔，並且電耦接至一在該基板之上的電路元件以及一在該基板之下的電路元件。
  5. 如申請專利範圍第1項之微電子構件，其對於每一個導電的突部而言進一步包括一對應的第二導電的套管區域，該第二導電的套管區域係至少沿著該導電的突部的區段延伸並且包圍該第一導電的套管區域，該第二導電的套管區域係藉由介電質來和該第一導電的套管區域分開。
  6. 如申請專利範圍第1項之微電子構件，其係包括一導電層，該導電層係包括每一個第一導電的套管區域；其中該導電層係覆蓋該基板的除了在被任何第一導電的套管區域所圍繞的任何區域下面之任何區域以外的頂表面。
  7. 如申請專利範圍第1項之微電子構件，其中每一個導電通孔係通過該對應的第一穿孔，並且在一在該基板之下的電路元件與一在該基板之上的電路元件之間提供一導電路徑。
  8. 一種微電子構件，其係包括：一基板，其係包括一頂表面、一底表面、以及一或多個第一穿孔，該一或多個第一穿孔的每一個係通過在該頂表面與該底表面之間； 一或多個導電通孔，其係從該一或多個第一穿孔突出，以在每一個第一穿孔之處形成一在該基板之上的導電的突部；對於每一個從一對應的第一穿孔突出之導電的突部而言，該微電子構件係包括：一第一導電的套管區域，其係包圍該導電的突部並且至少沿著該導電的突部的一區段延伸，該第一導電的套管區域係與該第一穿孔的一頂表面電性絕緣的；以及一第二導電的套管區域，其係至少沿著該導電的突部的該區段延伸並且包圍該第一導電的套管區域，該第二導電的套管區域係藉由介電質來和該第一導電的套管區域分開。
  9. 如申請專利範圍第8項之微電子構件，其中對於每一個導電的突部而言，該第一導電的套管區域係朝向該第一穿孔的外部而與該第一穿孔橫向地間隔開。
  10. 如申請專利範圍第8項之微電子構件，其中該基板進一步包括一或多個第二穿孔，該一或多個第二穿孔的每一個係通過在該頂表面與該底表面之間；以及該微電子構件進一步包括：一或多個導電通孔，其係從該一或多個第二穿孔突出，以在每一個第二穿孔之處形成一在該基板之上的導電的突部；對於每一個從一對應的第二穿孔突出之導電的突部而言，一導電的特徵係將該導電的突部以及至少一第一導電的套管區域、或是至少一第二導電的套管區域相互電性連接。
  11. 如申請專利範圍第8項之微電子構件，其中該基板係包括一在該頂表面中的凹處，每一個導電的突部係至少部分地位在該凹處中；該基板進一步包括一或多個第二穿孔，該一或多個第二穿孔的每一個係通過在該凹處之外的該頂表面與該底表面之間；以及該微電子構件進一步包括一或多個導電通孔，該一或多個導電通孔的每一個係通過一對應的第二穿孔，並且電耦接至一在該基板之上的電路元件以及一在該基板之下的電路元件。
  12. 如申請專利範圍第8項之微電子構件，其係包括：一第一導電層，其係包括每一個第一導電的套管區域；一第二導電層，其係包括每一個第二導電的套管區域並且與該第一導電層電性絕緣的；一介電膜，其係使得該第一導電層與該第二導電層絕緣；其中該第一導電層係覆蓋該基板的除了在被任何第一導電的套管區域所圍繞的任何區域下面之任何區域以外的頂表面；以及其中該第二導電層係覆蓋該基板的除了在被任何第二導電的套管區域所圍繞的任何區域下面之任何區域以外的頂表面。
  13. 如申請專利範圍第8項之微電子構件，其係包括一具有一第一電極以及一第二電極的電容器，該第一電極以及第二電極分別包括至少一第一導電的套管區域以及該對應的第二導電的套管區域，該第一及第二電極係可接達以用於來自另一構件的電性接觸。
  14. 如申請專利範圍第8項之微電子構件，其中每一個導電通孔係通過該對應的第一穿孔，並且在一在該基板之下的電路元件與一在該基板之上 的電路元件之間提供一導電路徑。
  15. 一種製造方法，其係包括：提供一結構，其係包括：一基板，其係包括一頂表面、一底表面、以及一或多個第一穿孔，該一或多個第一穿孔的每一個係通過在該頂表面與該底表面之間；一或多個導電通孔，其係從該一或多個第一穿孔突出，以在每一個第一穿孔之處形成一在該基板之上的導電的突部；在提供該結構之後，對於每一個從一對應的第一穿孔突出之導電的突部而言，在該基板之上形成一第一導電的套管區域，其係包圍該導電的突部並且至少沿著該導電的突部的一區段延伸，該第一導電的套管區域係與該第一穿孔的一頂表面電性絕緣的，該第一導電的套管區域係包括一面對該導電的突部的內表面、一與該內表面相反的外表面、以及一厚度，該厚度是一在該內表面與外表面之間的距離，該厚度的一最大值係小於該內表面沿著該區段量測的一長度。
  16. 如申請專利範圍第15項之方法，其中對於每一個導電的突部而言，該第一導電的套管區域係朝向該第一穿孔的外部而與該第一穿孔橫向地間隔開。
  17. 如申請專利範圍第15項之方法，其中該基板進一步包括一或多個第二穿孔，該一或多個第二穿孔的每一個係通過在該頂表面與該底表面之間；以及該結構進一步包括一或多個導電通孔，其係從該一或多個第二穿孔突出，以在每一個第二穿孔之處形成一在該基板之上的導電的突部；以及 該方法進一步包括在提供該結構之後，對於每一個從一對應的第二穿孔突出之導電的突部而言，在該基板之上形成一導電的特徵，其係將該導電的突部以及至少一第一導電的套管區域相互電性連接。
  18. 如申請專利範圍第15項之方法，其進一步包括在形成該結構之後，對於每一個導電的突部而言，在該基板之上形成一對應的第二導電的套管區域，該第二導電的套管區域係至少沿著該導電的突部的區段延伸並且包圍該第一導電的套管區域，該第二導電的套管區域係藉由一介電膜來和該第一導電的套管區域分開。
  19. 如申請專利範圍第18項之方法，其中：形成每一個第一導電的套管區域係包括形成一第一導電層，該導電層係包括每一個第一導電的套管區域；形成每一個第二導電的套管區域係包括形成一第二導電層，其係包括每一個第二導電的套管區域並且與該第一導電層電性絕緣的；其中該介電膜係使得該第一導電層與該第二導電層絕緣；其中該第一導電層係覆蓋該基板的除了在被任何第一導電的套管區域所圍繞的任何區域下面之任何區域以外的頂表面；以及其中該第二導電層係覆蓋該基板的除了在被任何第二導電的套管區域所圍繞的任何區域下面之任何區域以外的頂表面。
  20. 如申請專利範圍第18項之方法，其係包括形成一具有一第一電極以及一第二電極的電容器，該第一電極以及第二電極分別包括至少一第一導電的套管區域以及該對應的第二導電的套管區域，該第一及第二電極係可接達以用於來自另一構件的電性接觸。
TW105105243A 2015-02-27 2016-02-23 具有包圍從穿孔突出貫穿基板之傳導通孔的突部之特徵的微電子構件 TW201703223A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/633,746 US9397038B1 (en) 2015-02-27 2015-02-27 Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates

Publications (1)

Publication Number Publication Date
TW201703223A true TW201703223A (zh) 2017-01-16

Family

ID=55442934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105243A TW201703223A (zh) 2015-02-27 2016-02-23 具有包圍從穿孔突出貫穿基板之傳導通孔的突部之特徵的微電子構件

Country Status (4)

Country Link
US (5) US9397038B1 (zh)
KR (1) KR20170121228A (zh)
TW (1) TW201703223A (zh)
WO (1) WO2016137895A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758122B (zh) * 2021-01-08 2022-03-11 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397038B1 (en) * 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
KR20170034984A (ko) * 2015-09-21 2017-03-30 삼성전자주식회사 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법
US10121849B2 (en) * 2015-11-16 2018-11-06 Micron Technology, Inc. Methods of fabricating a semiconductor structure
US9837485B2 (en) * 2016-04-05 2017-12-05 International Business Machines Corporation High-density MIM capacitors
US10062636B2 (en) 2016-06-27 2018-08-28 Newport Fab, Llc Integration of thermally conductive but electrically isolating layers with semiconductor devices
JP6725109B2 (ja) * 2016-08-30 2020-07-15 住友電工デバイス・イノベーション株式会社 半導体装置
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
KR102406573B1 (ko) 2017-04-28 2022-06-09 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10535585B2 (en) * 2017-08-23 2020-01-14 Semiconductor Components Industries, Llc Integrated passive device and fabrication method using a last through-substrate via
TWI766072B (zh) 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
US11031457B2 (en) * 2017-12-15 2021-06-08 International Business Machines Corporation Low resistance high capacitance density MIM capacitor
CN110223951B (zh) * 2018-03-02 2021-08-06 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10615248B1 (en) 2018-09-26 2020-04-07 International Business Machines Corporation On-die capacitor for a VLSI chip with backside metal plates
WO2020168453A1 (en) * 2019-02-18 2020-08-27 Yangtze Memory Technologies Co., Ltd. Novel capacitor structure and method of forming the same
EP4195262B1 (en) * 2020-09-23 2024-11-20 Changxin Memory Technologies, Inc. Semiconductor structure
US11973020B2 (en) * 2021-09-09 2024-04-30 Qualcomm Incorporated Metal-insulator-metal capacitor with top contact

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3894872A (en) 1974-07-17 1975-07-15 Rca Corp Technique for fabricating high Q MIM capacitors
US5599744A (en) 1995-02-06 1997-02-04 Grumman Aerospace Corporation Method of forming a microcircuit via interconnect
US6259128B1 (en) 1999-04-23 2001-07-10 International Business Machines Corporation Metal-insulator-metal capacitor for copper damascene process and method of forming the same
US6559499B1 (en) 2000-01-04 2003-05-06 Agere Systems Inc. Process for fabricating an integrated circuit device having capacitors with a multilevel metallization
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6847077B2 (en) 2002-06-25 2005-01-25 Agere Systems, Inc. Capacitor for a semiconductor device and method for fabrication therefor
US7301752B2 (en) 2004-06-04 2007-11-27 International Business Machines Corporation Formation of metal-insulator-metal capacitor simultaneously with aluminum metal wiring level using a hardmask
US7262368B2 (en) 2004-08-13 2007-08-28 Tessera, Inc. Connection structures for microelectronic devices and methods for forming such structures
JP4369348B2 (ja) * 2004-11-08 2009-11-18 新光電気工業株式会社 基板及びその製造方法
US7300840B2 (en) 2005-04-01 2007-11-27 United Microelectronics Corp. MIM capacitor structure and fabricating method thereof
KR100640639B1 (ko) 2005-04-19 2006-10-31 삼성전자주식회사 미세콘택을 포함하는 반도체소자 및 그 제조방법
JP4536629B2 (ja) * 2005-09-21 2010-09-01 新光電気工業株式会社 半導体チップの製造方法
WO2007054870A1 (en) 2005-11-08 2007-05-18 Nxp B.V. Trench capacitor device suitable for decoupling applications in high-frequency operation
EP1949418A2 (en) 2005-11-08 2008-07-30 Nxp B.V. Integrated capacitor arrangement for ultrahigh capacitance values
US7425486B2 (en) 2005-11-21 2008-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a trench capacitor
US7560761B2 (en) 2006-01-09 2009-07-14 International Business Machines Corporation Semiconductor structure including trench capacitor and trench resistor
WO2007125510A2 (en) 2006-05-02 2007-11-08 Nxp B.V. Electric device comprising an improved electrode with a pillar having protrusions or scores for enhanced stability
US7510928B2 (en) 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
US7473979B2 (en) 2006-05-30 2009-01-06 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
US7601604B2 (en) 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
US20080113505A1 (en) 2006-11-13 2008-05-15 Sparks Terry G Method of forming a through-substrate via
CN101246910B (zh) 2007-02-13 2012-06-06 中芯国际集成电路制造(上海)有限公司 金属-绝缘-金属型电容器及其制作方法
US8729665B2 (en) 2007-05-10 2014-05-20 Ipdia Integration substrate with a ultra-high-density capacitor and a through-substrate via
EP2203931B1 (en) 2007-11-02 2015-11-25 Ipdia Multilayer capactive structure and method of producing the same
US8344503B2 (en) 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
TWI366890B (en) 2008-12-31 2012-06-21 Ind Tech Res Inst Method of manufacturing through-silicon-via and through-silicon-via structure
US8294240B2 (en) 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
US8298906B2 (en) 2009-07-29 2012-10-30 International Business Machines Corporation Trench decoupling capacitor formed by RIE lag of through silicon via (TSV) etch
US8183678B2 (en) 2009-08-04 2012-05-22 Amkor Technology Korea, Inc. Semiconductor device having an interposer
JP2011054864A (ja) * 2009-09-04 2011-03-17 Murata Mfg Co Ltd コンデンサ実装構造
US8558345B2 (en) 2009-11-09 2013-10-15 International Business Machines Corporation Integrated decoupling capacitor employing conductive through-substrate vias
US8420476B2 (en) 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
US20110291263A1 (en) 2010-05-28 2011-12-01 Texas Instruments Incorporated Ic having dielectric polymeric coated protruding features having wet etched exposed tips
KR101688006B1 (ko) * 2010-11-26 2016-12-20 삼성전자주식회사 반도체 장치
US8466024B2 (en) * 2010-12-13 2013-06-18 International Business Machines Corporation Power domain controller with gated through silicon via having FET with horizontal channel
US8373252B1 (en) 2011-03-07 2013-02-12 Xilinx, Inc. Integrated circuit having capacitor on back surface
DE102011005978A1 (de) * 2011-03-23 2012-09-27 Siemens Aktiengesellschaft Integrierte Schaltung mit einer elektrischen Durchkontaktierung sowie Verfahren zur Herstellung einer elektrischen Durchkontaktierung
US8298944B1 (en) 2011-06-01 2012-10-30 Texas Instruments Incorporated Warpage control for die with protruding TSV tips during thermo-compressive bonding
US8552485B2 (en) 2011-06-15 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having metal-insulator-metal capacitor structure
US8587127B2 (en) 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
US8748284B2 (en) 2011-08-12 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing decoupling MIM capacitor designs for interposers
TW201327756A (zh) 2011-12-26 2013-07-01 財團法人工業技術研究院 穿基板介層物結構及其製造方法
US8697567B2 (en) 2012-05-22 2014-04-15 International Business Machines Corporation Implementing decoupling devices inside a TSV DRAM stack
US9282646B2 (en) 2012-05-24 2016-03-08 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8841185B2 (en) 2012-08-13 2014-09-23 International Business Machines Corporation High density bulk fin capacitor
US20140061855A1 (en) 2012-09-06 2014-03-06 United Microelectronics Corporation Capacitor structure and fabricating method thereof
US8618651B1 (en) 2012-11-01 2013-12-31 Nvidia Corporation Buried TSVs used for decaps
US9196671B2 (en) 2012-11-02 2015-11-24 International Business Machines Corporation Integrated decoupling capacitor utilizing through-silicon via
KR20140073163A (ko) * 2012-12-06 2014-06-16 삼성전자주식회사 반도체 장치 및 그의 형성방법
US9064725B2 (en) * 2012-12-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with embedded MOS varactor and method of making same
US8815661B1 (en) * 2013-02-15 2014-08-26 International Business Machines Corporation MIM capacitor in FinFET structure
US9397038B1 (en) * 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758122B (zh) * 2021-01-08 2022-03-11 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Also Published As

Publication number Publication date
US20170278787A1 (en) 2017-09-28
US20190157199A1 (en) 2019-05-23
US9397038B1 (en) 2016-07-19
WO2016137895A1 (en) 2016-09-01
US20180233447A1 (en) 2018-08-16
US20160315047A1 (en) 2016-10-27
US9947618B2 (en) 2018-04-17
US10522457B2 (en) 2019-12-31
US10177086B2 (en) 2019-01-08
KR20170121228A (ko) 2017-11-01
US9691702B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
US10522457B2 (en) Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
CN108461477B (zh) 用于超(跳跃)通孔整合的金属互连
US8951906B2 (en) Method of forming a through-silicon via utilizing a metal contact pad in a back-end-of-line wiring level to fill the through-silicon via
JP5285829B2 (ja) インターポーザおよびその製造方法
US10141394B2 (en) Integrated circuit comprising a metal-insulator-metal capacitor and fabrication method thereof
CN110060982B (zh) 用于中介片的电容器及其制造方法
CN111211092B (zh) 半导体结构及其形成方法
JP2006512787A (ja) キャパシタおよびその製造方法
CN105990263B (zh) Mim电容器及其形成方法
CN102629550B (zh) 具有节省空间的电容的集成电路及制作该集成电路的方法
US8907227B2 (en) Multiple surface integrated devices on low resistivity substrates
CN101378085B (zh) 金属-绝缘体-金属电容器及其制造方法
US10439021B2 (en) Capacitor structure
TW201916177A (zh) 半導體結構及其形成方法及具有通孔軌和深通孔結構的標準單元
US10872869B2 (en) Semiconductor devices and methods of manufacturing the same
TWI888880B (zh) 半導體裝置及其製造方法
KR101179271B1 (ko) 관통전극을 구비한 반도체 소자 형성 방법
CN113517273B (zh) 电容器阵列结构及其制备方法和半导体存储器件
KR100955836B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100922558B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
KR100842471B1 (ko) 반도체 소자의 ｍｉｍ캐패시터 형성 방법
KR20060077678A (ko) 수평구조의 엠아이엠 캐패시터 및 그 제조 방법