TW201709474A - 內建散熱座之散熱增益型面朝面半導體組體及製作方法 - Google Patents

Abstract

本發明面朝面半導體組體之特徵在於，第一及第二半導體元件面朝面地接置於第一路由電路之兩相反側上，並藉由第一路由電路電性連接至互連板。該互連板具有散熱座及第二路由電路，該散熱座可提供第二半導體元件散熱的途徑，而形成於散熱座上之第二路由電路則電性耦接至第一路由電路。藉此，第一路由電路可對第一及第二半導體元件提供初級的扇出路由，而第二路由電路則對第一路由電路提供進一步的扇出線路結構。

Description

內建散熱座之散熱增益型面朝面半導體組體及製作方法

本發明是關於一種面朝面半導體組體及其製作方法，尤指一種將半導體元件面朝面地接置於第一路由電路上之面朝面半導體組體，其中半導體元件更可藉由第一路由電路而電性連接至散熱座上之第二路由電路。

多媒體裝置之市場趨勢係傾向於更迅速且更薄型化之設計需求。其中一種方法是以面朝面(face-to-face)方式以互連兩晶片，俾使兩晶片間具有最短的路由距離。由於疊置之晶片間可直接相互傳輸，以降低延遲，故可大幅改善組體之信號完整度，並節省額外的耗能。因此，面朝面半導體組體可展現三維積體電路堆疊(3D IC stacking)幾乎所有之優點，且無需於堆疊晶片中形成成本高昂之矽穿孔(Through-Silicon Via)。如美國專利申請案號2014/0210107即揭露了具有面朝面設置結構之堆疊式晶片組體。然，由於其底部晶片未受到保護，且底部晶片之厚度又必須比用於外部連接之焊球薄，故該組體可靠度不佳且無法實際應用上。美國專利案號8,008,121、8,519,537及8,558,395則揭露各種具有中介層之組體結構，其係將中介層設 於面朝面設置之晶片間。雖然其無需於堆疊晶片中形成矽穿孔(TSV)，但中介層中用於提供晶片間電性路由之矽穿孔會導致製程複雜、生產良率低及高成本。此外，由於半導體元件易於高操作溫度下發生效能劣化現象，因此若面朝面的堆疊式晶片未進行適當散熱，則會使元件的熱環境變差，導致操作時可能出現立即失效的問題。

為了上述理由及以下所述之其他理由，目前亟需發展一種具新式的面朝面半導體組體，以達到高封裝密度、較佳信號完整度及高散熱性之要求。

本發明之主要目的係提供一種面朝面半導體組體，其將頂部半導體元件及底部半導體元件面朝面地接置於第一扇出路由電路上，以縮短頂部半導體元件與底部半導體元件間之互連長度，俾可確保組體具有優異的電性效能。

本發明之另一目的係提供一種面朝面半導體組體，其中第一扇出路由電路係與第二扇出路由電路電性耦接，以提供階段式的扇出路由，俾可改善生產良率並降低成本。

本發明之再一目的係提供一種面朝面半導體組體，其將底部半導體元件貼附至散熱座，使底部半導體元件所產生的熱可透過散熱座有效散逸，俾可改善組體之熱效能。

依據上述及其他目的，本發明提供一種將次組體電性耦接至散熱增益型構件之散熱增益型面朝面半導體組體，其中該次組體包含一第一半導體元件、一平衡層及一第一路由電路，而該散熱增益型構件包含一 第二半導體元件、一散熱座及設置於散熱座上之一第二路由電路。於一較佳實施例中，第一半導體元件電性耦接至第一路由電路之頂側，且平衡層側向環繞第一半導體元件；第二半導體元件藉由第一凸塊電性耦接至第一路由電路之底側，因而藉由該第一路由電路而與第一半導體元件相互面朝面地電性連接；第一路由電路對第一半導體元件及第二半導體元件提供初級的扇出路由及最短的互連距離；第二路由電路形成於散熱座上，並藉由側向環繞第二半導體元件之第二凸塊電性耦接至第一路由電路之底側，以提供進一步的扇出路由；且散熱座與第二半導體元件熱性導通，使散熱座對第二路由電路所側向環繞之第二半導體元件提供散熱途徑。

於另一態樣中，本發明提供一種內建散熱座之散熱增益型面朝面半導體組體，其包括：一次組體，其包含一第一半導體元件、一平衡層及具有第一表面及相對第二表面之一第一路由電路，其中第一半導體元件係由第一路由電路之第一表面電性耦接至第一路由電路，且具有面向第一路由電路之主動面及相對於主動面之非主動面，而平衡層係側向環繞第一半導體元件並覆蓋第一路由電路之第一表面；以及一散熱增益型構件，其電性耦接至該次組體，並包含一第二半導體元件、一散熱座及設置於該散熱座上之一第二路由電路，其中(i)第二半導體元件係貼附至散熱座，並被第二路由電路側向環繞，且藉由一系列第一凸塊電性耦接至第一路由電路，(ii)第二路由電路係藉由一系列第二凸塊電性耦接至第一路由電路，且(iii)第一凸塊及第二凸塊係設置於第一路由電路之第二表面。

於又一態樣中，本發明提供一種內建散熱座之散熱增益型面朝面半導體組體製作方法，其包括下述步驟：提供一次組體，其包含：(i) 提供一第一路由電路，其係可拆分式地接置於一犧牲載板上，(ii)將一第一半導體元件由該第一路由電路之一第一表面電性耦接至該第一路由電路，其中第一半導體元件具有面向第一路由電路之主動面及相對於主動面之非主動面，(iii)提供一平衡層，其側向環繞該第一半導體元件且覆蓋該第一路由電路之第一表面，及(iv)移除該犧牲載板，以顯露該第一路由電路之相對於該第一表面之一第二表面；藉由一系列第一凸塊，將一第二半導體元件由該第一路由電路之第二表面，電性耦接至次組體之第一路由電路；提供一互連板，其包含一散熱座及設置於散熱座上之一第二路由電路；以及藉由一系列第二凸塊，將互連板之第二路由電路由第一路由電路之第二表面電性耦接至次組體之第一路由電路，並使第二半導體元件貼附至散熱座。

於再一態樣中，本發明提供另一種內建散熱座之散熱增益型面朝面半導體組體製作方法，其包括下述步驟：提供一次組體，其包含：(i)將一第一半導體元件貼附至一加強層，其中該第一半導體元件具有面向加強層之非主動面及相對於非主動面之主動面，(ii)提供一平衡層，其側向環繞該第一半導體元件，及(iii)形成一第一路由電路於該第一半導體元件之主動面及該平衡層上，並使第一半導體元件由第一路由電路之一第一表面電性耦接至該第一路由電路；藉由一系列第一凸塊，將一第二半導體元件由該第一路由電路之相對於該第一表面之一第二表面，電性耦接至次組體之第一路由電路；提供一互連板，其包含一散熱座及設置於散熱座上之一第二路由電路；以及藉由一系列第二凸塊，將互連板之第二路由電路由第一路由電路之第二表面電性耦接至次組體之第一路由電路，並使第二半導體元件貼附至散熱座。

除非特別描述或必須依序發生之步驟，上述步驟之順序並無限制於以上所列，且可根據所需設計而變化或重新安排。

本發明之面朝面半導體組體及其製作方法具有許多優點。舉例來說，將第一及第二半導體元件面朝面地電性耦接至第一路由電路之兩相反側，可提供第一及第二半導體元件間之最短互連距離。將次組體電性耦接至散熱座上之第二路由電路是特別具有優勢的，其原因在於，散熱座可提供第二半導體元件散熱之途徑，同時可作為次組體及第二路由電路之支撐平台。此外，藉由兩階段步驟以形成第一及第二半導體元件之佈線基板是有利的，其原因在於，第一路由電路可提供初級的扇出路由，而第二路由電路可提供進一步的扇出路由，且當需形成多層路由電路時，此作法可避免發生嚴重的彎曲問題。

本發明之上述及其他特徵與優點可藉由下述較佳實施例之詳細敘述更加清楚明瞭。

10‧‧‧次組體

100、200、300、400‧‧‧面朝面半導體組體

101‧‧‧第一表面

103‧‧‧第二表面

11‧‧‧加強層

12‧‧‧定位件

13‧‧‧第一半導體元件

131、171‧‧‧主動面

133、173‧‧‧非主動面

135、185‧‧‧凸塊

14‧‧‧黏著劑

15‧‧‧平衡層

16‧‧‧第一路由電路

161‧‧‧初級導線

163‧‧‧第一介電層

164‧‧‧第一盲孔

165‧‧‧第一導線

167‧‧‧第一導電盲孔

168‧‧‧第一接觸墊

169‧‧‧第二接觸墊

17‧‧‧第二半導體元件

181‧‧‧第一凸塊

183‧‧‧第二凸塊

19‧‧‧犧牲載板

191‧‧‧支撐板

192‧‧‧阻障層

20‧‧‧互連板

205‧‧‧凹穴

21‧‧‧散熱座

211‧‧‧凹陷部

22、23‧‧‧金屬層

223‧‧‧第二介電層

224‧‧‧第二盲孔

225‧‧‧第二導線

227‧‧‧第二導電盲孔

233‧‧‧第三介電層

234‧‧‧第三盲孔

235‧‧‧第三導線

237‧‧‧第三導電盲孔

238‧‧‧第一端子墊

239‧‧‧第二端子墊

24‧‧‧第二路由電路

29‧‧‧導熱材料

L‧‧‧切割線

參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中：圖1及2分別為本發明第一實施態樣中，於加強層上形成定位件之剖視圖及底部立體示意圖；圖3及4分別為本發明第一實施態樣中，將第一半導體元件貼附至圖1及2加強層上之剖視圖及底部立體示意圖；圖5為本發明第一實施態樣中，圖3結構上形成平衡層之剖視圖；圖6為本發明第一實施態樣中，自圖5結構移除平衡層底部區域之剖視 圖；圖7及8分別為本發明第一實施態樣中，圖6結構上形成初級導線之剖視圖及底部立體示意圖；圖9為本發明第一實施態樣中，圖8結構上形成第一介電層及第一盲孔之剖視圖；圖10及11分別為本發明第一實施態樣中，圖9結構上形成第一導線之剖視圖及底部立體示意圖；圖12及13分別為本發明第一實施態樣中，第二半導體元件藉由第一凸塊電性耦接至圖10及11結構上之剖視圖及底部立體示意圖；圖14為本發明第一實施態樣中，圖12結構上設置第二凸塊之剖視圖；圖15及16分別為本發明第一實施態樣中，圖14之面板尺寸結構切割後之剖視圖及底部立體示意圖；圖17為本發明第一實施態樣中，對應於圖15切離單元之結構剖視圖；圖18為本發明第一實施態樣中，圖6結構上形成第一介電層及第一盲孔之剖視圖；圖19為本發明第一實施態樣中，圖18結構上形成第一導線之剖視圖；圖20為本發明第一實施態樣中，第二半導體元件電性耦接至圖19結構上之剖視圖；圖21為本發明第一實施態樣中，圖20之面板尺寸結構切割後之剖視圖；圖22及23分別為本發明第一實施態樣中，散熱座之剖視圖及頂部立體示意圖；圖24為本發明第一實施態樣中，圖22結構上形成第二介電層、金屬層 及第二盲孔之剖視圖；圖25為本發明第一實施態樣中，圖24結構上形成第二導線之剖視圖；圖26為本發明第一實施態樣中，圖25結構上形成第三介電層、金屬層及第三盲孔之剖視圖；圖27及28分別為本發明第一實施態樣中，圖26結構上形成第三導線，以製作完成互連板之剖視圖及頂部立體示意圖；圖29及30分別為本發明第一實施態樣中，圖17結構接置於圖27及28互連板上，以製作完成面朝面半導體組體之剖視圖及頂部立體示意圖；圖31為本發明第二實施態樣中，於犧牲載板上沉積初級導線之剖視圖；圖32為本發明第二實施態樣中，圖31結構上形成第一介電層及第一盲孔之剖視圖；圖33為本發明第二實施態樣中，圖32結構上形成第一導線之剖視圖；圖34為本發明第二實施態樣中，將第一半導體元件電性耦接至圖33結構上之剖視圖；圖35為本發明第二實施態樣中，圖34結構上形成平衡層之剖視圖；圖36為本發明第二實施態樣中，自圖35結構移除平衡層頂部區域之剖視圖；圖37為本發明第二實施態樣中，圖36結構上設置加強層之剖視圖；圖38及39分別為本發明第二實施態樣中，自圖37結構移除犧牲載板之剖視圖及底部立體示意圖；圖40及41分別為本發明第二實施態樣中，將第二半導體元件電性耦接至圖38及39結構之剖視圖及底部立體示意圖； 圖42為本發明第二實施態樣中，圖40之面板尺寸結構切割後之剖視圖；圖43為本發明第二實施態樣中，對應於圖42切離單元之結構剖視圖；圖44為本發明第二實施態樣中，圖43結構接置於圖27互連板上，以製作完成面朝面半導體組體之剖視圖；圖45為本發明第三實施態樣中，第一路由電路於犧牲載板上之剖視圖；圖46為本發明第三實施態樣中，圖45結構上設置第一半導體元件及加強層之剖視圖；圖47為本發明第三實施態樣中，圖46結構上形成平衡層之剖視圖；圖48為本發明第三實施態樣中，自圖47結構移除平衡層頂部區域及犧牲載板之剖視圖；圖49為本發明第三實施態樣中，第二半導體元件電性耦接至圖48結構之剖視圖；圖50為本發明第三實施態樣中，圖49之面板尺寸結構切割後之剖視圖；圖51為本發明第三實施態樣中，對應於圖50切離單元之結構剖視圖；圖52為本發明第三實施態樣中，圖51結構接置於圖27互連板上，以製作完成面朝面半導體組體之剖視圖；圖53為本發明第四實施態樣中，散熱座上形成第二介電層之剖視圖；圖54為本發明第四實施態樣中，圖53結構上形成第二導線之剖視圖；圖55為本發明第四實施態樣中，圖54結構上形成第三介電層及第三盲孔之剖視圖；圖56為本發明第四實施態樣中，圖55結構上形成第三導線，以製作完成互連板之剖視圖；以及 圖57為本發明第四實施態樣中，面朝面構件接置於圖56互連板上，以製作完成面朝面半導體組體之剖視圖。

在下文中，將提供一實施例以詳細說明本發明之實施態樣。本發明之優點以及功效將藉由本發明下述內容而更為顯著。在此說明所附之圖式係簡化過且做為例示用。圖式中所示之元件數量、形狀及尺寸可依據實際情況而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不偏離本發明所定義之精神及範疇之條件下，可進行各種變化以及調整。

[實施例1]

圖1-30為本發明第一實施態樣中，一種面朝面半導體組體之製作方法圖，其包括一加強層11、一定位件12、一第一半導體元件13、一平衡層15、一第一路由電路16、一第二半導體元件17、一散熱座21及一第二路由電路24。

圖1及2分別為加強層11上具有多組定位件12之剖視圖及底部立體示意圖。加強層11一般係由導熱材料所製成，如金屬、合金、矽、陶瓷或石墨，但亦可使用其他非導熱材料，如模製材料(mold compound)。加強層11之厚度範圍較佳為0.1至1.0毫米。定位件12係由加強層11之底部表面凸起，其厚度可為5至200微米。於本實施態樣中，該加強層11具有0.5毫米厚度，而定位件12具有50微米厚度。定位件12可經由各種技術進行圖案化沉積而形成，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合，並同時使用微影技術，或者藉由薄膜沉積而後進行金屬圖案化步驟而形成。金屬圖案化 技術包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出定位件12。就具導電性之加強層11而言，一般是藉由金屬(如銅)電鍍方式沉積，以形成定位件12。或者，若是使用非導電之加強層11，則可使用阻焊(solder mask)或光阻材料以形成定位件12。如圖2所示，每組定位件12係由複數個凸柱所組成，並與隨後設置之半導體元件的四角相符。然而，定位件之圖案不限於此，其可具有防止隨後設置之半導體元件發生不必要位移之其他各種圖案。舉例來說，定位件12可由一連續或不連續之凸條所組成，並與隨後設置之半導體元件的四側邊、兩對角、或四角相符。或者，定位件12可側向延伸至加強層11之外圍邊緣，並具有與隨後設置之半導體元件外圍邊緣相符之內周圍邊緣。

圖3及4分別為第一半導體元件13藉由黏著劑14貼附至加強層11之剖視圖及底部立體示意圖。就具導熱性之加強層11而言，該黏著劑14通常為導熱黏著劑。每一第一半導體元件13(繪示成裸晶片)包含有凸塊135，該些凸塊135係位於第一半導體元件13之主動面131，且第一半導體元件13係以非主動面133朝向加強層11的方式貼附至加強層11。每組定位件12係側向對準並靠近每一第一半導體元件13的外圍邊緣。定位件12可控制元件置放之準確度。定位件12朝向下方向延伸超過第一半導體元件13之非主動面133，並且位於第一半導體元件13的四角外，同時於側面方向上側向對準第一半導體元件13的四角。由於定位件12側向靠近且符合第一半導體元件13的四角，故其可避免第一半導體元件13於黏著劑固化時發生任何不必要的位移。定位件12與第一半導體元件13間之間隙較佳係於約5至50微米之範圍內。此外，第一半導體元件13之貼附步驟亦可不使用定位件12。

圖5為第一半導體元件13、定位件12及加強層11上形成平衡層15之剖視圖，其中該平衡層15可藉由如樹脂-玻璃層壓、樹脂-玻璃塗佈或模製(molding)方式形成。該平衡層15係由下方覆蓋第一半導體元件13、定位件12及加強層11，並環繞、同形披覆且覆蓋第一半導體元件13之側壁，同時自第一半導體元件13側向延伸至結構的外圍邊緣。

圖6為第一半導體元件13之凸塊135自下方顯露之剖視圖。可藉由研磨、拋光或雷射方式，將平衡層15之下部區域移除。於部分移除平衡層15後，平衡層15之底部表面係與凸塊135之外表面呈實質上共平面。

圖7及8分別為藉由金屬沉積及金屬圖案化製程形成初級導線161之剖視圖及底部立體示意圖。初級導線161通常由銅製成，其側向延伸於平衡層15上，且電性耦接至第一半導體元件13之凸塊135。

初級導線161可藉由各種技術沉積為單層或多層，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合。舉例來說，首先藉由將該結構浸入活化劑溶液中，使平衡層15與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層作為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化被覆層，以形成初級導線161，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出初級導線161。因此，初級導線161可提供X及Y方向的水平信號路由，以作為第一半導體元件13的電性連接。

圖9為具有第一介電層163及第一盲孔164之剖視圖，其中第 一介電層163位於平衡層15及初級導線161上，而第一盲孔164於第一介電層163中。第一介電層163一般可藉由層壓或塗佈方式沉積而成，其接觸平衡層15及初級導線161，並由下方覆蓋且側向延伸於平衡層15及初級導線161上。第一介電層163通常具有50微米的厚度，且可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成。於沉積第一介電層163後，可藉由各種技術形成第一盲孔164，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。可使用脈衝雷射提高雷射鑽孔效能。或者，可使用掃描雷射光束，並搭配金屬光罩。第一盲孔164係延伸穿過第一介電層163，並對準初級導線161之選定部分。

圖10及11分別為第一介電層163上形成第一導線165之剖視圖及底部立體示意圖，其中第一導線165係藉由金屬沉積及金屬圖案化製程形成。第一導線165自初級導線161朝下延伸，並填滿第一盲孔164，以形成直接接觸初級導線161之第一導電盲孔167，同時側向延伸於第一介電層163上。如圖11所示，第一導線165包括有第一接觸墊168及第二接觸墊169。第二接觸墊169之墊尺寸及墊間距係大於第一接觸墊168之墊尺寸及墊間距。因此，第一接觸墊168可提供另一半導體元件連接用之電性接點，而第二接觸墊169可提供連接下一級互連結構之電性接點。

此階段已完成次組體10之製作，其包括一加強層11、定位件12、第一半導體元件13、平衡層15及一第一路由電路16。於此圖中，第一路由電路16包括初級導線161、第一介電層163及第一導線165。

圖12及13分別為第二半導體元件17電性耦接至第一路由電路16之剖視圖及底部立體示意圖。該些第二半導體元件17(繪示為裸晶片) 之主動面171係面向第一路由電路16，並可藉由熱壓、迴焊、或熱超音波接合技術，將第二半導體元件17經由第一凸塊181電性耦接至第一導線165之第一接觸墊168。

圖14為第一路由電路16上設置第二凸塊183之剖視圖。第二凸塊183係接置於第一導線165之第二接觸墊169上，其高度係大於第一凸塊181之高度，但小於第一凸塊181與第二半導體元件17之相加高度。

圖15及16分別為將圖14之面板尺寸結構切割成個別單件之剖視圖及底部立體示意圖。如圖所示，沿著切割線“L”，將面板尺寸結構單離成個別的單件，其中每一單件係將第二半導體元件17電性耦接至具切割後尺寸之次組體10。

圖17為具有第二半導體元件17及次組體10之個別單件剖視圖，其中該次組體10包括一加強層11、一定位件12、一第一半導體元件13、一平衡層15及一第一路由電路16。於此圖中，該第一路由電路16為一多層增層電路，其包含有側向延伸超過第一半導體元件13及第二半導體元件17外圍邊緣之初級導線161及第一導線165。第一半導體元件13係由第一路由電路16之第一表面101電性耦接至第一路由電路16，並被加強層11及平衡層15所包覆。第二半導體元件17係由第一路由電路16之第二表面103電性耦接至第一路由電路16，並透過第一路由電路16而面朝面地電性連接至第一半導體元件13。

圖18-21為第二半導體元件17電性耦接至次組體10之另一製作方法剖視圖。

圖18為提供第一介電層163並形成第一盲孔164之剖視圖，其 中第一介電層163係層壓/塗佈於第一半導體元件13及平衡層15上，而第一盲孔164係形成於第一介電層163中。第一介電層163係接觸第一半導體元件13之凸塊135及平衡層15，並由下方覆蓋且側向延伸於第一半導體元件13之凸塊135及平衡層15上。第一盲孔164係延伸穿過第一介電層163，並對準第一半導體元件13之凸塊135。

圖19為藉由金屬沉積及金屬圖案化製程於第一介電層163上形成第一導線165之剖視圖。第一導線165係自第一半導體元件13之凸塊135朝下延伸，並填滿第一盲孔164，以形成直接接觸凸塊135之第一導電盲孔167，同時側向延伸於第一介電層163上。

圖20為第二半導體元件17電性耦接至第一路由電路16之剖視圖。第二半導體元件17係藉由第一凸塊181而電性耦接至第一導線165。

圖21為將圖20之面板尺寸結構切割成個別單件之剖視圖。如圖所示，沿著切割線“L”，將面板尺寸結構單離成具有第一半導體元件17及次組體10之個別單件。

圖22及23分別為散熱座21之剖視圖及頂部立體示意圖。該散熱座21可由任何具有高導熱率之材料製成，如銅、鋁、不鏽鋼、矽、陶瓷、石墨或其他金屬或合金材料，並形成有一凹陷部211。該散熱座21之厚度範圍可為0.5至2.0毫米。於此實施態樣中，該散熱座21之厚度為1.0毫米。

圖24為具有第二介電層223/金屬層22及第二盲孔224之剖視圖，其中第二介電層223及金屬層22係由上方層壓/塗佈於散熱座21凹陷部211外之區域，而第二盲孔224於第二介電層223/金屬層22中。第二介電層223係接觸散熱座21及金屬層22，並夾置於散熱座21與金屬層22之間。第二介 電層223可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成，且通常具有50微米之厚度。金屬層22則通常為具有25微米厚度的銅層。第二盲孔224延伸穿過金屬層22及第二介電層223，以由上方顯露散熱座21之選定部分。如第一盲孔164所述，第二盲孔224亦可藉由各種技術形成，如雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。

參考圖25，藉由金屬沉積及金屬圖案化製程，於第二介電層223上形成第二導線225。第二導線225係自散熱座21朝上延伸，並填滿第二盲孔224，以形成直接接觸散熱座21之第二導電盲孔227，同時側向延伸於第二介電層223上。

圖26為具有第三介電層233/金屬層23及第三盲孔234之剖視圖，其中第三介電層233及金屬層23係由上方層壓/塗佈於第二介電層223/第二導線225上，而第三盲孔234於第三介電層233/金屬層23中。第三介電層233係接觸第二介電層223、第二導線225及金屬層23，並夾置於第二介電層223與金屬層23之間及第二導線225與金屬層23之間。第三介電層233可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成，且通常具有50微米之厚度。金屬層23則通常為具有25微米厚度的銅層。第三盲孔234延伸穿過金屬層23及第三介電層233，以由上方顯露第二導線225之選定部分。如第一盲孔164及第二盲孔224所述，第三盲孔234亦可藉由各種技術形成，如雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。

圖27及28分別為第三介電層233上形成第三導線235之剖視圖及頂部立體示意圖，其中第三導線235係藉由金屬沉積及金屬圖案化製程形成。第三導線235自第二導線225朝上延伸，並填滿第三盲孔234，以形成 直接接觸第二導線225之第三導電盲孔237，同時側向延伸於第三介電層233上。如圖28所示，第三導線235包括有第一端子墊238及第二端子墊239。第一端子墊238之墊尺寸及墊間距係大於第一半導體元件13及第二半導體元件17之墊尺寸及墊間距，並與第一路由電路16之第二接觸墊169相符。第二端子墊239之墊尺寸及墊間距係大於第一端子墊238之墊尺寸及墊間距，並與下一級互連結構(如印刷電路板)相符。

此階段已完成互連板20之製作，其具有一凹穴205並包含有一散熱座21及一第二路由電路24。於此圖中，該第二路由電路24係多層增層電路，其包括一第二介電層223、第二導線225、一第三介電層233及第三導線235，且電性耦接至散熱座21，以作為接地連接。該凹穴205係延伸穿過第二路由電路24，以由上方顯露散熱座21之一選定部分。

圖29及30分別為圖17結構接置於圖27互連板20上之剖視圖及頂部立體示意圖。將第二半導體元件17插入互連板20之凹穴205中，並藉由導熱材料29(通常為導熱黏著劑)，將第二半導體元件17之非主動面173貼附至互連板20之散熱座21。藉由與第二接觸墊169及第一端子墊238接觸之第二凸塊183，使互連板20之第二路由電路24電性耦接至次組體10之第一路由電路16。因此，第一凸塊181與第二半導體元件17之相加高度係接近於凹穴205深度加上第二凸塊183高度之總和。

據此，如圖29及30所示，已完成之面朝面半導體組體100包括有一次組體10及將第二半導體元件17熱性導通至互連板20之散熱增益型構件，其中該次組體10包括一加強層11、一定位件12、一第一半導體元件13、一平衡層15及一第一路由電路16，而該互連板20包括一散熱座21及一 第二路由電路24。

第一半導體元件13係貼附至加強層11，且定位件12位於其非主動面133周圍，並與第一半導體元件13的四角相符。第一路由電路16係電性耦接至第一半導體元件13，並側向延伸超過第一半導體元件13之外圍邊緣，同時側向延伸於平衡層15上，且平衡層15側向環繞第一半導體元件13。第二半導體元件17係藉由第一路由電路16及與第一路由電路16接觸之第一凸塊181，而與第一半導體元件13以面朝面的方式相互電性連接。如此一來，第一路由電路16可提供第一半導體元件13與第二半導體元件17間之最短互連距離，並對第一半導體元件13及第二半導體元件17提供第一級的扇出路由。第二路由電路24包括有側向延伸超過第一路由電路16外圍邊緣之第二導線225及第三導線235，並藉由第二凸塊183電性耦接至第一路由電路16，以對第一路由電路16提供第二級的扇出路由。因此，第二路由電路24係藉由第一凸塊181、第一路由電路16及第二凸塊183，電性連接至第二半導體元件17。散熱座21不僅可作為第二路由電路24沉積於上之平台，其亦可對第二半導體元件17提供散熱途徑。

[實施例2]

圖31-44為本發明第二實施態樣之面朝面半導體組體製作方法圖，其係形成另一態樣的次組體。

為了簡要說明之目的，上述實施例1中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。

圖31為犧牲載板19上形成初級導線161之剖視圖，其中初級導線161係藉由金屬沉積及金屬圖案化製程形成。於此圖中，該犧牲載板19 為單層結構。該犧牲載板19通常由銅、鋁、鐵、鎳、錫、不鏽鋼、矽或其他金屬或合金製成，但亦可使用任何其他導電或非導電材料製成。於本實施態樣中，該犧牲載板19係由含鐵材料所製成。

圖32為具有第一介電層163及第一盲孔164之剖視圖，其中第一介電層163層壓/塗佈於犧牲載板19及初級導線161上，而第一盲孔164於第一介電層163中。第一介電層163接觸犧牲載板19及初級導線161，並由上方覆蓋且側向延伸於犧牲載板19及初級導線161上。第一盲孔164係延伸穿過第一介電層163，並對準初級導線161之選定部分。

圖33為第一介電層163上形成第一導線165之剖視圖，其中第一導線165係藉由金屬沉積及金屬圖案化製程形成。第一導線165自初級導線161朝上延伸，並填滿第一盲孔164，以形成直接接觸初級導線161之第一導電盲孔167，同時側向延伸於第一介電層163上。

此階段已完成於犧牲載板19上形成第一路由電路16之製程。於此圖中，第一路由電路16包括初級導線161、第一介電層163及第一導線165，並於其相對之第一表面101及第二表面103處提供電性接點。

圖34為第一半導體元件13由第一路由電路16之第一表面101電性耦接至第一路由電路16之剖視圖。該些第一半導體元件13之主動面131係面向第一路由電路16，並可藉由熱壓、迴焊、或熱超音波接合技術，將第一半導體元件13經由凸塊185電性耦接至第一路由電路16。

圖35為第一半導體元件13及第一路由電路16上形成平衡層15之剖視圖。該平衡層15係由上方覆蓋第一半導體元件13及第一路由電路16，且環繞、同形披覆並覆蓋第一半導體元件13之側壁。

圖36為移除平衡層15上部區域後之剖視圖。藉此，第一半導體元件13之非主動面133係由上方顯露，並與平衡層15之頂部表面呈實質上共平面。

圖37為加強層11貼附至第一半導體元件13上之剖視圖。加強層11係藉由黏著劑14，貼附於第一半導體元件13之非主動面133及平衡層15之頂部表面上。

圖38及39分別為移除犧牲載板19後之剖視圖及底部立體示意圖，其係顯露第一路由電路16之第二表面103。犧牲載板19可藉由各種方式移除，包括使用酸性溶液(如氯化鐵、硫酸銅溶液)或鹼性溶液(如氨溶液)之濕蝕刻、電化學蝕刻、或於機械方式(如鑽孔或端銑)後再進行化學蝕刻。於此實施態樣中，由含鐵材料所製成之犧牲載板19可藉由化學蝕刻溶液移除，其中化學蝕刻溶液於銅與鐵間具有選擇性，以避免移除犧牲載板19時導致銅形成之初級導線161遭蝕刻。如圖39所示，初級導線161包括有第一接觸墊168及第二接觸墊169。第二接觸墊169之墊尺寸及墊間距係大於第一接觸墊168之墊尺寸及墊間距。因此，第一接觸墊168可提供另一半導體元件連接用之電性接點，而第二接觸墊169可提供連接下一級互連結構之電性接點。

此階段已完成次組體10之製作，其包括一加強層11、第一半導體元件13、平衡層15及一第一路由電路16。

圖40及41分別為第二半導體元件17由第一路由電路16之第二表面103電性耦接至第一路由電路16之剖視圖及底部立體示意圖。該些第二半導體元件17之主動面171係面向第一路由電路16，並藉由第一凸塊181 電性耦接至初級導線161之第一接觸墊168。

圖42為圖40之面板尺寸結構切割成個別單件之剖視圖。如圖所示，沿著切割線“L”，將面板尺寸結構單離成個別的單件，其中每一單件係將第二半導體元件17電性耦接至具切割後尺寸之次組體10。

圖43為具有第二半導體元件17及次組體10之個別單件剖視圖，其中該次組體10包括一加強層11、一第一半導體元件13、一平衡層15及一第一路由電路16。第一半導體元件13及第二半導體元件17係以相互面朝面的方式，分別接置於第一路由電路16之相對第一表面101及第二表面103。第一路由電路16可提供第一半導體元件13與第二半導體元件17間之最短互連距離，並對第一半導體元件13及第二半導體元件17提供第一級的扇出路由。

圖44為圖43結構接置於圖27互連板20上之剖視圖。將第二半導體元件17插入互連板20之凹穴205中，並藉由導熱材料29(通常為導熱黏著劑)，將第二半導體元件17之非主動面173貼附至互連板20之散熱座21。藉由與第二接觸墊169及第一端子墊238接觸之第二凸塊183，使互連板20之第二路由電路24電性耦接至次組體10之第一路由電路16。

據此，如圖44所示，已完成之面朝面半導體組體200包括一加強層11、一第一半導體元件13、一平衡層15、一第一路由電路16、一第二半導體元件17及一互連板20。

第一半導體元件13及第二半導體元件17係藉由覆晶接合方式，面朝面地分別接置於第一路由電路16之相對第一表面101及第二表面103。第一路由電路16不僅提供第一半導體元件13與第二半導體元件17間之 最短互連距離，其亦對第一半導體元件13及第二半導體元件17提供初級的扇出路由。平衡層15係覆蓋第一半導體元件13之側壁及第一路由電路16之第一表面101。加強層11係貼附至第一半導體元件13及平衡層15，並提供機械支撐力，以避免次組體10發生彎翹情況。於使用具高導熱率之加強層11態樣中，該加強層11更可對第一半導體元件13提供散熱。互連板20具有一凹穴205，以容置第二半導體元件17，且包括有一散熱座21及一第二路由電路24，該散熱座21係與第二半導體元件17熱性導通，而該第二路由電路24係由第一路由電路16之第二表面103電性耦接至第一路由電路16。第二路由電路24可提供進一步的扇出路由/互連，以放大第一路由電路16之墊尺寸及墊間距，俾可與下一級組體相符。

[實施例3]

圖45-52為本發明第三實施態樣之面朝面半導體組體製作方法圖，其係形成另一態樣的次組體。

為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。

圖45為第一路由電路16可拆分地接置於犧牲載板19上之剖視圖。於此圖中，該犧牲載板19為雙層結構，其包括一支撐板191及沉積於支撐板191上之一阻障層192。該第一路由電路16與圖33所示結構相同，並形成於阻障層192上。阻障層192可具有0.001至0.1毫米之厚度，且可為一金屬層，其中該金屬層可於化學移除支撐板191時抵抗化學蝕刻，並可於不影響初級導線161下移除該金屬層。舉例說明，當支撐板191及初級導線161係由銅製成時，該阻障層192可由錫或鎳製成。此外，除了金屬材料外，阻障 層192亦可為一介電層，如可剝式積層膜(peelable laminate film)。於此實施例中，支撐板191為銅板，且阻障層192為厚度5微米之鎳層。

圖46為第一半導體元件13電性耦接至第一路由電路16且加強層11貼附至第一半導體元件13上之剖視圖。第一半導體元件13係藉由凸塊185電性耦接至第一路由電路16。加強層11係藉由黏著劑14貼附於第一半導體元件13上。

圖47為加強層11及第一路由電路16上形成平衡層15之剖視圖。該平衡層15係由上方覆蓋加強層11及第一路由電路16，且環繞、同形披覆並覆蓋第一半導體元件13及加強層11之側壁。

圖48為移除平衡層15上部區域及犧牲載板19後之剖視圖。加強層11係由上方顯露，並與平衡層15於頂部表面處呈實質上共平面。在此，可藉由鹼性蝕刻溶液來移除由銅製成之支撐板191，接著，可藉由酸性蝕刻溶液來移除由鎳製成之阻障層192，以由下方顯露第一路由電路16。於阻障層192為可剝式積層膜(peelable laminate film)之另一態樣中，該阻障層192可藉由機械剝離或電漿灰化(plasma ashing)方式來移除。

此階段已完成次組體10之製作，其包括加強層11、第一半導體元件13、平衡層15及一第一路由電路16。

圖49為第二半導體元件17電性耦接至第一路由電路16之剖視圖。第二半導體元件17係藉由第一凸塊181而電性耦接至初級導線161之第一接觸墊168。

圖50為將圖49之面板尺寸結構切割成個別單件之剖視圖。如圖所示，沿著切割線“L”，將面板尺寸結構單離成個別的單件，其中每一 單件係將第二半導體元件17電性耦接至具切割後尺寸之次組體10。

圖51為具有第二半導體元件17及次組體10之個別單件剖視圖，其中該次組體10包括一加強層11、一第一半導體元件13、一平衡層15及一第一路由電路16。第一半導體元件13及第二半導體元件17係面朝面地分別接置於第一路由電路16之相對第一表面101及第二表面103。第一路由電路16提供第一半導體元件13與第二半導體元件17間之最短互連距離，且對第一半導體元件13及第二半導體元件17提供第一級的扇出路由。

圖52為圖51結構接置於圖27互連板20上之剖視圖。將第二半導體元件17插入互連板20之凹穴205中，並藉由導熱材料29(通常為導熱黏著劑)，將第二半導體元件17之非主動面173貼附至互連板20之散熱座21。藉由與初級導線161及第三導線235接觸之第二凸塊183，使互連板20之第二路由電路24電性耦接至次組體10之第一路由電路16。

據此，如圖52所示，已完成之面朝面半導體組體300包括一次組體10、一第二半導體元件17及一互連板20。該第二半導體元件17及該互連板20係電性耦接至該次組體10，且互連板20側向延伸超過次組體10之外圍邊緣。

次組體10包括一加強層11、一第一半導體元件13、一平衡層15及一第一路由電路16。第一半導體元件13及第二半導體元件17係藉由覆晶接合方式，面朝面地分別接置於第一路由電路16之相對第一表面101及第二表面103。加強層11係貼附至第一半導體元件13上。平衡層15係側向環繞加強層11與第一半導體元件13之側壁，且覆蓋第一路由電路16之第一表面101。互連板20具有一凹穴205，且包含有一散熱座24及一第二路由電路24。 第二半導體元件17係位於凹穴205中，並與散熱座21熱性導通。第二路由電路24係藉由第一路由電路16電性連接至第一半導體元件13及第二半導體元件17。

[實施例4]

圖53-57為本發明第四實施態樣之面朝面半導體組體製作方法圖，其包括有另一態樣的次組體。

為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。

圖53為第二介電層223層壓/塗佈於散熱座21上之剖視圖。第二介電層223係由上方接觸且覆蓋散熱座21之一選定部分。

圖54為藉由金屬沉積及金屬圖案化製程於第二介電層223上形成第二導線225之剖視圖。第二導線225係側向延伸於第二介電層223上。

圖55為具有第三介電層233及第三盲孔234之剖視圖，其中第三介電層233係層壓/塗佈於第二介電層223/第二導線225上，而第三盲孔234於第三介電層233中。第三介電層233係由上方接觸並覆蓋第二介電層223/第二導線225。第三盲孔234延伸穿過第三介電層233，以由上方顯露第二導線225之選定部分。

圖56為第三介電層233上形成第三導線235之剖視圖，其中第三導線235係藉由金屬沉積及金屬圖案化製程形成。第三導線235自第二導線225朝上延伸，並填滿第三盲孔234，以形成直接接觸第二導線225之第三導電盲孔237，同時側向延伸於第三介電層233上。

此階段已完成互連板20之製作，其具有一凹穴205並包含有 一散熱座21及一第二路由電路24。該凹穴205係延伸穿過第二路由電路24，並可容置電性耦接至次組體10之第二半導體元件17。於此圖中，該第二路由電路24係多層增層電路，其包括一第二介電層223、第二導線225、一第三介電層233及第三導線235。

圖57為一面朝面構件接置於圖56互連板20上之剖視圖。該面朝面構件可藉由移除圖35中之犧牲載板19並將面板尺寸結構切割成個別單件而獲得。將第二半導體元件17插入互連板20之凹穴205中，並藉由導熱材料29(通常為導熱黏著劑)，將第二半導體元件17之非主動面173貼附至互連板20之散熱座21。藉由與初級導線161及第三導線235接觸之第二凸塊183，使互連板20之第二路由電路24電性耦接至次組體10之第一路由電路16。

據此，如圖57所示，已完成之面朝面半導體組體400包括一第一半導體元件13、一平衡層15、一第一路由電路16、一第二半導體元件17、一散熱座21及一第二路由電路24。

第一路由電路16可對第一半導體元件13及第二半導體元件17提供初級扇出路由及最短互連距離。平衡層15包覆第一半導體元件13，並對第一半導體元件13及第一路由電路16提供高模數抗彎平台。散熱座21提供第二半導體元件17散熱之途徑，並同時對次組體10及第二路由電路24提供另一高模數抗彎平台。第二路由電路24側向延伸超過第一路由電路16之外圍邊緣，並電性耦接至第一路由電路16，以提供進一步的扇出路由。

上述半導體組體僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。接置於互連板上之次組體可包括多個 第一半導體元件且可電性耦接至多個第二半導體元件，而第二半導體元件可獨自使用一凹穴，或與其他晶第二半導體元件共用一凹穴。舉例來說，一凹穴可容納單一第二半導體元件，且互連板可包括排列成陣列形狀之複數凹穴以容納複數第二半導體元件。或者，單一凹穴內能放置數個第二半導體元件。同樣地，次組體可獨自使用一互連板，或與其他次組體共用一互連板。例如，可將單一次組體電性連接至互連板。或者，將數個次組體耦接至一互連板。舉例來說，可將四枚排列成2x2陣列之次組體耦接至一互連板，並且該互連板之第二路由電路可包括額外的端子墊，以接收額外次組體接墊。

如上述實施態樣所示，本發明建構出一種獨特的面朝面半導體組體，其包括一第一半導體元件、一平衡層、一第一路由電路、一第二半導體元件、一選擇性加強層及一互連板，且該互連板具有一散熱座及位於該散熱座上之一第二路由電路。為方便下文描述，在此將第一路由電路第一表面所面向的方向定義為第一方向，而第一路由電路第二表面所面向的方向定義為第二方向。

第一及第二半導體元件係藉由兩者間之第一路由電路，以面朝面的方式相互電性連接。第一及第二半導體元件可為已封裝或未封裝之晶片。舉例來說，第一及第二半導體元件可為裸晶片，或是晶圓級封裝晶粒等。於一較佳實施態樣中，可藉由下述步驟製成將第一半導體元件電性耦接至第一路由電路之次組體：將第一半導體元件由第一路由電路之第一表面電性耦接至該第一路由電路，其中第一路由電路係可拆分式地接置於一犧牲載板上；提供一平衡層於第一路由電路之第一表面上；以及移除犧 牲載板，以顯露第一路由電路之第二表面。在此，可利用習知覆晶接合製程(如熱壓或迴焊等)，藉由凸塊將第一半導體元件電性耦接至第一路由電路。同樣地，第二半導體元件亦可利用習知覆晶接合製程，藉由設置於第一路由電路第二表面處之凸塊電性耦接至次組體。該犧牲載板可於形成平衡層後，藉由化學蝕刻或機械剝離方式自第一路由電路移除。較佳為，該次組體係以面板尺寸製備，接著再切割成個別單件。此外，可於提供平衡層前或提供平衡層後，藉由黏著劑，將一加強層貼附至第一半導體元件。於散熱增益型之態樣中，較佳係使用導熱黏著劑，以將具導熱性之加強層貼附至第一半導體元件。據此，該加強層不僅可對次組體提供機械支撐力，其亦可提供第一半導體元件散熱之途徑。另外，該次組體亦可藉由另一製程方式製備，其包括下述步驟：藉由黏著劑，將第一半導體元件貼附至加熱層(若使用具導熱性之加強層，該黏著劑通常為導熱黏著劑)；提供平衡層於加強層上；以及形成第一路由電路於第一半導體元件及平衡層上，並使第一半導體元件由第一路由電路之第一表面電性耦接至第一路由電路。於此製程中，第一路由電路可直接藉由增層製程而電性耦接至第一半導體元件。此外，可提供定位件以確保第一半導體元件置放於加強層上的準確度。更具體地說，定位件係由加強層之一表面凸起，而第一半導體元件係利用定位件側向對準第一半導體元件外圍邊緣的方式貼附至加強層上。由於定位件朝第二方向延伸超過第一半導體元件之非主動面，並且靠近第一半導體元件之外圍邊緣，因而可避免第一半導體元件發生不必要位移。藉此，可確保第一路由電路互連至第一半導體元件時有較高的生產良率。

定位件可具有防止第一半導體元件發生不必要位移之各種 圖案。舉例來說，定位件可包括一連續或不連續之凸條、或是凸柱陣列。或者，定位件可側向延伸至加強層之外圍邊緣，且其內周圍邊緣與第一半導體元件之外圍邊緣相符。具體來說，定位件可側向對準第一半導體元件之四側邊，以定義出與第一半導體元件形狀相同或相似之區域，並且避免第一半導體元件之側向位移。舉例來說，定位件可對準並符合第一半導體元件之四側邊、兩對角、或四角，以限制第一半導體元件發生側向位移。此外，定位件(位於第一半導體元件之非主動面周圍)較佳具有5至200微米之高度。

互連板側向延伸超過次組體之外圍邊緣，且較佳具有延伸穿過第二路由電路之凹穴，以顯露散熱座之一選定部分，並用以容納第二半導體元件。該散熱座可藉由導熱材料貼附至第二半導體元件，以提供第二半導體元件散熱之途徑。第二路由電路可藉由凸塊(而非直接藉由增層製程)電性耦接至第一路由電路。較佳為，與第二路由電路接觸之凸塊高度係大於與第二半導體元件接觸之凸塊，但小於與第二半導體元件接觸之凸塊高度加上第二半導體元件高度之結合高度。更具體地說，與第二半導體元件接觸之凸塊高度加上第二半導體元件高度之結合高度，可實質上相等於凹穴深度加上與第二路由電路接觸之凸塊高度。

第一及第二路由電路可為不具核心層之增層電路。此外，第一路由電路側向延伸超過第一及第二半導體元件之外圍邊緣，而第二路由電路則側向延伸超過第一路由電路之外圍邊緣。據此，第二路由電路之表面積可大於第一路由電路之表面積。較佳為，第一及第二路由電路為多層結構之增層電路，且各自包括至少一介電層及導線，其中導線填滿介電層 中之盲孔，並側向延伸於介電層上。介電層與導線係連續輪流形成，且需要的話可重覆形成。

第一路由電路可對第一及第二半導體元件提供扇出路由/互連及最短互連距離。具體地說，與第一及第二半導體元件之墊尺寸及墊間距相比，第一路由電路之第二表面處導線較佳係具有較大的墊尺寸及墊間距。舉例來說，第一路由電路之第一表面處可包含有連接第一半導體元件之頂部導線，而第二表面處可包含有連接第二半導體元件及第二路由電路之底部導線。在此，頂部導線可藉由導電盲孔或內層導線而與底部導線電性連接。於一較佳實施例中，第二表面處之底部導線具有連接晶片用之第一接觸墊及連接下一級路由電路之第二接觸墊，其中第一接觸墊之墊尺寸及墊間距與第二半導體元件之I/O墊相符，而第二接觸墊之墊尺寸及墊間距則大於第一接觸墊及第一/第二半導體元件I/O墊之墊尺寸及墊間距，並與第二路由電路之第一端子墊相符。據此，第二半導體元件可電性耦接至第一接觸墊，而第二路由電路則互連至第二接觸墊。或者，第一路由電路可包含接觸第一半導體元件之導線，其係自第一半導體元件延伸，並填滿介電層中之盲孔，以形成與第一半導體元件電性接觸之導電盲孔，同時側向延伸於介電層上，以提供用於連接第二半導體元件之第一接觸墊及墊尺寸及墊間距大於第一/第二半導體元件之第二接觸墊。

第二路由電路可提供進一步地扇出路由/互連，以放大第一路由電路之墊尺寸及墊間距。更具體地說，第二路由電路可包括一介電層及導線，其中介電層係位於散熱座上，而導線係側向延伸於第二路由電路之介電層上。第二路由電路之最外層導線可具有用於連接第一路由電路之 第一端子墊以及用於連接下一級組體或另一電子元件之第二端子墊，其中第一端子墊之墊尺寸及墊間距與第一路由電路之第二接觸墊相符，而第二端子墊之墊尺寸及墊間距則大於第一端子墊之墊尺寸及墊間距。據此，第二路由電路之第一端子墊可電性耦接至第一路由電路之第二接觸墊，而第二端子墊則可容置導電接點，例如焊球，以與下一級組體或另一電子元件電性傳輸及機械性連接。此外，第二路由電路亦可藉由直接接觸散熱座之導電盲孔，電性耦接至散熱座，以作為接地連接。

「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在凹穴朝上的狀態下，散熱座係於下方覆蓋第二半導體元件，不論另一元件例如導熱材料是否位於第二半導體元件與散熱座之間。

「貼附於...上」一詞包括與單一或多個元件間之接觸與非接觸。例如，散熱座貼附於第二半導體元件之非主動面上，不論此散熱座是否與第二半導體元件以一導熱材料相隔。

「對準」一詞意指元件間之相對位置，不論元件之間是否彼此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想之水平線與定位件及第一半導體元件相交時，定位件即側向對準於第一半導體元件，不論定位件與第一半導體元件之間是否具有其他與假想之水平線相交之元件，且不論是否具有另一與第一半導體元件相交但不與定位件相交、或與定位件相交但不與第一半導體元件相交之假想水平線。同樣地，第二半導體元件係對準於互連板之凹穴。

「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範圍。如本領域習知通識，當第一半導體元件以及定位件間之間隙不夠窄時， 由於第一半導體元件於間隙中之側向位移而導致之位置誤差可能會超過可接受之最大誤差限制。在某些情況下，一旦第一半導體元件之位置誤差超過最大極限時，則不可能使用雷射光束對準第一半導體元件之預定位置，而導致第一半導體元件以及路由電路間之電性連接失敗。根據第一半導體元件之接觸墊的尺寸，於本領域之技術人員可經由試誤法以確認第一半導體元件以及定位件間之間隙的最大可接受範圍，以確保路由電路之導電盲孔與第一半導體元件之I/O墊對準。由此，「定位件靠近第一半導體元件之外圍邊緣」之用語係指第一半導體元件之外圍邊緣與定位件間之間隙係窄到足以防止第一半導體元件之位置誤差超過可接受之最大誤差限制。舉例來說，第一半導體元件與定位件間之間隙可約於5微米至50微米之範圍內。

「電性連接」、以及「電性耦接」之詞意指直接或間接電性連接。例如，第二路由電路之最外層導線(背對散熱座)直接接觸並且電性連接至第一凸塊，而第二路由電路之最內層導線(鄰近於散熱座)與第一凸塊保持距離，並且藉由內層導線而電性連接至第一凸塊。

「第一方向」及「第二方向」並非取決於半導體組體之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，第一路由電路之第一表面係面朝第一方向，而第一路由電路之第二表面係面朝第二方向，此與半導體組體是否倒置無關。因此，該第一及第二方向係彼此相反且垂直於側面方向。再者，在凹穴朝上之狀態，第一方向係為向上方向，第二方向係為向下方向；在凹穴朝上下之狀態，第一方向係為向下方向，第二方向係為向上方向。

本發明之半導體組體具有許多優點。舉例來說，將第一及第 二半導體元件面朝面地接置於第一路由電路之相對兩側上，可於第一半導體元件與第二半導體元件間提供最短的互連距離。第一路由電路可對第一及第二半導體元件提供第一級的扇出路由/互連，而第二路由電路可提供第二級的扇出路由/互連。次組體的第一路由電路可藉由凸塊接置於互連板之第二路由電路處，由於第二路由電路不是直接藉由增層製程電性耦接至第一路由電路，故此簡化的製程步驟可降低製作成本。散熱座可提供第二半導體元件之散熱、電磁屏蔽、以及濕氣阻障，並且提供次組體及第二路由電路之機械性支撐。藉由此方法製備成的半導體組體係為可靠度高、價格低廉、且非常適合大量製造生產。

本發明之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性及機械性連接技術。此外，本發明之製作方法不需昂貴工具即可實施。因此，相較於傳統技術，此製作方法可大幅提升產量、良率、效能與成本效益。

在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。

100‧‧‧面朝面半導體組體

10‧‧‧次組體

11‧‧‧加強層

12‧‧‧定位件

13‧‧‧第一半導體元件

15‧‧‧平衡層

16‧‧‧第一路由電路

17‧‧‧第二半導體元件

173‧‧‧非主動面

183‧‧‧第二凸塊

20‧‧‧互連板

21‧‧‧散熱座

223‧‧‧第二介電層

225‧‧‧第二導線

233‧‧‧第三介電層

235‧‧‧第三導線

24‧‧‧第二路由電路

29‧‧‧導熱材料

Claims (11)

1. 一種內建散熱座之散熱增益型面朝面半導體組體，其包括：一次組體，其包含一第一半導體元件、一平衡層及具有一第一表面及一相對第二表面之一第一路由電路，其中該第一半導體元件係由該第一路由電路之該第一表面電性耦接至該第一路由電路，而該平衡層係側向環繞該第一半導體元件並覆蓋該第一路由電路之該第一表面；以及一散熱增益型構件，其係電性耦接至該次組體，並包含一第二半導體元件、一散熱座及設置於該散熱座上之一第二路由電路，其中(i)該第二半導體元件係貼附至該散熱座，且被該第二路由電路側向環繞，並藉由一系列第一凸塊，電性耦接至該第一路由電路，(ii)該第二路由電路係藉由一系列第二凸塊，電性耦接至該第一路由電路，且(iii)該些第一凸塊及該些第二凸塊係設置於該第一路由電路之該第二表面。
2. 如申請專利範圍第1項所述之半導體組體，其中，該第二半導體元件係設置於被該第二路由電路側向環繞之一凹穴中。
3. 如申請專利範圍第1項所述之半導體組體，其中該次組體更包含一加強層，其係貼附至該第一半導體元件之一非主動面。
4. 如申請專利範圍第1項所述之半導體組體，其中，該第一路由電路包括側向延伸超過該第一半導體元件外圍邊緣之至少一導線，而該第二路由電路包括側向延伸超過該次組體外圍邊緣之至少一導線。
5. 一種內建散熱座之散熱增益型面朝面半導體組體製作方法，其包括：提供一次組體，包含：提供一第一路由電路，其係可拆分式地接置於一犧牲載板上； 將一第一半導體元件由該第一路由電路之一第一表面，電性耦接至該第一路由電路，其中該第一半導體元件具有面向該第一路由電路之一主動面及相對於該主動面之一非主動面；提供一平衡層，其側向環繞該第一半導體元件且覆蓋該第一路由電路之該第一表面；及移除該犧牲載板，以顯露該第一路由電路之相對於該第一表面之一第二表面；藉由一系列第一凸塊，將一第二半導體元件由該第一路由電路之該第二表面，電性耦接至該次組體之該第一路由電路；提供一互連板，其包含一散熱座及設置於該散熱座上之一第二路由電路；以及藉由一系列第二凸塊，將該互連板之該第二路由電路由該第一路由電路之該第二表面，電性耦接至該次組體之該第一路由電路，並使該第二半導體元件貼附至該散熱座。
6. 如申請專利範圍第5項所述之製作方法，其中，將該第二半導體元件電性耦接至該第一路由電路之該步驟包含：使該第二半導體元件插入該互連板之一凹穴中。
7. 如申請專利範圍第5項所述之製作方法，其中，提供該次組體之該步驟更包含：將一加強層貼附至該第一半導體元件之該非主動面。
8. 如申請專利範圍第5項所述之製作方法，其中該平衡層更覆蓋該第一半導體元件之該非主動面。
9. 一種內建散熱座之散熱增益型面朝面半導體組體製作方法，其包括： 提供一次組體，包含：將一第一半導體元件貼附至一加強層，其中該第一半導體元件具有面向該加強層之一非主動面及相對於該非主動面之一主動面；提供一平衡層，其側向環繞該第一半導體元件；及形成一第一路由電路於該第一半導體元件之該主動面及該平衡層上，並使該第一半導體元件由該第一路由電路之一第一表面，電性耦接至該該第一路由電路；藉由一系列第一凸塊，將一第二半導體元件由該第一路由電路之相對於該第一表面之一第二表面，電性耦接至該次組體之該第一路由電路；提供一互連板，其包含一散熱座及設置於該散熱座上之一第二路由電路；以及藉由一系列第二凸塊，將該互連板之該第二路由電路由該第一路由電路之該第二表面，電性耦接至該次組體之該第一路由電路，並使該第二半導體元件貼附至該散熱座。
10. 如申請專利範圍第9項所述之製作方法，其中，將該第二半導體元件電性耦接至該第一路由電路之該步驟包含：使該第二半導體元件插入該互連板之一凹穴中。
11. 如申請專利範圍第9項所述之製作方法，其中該次組體更包含一定位件，其係由該加強層之一表面凸出，且該第一半導體元件貼附至該加強層時，該定位件係側向對準且靠近該第一半導體元件外圍邊緣，並延伸超過該第一半導體元件之該非主動面。