[go: up one dir, main page]

TW201622008A - 用於自我對準接觸方案的金屬前犧牲介電質 - Google Patents

用於自我對準接觸方案的金屬前犧牲介電質 Download PDF

Info

Publication number
TW201622008A
TW201622008A TW104128252A TW104128252A TW201622008A TW 201622008 A TW201622008 A TW 201622008A TW 104128252 A TW104128252 A TW 104128252A TW 104128252 A TW104128252 A TW 104128252A TW 201622008 A TW201622008 A TW 201622008A
Authority
TW
Taiwan
Prior art keywords
metal
layer
dielectric
contact
etch stop
Prior art date
Application number
TW104128252A
Other languages
English (en)
Inventor
湯瑪士 韋勒 茂希爾
史貴凡迪 巴頓 Ｊ 凡
阿南達 Ｋ 班納吉
納葛 珊卡
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201622008A publication Critical patent/TW201622008A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0217—Manufacture or treatment of FETs having insulated gates [IGFET] forming self-aligned punch-through stoppers or threshold implants under gate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/794—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising conductive materials, e.g. silicided source, drain or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10P14/6334—
    • H10P14/6336—
    • H10P14/6338—
    • H10P14/6339—
    • H10P14/6939—
    • H10P14/69391—
    • H10P50/283—
    • H10P50/73—
    • H10W10/011—
    • H10W10/014—
    • H10W10/10—
    • H10W10/17—
    • H10W20/069—
    • H10W20/074—
    • H10W20/075—
    • H10W20/077—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Materials Engineering (AREA)

Abstract

本文之許多實施例係關於在形成閘極與接觸窗之製程脈絡中形成接觸窗蝕刻停止層。在某些實施例中，使用新穎的製程流程，其涉及在特定的接觸窗蝕刻停止層形成之前，沉積並移除金屬前犧牲介電質材料。除了較早沉積的主要蝕刻停止層之外，又可使用一輔助接觸窗蝕刻停止層。在某些例子中，該接觸窗蝕刻停止層為含金屬材料，例如氮化物或氧化物。在一些實施例中，該接觸窗蝕刻停止層可透過循環的氣相沉積方法來沉積。本文所揭露的製程流程提供改善的保護機制來避免閘極疊層之過蝕刻，藉此最小化閘極與接觸窗之間的漏電流。此外，針對用於形成各種介電質材料的材料與沉積條件而言，所揭露的製程流程產生更廣的靈活度，而因此最小化寄生電容值。

Description

用於自我對準接觸方案的金屬前犧牲介電質
本發明係關於用於自我對準方案的金屬前犧牲介電質。
半導體裝置(例如場效電晶體(FETs))的製程涉及各種層與結構的順序的沉積處理與蝕刻處理。應用間隔與蓋材料的積體化方案可用以最小化閘極與接觸窗之間的漏電流，而藉此生產高品質的裝置。
本文中的某些實施例係關於製造半導體裝置中的閘極與接觸窗的方法。在本文中之實施例的一態樣中，提供一方法以形成閘極與接觸窗凹孔，該方法包括下列步驟: (a)在基板上形成複數個虛擬閘極結構，而各虛擬閘極結構包括(i)覆蓋層、(ii)含矽層，其位於該覆蓋層下方、以及(iii)間隔層，其接觸該覆蓋層與該含矽層的垂直側壁；(b)將主要接觸窗蝕刻停止層沉積於該虛擬閘極結構上、以及該基板的活性區上；(c)將金屬前犧牲介電質材料沉積在位於相鄰的虛擬閘極結構之間的複數個間隙中；(d) 將該覆蓋層與該含矽層從該虛擬閘極結構中移除；(e)沉積複數個替代金屬閘極，其包括金屬結構與位於該金屬結構上方的蓋層，其中該等替代金屬閘極係沉積在先前被該虛擬閘極結構的覆蓋層與含矽層所佔據之空間；(f)將該金屬前犧牲介電質材料移除；(g)沉積輔助接觸窗蝕刻停止層，其中該輔助接觸窗蝕刻停止層與下列各者實體接觸: 該主要接觸窗蝕刻停止層、該間隔層、及該替代金屬閘極的蓋層；(h)將替代介電質材料沉積於該輔助接觸窗蝕刻停止層上，其中該替代介電質材料係沉積在相鄰的替代金屬閘極之間的間隙中、以及在該替代金屬閘極之上；以及(i)蝕刻穿過該替代介電質材料、該輔助接觸窗蝕刻停止層、以及該主要接觸窗蝕刻停止層，以暴露活性區，藉此形成接觸窗凹孔，其中該活性區位於該主要接觸窗蝕刻停止層之下方、以及相鄰的替代金屬閘極之間。
在一些實施例中，該主要接觸窗蝕刻停止層與該輔助接觸窗蝕刻停止層中的至少一者包括含金屬材料。在一些範例中，該含金屬材料中的金屬可為鋁及/或鎂。該鋁及/或鎂可以氮化物或氧化物的形式提供。
沉積該輔助接觸窗蝕刻停止層包括若干步驟，例如，使含金屬前驅物流動進入反應腔室中，並在允許該含金屬前驅物吸附於基板的表面上的條件下，將基板暴露到該含金屬前驅物；沖淨該反應腔室，以將大部分的未吸附的該含金屬前驅物從該反應腔室中移除；以及使第二前驅物流動進入該反應腔室中，並使該含金屬前驅物與該第二前驅物轉換，以形成輔助接觸窗蝕刻停止層。在某些實施例中，使含金屬前驅物流入、沖淨該反應腔室、使第二前驅物流動進入該反應腔室中、以及轉換等步驟係循環地發生。可使用若干技術以使材料轉換。例如，使該含金屬前驅物與該第二前驅物轉換之步驟包括將該基板暴露到電漿。在這些或其他的例子中，使該含金屬前驅物與該第二前驅物轉換之步驟包括將基板暴露到UV輻射光及/或高溫。
可用於該主要接觸窗蝕刻停止層或該輔助接觸窗蝕刻停止層的其他例示性材料包括下列各項中之至少一者:SiN、 SiCN、及 SiCO、及其中之組合。在一些實施例中，該主要接觸窗蝕刻停止層包括下列各項中之至少一者:SiN、 SiCN、及 SiCO、及其中之組合，而該輔助接觸窗蝕刻停止層包括含金屬材料。在其他實施例中，該主要接觸窗蝕刻停止層包括含金屬材料以及下列各項中之至少一者:SiN、 SiCN、及 SiCO、及其中之組合。在其他實施例中，該主要接觸窗蝕刻停止層與該輔助接觸窗蝕刻停止層兩者包括含金屬材料。在更另一實施例中，該主要接觸窗蝕刻停止層與該輔助接觸窗蝕刻停止層兩者包括下列各項中之至少一者:SiN、 SiCN、及 SiCO、及其中之組合。在某些實施例中，該替代介電質材料為介電常數約7或以下的低k材料，例如約5或以下。在這些或其他例子中，在該替代金屬閘極中的覆蓋層包括一低k材料，其介電常數約7或以下，例如約5或以下。該間隔層可相似地為介電常數約7或以下、或約5或以下的低k材料。
在一些實施例中，該方法更包括將該替代閘極材料部分地移除；將替代閘極蓋材料沉積在該金屬前犧牲介電質與該替代閘極的剩餘部份上；以及將所沉積的替代閘極蓋材料平坦化，以將其從該金屬前犧牲介電質上的區域移除。使用所揭露之實施例可達到用於各種操作之更廣的處理窗。例如，在一些例子中，選擇性蝕刻穿過該金屬前替代介電質以及該接觸窗蝕刻停止層之步驟，係執行在若未受到該接觸窗蝕刻停止層(在步驟(g)中沉積)保護，則該介電質間隔壁將明顯地被侵蝕的條件下。
在所揭露之實施例的另一態樣中，提供形成閘極與接觸窗凹孔的方法，該方法包括下列步驟: (a)在基板上形成複數個虛擬閘極結構，而該等虛擬閘極結構包括(i)覆蓋層、(ii)含矽層，其位於該覆蓋層下方、以及(iii)間隔層，其接觸該覆蓋層與該含矽層的垂直側壁； (b)將金屬前犧牲介電質材料沉積於相鄰的虛擬閘極結構之間；(c) 將該覆蓋層與該含矽層從該虛擬閘極結構中移除；(d)形成複數替代金屬閘極，其包括金屬結構與位於該金屬結構上方的蓋層，其中該等替代金屬閘極係形成在該覆蓋層與含矽層自該虛擬閘極結構中移除的位置；(e)將該金屬前犧牲介電質材料移除；(f)沉積接觸窗蝕刻停止層，其與下列各者實體接觸:該間隔層、該替代金屬閘極的蓋層、以及該基板上的活性區；(g)將替代介電質材料沉積於該接觸窗蝕刻停止層上，其中該替代介電質材料係沉積在位於相鄰的替代金屬閘極之間的間隙中、以及在該替代金屬閘極之上；以及(h)蝕刻穿過該替代介電質材料、以及該接觸窗蝕刻停止層，以暴露活性區，藉此形成接觸窗凹孔，其中該活性區位於該接觸窗蝕刻停止層下方與相鄰的替代金屬閘極之間。
在某些實施例中，該接觸窗蝕刻停止層包括含金屬材料。例如，該含金屬材料中的金屬可包括鋁及/或鎂。在許多例子中，該金屬可以氮化物或氧化物的形式提供。
執行若干步驟以形成該接觸窗蝕刻停止層，包括:使含金屬前驅物流動進入反應腔室中，並在允許該含金屬前驅物吸附於基板的表面上的條件下，將基板暴露到該含金屬前驅物；沖淨該反應腔室，以將大部分的未吸附的該含金屬前驅物從該反應腔室中移除；以及使第二前驅物流動進入該反應腔室，並使該含金屬前驅物與該第二前驅物轉換，以形成輔助接觸窗蝕刻停止層。不同的轉換操作係可用的。在一些例子中，使該含金屬前驅物與該第二前驅物轉換之步驟包括將該基板暴露到電漿。在這些或其他的例子中，使該含金屬前驅物與該第二前驅物轉換之步驟包括將該基板暴露到UV輻射光及/或高溫。
如前述，所揭露之方法的一優點為某些其他材料與製程條件的更廣的範圍。例如，在一些例子中，該替代介電質材料、該間隔層、以及在該替代金屬閘極中的蓋層中之至少一者包含介電常數約7或以下的低k材料，例如約5或以下。在某些實施例中，可將該接觸窗蝕刻停止層沉積到介於約1-50 nm的厚度， 例如介於約 2-10 nm。
在所揭露之實施例的更另一態樣中，提供製造電晶體的方法，該方法包括下列步驟:(a) 形成複數個虛擬閘極結構，其與用於源極及/或汲極區的電氣接觸窗區相鄰，而各虛擬閘極結構包括介電質間隔，其將下列兩者隔開:與該間隔鄰接的該等接觸窗區之其中一者以及一虛擬閘極； (b) 將金屬前犧牲介電質形成在複數個該等虛擬閘極結構、以及相鄰的該等電氣接觸窗區上；(c) 將該等虛擬閘極結構移除，但實質上保留該等間隔以及位於該等電氣接觸窗區上的金屬前犧牲介電質；(d)在該等虛擬閘極原先所在之處形成替代閘極；(e)將該金屬前犧牲介電質移除，在該金屬前犧牲介電質被移除後，複數個該等替代閘極結構與相鄰的電氣接觸窗區被暴露，而各個替代閘極結構包括替代閘極以及相關的介電質間隔；(f) 將接觸窗蝕刻停止層形成在複數個該等替代閘極結構、以及相鄰的該等電氣接觸窗區上；(g) 將金屬前替代介電質形成在該接觸窗蝕刻停止層上；以及(h)選擇性蝕刻穿過該金屬前替代介電質、以及該接觸窗蝕刻停止層，以暴露該等電氣接觸窗區，但不暴露該等替代閘極。
該電氣接觸窗區包括(i)活性區或(ii)主要接觸窗蝕刻停止層以及下層的活性區。該虛擬閘極包括矽的部分以及包括SiN、 SiCN、及/或 SiCO的覆蓋層。在某些例子中，形成金屬前犧牲介電質的步驟包括在虛擬閘極結構與相鄰的接觸窗區上沉積金屬前介電質材料，並將所沉積的金屬前介電質材料平坦化。在許多例子中，該金屬前犧牲介電質包括矽氧化物。在一些實施例中，該矽氧化物可被摻雜、或製成多孔性。在某些例子中，形成替代閘極之步驟包括:在該金屬前犧牲介電質上、以及在該等虛擬閘極原先所在的位置上沉積替代閘極材料；以及將所沉積之替代金屬閘極材料平坦化，以將其從該金屬前犧牲介電質上的區域移除。
在所揭露之實施例的更另一態樣中，提供形成電晶體的方法，該方法包括下列步驟: (a)提供部分已製成半導體裝置，其包括:(i) 複數個替代閘極結構，其與用於源極及/或汲極區域的電氣接觸窗區相鄰，而各替代閘極結構包括替代閘極以及介電質間隔，該介電質間隔將下列兩者隔開:該替代閘極以及該等電氣接觸窗區之其中一者，其中該介電質間隔與該替代閘極鄰接；以及(ii)金屬前犧牲介電質，其位於複數個該等電氣接觸窗區上方；以及 (b)將該金屬前犧牲介電質移除，在該金屬前犧牲介電質被移除後，複數個該等替代閘極結構與相鄰的電氣接觸窗區被暴露；(c) 將接觸窗蝕刻停止層形成於複數個該等替代閘極結構與相鄰的電氣接觸窗區上；(d) 將金屬前替代介電質形成於該接觸窗蝕刻停止層上；以及(e)選擇性蝕刻穿過該金屬前替代介電質、以及該接觸窗蝕刻停止層，以暴露該等電氣接觸窗區，但不暴露該等替代閘極。
該等及其他特徵將參考相關圖式描述如下。
「半導體晶圓」、「晶圓」、「基板」、「晶圓基板」、及「部分已製成積體電路」等用語可互換地使用。本技術領域中具有通常知識者應理解「部分已製成積體電路」指涉在其上的許多積體電路製程階段中之任一期間的矽晶圓。使用於半導體裝置產業的晶圓或基板典型地具有範圍從小於100mm到450mm的直徑。下列詳細描述中假設本發明係在一晶圓上實施。然而本發明並非如此限制性。工件可為各種形狀、尺寸、及材料。除了半導體晶圓之外，可以受益於本發明的其他工件包括各種物件，例如印刷電路板、磁性記錄媒體、磁性記錄感測器、反射鏡、光學元件、微機械裝置、及其他。
為提供本發明之全面性理解，在下列描述中闡述許多具體細節。所揭露之實施例毋須若干或全部該等具體細節而可被實施。在其他例子中，為了避免不必要地混淆所揭露之實施例，熟知的處理作業將不再贅述。雖然所揭露之實施例結合具體實施例來描述，但應知其非意欲限制所揭露之實施例。某些文件併入本說明書中作為參考資料。應知悉的係，吾人不欲這些文件中包含的任何放棄聲明(disclaimers)或拒絕聲明(disvowals)限制本實施例，除非在本說明書中或在本申請案的申請過程中主張此種放棄聲明或拒絕聲明。
形成場效電晶體(FETs)的習知方法有時會造成接觸窗與閘極之間不樂見的高漏電流。此種漏電流係有問題的，且可能造成製成裝置的失效。參考圖1A-1F進一步描述此漏電流問題。
圖1A-1F呈現在製程的不同階段中的部分已製成半導體裝置的剖面圖。圖1A描繪部分已製成半導體裝置100，其包括下層的基板層101(例如矽基板)，以及形成在其上方的虛擬閘極結構102。該等虛擬閘極位於待形成最終閘極之處。該等虛擬閘極包括犧牲材料，其在之後的處理中將被移除，如下所述。虛擬閘極結構102形成在閘極介電質層104(例如氧化物，其可為如熱矽氧化物的熱成長氧化物。本文中使用的矽氧化物這個用語意旨包括氧化矽，以及其他非化學計量形式的矽氧化物)上，且包括至少非晶或多晶矽層106、覆蓋層108(例如，如矽氮化物的氮化物層)、以及間隔層110。間隔層110為垂直定向，且與閘極介電質層104、矽層106、及覆蓋層108鄰接，如圖所示。該間隔層可由介電質材料形成，例如矽氮化物。僅一部分的虛擬閘極結構102被確實地作為犧牲材料而移除。具體而言，覆蓋層108、及矽層106被移除(如下所述)，且這些區域統稱為虛擬閘極(未標記)。閘極介電質層104亦被移除，並被另一閘極介電質層105取代。應注意的係，在最終裝置中，間隔層110大部分保持完整不動。
將接觸窗蝕刻停止層(CESL)112形成在虛擬閘極結構102、及暴露的下層的基板層101上。用於該CESL的一般材料包括SiN、 SiCN、及 SiCO。CESL的目的為將接觸窗蝕刻處理期間的蝕刻限制在特定區域(相鄰的閘極結構之間)。在最終裝置中的源極與汲極接觸窗被製成在相鄰閘極的間隔之間的下層的活性區中的源極與汲極區。該活性區有時稱為活性層，雖然本技術領域中具有通常知識者知悉活性區/層可位在基礎的矽晶圓的基板本身之中。該CESL應對之後用於蝕刻形成接觸窗的區域的化學品有良好的抗蝕刻性。
在圖1A所示之結構形成之後，將金屬前介電質114沉積在相鄰的虛擬閘極結構102之間的凹孔/區域中，此種凹孔被CESL112加內襯。一般而言，金屬前介電質114為氧化物(例如二氧化矽)，且可透過各種處理來沉積，例如高密度電漿(HDP)沉積、旋塗沉積、次大氣壓CVD(SACVD)、原子層沉積(ALD)、以及可流動式材料沉積。金屬前介電質的目的為在活性裝置層與第一金屬化層之間提供隔離，並且亦將相鄰的閘極隔開。部分已製成裝置100之後經受化學機械拋光(CMP)，以移除頂部區域(包括任何披覆的金屬前介電質)，產生圖1B所示之結構。該CMP處理一般在CESL112與覆蓋層108之間的接觸面或靠近該接觸面之處停止，使得在CMP處理之後保留大部分的覆蓋層108。
在圖1B中之結構形成之後， 將虛擬閘極疊層102的留下的覆蓋層108與矽層106、以及閘極介電質層104移除，以形成圖1C中的結構。一般將閘極介電質層104移除，使帶有高介電常數的新的閘極材料105(例如HfO2 )得以沉積。此替代材料亦可稱為閘極介電質層105 。接下來，在矽層106與覆蓋層108(即該等虛擬閘極)原先所在的凹孔中形成替代金屬閘極(RMG)。該RMG包括金屬結構120以及蓋層122。替代金屬閘極結構(RMG結構)130包括替代金屬閘極(金屬結構120以及蓋層122)以及間隔層110。該RMG在最終裝置(在加工處理完成之後產生)中作為最終閘極之電極。金屬結構120包括在相關位置(例如視所需使用n-金屬與p-金屬)的極薄功函數的層。金屬結構120的剩餘部分可包括具有良好填充效能的金屬(或複數金屬)，例如鎢、鋁、鈷、或其中之組合。在沉積金屬結構120之後，進行CMP處理，被沉積在金屬前介電質114上的金屬因此被移除。進行蝕刻處理以將金屬結構120回蝕到某種程度。接下來，將蓋層122 形成在金屬結構120上。在一些例子中，蓋層122為矽氮化物，但在某些其他例子中使用SiCN與SiCO。蓋層122與間隔層110作用以將該閘極的電極與源極/汲極接觸窗隔開。在沉積蓋層122之後，完成另一CMP處理而形成圖1D中的結構。
接下來，沉積一層的接觸窗介電質124以形成圖1E中的結構。例如，接觸窗介電質124可為矽氮化物。接觸窗介電質124可與金屬前介電質114的材料相同或不同。接觸窗介電質124之目的為延伸介電質材料直到形成第一金屬化層之處的高度。然後執行接觸窗蝕刻處理，以蝕刻出接觸窗介電質124/金屬前介電質114中的凹孔。CESL112、閘極的蓋層122 、以及間隔層110 有助於將蝕刻輪廓限制在該RMG結構之間的所需的凹孔中，且亦有助於避免閘極的頂部短路。此產生圖1F所示之結構。之後可將該凹孔填充以形成接觸窗。在接觸窗蝕刻處理之後，視所需進行接觸窗與後段製程(BEOL)處理。
若在接觸窗蝕刻處理期間所形成的凹孔變得太靠近金屬結構120，則可能造成無法接受的高漏電流或甚至在閘極與接觸窗之間造成短路。在圖1F中以虛線橢圓形標記的區域顯示此種漏電流可能造成問題的一例示性區域。因為在形成替代金屬閘極之後，CESL層112未覆蓋蓋層122或間隔層110的頂部區域（見圖1D），所以蓋層122在接觸窗蝕刻處理期間有被過蝕刻的風險。若蓋層122剩下地不夠厚，而不足以適當地防止最終裝置的漏電流，則蓋層122被視為被過蝕刻。防止漏電流的最小厚度取決於裝置的類型、使用裝置的應用方法、以及操作電壓與其他要求。接觸窗蝕刻處理必須執行一 段足夠的時期，以穿透金屬前介電質114以及金屬前介電質114下方的CESL112(因為形成在凹孔中的接觸窗必須擴展至活性層101)。 接觸窗蝕刻停止層的材料與沉積處理
在本文的許多實施例中，將關於圖1A-1F的所述方法改良以降低不可接受的漏電流的風險。一改良類型涉及使用CESL之替代材料。替代地、或額外地，可做的改良類型為使用輔助CESL，其可使用習知的 CESL材料或本文揭露之替代CESL材料製成。若使用輔助 CESL，則可改良製程流程以在適當時間點沉積該輔助 CESL，如下進一步描述。一般而言，若使用輔助 CESL，則部分已製成裝置包括先前沉積的CESL。換句話說，通常已有了另一CESL之外、又額外沉積輔助 CESL。
用於製造替代及/或輔助CESL的材料應對接觸窗蝕刻處理(通常蝕刻矽氧化物)具有極佳的抗蝕刻性。此外，該CESL材料應抵抗矽氧化物的化學機械拋光。該CESL材料應為良好絕緣體(例如具有低漏電流以及高崩潰強度，例如約8MV/cm或更高的崩潰強度)，且在一些例子中，該CESL材料具有夠低的介電常數(例如低於約7，例如低於約5)係有利的。該CESL材料可為含金屬的化合物，例如含鋁或鎂的化合物。在其他某些實施例中，可使用其他金屬及含金屬的化合物。在許多例子中，該CESL材料為金屬氮化物。在其他例子中，該CESL材料為金屬氧化物。CESL材料之具體範例包括氮化鋁(AlN)、氧化鋁 (Al2 O3 )、氮氧化鋁(AlON)、氮化鎂 (Mg3 N2 )、氧化鎂 (MgO)、及其中之組合。該材料可為或不為化學計量性。亦可使用前文提及的符合條件的其他材料。在一些例子中，該CESL材料係透過化學氣相沉積(CVD) 或透過循環的方法(例如原子層沉積(ALD))來沉積。  沉積處理可以電漿輔助的方式發生。這些沉積方法允許該CESL材料以極佳的保形性而沉積在高深寬比的間隙中。可透過控制沉積條件(例如RF功率位準、RF頻率、RF暴露時間、配量時間、流速、沖淨時間、壓力、溫度等)來調節該CESL材料的應力與組成。一例示性沉積處理描述如下。
在許多實施例中， CESL的形成始於在一反應腔室中將基板之表面暴露到含金屬前驅物。在某些實施例中，該反應腔室為化學氣相沉積處理(CVD) 或原子層沉積處理 (ALD) 設備的一部分，該等設備例如可得自美國加利福尼亞州弗蒙特(Fremont, CA)的蘭姆研究公司( Lam Research Corporation) 的SEQUELTM 與 VECTORTM PECVD 工具。有機金屬化合物、金屬氫化物、金屬鹵化物、及金屬羰基化合物可做適當的含金屬前驅物。例如，可使用烷基取代的金屬衍生物、茂基取代的金屬衍生物。例示性前驅物列示如下。含金屬前驅物吸附於基板的表面並在高溫下起反應(例如分解)而在基板上形成含金屬前驅物層。總的來說，視前驅物的特性而定，將沉積條件最佳化，以沉積帶有期望性質的含金屬前驅物層。例如，將溫度的範圍最佳化，以促成前驅物的特定分解機制，藉此視所需調節含金屬前驅物層的組成。一般而言，含金屬前驅物係在無電漿的情況下輸送。由該含金屬前驅物所形成的層亦可稱為前驅物層。在某些實施例中，假設反應器的容量約180 L ，含金屬前驅物的流量約介於10-350 sccm，並持續介於約7.5-30 秒的一段期間。該含金屬前驅物可透過載氣(例如氬、氫、氦、或氮)輸送，該載氣以 介於約50-1000 sccm的速率流動。當使用載氣將基板暴露到該含金屬前驅物時，該含金屬前驅物的總流速可較高，例如針對介於約150-950 sccm 的載氣流速而言，純含金屬前驅物(例如TMA) 介於約10-200 sccm。在一些實施例中， TMA的總流速可較低。如上所述，可針對特定的前驅物以及其他條件來調節該等條件。
可控制前驅物層的厚度以形成單分子層或飽和層，由吸附作用的熱力學決定。例如，在一些實施例中，該前驅物層的厚度不大於可被基板吸附的前驅物的厚度。因此，在一些實施例中，此處理受吸附作用控制，且可避免不受控制的大量材料的沉積。沖淨步驟(描述如下)有助於確保該前驅物層的厚度被吸附作用特性所限制。該前驅物層的厚度亦可透過控制下列各項來調節:前驅物的流速、基板暴露時間、基板的溫度、以及沉積處理的其他參數。
如前文提及，在一些例子中，該含金屬前驅物包括鋁及/或鎂。
例示性含鋁金屬前驅物包括(但不限於) :三烷基鋁前驅物 (例如三甲基鋁 (TMA),三乙基鋁 (TEA))及三異丁基鋁 (TIBA)。含鋁前驅物的其他範例包括三(2,2,6,6-四甲基-3,5-庚二酮酸)鋁以及三(二甲基醯胺)鋁(III)。亦可使用含氫化物有機金屬前驅物，例如二甲基氫化鋁 (DMAH)。
例示性含鎂金屬前驅物包括(但不限於) :有機金屬含鎂前驅物，例如雙(環戊二烯基)鎂、雙(乙基環戊二烯基)鎂、雙(五甲基環戊二烯基)鎂、雙(正丙基環戊二烯基)鎂、及其他適當前驅物。
接下來，沖淨該反應腔室，以將未吸附的前驅物材料移除。該沖淨步驟包括將該反應腔室排氣及/或使用惰性氣體拂掠該反應腔室。該沖淨步驟可為實質上完全的(例如僅極微量的未吸附的含金屬前驅物被留下)、或不及實質上完全的。在某些實施例中，沖淨氣體的流速介於約15-500 sccm。沖淨氣體係在該含金屬前驅物的流量停止之後引入。如前文提及，沖淨步驟的沖淨時間或期間可足以將氣態的含鋁前驅物完全地沖淨，使得有表面吸附物以及氣態的殘餘含金屬前驅物(在反應空間中但不在基板的表面上，或鬆散地吸附於基板)兩者。在許多實施例中，沖淨時間比配量時間的比例 (例如操作102比操作101的時間比例)，例如可介於約3:1 與約 20:1之間，例如介於約3.75:1與約 15:1之間。 在一些實施例 中，沖淨時間少於約5秒，例如介於約0.1秒與約 5 秒之間、或約 2 秒。在一些實施例中，該沖淨步驟可透過將該反應腔室排氣來完成。
在沖淨該反應腔室之後，發生轉換步驟。該轉換步驟涉及將第二反應物輸送到該反應腔室，並使該第二反應物與基板表面上的吸附的含金屬反應物起反應。該第二反應物可為含氮反應物、含氧反應物、含碳反應物、或其中之組合。該第二反應物可以介於約0.1-20 SLM的流速流進該反應腔室，例如介於約1-10 SLM。該第二反應物流進該反應腔室的期間可介於約1-60秒，例如介於約 2.5-30秒。該第二反應物可透過載氣輸送，該載氣以介於約500 sccm-10 SLM的速率流動。該第二反應物亦可使用氫氣來輸送，其作用以將殘餘的有機基團從該金屬前驅物層移除。在各樣的實施例中，作為結果的層具有約1.5 Å 或更大的厚度，一般大於 3Å/cycle。
例示性含氮前驅物包括(但不限於) 氮、氨、聯氨、胺類(例如含碳的胺類)，例如甲基胺、二甲基胺、乙基胺、異丙基胺、第三丁基胺、二第三丁基胺、環丙基胺、第二丁基胺、環丁基胺、異戊基胺、 2-甲基-2-丁胺、三甲基胺、二異丙基胺、二乙基異丙基胺、二第三丁基聯氨、以及含芳香基的胺類，例如苯胺、 吡啶、與苯甲胺。胺類可為一級、二級、三級、或四級 (例如四烷基銨化合物)。含氮反應物除了氮之外又可含雜原子，例如羥基胺、第三丁基氧羰基胺、以及 N-第三丁基氫氧基胺為含氮反應物。
例示性含氧反應物包括(但不限於): 氧、臭氧、一氧化二氮、一氧化碳、一氧化氮、二氧化氮、一氧化硫、二氧化硫、含氧烴類(Cx Hy Oz )、水、其中之混合物等。
在某些實施例中，該含金屬反應物與該第二反應物之間的反應可透過電漿、熱、或UV能量來驅動。在其他實施例中，該反應僅因兩前驅物彼此相接觸而產生。若需要電漿之轉換方法，此種電漿可來自任何可得的來源(例如電感耦合式電漿、電容耦合式電漿、微波電漿、遠端電漿、原位電漿等)。由於較原位電漿更為溫和的條件，遠端產生的電漿在一些情況下係有利的。遠端電漿係在與安置基板的腔室實體分離的腔室中產生。當遠端電漿被輸送到基板時會消耗離子物種，因此降低破壞基板的風險。
使用的頻率包括高頻(HF)部分及/或低頻(LF)部分。低頻 RF 功率指涉頻率介於100 kHz 與2 MHz之間的RF功率。一般用於LF 電漿來源的頻率範圍介於約100 kHz 到 500 kHz，例如可使用400 kHz之頻率。高頻功率指涉頻率高於2 MHz 的 RF功率。一般而言， HF RF 頻率落入介於約2MHz – 30 MHz之範圍中。常用的 HF RF 值包括 13.56 MHz 與27 MHz，在一些實施例中， 在電漿輔助的操作(例如該轉換步驟)中可使用範圍從 0 W/cm2 到 1.0 W/cm2 的LF 功率、以及範圍從0.1 到 1.5 W/cm2 的HF功率。
若需要熱之轉換方法，在第二反應物存在的情況下將水加熱到至少約300-350o C的溫度。此種熱處理特別有利於處理含脆弱的ULK介電質的基板。
若需要UV之轉換方法，在第二反應物存在的情況下將基板暴露到UV光源。使用UV的轉換方法進一步討論並描述於美國專利申請案第12/646,830號，申請日為2009年12月23日，該案加入本案之參考資料。
該轉換步驟有時稱為處理後步驟，因為其在前驅物層的沉積處理之後發生。各種轉換方法描述於美國專利申請案第12/688,154號，該案之申請日為2010年1月15日，並加入本案之參考資料。任何該等轉換方法皆適合與本文所述之方法一起使用。
在執行該轉換步驟之後，透過將該腔室排氣及/或掃掠來沖淨該反應腔室。在許多實施例中，沖淨包括流入例如氮的沖淨氣體。在一些實施例中，該沖淨氣體以介於約5秒到約10秒、或約6秒的時間、以介於約0sccm與約10,000sccm之間的流速流入。此沖淨步驟足以將所有留下的氣態第二反應物從反應空間(或站、或腔室)中實質地移除。
然後重複執行配量含金屬反應物、沖淨、轉換、及沖淨等基本操作，以形成具有期望厚度的薄膜。
在一具體範例中，使用鋁氮化物CESL。用於沉積鋁氮化物的特定製程條件描述於美國專利申請案第14/183,287，申請日為2014年2月18日，案名為「HIGH GROWTH RATE PROCESS FOR CONFORMAL ALUMINUM NITRIDE」，該案以全文加入本案之參考資料。
雖然在此之討論大部分著重在產生含氮薄膜的轉換步驟，但可使用其他類型的轉換，並形成其他類型的薄膜。例如，形成金屬-O鍵結的氧化轉化可透過下列動作實施:在電漿中將具有暴露的含金屬前驅物層的基板與含氧氣體(例如O2 、 CO2 、 N2 O等)接觸。在其他實施例中，在轉換步驟中形成金屬-C鍵結，例如透過在電漿中使用碳氫化合物來處理前驅物層。透過下列動作在轉換步驟中形成金屬-S、金屬-Se、金屬-Te、及金屬-P薄膜:在有或無電漿的情況下，將基板暴露到含有所需元素的反應物，例如分別為H2 S、 H2 Se、 H2 Te、 PH3 。直接電漿與遠端電漿皆可用於這些類型的轉換操作。
在某些實施例中，根據關於圖1的所述製程流程來沉積如前述之含金屬CESL。在一些實施例中，如前述之含金屬CESL係沉積為一輔助CESL。該輔助CESL係除了主要CESL之外又沉積的，如下所述。該主要CESL可為前文揭露之含金屬CESL，或可為更習知的CESL材料。沉 積 CESL 材料的製程流程
若使用圖1的製程流程可能產生的一問題為替代金屬閘極結構130中的間隔層110與蓋層122的過蝕刻。此過蝕刻會將替代金屬閘極結構130中的金屬結構120暴露出來。當將接觸窗材料沉積在透過接觸窗蝕刻處理而形成的凹孔中時，此種暴露會造成問題。接觸窗材料不應與替代金屬閘極中的金屬結構直接實體接觸。
為了降低過蝕刻的風險，可使用不同的製程流程。例如，除了主要CESL之外又沉積輔助CESL，如圖2A-2H所示。在呈現於圖3A-3H的另一範例中，主要CESL係在與圖1A-1F所示之流程不同的時間沉積，且未沉積輔助CESL。
圖2A-2H描繪使用主要CESL與輔助CESL兩者的製程流程。圖2A-2D緊密地對應到圖1A-1D，為了簡明的緣故，將不再重複該描述。一顯著的差異為，圖1A-1D中的金屬前介電質材料114為圖2A-2H中的金屬前犧牲介電質材料214。金屬前犧牲介電質214被移除並被替代介電質260取代，如圖2G所示並進一步描述如下。犧牲PMD材料214應容易被蝕刻，且應對使用作為間隔層110與蓋層122的材料(通常為氮化物材料)有良好蝕刻選擇性。換句話說，應選擇犧牲PMD材料214，使得可在不移除間隔層110或蓋層122的情況下輕易地移除犧牲PMD材料214。在一具體範例中，犧牲PMD材料為矽氧化物，但實施例非如此限制性。二氧化矽(SiO2 )可被摻雜一或更多的元素。在一些例子中，該二氧化矽具有誘導孔隙率(porosity induced)，使得其被侵蝕得更快。這些圖式中的另一差異為，圖1A-1F所示之CESL112在圖2A-2H中稱為「主要CESL212」。主要CESL212可由習知的CESL材料或如前述之含金屬材料製成。加入「主要」這個用語來區分主要CESL212與輔助CESL250。
圖2E呈現已移除金屬前犧牲介電質材料214之後的部分已製成裝置100。金屬前犧牲介電質214可透過濕式或乾式蝕刻操作來移除。一例示性濕式蝕刻操作涉及將該裝置放入含稀釋HF的濕式槽中。該稀釋HF分解矽氧化物(例如犧牲PMD)，但保留矽氮化物(例如間隔層、蓋層、以及在一些例子中的主要CESL)大部分完整不動。若合適則可使用其他濕式與乾式蝕刻操作。一相關製程流程(未顯示)係在未將金屬前介電質移除的情況下沉積輔助CESL，因為該輔助CESL會覆蓋該金屬前介電質，而在接觸窗蝕刻處理期間產生問題，所以較不佳。
接下來，沉積輔助CESL250，成為與主要CESL212、間隔層110、及蓋層122直接實體接觸的全面性層，如圖2F所示。輔助CESL250可為如前述之含金屬材料。輔助CESL250亦可使用習知的CESL材料(例如矽氮化物、矽碳化物等)。輔助CESL材料250在接觸窗蝕刻處理期間具有抗蝕刻性係有利的(然而，因為接觸窗蝕刻處理必須蝕刻穿過替代金屬閘極結構130之間的輔助CESL250而到達活性區101，所以此種抗蝕刻性不應係完全的(至少在水平方向中))。在許多例子中，輔助CESL材料250抗接觸窗蝕刻處理的特性，優於習知的CESL材料。輔助CESL250提供改善的保護機制來避免間隔層110及蓋層122在接觸窗蝕刻處理期間的過蝕刻。此改善的保護機制降低了金屬結構120在接觸窗蝕刻處理期間被暴露的風險。在一些實施例中，輔助CESL250具有介於約1nm-50nm的厚度，例如介於約2nm-10nm。無論如何，輔助CESL250放置在替代金屬閘極與間隔層110的頂部，可提供增加的保護機制來避免RMG在接觸窗蝕刻處理期間暴露。
接下來，將替代介電質260沉積在輔助CESL250上，如圖2G所示。替代介電質260可為與金屬前犧牲介電質214相同的材料，或可為不同的材料。使用圖2A-2H所示之製程流程的一優點為相較於圖1A-1F中所使用的金屬前介電質材料114，替代介電質材料260有增加的靈活度。例如，因為前述之化學機械拋光步驟，金屬前介電質114(在圖1A-1F的製程流程中)與金屬前犧牲介電質214(在圖2A-2G的製程流程中)的材料選擇受到限制。金屬前介電質114與金屬前犧牲介電質214之結構/材料提供結構在化學機械拋光期間的機械穩定性。雖然較佳的係使用低k材料或在此種介電質材料佔據的區域中使用其他類型的材料(例如為減少寄生電容值)，但這些低k材料可能對使用CMP的平坦化是個挑戰。例如，若使用低k材料，則較難在所需的時間/位置停止CMP處理。圖2A-2G所示之改良的製程流程允許不同的介電質材料(犧牲PMD214與替代介電質260)可分別地針對其個別用途而最佳化。例如，犧牲金屬前介電質214可為選擇以提供良好的CMP結果的材料(例如矽氧化物)；而替代介電質260可為選擇以提供其他所需性質(例如低介電常數、低漏電流、高崩潰電場)的材料。讓矽氧化物成為金屬前犧牲介電質的一個好選擇的進一步的因素包括容易閘極積體化，以及高溫的穩定性。替代介電質260可為二氧化矽或低k材料，例如碳摻雜氧化物等。因為低k材料有利於減少裝置中的寄生電容值。
描繪於圖2A-2G的製程流程的一相似優點為，選用於間隔層110與蓋層122的材料的增加的靈活度。在習知的製程流程中，選擇蓋層122的材料以提供良好的抗蝕刻性來避免接觸窗蝕刻期間的過蝕刻以及金屬結構120的暴露。遺憾地，表現良好抗蝕刻性的材料亦傾向具有相對上高的介電常數。雖然較佳的係使用低k材料作為蓋層122，但這些材料通常係無效的，因為他們未提供足夠的抗蝕刻性。若使用輔助CESL250，輔助CESL250提供許多所需的抗蝕刻性。因此，對選用於蓋層122以及間隔層110的材料更有靈活度。相似地，即使使用習知的間隔與蓋材料，輔助CESL250以及其改良的蝕刻保護機制亦允許用於沉積該間隔與蓋材料之處理範圍有提高的靈活度。在一些實施例中，用於間隔層110或蓋層122的材料可為低k材料。如前文提及，低k材料有利於減少寄生電容值。在一些實施例中，選用於間隔層110及/或蓋層122的材料具有約7或以下的介電常數，例如約5或以下。傳統上，在這些場效電晶體(FET)應用中的間隔與蓋材料具有約6或更高的介電常數。此種高介電常數係不佳的，但該高介電常數與此種層在未提供輔助(或替代的材料)CESL之情況下所需要的高抗蝕刻性有關聯。雖然所揭露的製程流程涉及某些額外的步驟(例如移除犧牲PMD、沉積輔助CESL、及沉積替代介電質)，這些額外的步驟將提供關於下列各者的明顯幫助:漏電流與寄生電容值的最小化風險、選擇蓋材料、間隔材料、及替代介電質材料的提高的靈活度、形成此種材料的擴張的處理範圍、及執行接觸窗蝕刻處理的擴張的處理範圍。
可透過各種方法來沉積替代介電質260。在一些例子中，使用兩步驟處理，其中第一步驟填充替代金屬閘極結構130之間的間隙；及第二步驟沉積另外的覆蓋物直到形成第一金屬化層的水平。在其他例子中，該沉積在單一個步驟中發生。沉積替代介電質260(以及犧牲PMD214)的例示性方法包括(但不限於):旋塗式玻璃方法、次大氣壓化學氣相沉積(SACVD)方法、高密度電漿化學氣相沉積(HDPCVD)方法、化學氣相沉積(CVD)方法、原子層沉積(ALD)方法、及可流動式材料方法。
在沉積替代介電質260之後，執行接觸窗蝕刻處理，產生圖2H所示之結構。在此步驟之後，照常進行接觸窗與BEOL處理。因為輔助CESL250位於RMG與間隔的上方，所以其提供較未使用輔助CESL者更佳的蝕刻保護機制。和圖1A-1F的製程流程相比，主要CESL212與蓋層122被較小程度地蝕刻，且減少了間隔的切面。改良之蝕刻保護機制使金屬結構120在接觸窗蝕刻處理期間被暴露或幾乎暴露的風險最小化，進而產生更堅固且較不可能有(或變成)缺陷的裝置。透過將替代金屬閘極中的金屬結構周圍的介電質材料維持足夠的厚度，而最小化接觸窗與閘極之間的漏電流與崩潰失敗。
在另一替代製程流程中，僅使用單一個CESL，但該CESL係在與圖1A-1F所示之流程不同的時間沉積。此種製程流程的一範例呈現於圖3A-3H中。該製程從圖3A所示之基板開始。在活性層或區101與閘極介電質層104 上方沉積虛擬閘極結構102 ，虛擬閘極結構102包括非晶或多晶矽層106、覆蓋層108、及間隔層110。在虛擬閘極結構102之中為包括矽層106與覆蓋層108的虛擬閘極(未標記)。接下來，在虛擬閘極結構102之間沉積金屬前犧牲介電質材料214 ，並進行CMP處理，以形成圖3B所示之結構。然後，將該虛擬閘極(即矽層106與覆蓋層108)移除，以形成圖3C所示之結構。在移除該虛擬閘極與閘極介電質層104之後，沉積新的閘極介電質層105及替代金屬閘極，該等替代金屬閘極包括金屬結構120與蓋層122。這些沉積處理可包括CMP。金屬結構120、蓋層122、及間隔層110一起形成替代金屬閘極結構130。接下來，移除金屬前犧牲介電質材料214，以形成圖3E所示之結構。此時在該製程中，沉積CESL312，成為與活性層101、間隔層110、及蓋層122直接實體接觸的全面性材料。在此實施例中，可將該CESL沉積到介於約1-50 nm的厚度， 例如介於約 2-10 nm。沉積CESL312產生圖3F所示之結構。CESL312可為習知的CESL材料或其可為如前述之含金屬材料。在一範例中，CESL312為鋁氮化物。在另一範例中，CESL312為鋁氧化物或鋁氮氧化物。可使用的其他CESL材料在前文中討論。沉積CESL312之後，在相鄰的替代金屬閘極130之間的間隙中沉積替代介電質260。沉積替代介電質260直到接觸窗的高度，而產生圖3G所示之結構。接下來，執行接觸窗蝕刻處理以產生圖3H所示之結構。因為CESL312係在形成替代金屬閘極之後沉積，所以該CESL能夠提供良好的保護機制來避免過蝕刻，藉此最小化暴露或幾乎暴露金屬結構120的風險。
前文中關於圖2A-2G所示之製程流程的相關的益處亦可適用於圖3A-3G所示之製程流程(雖然考慮僅有單一個CESL，可能程度較小)。具體而言，此種益處係關於形成蓋層122與間隔層110的沉積條件及材料更佳的靈活度；提高替代介電質260的靈活度/最佳化；以及降低形成缺陷裝置的風險。設備
本文所述之方法可透過任何適當設備或設備之組合來執行。許多沉積步驟可發生在化學氣相沉積設備或原子層沉積設備中，例如可得自美國加利福尼亞州弗蒙特的蘭姆研究公司的Altus® 產品家族、 Vector®產品家族、及/或Speed® 產品家族設備。其他沉積處理(例如旋塗與可流動式薄膜處理)可發生在為這些用於所設計的設備中。蝕刻處理亦可發生在任何適當設備中，包括濕式處理設備與乾式處理設備。適當設備的範例包括同樣可得自蘭姆研究公司的Kiyo®產品家族與 Versys® 產品家族。所揭露之實施例不限於這些具體設備或設備之組合，且可使用任何適當設備。
一適當設備一般包括硬體，其用以完成製程操作；以及系統控制器，其包括用以控制根據本發明之製程操作的指令。例如，在一些實施例中，該硬體包括含括在一處理工具中的一或更多的處理站。系統控制器
在一些實施例中，控制器為系統的一部分，而系統為前述範例之一部分。此種系統包含半導體處理設備，其包括:處理工具(或複數)、腔室(或複數)、用以處理的工作台(或複數)、及/或特定處理元件(例如晶圓支座、氣流系統等)。這些系統可與電子設備合併，以在處理半導體晶圓或基板之前、期間、與之後，控制系統的操作。該等電子設備可稱為「控制器」，其可控制系統(或複數)的各種元件或子部件。根據製程要求及/或系統的類型，可將該控制器編程式，以控制前述之任何處理，包括處理氣體的輸送、溫度設定(例如加熱及/或冷卻)、壓力設定、真空設定、功率設定、射頻(RF)產生器設定、RF匹配電路設定、頻率設定、流速設定、流體輸送設定、定位與操作設定、晶圓進出一工具、以及其他傳送工具的傳送、及/或負載閘與特定系統接合或連接。
總的來說，該控制器可界定為具有各種下列元件的電子設備:積體電路、邏輯、記憶體、及/或軟體，其可接收指令、發出指令、控制操作、使清洗操作據以實現、使端點量測據以實現、以及其他。該積體電路可包括儲存程式指令的韌體形式的晶片、數位訊號處理器(DSPs)、定義為特殊應用積體電路(ASICs)的晶片、及/或執行程式指令(例如軟體)的一或更多的微處理器、或微控制器。程式指令可為以各種個別的設定(或程式檔案)與該控制器交流的指令，而針對半導體晶圓(或在其上)、或對於系統，界定出用以實現特定製程的操作性參數。在一些實施例中，該等操作性參數為配方的一部分，該配方由製程工程師定義以在下列各項之產製期間完成一或更多的處理步驟:一或更多的層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或晶圓的晶片。
在一些實施例中，該控制器可為電腦之一部分或與其結合，其與系統整合、結合、或建立網路到系統、或其中之組合。例如，該控制器可在「雲端」中、或在晶圓廠主電腦系統之全部或一部分中，可允許晶圓處理的遠端存取。該電腦能夠遠端存取系統，以監控製程操作之目前進度、檢視先前製程操作之歷史、從大量製程操作檢視趨勢或效能度量指標，用以改變當前處理的參數、用以設定接續當前處理的處理步驟、或用以開啟新的處理。在一些範例中，遠端電腦(例如伺服器)可利用網路將製程配方提供到系統，該網路可包括區域網路或網際網路。該遠端電腦可包括使用者介面，允許參數及/或設定的輸入或程式化、而之後參數及/或設定從該遠端電腦傳遞到該系統。在一些範例中，該控制器接收資料形式的指令，其規定參數，用於在一或更多的操作中待執行的各個處理步驟。應知悉的係，針對欲執行之處理的類型、以及工具的類型來規定該等參數，而該控制器係配置以控制、或與該者交流。因此，如上所述，可將該控制器分散，例如透過組合一或更多的分散式控制器，該者以網路連結在一起，並針對相同的目的(例如本文中描述之處理與控制項)而運作。用於此種目的之分散式控制器的範例為，一腔室上的一或更多的積體電路與一或更多的分離地放置(例如在平台層級、或為遠端電腦的一部分)的積體電路交流，該者結合以控制該腔室上的處理。
不限制地，例示性系統可包括電漿蝕刻腔室或模組、沉積腔室或模組、旋轉沖洗腔室或模組、金屬電鍍腔室或模組、清洗腔室或模組、斜面邊緣蝕刻腔室或模組、物理氣相沉積(PVD)腔室或模組、化學氣相沉積(CVD)腔室或模組、原子層沉積(ALD)腔室或模組、原子層蝕刻(ALE)腔室或模組、離子植入腔室或模組、徑跡(track)腔室或模組、以及使用於半導體晶圓之製造及/或加工或與其相關的任何其他半導體處理系統。
如上所載，根據欲使用工具執行的單數或複數的處理步驟，該控制器可與下列之一或更多者交流:其他工具電路或模組、其他工具組件、叢集工具、其他工具介面、相鄰的工具、附近的工具、坐落在整個工廠的工具、主電腦、另一控制器、或用於材料傳送的工具，其在半導體製程工廠中將晶圓之容器帶進或帶出工具位置、及/或負載埠。
前述之許多硬體與方法實施例可連同微影圖案化的工具或製程一起使用，例如用於半導體裝置、顯示器、LEDs、太陽能平板以及類似物的加工或製造。典型地但非必要地，此類工具/製程在共同的製造場所中被一起使用或操作。
薄膜的微影圖案化典型上包括一些或全部下述之操作，各個操作藉由若干合理的工具而促成:(1)塗佈光阻劑於具有矽氮化物薄膜形成於其上的工件(即基板)上，使用旋塗或噴塗工具；(2)使光阻劑硬化，使用熱板或熔爐或其他適當硬化工具；(3)暴露該光阻劑到可見光或UV光或X光，使用如晶圓步進器的工具；(4)使該光阻劑顯影，以選擇性地移除光阻劑並藉此使之圖案化，使用如濕式清潔台或噴霧顯影器的工具；(5) 將該光阻劑圖案轉移到下層的薄膜或工件，使用乾式或電漿輔助蝕刻工具；以及(6)移除該光阻劑，使用如RF或微波電漿光阻剝離器的工具。在一些實施例中，在塗佈光阻劑之前，可沉積可灰化硬遮罩層(例如非晶碳層)及其他適當的硬遮罩(例如抗反射層)。
應知悉本文所述之配置及/或方法本質上為例示性，且這些具體實施例或範例不應被視為限制性意義，因為可能有許多變化。本文所述之具體程序或方法可代表任何數量的處理策略的一或更多者。因此，可以所描述的順序、以其他順序、平行地、或在一些例子中可省略地來執行所描述的許多動作。同樣的，可改變前文所述之處理的順序。
本發明之標的包括許多下列各者之所有新穎性與非顯而易見的組合與次組合:處理、系統與配置、及本文揭露的其他特徵、功能、動作、及/或性質、以及所有其中之等價態樣。
100‧‧‧裝置
101‧‧‧基板層/活性層/活性區
102‧‧‧虛擬閘極結構/虛擬閘極疊層
104‧‧‧閘極介電質層
106‧‧‧矽層
105‧‧‧閘極介電質層/閘極材料
108‧‧‧覆蓋層
110‧‧‧間隔層
112‧‧‧接觸窗蝕刻停止層
114‧‧‧金屬前介電質(材料)/犧牲PMD材料
120‧‧‧金屬結構
122‧‧‧蓋層
124‧‧‧接觸窗介電質
130‧‧‧替代金屬閘極結構
212‧‧‧主要接觸窗蝕刻停止層
214‧‧‧金屬前犧牲介電質(材料)
250‧‧‧輔助接觸窗蝕刻停止層(材料)
260‧‧‧替代介電質(材料)
312‧‧‧接觸窗蝕刻停止層
圖1A-1F描繪在製程的各種階段中之部分已製成半導體裝置，其中使用單一個接觸窗蝕刻停止層。
圖2A-2H描繪在製程的各種階段中之部分已製成半導體裝置，其中除了主要接觸窗蝕刻停止層之外、又使用輔助接觸窗蝕刻停止層。
圖3A-3H描繪在製程的各種階段中之部分已製成半導體裝置，其中在形成替代金屬閘極之後沉積單一個接觸窗蝕刻停止層。
100‧‧‧裝置
101‧‧‧基板層/活性層/活性區
105‧‧‧閘極介電質層/閘極材料
110‧‧‧間隔層
120‧‧‧金屬結構
122‧‧‧蓋層
130‧‧‧替代金屬閘極結構
212‧‧‧主要接觸窗蝕刻停止層
250‧‧‧輔助接觸窗蝕刻停止層(材料)
260‧‧‧替代介電質(材料)

Claims (30)

  1. 一種形成複數閘極與接觸窗凹孔的方法，該方法包括下列步驟:  (a)在一基板上形成複數個虛擬閘極結構，而各虛擬閘極結構包括(i)一覆蓋層、(ii)一含矽層，其位於該覆蓋層下方、以及(iii)一間隔層，其接觸該覆蓋層與該含矽層的垂直側壁； (b)將一主要接觸窗蝕刻停止層沉積於該等虛擬閘極結構上、以及該基板的一活性區上； (c)將一金屬前犧牲介電質材料沉積在位於相鄰的該等虛擬閘極結構之間的複數個間隙中； (d) 將該覆蓋層與該含矽層從該等虛擬閘極結構中移除； (e)沉積複數個替代金屬閘極，該等替代金屬閘極包括一金屬結構與位於該金屬結構上方的一蓋層，其中該等替代金屬閘極係沉積在先前被該等虛擬閘極結構的該覆蓋層與該含矽層所佔據之空間； (f)將該金屬前犧牲介電質材料移除； (g)沉積一輔助接觸窗蝕刻停止層，其中該輔助接觸窗蝕刻停止層與下列各者實體接觸: 該主要接觸窗蝕刻停止層、該間隔層、及該替代金屬閘極的該蓋層； (h)將替代介電質材料沉積於該輔助接觸窗蝕刻停止層上，其中該替代介電質材料係沉積在相鄰的該等替代金屬閘極之間的間隙中、以及在該等替代金屬閘極之上； 以及(i) 蝕刻穿過該替代介電質材料、該輔助接觸窗蝕刻停止層、以及該主要接觸窗蝕刻停止層，以暴露該活性區，藉此形成該等接觸窗凹孔，其中該活性區位於該主要接觸窗蝕刻停止層之下方、以及位於相鄰的該等替代金屬閘極之間。
  2. 如申請專利範圍第1項之形成複數閘極與接觸窗凹孔的方法，其中該主要接觸窗蝕刻停止層與該輔助接觸窗蝕刻停止層中的至少一者包括含金屬材料。
  3. 如申請專利範圍第2項之形成複數閘極與接觸窗凹孔的方法，其中該含金屬材料中的金屬為鋁及/或鎂。
  4. 如申請專利範圍第3項之形成複數閘極與接觸窗凹孔的方法，其中該鋁及/或鎂以氮化物或氧化物的形式提供。
  5. 如申請專利範圍第1-4項中之任一項之形成複數閘極與接觸窗凹孔的方法，其中沉積該輔助接觸窗蝕刻停止層之步驟包括下列步驟: 使一含金屬前驅物流動進入一反應腔室中，並在允許該含金屬前驅物吸附於該基板之一表面上的條件下，將該基板暴露到該含金屬前驅物； 沖淨該反應腔室，以將大部分之未吸附的該含金屬前驅物從該反應腔室中移除；以及 使一第二前驅物流動進入該反應腔室中，並使該含金屬前驅物與該第二前驅物轉換，以形成該輔助接觸窗蝕刻停止層。
  6. 如申請專利範圍第5項之形成複數閘極與接觸窗凹孔的方法，其中使該含金屬前驅物流入、沖淨該反應腔室、使該第二前驅物流動進入該反應腔室中、以及轉換等步驟係循環地發生。
  7. 如申請專利範圍第5項之形成複數閘極與接觸窗凹孔的方法，其中使該含金屬前驅物與該第二前驅物轉換之該步驟包括將該基板暴露到電漿。
  8. 如申請專利範圍第5項之形成複數閘極與接觸窗凹孔的方法，其中使該含金屬前驅物與該第二前驅物轉換之該步驟包括將該基板暴露到UV輻射光及/或高溫。
  9. 如申請專利範圍第1-4項中之任一項之形成複數閘極與接觸窗凹孔的方法，其中該主要接觸窗蝕刻停止層或該輔助接觸窗蝕刻停止層包含SiN、 SiCN、或 SiCO。
  10. 如申請專利範圍第1-4項之形成複數閘極與接觸窗凹孔的方法，其中該替代介電質材料為介電常數約5或以下的低k材料。
  11. 如申請專利範圍第1-4項之形成複數閘極與接觸窗凹孔的方法，其中該替代金屬閘極中的該間隔層與該蓋層中的至少一者包含介電常數約5或以下的低k材料。
  12. 一種形成複數閘極與接觸窗凹孔的方法，該方法包括下列步驟:  (a)在一基板上形成複數個虛擬閘極結構，而該等虛擬閘極結構包括(i)一覆蓋層、(ii)一含矽層，其位於該覆蓋層下方、以及(iii)一間隔層，其接觸該覆蓋層與該含矽層的垂直側壁； (b)將金屬前犧牲介電質材料沉積於相鄰的該等虛擬閘極結構之間； (c) 將該覆蓋層與該含矽層從該等虛擬閘極結構中移除； (d)形成複數替代金屬閘極，其包括一金屬結構與位於該金屬結構上方的一蓋層，其中該等替代金屬閘極係形成在該覆蓋層與該含矽層自該等虛擬閘極結構中移除的位置； (e)將該金屬前犧牲介電質材料移除； (f)沉積一接觸窗蝕刻停止層，其與下列各者實體接觸:該間隔層、該替代金屬閘極的該蓋層、以及該基板上的一活性區； (g)將替代介電質材料沉積於該接觸窗蝕刻停止層上，其中該替代介電質材料係沉積在位於相鄰的該等替代金屬閘極之間的間隙中、以及在該等替代金屬閘極之上；以及 (h)蝕刻穿過該替代介電質材料、以及該接觸窗蝕刻停止層，以暴露該活性區，藉此形成該等接觸窗凹孔，其中該活性區位於該接觸窗蝕刻停止層下方以及位於相鄰的該等替代金屬閘極之間。
  13. 如申請專利範圍第12項之形成複數閘極與接觸窗凹孔的方法，其中該接觸窗蝕刻停止層包括一含金屬材料。
  14. 如申請專利範圍第13項之形成複數閘極與接觸窗凹孔的方法，其中該含金屬材料中的金屬包括鋁及/或鎂。
  15. 如申請專利範圍第14項之形成複數閘極與接觸窗凹孔的方法，其中該金屬以氧化物或氮化物的形式提供。
  16. 如申請專利範圍第12-15項中之任一項之形成複數閘極與接觸窗凹孔的方法，其中沉積該接觸窗蝕刻停止層之該步驟包括: 使一含金屬前驅物流動進入一反應腔室中，並在允許該含金屬前驅物吸附於該基板之一表面上的條件下，將該基板暴露到該含金屬前驅物； 沖淨該反應腔室，以將大部分的未吸附的該含金屬前驅物從該反應腔室中移除； 使一第二前驅物流動進入該反應腔室中，並使該含金屬前驅物與該第二前驅物轉換，以形成該輔助接觸窗蝕刻停止層。
  17. 如申請專利範圍第16項之形成複數閘極與接觸窗凹孔的方法，其中使該含金屬前驅物與該第二前驅物轉換之該步驟包括將該基板暴露到電漿。
  18. 如申請專利範圍第16項之形成複數閘極與接觸窗凹孔的方法，其中使該含金屬前驅物與該第二前驅物轉換之該步驟包括將該基板暴露到UV輻射光及/或高溫。
  19. 如申請專利範圍第12-15項中任一項之形成複數閘極與接觸窗凹孔的方法，其中該替代介電質材料、該間隔層、以及在該等替代金屬閘極中的該蓋層中之至少一者包含介電質材料為介電常數約5或以下的低k材料。
  20. 如申請專利範圍第12-15項中之任一項之形成複數閘極與接觸窗凹孔的方法，其中將該接觸窗蝕刻停止層沉積到介於約1-50 nm的厚度。
  21. 一種製造電晶體的方法，該方法包括下列步驟: (a) 形成複數個虛擬閘極結構，其與用於源極及/或汲極區的複數電氣接觸窗區相鄰，而該等虛擬閘極結構之各者包括一介電質間隔，其將下列兩者隔開:與該間隔鄰接的該等接觸窗區之其中一者以及一虛擬閘極；  (b) 將一金屬前犧牲介電質形成在複數個該等虛擬閘極結構以及相鄰的該等電氣接觸窗區上； (c) 將該等虛擬閘極結構移除，但實質上保留該等間隔以及位於該等電氣接觸窗區上的該金屬前犧牲介電質； (d)在該等虛擬閘極結構原先所在之處形成複數替代閘極結構； (e)將該金屬前犧牲介電質移除，在該金屬前犧牲介電質被移除後，複數個該等替代閘極結構與相鄰的該等電氣接觸窗區被暴露，而各個該替代閘極結構包括一替代閘極以及一相關連的介電質間隔； (f) 將一接觸窗蝕刻停止層形成在複數個該等替代閘極結構、以及相鄰的該等電氣接觸窗區上； (g) 將一金屬前替代介電質形成在該接觸窗蝕刻停止層上；以及 (h)選擇性蝕刻穿過該金屬前替代介電質以及該接觸窗蝕刻停止層，以暴露該等電氣接觸窗區，但不暴露該等替代閘極。
  22. 如申請專利範圍第21項之製造電晶體的方法，其中該電氣接觸窗區包括(i)一活性區或(ii)一主要接觸窗蝕刻停止層以及一下伏活性區。
  23. 如申請專利範圍第21項之製造電晶體的方法，其中該虛擬閘極包括一矽的部分以及一含有SiN、 SiCN、及/或 SiCO的蓋層。
  24. 如申請專利範圍第21-23項中任一項之製造電晶體的方法，其中形成該金屬前犧牲介電質的該步驟包括在該等虛擬閘極結構以及相鄰的該等接觸窗區上沉積一金屬前介電質材料，並將所沉積的該金屬前介電質材料平坦化。
  25. 如申請專利範圍第21-23項中任一項之製造電晶體的方法，其中該金屬前犧牲介電質包括矽氧化物。
  26. 如申請專利範圍第25項之製造電晶體的方法，其中該矽氧化物被摻雜、或為多孔性。
  27. 如申請專利範圍第21-23項中任一項之製造電晶體的方法，其中形成該替代閘極之該步驟包括: 在該金屬前犧牲介電質上、以及在該等虛擬閘極原先所在的位置上沉積一替代閘極材料；以及 將所沉積之該替代閘極材料平坦化，以將其從該金屬前犧牲介電質上的區域移除。
  28. 如申請專利範圍第21-23項中任一項之製造電晶體的方法，其步驟更包括: 將該替代閘極的一部份移除； 將一替代閘極蓋材料沉積在該金屬前犧牲介電質、以及該替代閘極的剩餘部份上；以及 將所沉積的該替代閘極蓋材料平坦化，以將其從該金屬前介電質上的區域移除。
  29. 如申請專利範圍第21-23項中任一項之製造電晶體的方法，其中選擇性蝕刻穿過該金屬前替代介電質以及該接觸窗蝕刻停止層之該步驟，係執行在若未受到該接觸窗蝕刻停止層(在步驟(f)中沉積)保護，則該介電質間隔將明顯地被侵蝕的條件下。
  30. 一種形成電晶體的方法，該方法包括下列步驟:  (a)提供部分已製成之一半導體裝置，其包括: (i) 複數個替代閘極結構，其與用於源極及/或汲極區域的電氣接觸窗區相鄰，而各替代閘極結構包括一替代閘極以及一介電質間隔，該介電質間隔將該替代閘極與該等接觸窗區之其中一者隔開，其中該介電質間隔與該替代閘極鄰接；以及 (ii)一金屬前犧牲介電質，其位於複數個該等電氣接觸窗區上方； (b)將該金屬前犧牲介電質移除，在該金屬前犧牲介電質被移除後，複數個該等替代閘極結構與相鄰的該等電氣接觸窗區被暴露； (c) 將一接觸窗蝕刻停止層形成於複數個該等替代閘極結構與相鄰的該等電氣接觸窗區上； (d) 將一金屬前替代介電質形成於該接觸窗蝕刻停止層上；以及 (e)選擇性蝕刻穿過該金屬前替代介電質以及該接觸窗蝕刻停止層，以暴露該等電氣接觸窗區，但不暴露該等替代閘極。
TW104128252A 2014-09-08 2015-08-28 用於自我對準接觸方案的金屬前犧牲介電質 TW201622008A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/479,733 US9190489B1 (en) 2014-09-08 2014-09-08 Sacrificial pre-metal dielectric for self-aligned contact scheme

Publications (1)

Publication Number Publication Date
TW201622008A true TW201622008A (zh) 2016-06-16

Family

ID=54434683

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128252A TW201622008A (zh) 2014-09-08 2015-08-28 用於自我對準接觸方案的金屬前犧牲介電質

Country Status (6)

Country Link
US (2) US9190489B1 (zh)
JP (1) JP2016058727A (zh)
KR (2) KR102345587B1 (zh)
CN (1) CN105405760B (zh)
SG (1) SG10201507190YA (zh)
TW (1) TW201622008A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI851705B (zh) * 2019-04-09 2024-08-11 日商東京威力科創股份有限公司 以多色選擇性非等向性蝕刻相鄰線的方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502263B2 (en) * 2014-12-15 2016-11-22 Applied Materials, Inc. UV assisted CVD AlN film for BEOL etch stop application
US10388515B2 (en) * 2015-11-16 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment to control deposition rate
US9887130B2 (en) * 2016-01-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming the same
CN107924844B (zh) * 2016-03-24 2021-07-20 东京毅力科创株式会社 半导体装置的制造方法
US10651080B2 (en) 2016-04-26 2020-05-12 Lam Research Corporation Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
US10246774B2 (en) 2016-08-12 2019-04-02 Lam Research Corporation Additive for ALD deposition profile tuning in gap features
US10049869B2 (en) 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
US9905472B1 (en) * 2017-02-23 2018-02-27 Globalfoundries Inc. Silicon nitride CESL removal without gate cap height loss and resulting device
US10153198B2 (en) * 2017-04-07 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance contact plugs and method forming same
US20180350607A1 (en) * 2017-06-01 2018-12-06 Globalfoundries Inc. Semiconductor structure
US10388562B2 (en) * 2017-08-16 2019-08-20 Globalfoundries Inc. Composite contact etch stop layer
US10763104B2 (en) * 2017-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming differential etch stop layer using directional plasma to activate surface on device structure
KR102557549B1 (ko) 2018-04-26 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102521890B1 (ko) * 2018-07-17 2023-04-14 삼성전자주식회사 반도체 장치
US10943818B2 (en) 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN111668094A (zh) * 2019-03-07 2020-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其制备方法
KR102746120B1 (ko) * 2019-03-11 2024-12-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11069680B2 (en) 2019-03-28 2021-07-20 International Business Machines Corporation FinFET-based integrated circuits with reduced parasitic capacitance
JP2022544104A (ja) 2019-08-06 2022-10-17 ラム リサーチ コーポレーション シリコン含有膜の熱原子層堆積
US12412742B2 (en) 2020-07-28 2025-09-09 Lam Research Corporation Impurity reduction in silicon-containing films
US11996327B2 (en) * 2021-04-22 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and methods of forming the same
US12400872B2 (en) * 2021-04-23 2025-08-26 Tokyo Electron Limited Sacrificial capping layer for gate protection
JP2024524553A (ja) 2021-07-09 2024-07-05 ラム リサーチ コーポレーション ケイ素含有膜のプラズマ強化原子層堆積
US20230163191A1 (en) * 2021-11-22 2023-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device and Method of Forming the Same
US20240014292A1 (en) * 2022-07-08 2024-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Gate-top dielectric structure for self-aligned contact
WO2024054413A1 (en) * 2022-09-06 2024-03-14 Lam Research Corporation Doped silicon or boron layer formation
WO2025169766A1 (ja) * 2024-02-09 2025-08-14 東京エレクトロン株式会社 成膜装置、成膜方法、及び基板処理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268443B1 (ko) * 1998-08-29 2000-10-16 윤종용 반도체 장치의 자기 정렬 콘택 형성 방법
JP2006196895A (ja) * 2005-01-10 2006-07-27 Samsung Electronics Co Ltd 自己整列コンタクトの形成方法
US20070281405A1 (en) * 2006-06-02 2007-12-06 International Business Machines Corporation Methods of stressing transistor channel with replaced gate and related structures
US7445943B2 (en) * 2006-10-19 2008-11-04 Everspin Technologies, Inc. Magnetic tunnel junction memory and method with etch-stop layer
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
CN101577244B (zh) * 2008-05-05 2011-11-30 中芯国际集成电路制造(北京)有限公司 层间介质层的平坦化方法及接触孔的形成方法
KR101000308B1 (ko) * 2008-07-24 2010-12-13 주식회사 아토 고유전막 형성 방법
CN101651140B (zh) * 2008-08-12 2011-05-11 宜扬科技股份有限公司 一种具应力区的金属氧化半导体结构
US8268722B2 (en) 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
US9611544B2 (en) * 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
KR101692309B1 (ko) * 2010-08-25 2017-01-04 삼성전자 주식회사 반도체 장치의 제조방법
US8084311B1 (en) * 2010-11-17 2011-12-27 International Business Machines Corporation Method of forming replacement metal gate with borderless contact and structure thereof
CN102623405B (zh) * 2011-01-30 2014-08-20 中国科学院微电子研究所 一种形成半导体结构的方法
US8334198B2 (en) * 2011-04-12 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a plurality of gate structures
US8722500B2 (en) * 2011-09-20 2014-05-13 GlobalFoundries, Inc. Methods for fabricating integrated circuits having gate to active and gate to gate interconnects
CN103107091B (zh) * 2011-11-15 2016-06-22 中国科学院微电子研究所 一种半导体结构及其制造方法
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI851705B (zh) * 2019-04-09 2024-08-11 日商東京威力科創股份有限公司 以多色選擇性非等向性蝕刻相鄰線的方法

Also Published As

Publication number Publication date
CN105405760B (zh) 2019-02-19
KR20220002214A (ko) 2022-01-06
US9190489B1 (en) 2015-11-17
JP2016058727A (ja) 2016-04-21
US9379210B2 (en) 2016-06-28
KR102345587B1 (ko) 2021-12-30
KR102501364B1 (ko) 2023-02-17
US20160071953A1 (en) 2016-03-10
KR20160030048A (ko) 2016-03-16
SG10201507190YA (en) 2016-04-28
CN105405760A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
KR102501364B1 (ko) 자기정렬된 콘택트 스킴을 위한 희생적 pmd
KR102724022B1 (ko) 에어 갭들을 생성하는 방법
KR102829108B1 (ko) 반도체 디바이스 제작에서의 주석 옥사이드 막들
TWI657535B (zh) 用於半導體裝置中之金屬內連線的介電阻障層之選擇性形成
TWI619144B (zh) 用於多重圖案化之利用可灰化硬遮罩間隙塡充的影像反轉
CN110444509B (zh) 整合式金属间隔垫与气隙互连
US20220028697A1 (en) Directional deposition in etch chamber
JP2016208027A (ja) コバルトのエッチバック
TW201546876A (zh) 在針對半導體應用之整合群集系統中形成互連結構的方法
KR20170044014A (ko) 로우-k 알루미늄 함유 에칭 정지막들의 형성을 위한 방법들
WO2025136832A1 (en) Selective carbon removal treatment process using metastable activated radical species