[go: up one dir, main page]

TW201624706A - 溝槽式功率金氧半場效電晶體與其製造方法 - Google Patents

溝槽式功率金氧半場效電晶體與其製造方法 Download PDF

Info

Publication number
TW201624706A
TW201624706A TW103146590A TW103146590A TW201624706A TW 201624706 A TW201624706 A TW 201624706A TW 103146590 A TW103146590 A TW 103146590A TW 103146590 A TW103146590 A TW 103146590A TW 201624706 A TW201624706 A TW 201624706A
Authority
TW
Taiwan
Prior art keywords
region
trench
doped region
insulating layer
doped
Prior art date
Application number
TW103146590A
Other languages
English (en)
Other versions
TWI570917B (zh
Inventor
許修文
Original Assignee
帥群微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 帥群微電子股份有限公司 filed Critical 帥群微電子股份有限公司
Priority to TW103146590A priority Critical patent/TWI570917B/zh
Priority to US14/862,754 priority patent/US9536972B2/en
Publication of TW201624706A publication Critical patent/TW201624706A/zh
Priority to US15/334,741 priority patent/US9837508B2/en
Application granted granted Critical
Publication of TWI570917B publication Critical patent/TWI570917B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一種溝槽式功率金氧半場效電晶體與其製造方法。溝槽式功率金氧半場效電晶體的閘極包括一上摻雜區、一中間區與一下摻雜區，其中中間區為本質區或淡摻雜區，而在閘極中形成一PIN接面、P+/N-或N+/P-接面。如此，當溝槽式功率金氧半場效電晶體運作時，PIN接面或PN接面所形成的接面電容可和降低閘極/汲極之間的電容串聯，而使閘極/汲極之間的等效電容降低。

Description

溝槽式功率金氧半場效電晶體與其製造方法
本發明是關於一種功率金氧半場效電晶體及其製造方法，特別是關於一種溝槽式功率金氧半場效電晶體及其製造方法。
功率金氧半場效電晶體(Power Metal Oxide Semiconductor Field Transistor,Power MOSFET)被廣泛地應用於電力裝置之切換元件，例如是電源供應器、整流器或低壓馬達控制器等等。現今之功率金氧半場效電晶體多採取垂直結構的設計，以提升元件密度。而具有溝槽閘極結構的功率式金氧半場效電晶體，不但具有更高的元件密度，也有更低的導通電阻，其優點是可以在耗費低功率的狀況下，控制電壓進行元件的操作。
功率型金氧半場效電晶體的工作損失可分成切換損失(switching loss)及導通損失(conducting loss)兩大類，其中閘極/汲極的電容值(Cgd)是影響切換損失的重要參數。閘極/汲極電容值太高會造成切換損失增加，進而限制功率型金氧半場效電晶體的切換速度，不利於應用高頻電路中。
本發明提供一種溝槽式功率金氧半場效電晶體與其製造方法，其藉由一具有PIN接面、P+/N-接面或N+/P-接面的閘極來降低閘極/汲極等效電容。
本發明其中一實施例提供一種溝槽式功率金氧半場效電晶體，包括基材、磊晶層及多個溝槽式電晶體單元。磊晶層形成於該基材上方，而多個溝槽式電晶體單元形成於磊晶層中，其中各溝槽式 電晶體單元包括溝槽閘極結構。溝槽閘極結構包括溝槽及閘極，其中溝槽形成於磊晶層中，而溝槽的內側壁形成一絕緣層，而閘極形成於溝槽內，其中閘極包括一上摻雜區、一下摻雜區及夾設於上摻雜區與下摻雜區之間的一中間區，其中上摻雜區與下摻雜區具有相反的導電型，且中間區的載子濃度小於上摻雜區與下摻雜區的載子濃度。源極區，位於溝槽閘極結構的側邊，以及基體區位於溝槽閘極結構的側邊並形成於源極區下方。
本發明另一實施例並提出一種溝槽式功率金氧半場效電晶體的製作方法，包括提供一基材；形成一磊晶層於基材上方；對磊晶層進行一基體摻雜製程以形成一第一摻雜區；形成第一摻雜區後，形成多個溝槽閘極結構於磊晶層與第一摻雜區中，各溝槽閘極結構包括一上摻雜區、一下摻雜區與夾設於上摻雜區與下摻雜區之間的一中間區，其中上摻雜區與下摻雜區具有相反的導電型，中間區的載子濃度小於上摻雜區與下摻雜區的載子濃度；以及對第一摻雜區進行一源極摻雜製程以形成一源極區與一基體區，其中源極區位於基體區上方。
綜上所述，本發明之溝槽式功率金氧半場效電晶體與其製造方法可在閘極中形成PIN接面、P+/N-接面或N+/P-接面。由於PIN接面、P+/N-接面或N+/P-接面在逆向偏壓下可產生接面電容(junction capacitance,Cj)，且接面電容可和閘極/汲極之間的寄生電容(Cp)串聯，因此可降低閘極/汲極的等效電容值。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
100‧‧‧基材
101、101’‧‧‧溝槽式電晶體單元
110‧‧‧磊晶層
120‧‧‧漂移區
130‧‧‧基體區
140‧‧‧源極區
150‧‧‧溝槽閘極結構
151‧‧‧溝槽
154、154’、180‧‧‧絕緣層
158‧‧‧閘極
155‧‧‧上摻雜區
156‧‧‧中間區
157‧‧‧下摻雜區
102‧‧‧第一邊界
103‧‧‧第二邊界
152‧‧‧上絕緣層
153、153”‧‧‧下絕緣層
153a、180a‧‧‧第一絕緣層
153b、180b‧‧‧第二絕緣層
153c、180c‧‧‧第三絕緣層
130’‧‧‧第一摻雜區
153’‧‧‧氧化物層
160、160’‧‧‧多晶矽結構
151a‧‧‧第一空間
151b‧‧‧第二空間
S100~S104‧‧‧流程步驟
圖1A 繪示本發明一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。
圖1B 繪示本發明一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。
圖2A 繪示本發明另一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。
圖2B 繪示本發明另一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。
圖3 繪示本發明一實施例的溝槽式功率金氧半場效電晶體製造方法的流程圖。
圖4A至圖4M 繪示本發明一實施例的溝槽式功率金氧半場效電晶體的製造方法中各步驟的局部剖面示意圖。
圖5A至圖5G 繪示本發明一實施例的溝槽式功率金氧半場效電晶體的製造方法中各步驟的局部剖面示意圖。
在下文中，將藉由圖式說明本發明之實施例來詳細描述本發明，而圖式中的相同參考數字可用以表示類似的元件。有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之各實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而並非用來限制本專利。並且，在下列各實施例中，採用相同的標號來表示相同或近似的元件。
圖1A繪示本發明一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。溝槽式功率金氧半場效電晶體包括基材100、磊晶層110及多個溝槽式電晶體單元101(圖1A繪示2個)。
基材100具有高濃度的第一型導電性雜質，而形成第一重摻雜區。第一重摻雜區是用來作為溝槽式功率金氧半場效電晶體的汲極(drain)，且可分布於基材100的局部區域或是分布於整個基材100中。在本實施例的第一重摻雜區是分布於整個基材100內，但僅用於舉例而非用以限制本發明。前述的第一型導電性雜質可以是N型或P型導電性雜質。假設基材100為矽基材，N型導電性 雜質為五價元素離子，例如磷離子或砷離子，而P型導電性雜質為三價元素離子，例如硼離子、鋁離子或鎵離子。
若溝槽式功率金氧半場效電晶體為N型，基材100摻雜N型導電性雜質。另一方面，若為P型溝槽式功率金氧半場效電晶體，則基材100摻雜P型導電性雜質。本發明實施例中，是以N型溝槽式功率金氧半場效電晶體為例說明。
磊晶層(epitaxial layer)110形成於基材100上方，並具有低濃度的第一型導電性雜質。也就是說，以NMOS電晶體為例，基材100為高濃度的N型摻雜(N+)，而磊晶層110則為低濃度的N型摻雜(N-)。反之，以PMOS電晶體為例，基材100為高濃度的P型摻雜(P+ doping)，而磊晶層110則為低濃度的P型摻雜(P- doping)。
多個溝槽式電晶體單元101形成於磊晶層110中，其中各溝槽式電晶體單元包括漂移區120、基體區(body region)130、源極區(source region)140與溝槽閘極結構150，其中基體區130與源極區140是形成於溝槽閘極結構150側邊的磊晶層110中。
進一步而言，基體區130是藉由在磊晶層110中摻雜第二型導電性雜質而形成，而源極區140則是藉由在基體區130摻雜高濃度的第一型導電性雜質而形成，且源極區140是形成於基體區130的上半部。舉例而言，對NMOS電晶體而言，基體區130為P型摻雜(如P型井，P-well)，而源極區140為N型摻雜。此外，基體區130的掺雜濃度小於源極區140的摻雜濃度。
也就是說，藉由在不同區域摻雜不同濃度及不同類型的導電性雜質，磊晶層110可被區分為漂移區120、基體區130及源極區140。基體區130與源極區140是緊鄰於溝槽閘極結構150的兩側，漂移區120則靠近基材100。換言之，基體區130與源極區140是形成於磊晶層110的上半部，漂移區120則形成於磊晶層110的下半部。
溝槽閘極結構150包括溝槽151、絕緣層154及閘極158。溝槽151形成於磊晶層120中，絕緣層154與閘極158皆形成於溝槽151內，其中絕緣層154位於溝槽151的內側壁，以隔離閘極158與磊晶層110。
要特別說明的是，本發明實施例的溝槽式電晶體單元101具有深溝槽(deep trench)結構。也就是說，溝槽151由磊晶層110的表面向下延伸至基體區130以下，也就是延伸至漂移區120中，並且溝槽151的底部較靠近基材100。
前述的深溝槽結構有助於增加溝槽式電晶體單元101的崩潰電壓，然而卻會增加閘極/汲極之間的寄生電容(Cp)。據此，本發明實施例的閘極158包括一上摻雜區155、一下摻雜區157以及夾設於上摻雜區155與下摻雜區157之間的中間區156，以在閘極158中形成與寄生電容(Cp)串聯的接面電容(Cj)，從而降低閘極/汲極的等效電容(Cgd)。
詳細而言，上摻雜區155與下摻雜區157分別摻雜不同型的導電性雜質，而具有相反的導電型。在一實施例中，上摻雜區155與下摻雜區157的摻雜濃度至少大於1019cm-3。
在本實施例中，中間區156的載子濃度遠低於上摻雜區155與下摻雜區157的載子濃度，且可以是本質區(intrinsic region)或淡摻雜區(lightly-doped region)。
當中間區156為本質區(intrinsic region)時，上摻雜區155、中間區156與下摻雜區157在閘極158中形成一PIN接面，在PIN接面會產生空乏區，而形成與寄生電容(Cp)串聯的接面電容(junction capacitance,Cj)。由於中間區156為本質區(intrinsic region)時，具有偏高的導通電阻，因此中間區156可被視為一絕緣層。因此，在PIN接面所形成的接面電容偏低。
另外，在未施加偏壓時，空乏區的範圍大約和中間區156的大小相同，也就是位於中間區156的第一邊界102與第二邊界103 之間。當施加逆向偏壓時，位於PIN接面的空乏區的範圍會擴大至超過中間區156的第一邊界102與第二邊界103，而延伸至上摻雜區155與下摻雜區157內。因此，閘極158內所形成的PIN接面的接面電容(Cj)會隨著逆向偏壓的增加而變得更小。
然而，中間區156於閘極158中的尺寸仍需維持在一定範圍之內，以免對溝槽式功率金氧半場效電晶體的電性造成其他不良的影響，其例如是造成源極與汲極之間的導通電阻增加。因此，在一較佳實施例中，中間區156的厚度是介於0.1至1μm之間。
當中間區156是淡摻雜區時，中間區156的摻雜濃度低於1017cm-3。在一實施例中，中間區156和上摻雜區155具有相反的導電型，但與下摻雜區157具有相同的導電型。因此，中間區156與上摻雜區155之間會形成P+/N-接面或是N+/P-接面，且P+/N-接面或是N+/P-接面是位於中間區156的第一邊界102。由於在P+/N-接面或是N+/P-接面會形成空乏區，因此在閘極158中也會產生與寄生電容(Cp)串聯的接面電容(Cj)，從而降低閘極/汲極的等效電容(Cgd)。
另外，由於上摻雜區155的載子濃度遠大於中間區156的載子濃度，因此在P+/N-接面或是N+/P-接面所形成的空乏區大部分仍是位於中間區156內。當施加逆向偏壓時，空乏區的範圍也會擴大至超過第一邊界102，而延伸至上摻雜區155中。因此，閘極158內所形成的P+/N-接面或是N+/P-接面的接面電容(Cj)同樣會隨著逆向偏壓的增加而變得更小。
總體而言，不論是在閘極158中形成P-/N+接面、N+/P-接面或PIN接面，由於中間區156的載子濃度遠小於上摻雜區155及下摻雜區157，相較於一般的PN接面而言，在P+/N-接面、N+/P-接面或PIN接面所形成的空乏區具有較大的範圍，因而可產生較低的接面電容(Cj)。並且，在施加逆向偏壓時，由於空乏區的範圍擴增，可進一步使接面電容(Cj)降低。在一些實例中，當PIN接面的 接面電容(Cj)小於寄生電容(Cp)時，PIN接面的接面電容(Cj)甚至可幾乎抵消寄生電容(Cp)對溝槽式功率金氧半場效電晶體的影響。
在其他實施例中，上摻雜區155的濃度也可以具有梯度變化。詳細而言，上摻雜區155的摻雜濃度是由鄰近中間區156朝遠離中間區156的方向增加。也就是說，在上摻雜區155頂部的摻雜濃度會大於鄰近中間區156的摻雜濃度。如此，可擴大中間區156與上摻雜區155之間的空乏區，而得到較低的接面電容(Cj)。
本實施例中，中間區156的第一邊界102的位置是低於基體區130的下方邊緣。由於第一邊界102的位置會影響電晶體的閘極/汲極之間的等效電容(Cgd)，其位置可以依照元件的特性需求設置於所需的位置，舉例來說，第一邊界102位於基體區130的下方邊緣或稍微低於基體區130下方邊緣的地方可以降低閘極/汲極之間的等效電容(Cgd)，藉此大幅改善閘極電荷(Qgd)並且可降低元件的切換損失。
在另一實施例中，中間區156是和下摻雜區157具有相反的導電型，但和上摻雜區155具有相同的導電型。也就是說，中間區155與下摻雜區157之間會形成P-/N+接面或N-/P+接面，且P-/N+接面或N-/P+接面是位於中間區156的第二邊界103。相似地，由於在P-/N+接面或是N-/P+接面也會形成空乏區。本實施例中所形成的空乏區相較於前一實施例來說，雖然較靠近溝槽151的底部，但仍會形成和寄生電容(Cp)串聯的接面電容(Cj)，而達到降低等效電容的功效。
請參照圖1B，繪示本發明一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。圖1B中，由於深溝槽結構，寄生電容Cp是由第一電容C1、第二電容C2及第三電容C3並聯而形成，亦即Cp=C1+C2+C3。
如前所述，過高的閘極/汲極電容會降低溝槽式金氧半場效電 晶體的切換速度。因此，在閘極158中形成和寄生電容(Cp)串聯的接面電容Cj，可降低閘極/汲極的等效電容(Cgd)。
詳細而言，閘極/汲極等效電容(Cgd)、寄生電容(Cp)及接面電容(Cj)滿足下列關係式：Cgd=(Cp×Cj)/(Cp+Cj)。由於閘極/汲極等效電容(Cgd)會比原本的寄生電容(Cp)更小，因而可使溝槽式金氧半場效電晶體的切換損失降低。
另外，值得注意的是，只要使上摻雜區155、中間區156與下摻雜區157之間所形成的接面電容Cj與溝槽閘極結構150底部的寄生電容(Cp)串聯，即可降低整體元件的閘極/汲極等效電容(Cgd)。接面電容的大小及位置也會因為摻雜或擴散製程的影響而有些微的變化，但皆可達到降低等效電容的功效。
另外，為了在溝槽式電晶體單元處於導通狀態(ON)時，可對閘極158施加逆向偏壓，以產生更低接面電容(Cj)，上摻雜區155所摻雜的導電性雜質和源極區140相同，而和基體區130與下摻雜區157相反。
以NMOS電晶體為例，源極區140與上摻雜區155皆為N型摻雜，而基體區130與下摻雜區157皆為P型摻雜。也就是說，在這個實施例中，上摻雜區155與源極區140是N型摻雜區，下摻雜區157為P型摻雜區。中間區156可以是本質區或P型淡摻雜區。當中間區156為P型淡摻雜區時，是在第一邊界102形成P-/N+接面。
當對閘極158的上摻雜區155施加正偏壓時，基體區130的負電荷會累積至溝槽151側邊而形成源極與汲極之間的載子通道，使溝槽式電晶體單元處於導通狀態。此時，在閘極158中的第一邊界102則由於逆向偏壓而擴大空乏區的寬度，從而可形成更低的接面電容(Cj)。相似地，以PMOS電晶體為例，源極區130與上摻雜區155皆為P型摻雜，而基體區140與下摻雜區157皆為N型摻雜。中間區156可以是本質區或N型淡摻雜區。當中間 區156為N型淡摻雜區時，是在第一邊界102形成P+/N-接面。
另外，假設以基體區130的下緣為基準面，溝槽151可被大致區分為上半部及下半部。在一實施例中，絕緣層154包括一上絕緣層152與一下絕緣層153，其中上絕緣層152形成於溝槽151上半部的內側壁面，下絕緣層153是形成於溝槽151下半部的內側壁面。另外，閘極158的中間區156與下摻雜區157亦形成於溝槽151下半部的空間內，而上摻雜區155則形成於溝槽151上半部的空間內。基體區130及源極區140以上絕緣層152將上摻雜區155隔離，而隔離漂移區120以下絕緣層153中間區156及下摻雜區157。
在一實施例中，下絕緣層153的厚度大於上絕緣層152的厚度，在這種情況下，由圖1A視之，上摻雜區155的寬度會大於下摻雜區157以及中間區156的寬度。要特別說明的是，寄生電容Cp是由第一電容C1、第二電容C2及第三電容C3並聯而形成，而第一電容C1、第二電容C2及第三電容C3的大小與下絕緣層153的厚度具有反比關係。因此，下絕緣層153的厚度大於上絕緣層152可達到降低寄生電容Cp的效果。絕緣層154例如是二氧化矽，而閘極158例如是複晶矽閘極。
在本實施例中，第一邊界102與下絕緣層153的頂部接近於基體區130的下方邊緣。在圖1A實施例中，下絕緣層153的頂端與第一邊界102的位置是略低於基體區130的下方邊緣。另外，下絕緣層153的頂部可等高或略低於中間區156的上緣。
請參照圖2A及圖2B，繪示本發明另一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。在本實施例中，閘極158中仍是具有上摻雜區155、中間區156及下摻雜區157，以在閘極158內形成接面電容(Cj)。
和前一實施例不同的是，本實施例的絕緣層154’包括上絕緣層152及下絕緣層153”。下絕緣層153”具有疊層結構，包括第一 絕緣層153a、第二絕緣層153b及第三絕緣層153c，其中第二絕緣層153b被夾設於第一絕緣層153a與第三絕緣層153c之間。第一絕緣層153a、第二絕緣層153b及第三絕緣層153c可以是氧化物或氮化物。例如，第一絕緣層153a與第三絕緣層153c為氧化物層，而第二絕緣層153b為氮化物層，可防止下摻雜區157中的雜質擴散至漂移區120，進而避免對溝槽式功率金氧半場效電晶體的運作造成不良的影響。另外，下絕緣層153”的頂部接近基體區130的下方邊緣。在圖2A及圖2B的實施例中，下絕緣層153”的頂部是低於基體區130的下方邊緣。
另外，本發明實施例提供溝槽式功率金氧半場效電晶體的製作方法。請參照圖3並配合參照圖4A至圖4M。圖3繪示本發明一實施例的溝槽式功率金氧半場效電晶體製造方法的流程圖。圖4A至圖4M是繪示本發明一實施例的溝槽式功率金氧半場效電晶體的製造方法中各步驟的局部剖面示意圖。
在步驟S100中，提供一基材。接著於步驟S101中，形成一磊晶層(epitaxial layer)於基材上。請配合參照圖4A。圖4A中繪示基材100，並且於基材100上已形成一磊晶層(epitaxial layer)110，其中基材100例如為矽基板(silicon substrate)，其具有高摻雜濃度的第一重摻雜區以作為溝槽式功率金氧半場效電晶體的汲極(drain)，磊晶層110則為低摻雜濃度。
接著，進行步驟S102，對磊晶層110進行一基體摻雜製程，以在磊晶層110遠離基材100的一側，形成第一摻雜區130’做為後續基體區130。此外，由圖4A中可看出，磊晶層110中的其他區域形成溝槽式功率金氧半場效電晶體的漂移區120。
接著，在步驟S103中，形成多個溝槽閘極結構於磊晶層中，各溝槽閘極結構包括一上摻雜區、一下摻雜區與夾設於上摻雜區與下摻雜區之間的一中間區，其中上摻雜區與下摻雜區具有相反的導電型，且中間區的載子濃度小於上摻雜區與下摻雜區的載子 濃度。在步驟S103中，詳細的製程流程請參照圖4B至圖4L。
請先參照圖4B，在磊晶層110中形成多個溝槽151。在一實施例中，是利用光罩(未圖示)定義出閘極的位置，並以乾蝕刻或溼蝕刻的方式在磊晶層110內製作出複數個溝槽151。值得注意的是，在本實施例中，在溝槽閘極結構150形成前，先對磊晶層110進行摻雜以形成第一摻雜區130’，此第一摻雜區130’係為基體區130的預備區域。
接著，在圖4C至圖4H中，形成如圖1A的下絕緣層153於溝槽151的下半部。詳細而言，如圖4C所示，先毯覆式地形成一氧化物層153’於磊晶層110上。氧化物層153’可為氧化矽層(SiO2)，可利用熱氧化製程來形成。在其他實施例中，也可以利用物理氣相沉積或化學氣相沉積方式來形成氧化物層153’。氧化物層153’形成於磊晶層110的表面以及溝槽151的側壁面及底部。
請參照圖4D，形成多晶矽結構160於氧化物層153’上，並填入溝槽151中。多晶矽結構160可以是含導電性雜質的多晶矽結構(doped poly-Si)或是未含導電性雜質的多晶矽結構(non-doped poly-Si)。
接著，如圖4E所示，回蝕(etch back)去除氧化物層153’表面上所覆蓋的多晶矽結構160，以及位於溝槽151上半部的多晶矽結構160，而只留下位於溝槽151下半部的多晶矽結構160’。在圖4E中，位於溝槽151下半部的多晶矽結構160的頂端高於第一摻雜區130’的下緣。
請參照圖4F，以多晶矽結構160’做為罩冪，進行一蝕刻製程，以將覆蓋於磊晶層110表面的氧化物層153’以及覆蓋於溝槽151上半部的側壁面的氧化物層153’薄化。要特別說明的是，由於位於溝槽151下半部的多晶矽結構160在前一步驟中沒有被移除，所以位於溝槽151下半部的氧化物層153’的厚度並不受到影響。
接著，如圖4G所示，將位於溝槽151內的多晶矽結構160’全部移除。此時，溝槽151上下半部的側壁面覆蓋不同厚度的氧化物層153’，而使溝槽151內部空間可區分為較大的第一空間151a及較小的第二空間151b，其中第一空間151a位於第二空間151b上方，且第一空間151a與第二空間151b相連通。此步驟可利用選擇性蝕刻方式，在不移除氧化物層153’的情況下，去除溝槽151內的多晶矽結構160’。
請參照圖4H，移除已薄化的氧化物層153’。也就是說，完全去除覆蓋於磊晶層110表面以及位於溝槽151上半部的氧化物層153’。進行此步驟時，位於溝槽151下半部的氧化物層153’也會被部分的移除，而形成下絕緣層153。由於溝槽151下半部的氧化物層153’厚度較厚，因此當移除溝槽151上半部的氧化物層153’時，並不會完全將溝槽151下半部的氧化物層153’移除。
據此，在此步驟中，溝槽151下半部的氧化物層即為圖1A中的下絕緣層153，並且下絕緣層153的頂端低於第一摻雜區130的下方邊緣。
請參照圖4I，形成上絕緣層152於下絕緣層153上。也就是說，上絕緣層152覆蓋溝槽151上半部的側壁面，並形成於磊晶層110的表面。形成上絕緣層152的製程，和圖4C中用來形成氧化物層153’的製程可以是相同的製程，例如沉積上絕緣層152與沉積氧化物層153’可以皆利用熱氧化製程。
但在其他實施例中，形成上絕緣層152的製程，和圖4C中用來形成氧化物層153’的製程也可以不同。在本發明實施例中，上絕緣層152與氧化物層153’具有不同的厚度，而上絕緣層152的厚度比氧化物層153’的厚度薄。在成上絕緣層152的製作之後，上絕緣層152與下絕緣層153共同形成如圖1A所示的絕緣層154。
請參照圖4J至圖4L，形成如圖1A的閘極158於溝渠151中，其中閘極158包括上摻雜區155、中間區156與下摻雜區157。中 間區156夾設於上摻雜區155與下摻雜區157之間，以在溝槽151內形成接面電容(Cj)。在本實施例中，閘極158的材料為多晶矽。
在圖4J至圖4L所示的步驟中，下摻雜區157、中間區156以及上摻雜區155是依序形成於溝槽151內。進一步而言，先在溝槽151內形成多晶矽結構並摻雜第二型導電性雜質，以形成下摻雜區157。此時，下摻雜區157僅填滿部分第二空間151b，如圖4J所示。
接著，形成堆疊於下摻雜區157上的本質半導體層，或者是和下摻雜區157具有相同導電型的淡摻雜層，將第二空間151b完全填滿，以形成中間區156，如圖4K所示。之後，如圖4L所示，在溝槽151的第一空間151a內形成多晶矽結構並摻雜第一型導電性雜質，以形成上摻雜區155。
舉例而言，當製作NMOS電晶體時，下摻雜區157中摻雜P型導電性雜質，例如：硼、鋁或鎵等，而上摻雜區155中則摻雜N型導電性雜質，例如：磷或砷等，中間區156則可以是本質區或或P型淡摻雜區。反之，當製作PMOS電晶體時，下摻雜區157中摻雜N型導電性雜質，而上摻雜區155中則摻雜P型導電性雜質，中間區156則可以是本質區或N型淡摻雜區。
在前述實施例中，在對中間區156進行淡摻雜時，是摻雜和下摻雜區157相同的導電性雜質，也就是摻雜第二型導電性雜質，而具有和下摻雜區157相同的導電型。然而，在另一實施例中，在形成閘極158的步驟中，也可以對中間區156摻雜和下摻雜區157相反的導電性雜質，也就是摻雜第一型導電性雜質，而具有和下摻雜區157相反的導電型。
隨後，在步驟S104中，對第一摻雜區130’進行一源極摻雜製程後，形成源極區140及基體區130，其中源極區140位於基體區130之上，如圖4M所示。詳細而言，是以離子佈植製程對第一摻雜區130’進行摻雜後，再進行一熱擴散製程，以分別形成源極 區140與基體區130。
在其中一實施例中，是以在內摻雜化學氣相沉積製程(in-situ doping CVD process)，來分別形成下摻雜區157、中間區156以及上摻雜區155。但在另一實施例中，在形成上摻雜區155與下摻雜區157時，也可以先形成未摻雜的多晶矽結構，再以離子佈植製程對多晶矽結構進行摻雜，再進行退火製程。
也就是說，形成下摻雜區157、中間區156以及上摻雜區155的技術手段以及製作流程順序可以根據需求，利用任何已知的技術手段來進行製作，本發明並不限制。
舉例而言，在另一實施例中，上摻雜區155的摻雜濃度會有梯度的變化。也就是說，上摻雜區155的摻雜濃度是由鄰近中間區156朝遠離中間區156的方向增加。因此，形成閘極158的製程步驟也可以包括先利用在內摻雜化學氣相沉積製程，在溝槽151的第二空間151b中形成下摻雜區157。之後，再形成未摻雜的多晶矽結構將溝槽151剩餘的空間(包括第一空間151a與部分第二空間151b)填滿。隨後，對第一摻雜區130’與多晶矽結構進行離子佈植製程。接著，施以一熱擴散製程，以形成源極區140及基體區130，並形成上摻雜區155與中間區156。藉由前述製程，上摻雜區155的摻雜濃度會有梯度的變化。
請參照圖5A至圖5I。圖5A至圖5I繪示本發明另一實施例的溝槽式功率金氧半場效電晶體的製造方法中各步驟的局部剖面示意圖。圖5A至圖5F是對應圖3的步驟S103，而5G對應圖3中的步驟S104。另外，在圖5A之前的步驟是與圖4A及圖4B相同，因此不再贅述。本實施例與前一實施例中相同元件以相同的標號表示。
在圖5A中，形成多個溝槽151於磊晶層110中。接著，請參照圖5B，在磊晶層110中形成多個溝槽151後，將絕緣層180形成於磊晶層110的表面，以及溝槽151的側壁面及底部。在本 實施例中，形成絕緣層180的步驟包括依序形成第一絕緣層180a、第二絕緣層180b及第三絕緣層180c。也就是說，第二絕緣層180b是夾設於第一絕緣層180a與第三絕緣層180c之間。
在一實施例中，第一絕緣層180a與第三絕緣層180c皆為氧化矽層，第二絕緣層180b為氮化物層。形成第一絕緣層180a、第二絕緣層180b及第三絕緣層180c的方式可選擇物理氣相沉積法或化學氣相沉積法。
接著，如圖5C所示，以在內摻雜化學氣相沉積製程將下摻雜區157形成於溝槽151的下半部。和圖4J所示的實施例相似，可以先形成多晶矽結構並摻雜第二型導電性雜質，以形成下摻雜區157。
接著，請參照圖5D，形成堆疊於下摻雜區157上的本質半導體層或淡摻雜層，以形成中間區156。在本實施例中，中間區156的第一邊界102並未高於第一摻雜區130’的下方邊緣。在一實施例中，可以利用在內摻雜化學氣相沉積製程來形成中間區156。
接著，請參照圖5E，以中間區156做為罩冪，部份地移除第二絕緣層180b及第三絕緣層180c。詳細而言，位於第一摻雜區130’上方，以及位於溝槽151上半部側壁面的第二絕緣層180b及第三絕緣層180c會被移除。只有位於溝槽151下半部的絕緣層180會被完整保留。
值得一提的是，溝槽151下半部的絕緣層180即為與圖1A中的下絕緣層153的功能相似，但結構不同，而第一絕緣層180a則與為圖2A中的上絕緣層152的功能相同，且結構相似。在本實施例中，位於溝槽151下半部的絕緣層180作為下絕緣層使用，絕緣層180內夾置有一氮化物層。也就是說，在先前的步驟中所形成的第二絕緣層180b為氮化物層。且在圖5E中，第二絕緣層180b與第三絕緣層180c的頂部略低於第一摻雜區130’的下方邊緣。
隨後，請參照圖5F，在溝槽151的上半部形成上摻雜區155，且中間區156夾設於上摻雜區155與下摻雜區157之間，以在溝槽151內形成接面電容(Cj)。本實施例中，是利用在內摻雜化學氣相沉積製程來形成上摻雜區155，但本發明並不以此為限。
之後，請參照圖5G，對第一摻雜區130’進行一源極摻雜製程後，形成源極區140及基體區130，其中源極區140位於基體區130之上。詳細而言，是以離子佈植製程對第一摻雜區130’進行摻雜後，再進行一熱擴散製程，以分別形成源極區140與基體區130。經由上述實施例的說明，本技術領域具有通常知識者應當可以輕易推知其他實施結構細節，在此不加贅述。
在另一實施例中，在製作上摻雜區時，也可以先形成未摻雜的多晶矽結構之後，再對第一摻雜區130’與未摻雜的多晶矽結構依序進行離子佈植與熱擴散製程，以形成上摻雜區155與源極區140。本實施例的上摻雜區155的摻雜濃度會有梯度的變化。也就是說，藉由上述製程步驟，上摻雜區155的摻雜濃度會由鄰近中間區156朝遠離中間區156的方向增加。
綜上所述，本發明實施例之溝槽式功率金氧半場效電晶體與其製造方法，可在閘極中形成和閘極/汲極電容(Cgd)串聯的接面電容。由於PIN接面、P-/N+接面或P+/N-接面具有較大的空乏區，可形成較低的接面電容。並且，在施加逆向偏壓時，由於空乏區擴大，可使接面電容(Cj)再降低。因此，接面電容(Cj)和寄生電容(Cp)串聯後，可有效降低閘極/汲極等效電容(Cgd)。如此，當功率型金氧半場效電晶體運作時，由於閘極/汲極等效電容(Cgd)降低，可增加元件的切換速度。
雖然本發明之實施例已揭露如上，然本發明並不受限於上述實施例，任何所屬技術領域中具有通常知識者，在不脫離本發明所揭露之範圍內，當可作些許之更動與調整，因此本發明之保護範圍應當以後附之申請專利範圍所界定者為準。
100‧‧‧基材
101‧‧‧溝槽式電晶體單元
110‧‧‧磊晶層
120‧‧‧漂移區
130‧‧‧基體區
140‧‧‧源極區
150‧‧‧溝槽閘極結構
151‧‧‧溝槽
154‧‧‧絕緣層
152‧‧‧上絕緣層
153‧‧‧下絕緣層
158‧‧‧閘極
155‧‧‧上摻雜區
102‧‧‧第一邊界
156‧‧‧中間區
157‧‧‧下摻雜區
103‧‧‧第二邊界

Claims (15)

  1. 一種溝槽式功率金氧半場效電晶體，包括：一基材；一磊晶層，形成於該基材上方；以及多個溝槽式電晶體單元，形成於該磊晶層中，其中各溝槽式電晶體單元包括一溝槽閘極結構，該溝槽閘極結構包括：一溝槽，形成於該磊晶層中，該溝槽的內側壁形成有一絕緣層；以及一閘極，形成於該溝槽內，其中該閘極包括一上摻雜區、一下摻雜區及夾設於該上摻雜區與該下摻雜區之間的一中間區，其中該上摻雜區與該下摻雜區具有相反的導電型，且該中間區的載子濃度小於該上摻雜區與該下摻雜區的載子濃度；一源極區，位於該溝槽閘極結構的側邊；以及一基體區，位於該溝槽閘極結構的側邊並形成於該源極區下方。
  2. 如請求項1所述的溝槽式功率金氧半場效電晶體，其中該中間區具有一第一邊界位於上摻雜區與該中間區之間，且該第一邊界位於或低於該基體區下方邊緣。
  3. 如請求項2所述的溝槽式功率金氧半場效電晶體，其中該上摻雜區與源極區為N型摻雜區，該下摻雜區為P型摻雜區，該中間區為本質區或P型淡摻雜區。
  4. 如請求項2所述的溝槽式功率金氧半場效電晶體，其中該上摻雜區與源極區為P型摻雜區，該下摻雜區為N型摻雜區，該中間區為本質區或N型淡摻雜區。
  5. 如請求項1所述的溝槽式功率金氧半場效電晶體，其中該上摻雜區的寬度大於該下摻雜區及該中間區的寬度。
  6. 如請求項1所述的溝槽式功率金氧半場效電晶體，其中該絕緣層包括一上絕緣層與一下絕緣層，該上絕緣層位於該下絕緣層上方，其中該下絕緣層的厚度大於該上絕緣層的厚度，且該下絕緣層的頂部低於該溝槽式電晶體單元的一基體區下方邊緣。
  7. 如請求項1所述的溝槽式功率金氧半場效電晶體，其中該絕緣層包括一上絕緣層與一下絕緣層，該上絕緣層用以隔離該上摻雜區與該磊晶層，該下絕緣層用以隔離該下摻雜區與該磊晶層，其中該下絕緣層內夾置有一氮化物層，且該下絕緣層的頂部低於該溝槽式電晶體單元的一基體區的下方邊緣。
  8. 如請求項1所述的溝槽式功率金氧半場效電晶體，其中該上摻雜區的摻雜濃度由鄰近該中間區朝遠離該中間區的方向增加。
  9. 一種溝槽式功率金氧半場效電晶體的製作方法，包括：提供一基材；形成一磊晶層於該基材上方；對磊晶層進行一基體摻雜製程以形成一第一摻雜區；形成多個溝槽閘極結構於該磊晶層與該第一摻雜區中，各該溝槽閘極結構包括一上摻雜區、一下摻雜區與夾設於該上摻雜區與該下摻雜區之間的一中間區，其中該上摻雜區與該下摻雜區具有相反的導電型，該中間區的載子濃度小於該上摻雜區與該下摻雜區的載子濃度；以及對該第一摻雜區進行一源極摻雜製程以形成一源極區與一基體區，其中該源極區位於該基體區上方。
  10. 如請求項9所述的溝槽式功率金氧半場效電晶體的製作方法，其中該中間區具有一第一邊界，位於該上摻雜區與該中間區之間，且該第一邊界低於該基體區的下方邊緣。
  11. 如請求項9所述的溝槽式功率金氧半場效電晶體的製作方法， 其中形成各該溝槽閘極結構之步驟包括：形成一溝槽於該磊晶層中；形成一絕緣層於該溝槽的內側壁；以及形成一閘極於該溝槽內，其中該閘極包括該上摻雜區、該中間區與該下摻雜區，且該中間區具有一第一邊界與該第二邊界。
  12. 如請求項11所述的溝槽式功率金氧半場效電晶體的製作方法，其中形成該絕緣層之步驟更包括：形成一下絕緣層於該溝槽底部，以隔離該磊晶層與該下摻雜區及該中間區；以及形成一上絕緣層於該下絕緣層上方，以隔離該上摻雜區與該磊晶層，其中該下絕緣層的厚度大於該上絕緣層的厚度，且該下絕緣層的頂部低於該基體區的下方邊緣。
  13. 如請求項12所述的溝槽式功率金氧半場效電晶體的製作方法，其中形成該下絕緣層之步驟更包括：形成一氮化物層於該下絕緣層中，使該下絕緣層夾置該氮化物層。
  14. 如請求項9所述的溝槽式功率金氧半場效電晶體的製作方法，其中該源極區與該上摻雜區為N型摻雜區，該下摻雜區為P型摻雜區，該中間區為本質區或P型淡摻雜區。
  15. 如請求項9所述的溝槽式功率金氧半場效電晶體的製作方法，其中該源極區與該上摻雜區為P型摻雜區，該下摻雜區為N型摻雜區，該中間區為本質區或N型淡摻雜區。
TW103146590A 2014-12-31 2014-12-31 溝槽式功率金氧半場效電晶體與其製造方法 TWI570917B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103146590A TWI570917B (zh) 2014-12-31 2014-12-31 溝槽式功率金氧半場效電晶體與其製造方法
US14/862,754 US9536972B2 (en) 2014-12-31 2015-09-23 Trench power MOSFET and manufacturing method thereof
US15/334,741 US9837508B2 (en) 2014-12-31 2016-10-26 Manufacturing method of trench power MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103146590A TWI570917B (zh) 2014-12-31 2014-12-31 溝槽式功率金氧半場效電晶體與其製造方法

Publications (2)

Publication Number Publication Date
TW201624706A true TW201624706A (zh) 2016-07-01
TWI570917B TWI570917B (zh) 2017-02-11

Family

ID=56165180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103146590A TWI570917B (zh) 2014-12-31 2014-12-31 溝槽式功率金氧半場效電晶體與其製造方法

Country Status (2)

Country Link
US (2) US9536972B2 (zh)
TW (1) TWI570917B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622124B (zh) * 2017-06-30 2018-04-21 帥群微電子股份有限公司 溝槽式功率半導體元件的製造方法
TWI629795B (zh) * 2017-09-29 2018-07-11 Super Group Semiconductor Co., Ltd. 溝槽式功率半導體元件及其製造方法
TWI646630B (zh) * 2017-07-26 2019-01-01 世界先進積體電路股份有限公司 半導體結構及其製造方法
US20190088484A1 (en) * 2017-09-18 2019-03-21 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
TWI726176B (zh) * 2017-12-06 2021-05-01 力智電子股份有限公司 溝槽式閘極金氧半場效電晶體的製造方法
CN114093934A (zh) * 2022-01-20 2022-02-25 深圳市威兆半导体有限公司 一种igbt器件及其制造方法
TWI835594B (zh) * 2023-03-16 2024-03-11 力晶積成電子製造股份有限公司 半導體裝置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962892B (zh) * 2017-05-26 2021-02-26 联华电子股份有限公司 半导体元件及其制作方法
TWI737855B (zh) * 2017-11-15 2021-09-01 力智電子股份有限公司 功率電晶體及其製造方法
CN111785771B (zh) * 2019-04-03 2025-12-12 杭州士兰微电子股份有限公司 双向功率器件
KR102828447B1 (ko) * 2019-07-02 2025-07-03 삼성전자주식회사 반도체 소자 및 그의 제조방법
CN113571575B (zh) * 2021-06-09 2023-01-10 松山湖材料实验室 碳化硅功率半导体器件和场效应晶体管
US12495577B2 (en) 2022-08-17 2025-12-09 Analog Devices, Inc. Self-aligned silicide gate for discrete shielded-gate trench power MOSFET
CN115939215B (zh) * 2022-12-16 2026-01-30 广微集成技术（深圳）有限公司 一种vdmos器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091573B2 (en) * 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
JP2007189192A (ja) * 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
US8466513B2 (en) * 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
TWM480763U (zh) * 2014-03-20 2014-06-21 Super Group Semiconductor Co Ltd 溝槽式功率金氧半場效電晶體

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622124B (zh) * 2017-06-30 2018-04-21 帥群微電子股份有限公司 溝槽式功率半導體元件的製造方法
TWI646630B (zh) * 2017-07-26 2019-01-01 世界先進積體電路股份有限公司 半導體結構及其製造方法
US20190088484A1 (en) * 2017-09-18 2019-03-21 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
US10431465B2 (en) 2017-09-18 2019-10-01 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
TWI629795B (zh) * 2017-09-29 2018-07-11 Super Group Semiconductor Co., Ltd. 溝槽式功率半導體元件及其製造方法
US10529847B2 (en) 2017-09-29 2020-01-07 Super Group Semiconductor Co., Ltd. Trench power semiconductor component and method of manufacturing the same
TWI726176B (zh) * 2017-12-06 2021-05-01 力智電子股份有限公司 溝槽式閘極金氧半場效電晶體的製造方法
CN114093934A (zh) * 2022-01-20 2022-02-25 深圳市威兆半导体有限公司 一种igbt器件及其制造方法
TWI835594B (zh) * 2023-03-16 2024-03-11 力晶積成電子製造股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US9536972B2 (en) 2017-01-03
US9837508B2 (en) 2017-12-05
TWI570917B (zh) 2017-02-11
US20160190264A1 (en) 2016-06-30
US20170047430A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
TWI570917B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
US10050126B2 (en) Apparatus and method for power MOS transistor
KR102226997B1 (ko) 핀펫을 포함하는 집적 회로 디바이스 및 그 제조 방법
TWI487110B (zh) 半導體裝置及其製造方法
TWI458097B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
US10784337B2 (en) MOSFET and a method for manufacturing the same
TWI488297B (zh) 元件與其形成方法
TWI567830B (zh) 溝槽式功率電晶體結構及其製造方法
TW201330250A (zh) 半導體裝置及其製造方法
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
TW201620131A (zh) 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法
TWI503983B (zh) 半導體裝置及其製造方法
TWI529943B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
TWM480763U (zh) 溝槽式功率金氧半場效電晶體
TWI544635B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
TWI458022B (zh) 低閘極電荷的溝槽式功率半導體製造方法
CN203746863U (zh) 沟槽式功率金氧半场效晶体管
CN113257918B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN104934471A (zh) 沟槽式功率金氧半场效晶体管与其制造方法
CN107808827B (zh) 沟槽式功率半导体元件及其制造方法
JP5798865B2 (ja) 半導体装置及びその製造方法
CN102339851A (zh) 具有沟槽底部多晶硅结构的功率半导体及其制造方法
CN102208440A (zh) 半导体结构及其形成方法
TWI606519B (zh) 溝槽式功率半導體元件及其製造方法