CN203746863U - 沟槽式功率金氧半场效晶体管 - Google Patents

Abstract

本实用新型提供一种沟槽式功率金氧半场效晶体管，沟槽式功率金氧半场效晶体管的栅极包括一上掺杂区与一下掺杂区，而形成一PN结(PN junction)。如此，当沟槽式功率金氧半场效晶体管工作时，PN结所形成的接面电容可和栅极/漏极之间的电容串联，而使栅极/漏极的等效电容降低。

Description

沟槽式功率金氧半场效晶体管

技术领域

本实用新型涉及一种功率金氧半场效晶体管，尤其涉及一种沟槽式功率金氧半场效晶体管。

背景技术

功率金氧半场效晶体管(Power Metal Oxide Semiconductor FieldTransistor,Power MOSFET)被广泛地应用于电力装置的切换元件，例如是电源供应器、整流器或低压马达控制器等等。现今的功率金氧半场效晶体管多采取垂直结构的设计，以提升元件密度。而具有沟槽栅极结构的功率式金氧半场效晶体管，不但具有更高的元件密度，也有更低的导通电阻，其优点是可以在耗费低功率的状况下，控制电压进行元件的操作。

功率型金氧半场效晶体管的工作损失可分成切换损失(switchingloss)及导通损失(conducting loss)两大类，其中栅极/漏极的电容值(Cgd)是影响切换损失的重要参数。栅极/漏极电容值太高会造成切换损失增加，进而限制功率型金氧半场效晶体管的切换速度，不利于应用高频电路中。

实用新型内容

本实用新型所要解决的技术问题在于，针对现有技术的不足提供一种沟槽式功率金氧半场效晶体管，其借助于一具有PN结(PN junction)的栅极来降低栅极/漏极电容值。

本实用新型所要解决的技术问题是通过如下技术方案实现的：

一种沟槽式功率金氧半场效晶体管，包括基材、磊晶层及多个沟槽式晶体管单元；磊晶层形成于该基材上方，而多个沟槽式晶体管单元形成于磊晶层中，其中各沟槽式晶体管单元包括沟槽栅极结构；沟槽栅极结构包括沟槽与栅极，其中沟槽形成于磊晶层中，而沟槽的内侧壁形成一绝缘层，而栅极形成于沟槽内，其中栅极包括一上掺杂区与一下掺杂区，以形成一PN结。

综上所述，本实用新型的沟槽式功率金氧半场效晶体管可在栅极中形成PN结。由于PN结在逆向偏压下可产生接面电容(junctioncapacitance,Cj)，且接面电容是和栅极/漏极电容(Cgd)串联，因此可降低栅极/漏极的等效电容值。

为让本实用新型的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1A为本实用新型一实施例的沟槽式功率金氧半场效晶体管的局部剖面结构示意图；

图1B为本实用新型一实施例的沟槽式功率金氧半场效晶体管的局部剖面结构示意图；

图2A为本实用新型另一实施例的沟槽式功率金氧半场效晶体管的局部剖面结构示意图；

图2B为实用新型另一实施例的沟槽式功率金氧半场效晶体管的局部剖面结构示意图；

图3为实用新型一实施例的沟槽式功率金氧半场效晶体管制造方法的流程图；

图4A至图4M为本实用新型一实施例的沟槽式功率金氧半场效晶体管的制造方法中各步骤的局部剖面示意图；

图5 为本实用新型另一实施例的沟槽式功率金氧半场效晶体管制造方法的流程图；

图6A至图6G为本实用新型一实施例的沟槽式功率金氧半场效晶体管的制造方法中各步骤的局部剖面示意图。

【附图标记说明】

基材   100

沟槽式晶体管单元 101

磊晶层 110

漂移区 120

基体区 130

源极区 140

沟槽栅极结构 150

沟槽 151

绝缘层 154、154’ 、180

栅极   157、157’

上掺杂区 155

下掺杂区 156、156”

PN结  102

上绝缘层 152

下绝缘层 153、153”

第一绝缘层 153a、180a

第二绝缘层 153b、180b

第三绝缘层 153c、180c

第一掺杂区 130’

氧化物层  153’

多晶硅结构 160

第一空间  151a

第二空间  151b

第一多晶硅结构 156’

第二多晶硅结构 155’

沟渠   170

流程步骤 S300～S306、S500～S504

具体实施方式

在下文中，将借助于图式说明本实用新型的实施例来详细描述本实用新型，而附图中的相同参考数字可用以表示类似的元件。有关本实用新型的前述及其他技术内容、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：上、下、前、后、左、右等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本实用新型。并且，在下列各实施例中，采用相同的标号来表示相同或近似的元件。

图1A为本实用新型一实施例的沟槽式功率金氧半场效晶体管的局部剖面结构示意图。沟槽式功率金氧半场效晶体管包括基材100、磊晶层110及多个沟槽式晶体管单元(如图1A中的2个)。

基材100具有高浓度的第一型导电性杂质，而形成第一重掺杂区。第一重掺杂区是用来作为沟槽式功率金氧半场效晶体管的漏极(drain)，且可分布于基材100的局部区域或是分布于整个基材100中。在本实施例的第一重掺杂区是分布于整个基材100内，但仅用于举例而非用以限制本实用新型。前述的第一型导电性杂质可以是N型或P型导电性杂质。假设基材100为硅基材，N型导电性杂质为五价元素离子，例如磷离子或砷离子，而P型导电性杂质为三价元素离子，例如硼离子、铝离子或镓离子。

若沟槽式功率金氧半场效晶体管为N型，基材100掺杂N型导电性杂质。另一方面，若为P型沟槽式功率金氧半场效晶体管，则基材100掺杂P型导电性杂质。本实用新型实施例中，是以N型沟槽式功率金氧半场效晶体管为例说明。

磊晶层(epitaxial layer)110形成于基材100上方，并具有低浓度的第一型导电性杂质。也就是说，以NMOS晶体管为例，基材100为高浓度的N型掺杂(N⁺)，而磊晶层110则为低浓度的N型掺杂(N^-)。反之，以PMOS晶体管为例，基材100为高浓度的P型掺杂(P⁺doping)，而磊晶层110则为低浓度的P型掺杂(P^-doping)。

多个沟槽式晶体管单元101形成于磊晶层110中，其中各沟槽式晶体管单元包括漂移区120、基体区(body region)130、源极区(drainregion)140与沟槽栅极结构150，其中基体区130与源极区140是形成于沟槽栅极结构150侧边的磊晶层110中。

进一步而言，基体区130是借助于在磊晶层110中掺杂第二型导电性杂质而形成，而源极区140则是借助于在基体区130掺杂高浓度的第一型导电性杂质而形成，且源极区140是形成于基体区130的上半部。举例而言，对NMOS晶体管而言，基体区130为P型掺杂(如P型井，P-well)，而源极区140为N型掺杂。此外，基体区130的掺杂浓度小于源极区140的掺杂浓度。

也就是说，借助于在不同区域掺杂不同浓度及不同类型的导电性杂质，磊晶层110可被区分为漂移区120、基体区130及源极区140。基体区130与源极区140是紧邻于沟槽栅极结构150的两侧，漂移区120则靠近基材100。换言之，基体区130与源极区140是形成于磊晶层110的上半部，漂移区120则形成于磊晶层110的下半部。

沟槽栅极结构150包括沟槽151、绝缘层154与门极157。沟槽151形成于磊晶层120中，绝缘层154与栅极157皆形成于沟槽151内，其中绝缘层154位于沟槽151的内侧壁，以隔离栅极157与磊晶层120。

要特别说明的是，本实用新型实施例的沟槽式晶体管单元101具有深沟槽(deep trench)结构。也就是说，沟槽151由磊晶层110的表面向下延伸至基体区130以下，也就是延伸至漂移区120中，并且沟槽151的底部较靠近基材110。

前述的深沟槽结构有助于增加沟槽式晶体管单元101的崩溃电压，然而却会增加栅极/漏极的电容(Cgd)。据此，本实用新型实施例的栅极157包括一上掺杂区155与一下掺杂区156，其中上掺杂区155与下掺杂区156形成一PN结(PN junction)102。换言之，上掺杂区155与下掺杂区156分别掺杂不同型的导电性杂质，而在二者之间形成PN结102。在一实施例中，PN结102的位置低于基体区130的下方边缘。在另一实施例中，上掺杂区155是形成于沟槽151的上半部，而下掺杂区156是形成于沟槽151的下半部，且PN结102是位于约沟槽151的中间位置。PN结102的位置会影响晶体管的栅极/漏极之间的等效电容(Cgd)，其位置可以依照元件的特性需求设置于所需的位置，举例来说，PN结102位于基体区130的下方边缘或稍微低于基体区130下方边缘的地方可以降低栅极/漏极的等效电容(Cgd)，由此大幅改善栅极电荷(Qgd)并且可降低元件的切换损失。

另外，值得注意的是，不论PN结102与基体区130的相对位置为何，只要有PN结102的存在，其所产生的接面电容会与沟槽栅极结构150底部的闸/漏极电容串联，由此降低整体元件的等效闸/漏极电容。PN结102也会因为掺杂或扩散制造过程的影响而有些微位置与形状的变化，但都可达到降低等效闸/漏极电容的功效。

请参照图1B，为本实用新型一实施例的沟槽式功率金氧半场效晶体管的局部剖面结构示意图。如图1B所示，由于深沟槽结构，栅极/漏极的电容Cgd是由第一电容C1、第二电容C2及第三电容C3并联而形成，亦即Cgd=C1+C2+C3。

如前所述，过高的栅极/漏极电容会降低沟槽式金氧半场效晶体管的切换速度。因此，在本实用新型实施例中，在栅极157中形成PN结。由于PN结在逆向偏压下可产生接面电容(junction capacitance,Cj)，且接面电容Cj是和栅极/漏极电容(Cgd)串联，使等效电容Ct、栅极/漏极电容Cgd及接面电容Cj满足下列关系式：Ct=(Cgd*Cj)/(Cgd+Cj)。由于等效电容Ct会比原本的栅极/漏极电容Cgd更小，因而可使沟槽式金氧半场效晶体管的切换损失降低。

另外，为了在沟槽式晶体管单元处于导通状态(ON)时，可在栅极157的PN结产生接面电容Cj，上掺杂区155所掺杂的导电性杂质和源极区140相同，而和基体区130相反。以NMOS晶体管为例，源极区140与上掺杂区155皆为N型掺杂，而基体区130与下掺杂区156皆为P型掺杂。

当对栅极157的上掺杂区155施加正偏压时，基体区130的负电荷会累积至沟槽151侧边而形成源极与漏极之间的载子通道，使沟槽式晶体管单元处于导通状态。然而，在栅极157的PN结则由于逆向偏压而产生空乏区，可形成接面电容Cj。反之，以PMOS晶体管为例，源极区130与上掺杂区155皆为P型掺杂，而基体区140与下掺杂区156皆为N型掺杂。

假设以基体区130的下缘为基准面，沟槽151可被大致区分为上半部及下半部。在一实施例中，绝缘层154包括一上绝缘层152与一下绝缘层153，其中上绝缘层152形成于沟槽151上半部的内侧壁面，下绝缘层153是形成于沟槽151下半部的内侧壁面。另外，栅极157的下掺杂区156亦形成于沟槽151下半部的空间内，而上掺杂区155则形成于沟槽151上半部的空间内。上绝缘层152用以将基体区130及源极区140与上掺杂区155隔离，而下绝缘层153则用以隔离下掺杂区156与磊晶层120。

在一实施例中，下绝缘层153的厚度大于上绝缘层152的厚度，在这种情况下，如图1A所示，上掺杂区155的宽度会大于下掺杂区156的宽度。绝缘层154例如是二氧化硅，而栅极157例如是复晶硅栅极。

在本实施例中，下掺杂区155由沟槽151的底部延伸至超过下绝缘层153的顶部，并大致朝沟槽151的两侧壁延伸至下绝缘层153的顶部正上方。另外，下绝缘层153的顶端与PN结102的位置接近于基体区130的下方边缘。在图1A实施例中，下绝缘层153的顶端与PN结102的位置是略低于基体区130的下方边缘。

请参照图2A及图2B，为本实用新型另一实施例的沟槽式功率金氧半场效晶体管的局部剖面结构示意图。在本实施例中，栅极157’中仍是具有上掺杂区155及下掺杂区156”，以形成PN结102。和前一实施例不同的是，下掺杂区156”由沟槽151底部延伸至接近下绝缘层153”的顶部，但并未继续朝两侧延伸至下绝缘层153”的顶部正上方。然而，下掺杂区156”的顶端接近基体区130的下方边缘。在另一实施例中，下掺杂区156”的顶端是可略低于基体区130的下方边缘。

此外，本实施例的绝缘层154’包括上绝缘层152及下绝缘层153”。下绝缘层153”具有叠层结构，包括第一绝缘层153a、第二绝缘层153b及第三绝缘层153c，其中第二绝缘层153b被夹设于第一绝缘层153a与第三绝缘层153c之间。第一绝缘层153a、第二绝缘层153b及第三绝缘层153c可以是氧化物或氮化物。例如，第一绝缘层153a与第三绝缘层153c为氧化物层，而第二绝缘层153b为氮化物层，可防止下掺杂区156”中的杂质扩散至漂移区120，进而避免对沟槽式功率金氧半场效晶体管的工作造成不良的影响。另外，下绝缘层153”的顶部接近基体区130的下方边缘。在图2A及图2B的实施例中，下绝缘层153”的顶部是低于基体区130的下方边缘

另外，本实用新型实施例提供沟槽式功率金氧半场效晶体管的制造方法。请参照图3并配合参照图4A至图4I。图3为本实用新型一实施例的沟槽式功率金氧半场效晶体管制造方法的流程图。图4A至图4I为本实用新型一实施例的沟槽式功率金氧半场效晶体管的制造方法中各步骤的局部剖面示意图。

在S300中，提供一基材100。接着于S301中，形成一磊晶层(epitaxial layer)110于基材100上。请配合参照图4A。如图4A所示，基材100，并且于基材100上已形成一磊晶层(epitaxial layer)110，其中基材100例如为硅基板(silicon substrate)，其具有高掺杂浓度的第一重掺杂区以作为沟槽式功率金氧半场效晶体管的漏极(drain)，磊晶层110则为低掺杂浓度。

接着，进行S303，对磊晶层110进行一基体掺杂制造过程，以在磊晶层110远离基材100的一侧，形成第一掺杂区130做为后续基体区130’，如图4A所示。此外，由图4A中可看出，磊晶层110中的其他区域形成沟槽式功率金氧半场效晶体管的漂移区120。

接着，在S303中，在形成第一掺杂区130’之后。形成多个沟槽于磊晶层110中，如图4B所示。

请先参照图4B，在磊晶层110中形成多个沟槽151。在一实施例中，是利用光罩(图中未示出)定义出栅极的位置，并以干蚀刻或湿蚀刻的方式在磊晶层110内制造出复数个沟槽151。值得注意的是，在本实施例中，磊晶层110会在沟槽栅极结构150形成前先进行掺杂以形成第一掺杂区130’，此第一掺杂区130’系为基体区130的预备区域。在沟槽栅极结构150形成后，第一掺杂区130’会被定义出相对应的基体区130。由此，可以避免形成基体区的热扩散制造过程影响栅极结构中的掺杂结构。

接着，在S304中，形成第一型掺杂区于所述这些沟槽151其中之一，其中第一型掺杂区具有一沟渠151，第二型掺杂区则形成于沟渠151之内。详细的流程请参照图4C至图4L。

首先，在图4C至图4H中，形成如图1A的下绝缘层153于沟槽151的下半部。详细而言，如图4C所示，先毯覆式地形成一氧化物层153’于磊晶层110上。氧化物层153’可为氧化硅层(SiO2)，可利用热氧化制造过程来形成。在其他实施例中，也可以利用物理气相沉积或化学气相沉积方式来形成氧化物层153’。氧化物层153’形成于磊晶层110的表面以及沟槽151的侧壁面及底部。

请参照图4D，形成多晶硅结构160于氧化物层153’上，并填入沟槽151中。多晶硅结构160可以是含导电性杂质的多晶硅结构(dopedpoly-Si)或是未含导电性杂质的多晶硅结构(non-doped poly-Si)。接着，如图4E所示，回蚀(etch back)去除氧化物层153’表面上所覆盖的多晶硅结构160，以及位于沟槽151上半部的多晶硅结构160，而只留下位于沟槽151下半部的多晶硅结构160。在图4E中，位于沟槽151下半部的多晶硅结构160的顶端高于第一掺杂区130’的下缘。

请参照图4F，以多晶硅结构160做为罩幂，进行一蚀刻制造过程，以将覆盖于磊晶层110表面的氧化物层153’以及覆盖于沟槽151上半部的侧壁面的氧化物层153’薄化。要特别说明的是，由于位于沟槽151下半部的多晶硅结构160在前一步骤中没有被移除，所以位于沟槽151下半部的氧化物层153’的厚度并不受到影响。

接着，如图4G所示，将位于沟槽151内的多晶硅结构160全部移除。此时，沟槽151上下半部的侧壁面覆盖不同厚度的氧化物层153’，而使沟槽151内部空间可区分为较大的第一空间151a及较小的第二空间151b，其中第一空间151a位于第二空间151b上方，且第一空间151a与第二空间151b相连通。此步骤可利用选择性蚀刻方式，在不移除氧化物层153’的情况下，去除沟槽151内的多晶硅结构160。

请参照图4H，移除已薄化的氧化物层153’。也就是说，完全去除覆盖于磊晶层110表面以及位于沟槽151上半部的氧化物层153’。进行此步骤时，位于沟槽151下半部的氧化物层153’也会被部分的移除。但由于沟槽151下半部的氧化物层153’厚度较厚，因此当移除沟槽151上半部的氧化物层153’时，并不会完全将沟槽151下半部的氧化物层153’移除。在此步骤中，沟槽151下半部的氧化物层153’即为图1A中的下绝缘层153，并且下绝缘层153的顶端低于第一掺杂区130的下方边缘。

请参照图4I，形成上绝缘层152于氧化物层153’上。也就是说，上绝缘层152覆盖沟槽151上半部的侧壁面，并形成于磊晶层110的表面。形成上绝缘层152的制造过程，和图4C中用来形成氧化物层153’的制造过程可以是相同的制造过程，例如沉积上绝缘层152与沉积氧化物层153’可以都是利用热氧化制造过程。但在其他实施例中，形成上绝缘层152的制造过程，和图4C中用来形成氧化物层153’的制造过程也可以不同。在本实用新型实施例中，上绝缘层152与氧化物层153’具有不同的厚度，而上绝缘层152的厚度比氧化物层153’的厚度薄。另外，上绝缘层152与氧化物层153’共同形成如图1A所示的绝缘层154。

请参照图4J至图4L，形成如图1A的栅极157于沟渠151中，其中栅极157包括上掺杂区155与下掺杂区156，上掺杂区155位于下掺杂区156上方以于沟槽151内形成PN结。以栅极157的材料为多晶硅为例说明如下。

详细而言，如图4J所示，毯覆式地形成一第一多晶硅结构156’覆盖于上绝缘层152上，并填入沟槽151的第二空间151b中。另外，第一多晶硅结构156’中并具有沟渠170。在本实施例中，第一多晶硅结构156’具有第一型掺杂区。举例而言，当制造NMOS晶体管时，第一多晶硅结构156’掺杂P型导电性杂质，例如：硼、铝或镓等而形成第一型掺杂区。形成第一多晶硅结构156’时，可以直接以在内掺杂化学气相沉积制造过程(in-situ doping CVD process)形成。要说明的是，以在内掺杂化学气相沉积制造过程来沉积掺杂导电性杂质的多晶硅结构可节省离子布植(ion implant)和退火的时间与成本。然而，在其他实施例中，也可以先形成未掺杂的多晶硅结构，再以离子布植制造过程对多晶硅结构进行掺杂，再进行退火制造过程。

接着，请参照图4K，形成一第二多晶硅结构155’全面覆盖于第一多晶硅结构156’，并填入沟渠170中。在本实施例中，第二多晶硅结构155’是以在内掺杂化学气相沉积制造过程(in-situ doping CVDprocess)形成。第二多晶硅结构155’具有第二型掺杂区。如前所述，当进行NMOS晶体管制造时，第一型掺杂区为P型，则第二型掺杂区为N型。

随后，如图4L所示，回蚀去除第一掺杂区130’上方的第一多晶硅结构156’与第二多晶硅结构155’，留下位于沟槽151内的第一多晶硅结构156’及第二多晶硅结构155’。

在S305中，对第一掺杂区130’进行一源极掺杂制造过程，之后于S306中，进行一热扩散制造过程以形成源极区140及基体区130，如图4M所示，在进行热扩散制造过程的步骤中，第一型掺杂区内的杂质扩散而形成一下掺杂区156，第二型掺杂区内的杂质则扩散而形成一上掺杂区155。下掺杂区156与上掺杂区155即在沟槽151中形成PN结102。

请参照图5并配合参照图6A至图6G。图5为本实用新型另一实施例的沟槽式功率金氧半场效晶体管制造方法的流程图。图6A至图6G为本实用新型另一实施例的沟槽式功率金氧半场效晶体管的制造方法中各步骤的局部剖面示意图。图6A中的步骤对应S500至S502，并与图4A相似，因此不再赘述。另外，本实施例与前一实施例中相同元件以相同的标号表示。

接着进行S503，如图1A形成第一掺杂区130’后，形成多个沟槽栅极结构于磊晶层110中，各沟槽栅极结构包括一上掺杂区155及一下掺杂区156以形成一PN结102。在S503中，详细的制造过程流程请参照图6B至图6F。

在图6B中，形成多个沟槽151于磊晶层110中。接着，请参照图6C，在磊晶层110中形成多个沟槽151后，将绝缘层180形成于磊晶层110的表面，以及沟槽151的侧壁面及底部。在本实施例中，是依序形成第一绝缘层180a、第二绝缘层180b及第三绝缘层180c。也就是说，第二绝缘层180b是夹设于第一绝缘层180a与第三绝缘层180c之间。在一实施例中，第一绝缘层180a与第三绝缘层180c皆为氧化硅层，第二绝缘层180b为氮化物层。形成第一绝缘层180a、第二绝缘层180b及第三绝缘层180c的方式可选择物理气相沉积法或化学气相沉积法。

接着，如图6D至图6F所示，以在内掺杂化学气相沉积制造过程(in-situ doping CVD process)，将栅极形成于沟槽151内。详细而言，在图6D中，以在内掺杂化学气相沉积制造过程毯覆式地将第一多晶硅结构156’形成于第三绝缘层180c上，并填入沟槽151中。接着，回蚀(etch back)去除第三绝缘层180c表面上所覆盖的第一多晶硅结构156’，以及位于沟槽151上半部的第一多晶硅结构156’，而只留下位于沟槽151下半部的第一多晶硅结构156’。因此，位于沟槽151下半部的第一多晶硅结构156’后续将形成图1A及图2A的下掺杂区156。此外，第一多晶硅结构156’的顶端接近于第一掺杂区130’与漂移区120的界线，也就是接近于第一掺杂区130’的下方边缘。

请参照图6E，以第一多晶硅结构156’做为罩幂，部份地移除第二绝缘层180b及第三绝缘层180c。详细而言，位于第一掺杂区130’上方，以及位于沟槽151上半部侧壁面的第二绝缘层180b及第三绝缘层180c会被移除。只有位于沟槽151下半部的绝缘层180会被完整保留。值得一提的是，沟槽151下半部的绝缘层180即为与图1A中的下绝缘层153的功能相似，但结构不同，而第一绝缘层180a则与为图2A中的上绝缘层152的功能相同，且结构相似。在本实施例中，位于沟槽151下半部的绝缘层180作为下绝缘层使用，绝缘层180内夹置有一氮化物层。也就是说，在先前的步骤中所形成的第二绝缘层180b为氮化物层。且在图6E中，第二绝缘层180b与第三绝缘层180c的顶部略低于基体区130的下方边缘。

随后，如图6F所示，形成一第二多晶硅结构155’于沟槽151中。详细而言，先以在内掺杂化学气相沉积制造过程形成第二多晶硅结构155’全面覆盖于第一绝缘层180a上，并填入沟槽151中。第二多晶硅结构155’具有第二型掺杂区。当进行NMOS晶体管制造时，第一型掺杂区为P型，则第二型掺杂区为N型。接着，回蚀去除第一掺杂区130’上方的第二多晶硅结构155’，留下位于沟槽151内的第二多晶硅结构155’。

接着，进行S504，对第一掺杂区130’进行一源极掺杂制造过程后，进行一热扩散制造过程以形成源极区140及基体区130，其中源极区140位于基体区130之上，如图6G所示。在进行热扩散制造过程的步骤中，第一型掺杂区内的杂质向外扩散而形成一下掺杂区155，第二型掺杂区内的杂质则向外扩散而形成一上掺杂区156。并且，上掺杂区156与下掺杂区155即在沟槽151中形成PN结。经由上述实施例的说明，本技术领域普通技术人员应当可以轻易推知其他实施结构细节，在此不加赘述。

综上所述，本实用新型实施例的沟槽式功率金氧半场效晶体管与其制造方法，可在栅极中形成PN结。由于PN结在逆向偏压下可产生接面电容(junction capacitance,Cj)，且接面电容是和栅极/漏极电容(Cgd)串联，由此可降低等效电容Ct。如此，当功率型金氧半场效晶体管工作时，由于等效电容Ct降低，可增加元件的切换速度。

虽然本实用新型的实施例已公开如上，然而本实用新型并不受限于上述实施例，本领域普通技术人员，在不脱离本实用新型所公开的范围内，当可作些许的更动与调整，因此本实用新型之保护范围应当以权利要求所界定的为准。

Claims (9)

1.一种沟槽式功率金氧半场效晶体管，其特征在于，包括：

一基材；

一磊晶层，形成于该基材上方；以及

多个沟槽式晶体管单元，形成于该磊晶层中，其中各该沟槽式晶体管单元包括一沟槽栅极结构，该沟槽栅极结构包括：

一沟槽，形成于该磊晶层中，该沟槽的内侧壁形成有一绝缘层；以及

一栅极，形成于该沟槽内，其中该栅极包括一上掺杂区与一下掺杂区，以形成一PN结。

2.如权利要求1所述的沟槽式功率金氧半场效晶体管，其特征在于，各该沟槽式晶体管单元更包括：

一源极区，位于该沟槽栅极结构的侧边；以及

一基体区，位于该沟槽栅极结构的侧边并形成于该源极区下方；

其中，该PN结位于或低于该基体区下方边缘。

3.如权利要求1所述的沟槽式功率金氧半场效晶体管，其特征在于，该上掺杂区位于该下掺杂区域上方，以在该沟槽的中间位置形成该PN结。

4.如权利要求3所述的沟槽式功率金氧半场效晶体管，其特征在于，该上掺杂区与源极区为N型半导体，该下掺杂区为P型半导体。

5.如权利要求3所述的沟槽式功率金氧半场效晶体管，其特征在于，该上掺杂区与源极区为P型半导体，该下掺杂区为N型半导体。

6.如权利要求1所述的沟槽式功率金氧半场效晶体管，其特征在于，该上掺杂区位于该下掺杂区域上方，且该上掺杂区的宽度大于该下掺杂区的宽度。

7.如权利要求1所述的沟槽式功率金氧半场效晶体管，其特征在于，该绝缘层包括一上绝缘层与一下绝缘层，该上绝缘层位于该下绝缘层上方，其中该下绝缘层的厚度大于该上绝缘层的厚度，且该下绝缘层的顶部低于该沟槽式晶体管单元的一基体区下方边缘。

8.如权利要求1所述的沟槽式功率金氧半场效晶体管，其特征在于，该绝缘层包括一上绝缘层与一下绝缘层，该上绝缘层用以隔离该上掺杂区与该磊晶层，该下绝缘层用以隔离该下掺杂区与该磊晶层，其中该下绝缘层内夹置有一氮化物层，且该下绝缘层的顶部低于该沟槽式晶体管单元的一基体区的下方边缘。

9.如权利要求1所述的沟槽式功率金氧半场效晶体管，其特征在于，各该沟槽式晶体管单元更包括一漂移区，该沟槽栅极结构由该磊晶层的表面延伸至该漂移区中。