[go: up one dir, main page]

TW201616812A - 脈波寬度調節裝置 - Google Patents

脈波寬度調節裝置 Download PDF

Info

Publication number
TW201616812A
TW201616812A TW103136020A TW103136020A TW201616812A TW 201616812 A TW201616812 A TW 201616812A TW 103136020 A TW103136020 A TW 103136020A TW 103136020 A TW103136020 A TW 103136020A TW 201616812 A TW201616812 A TW 201616812A
Authority
TW
Taiwan
Prior art keywords
load
electrically connected
character
character line
pulse width
Prior art date
Application number
TW103136020A
Other languages
English (en)
Other versions
TWI538407B (zh
Inventor
連南鈞
林政偉
鍾兆貴
朱俐瑋
林育均
葉有偉
石維強
Original Assignee
円星科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 円星科技股份有限公司 filed Critical 円星科技股份有限公司
Priority to TW103136020A priority Critical patent/TWI538407B/zh
Priority to US14/603,818 priority patent/US9378808B2/en
Publication of TW201616812A publication Critical patent/TW201616812A/zh
Application granted granted Critical
Publication of TWI538407B publication Critical patent/TWI538407B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一種脈波寬度調節裝置與資料讀取裝置，應用於具有複數組字元線之N埠隨機存取記憶體中，其中一組字元線包含有N個埠字元線，而該脈波寬度調節裝置包含有狀態偵測裝置以及時脈信號產生器，狀態偵測裝置電性連接於該N個埠字元線，其因應該N個埠字元線中第一埠字元線上的電壓值與第二埠字元線上的電壓值皆位於第一準位範圍而相對應發出第一控制信號，時脈信號產生器電性連接於該狀態偵測裝置與該組字元線，用以產生送往該組字元線之第一時脈信號，該第一時脈信號位於該第一準位範圍的時間長度係因應該第一控制信號而改變。

Description

脈波寬度調節裝置
本發明係關於一種脈波寬度調節裝置，特別關於一種可應用於多埠型隨機存取記憶體的脈波寬度調節裝置與資料讀取裝置。
請參見圖1，其係習知常見的雙埠型(dual-port/2-port)靜態隨機存取記憶體(Static RAM，簡稱SRAM)單元的電路示意圖，其與單埠型靜態隨機存取記憶體間的不同處在於，雙埠型靜態隨機存取記憶體中除了有由四個電晶體所組成的栓鎖單元10以及第一組開關電路11外，還額外設有第二組開關電路12，如此將可讓記憶體周邊的讀寫電路(本圖未示出)可以同時利用第一埠字元線WLA與第二埠字元線WLB來分別對該栓鎖單元10及與之同一列上的其它栓鎖單元(本圖未示出)進行資料的讀取或寫入。
傳統的讀寫電路為了能提供可同時讀取或寫入於同一列上不同栓鎖單元時所需的裕度(margin)，就必須提供足夠的字元線脈波寬度(word line pulse width)，也就是在選定的字元線上維持足夠長時間的高電壓，用來確保當最差狀況(worse case)發生時，仍可正確地完成資料讀取與 資料寫入。但是如此一來，將會產生下列幾種缺失，第一、造成電源的過度消耗。第二、開啟字元線的時間過長將增加外界擾動影響儲存資料正確性的風險。
因此，如何改善習知雙埠型(dual-port/2-port)靜態隨機存取記憶體及其讀寫電路的技術缺失，實為發展本案之主要目的之一。
本案之一方面係為一種脈波寬度調節裝置，應用於N埠隨機存取記憶體中，N大於等於2，該N埠隨機存取記憶體中具有複數組字元線，該等組字元線中之至少一組字元線中至少包含有N個埠字元線，而該脈波寬度調節裝置包含：狀態偵測裝置，電性連接於該N個埠字元線，其因應該N個埠字元線中第一埠字元線上的電壓值與第二埠字元線上的電壓值皆同時位於第一準位範圍而相對應發出第一控制信號；以及時脈信號產生器，電性連接於該狀態偵測裝置與該組字元線，用以產生送往該組字元線之第一時脈信號，該第一時脈信號位於該第一準位範圍的時間長度係因應該第一控制信號而改變。
本案之另一方面係為一種脈波寬度調節裝置，應用於一靜態隨機存取記憶體中，該靜態隨機存取記憶體具有複數組字元線，該複數組字元線中之至少一組字元線至少包含有一第一埠字元線與一第二埠字元線，而該脈波寬度調節裝置包含：一狀態偵測裝置，用以因應該第一埠字元線上的電壓值與該第二埠字元線上的電壓值皆位於一第一準位範圍而相 對應由根據一第一負載值來進行放電調整為根據一第二負載值來進行放電；以及一時脈信號產生器，用以產生送往該組字元線之一第一時脈信號，該第一時脈信號位於該第一準位範圍的時間長度係至少根據該第一負載值或該第二負載值其中一者的放電時間而決定。
10‧‧‧栓鎖單元
11‧‧‧第一組開關電路
12‧‧‧第二組開關電路
WLA‧‧‧第一埠字元線
WLB‧‧‧第二埠字元線
BLA、BLB‧‧‧位元線
Un[N]、…、U0[N]、…、Un[0]…、U0[0]‧‧‧靜態隨機存取記憶體單元
WLA[N]、…、WLA[0]‧‧‧第一埠字元線
WLB[N]、…、WLB[0]‧‧‧第二埠字元線
20‧‧‧狀態偵測裝置
21‧‧‧時脈信號產生器
201‧‧‧可調整電性負載
202‧‧‧控制信號產生器
2011‧‧‧第一負載導線
2012‧‧‧第二負載導線
2013‧‧‧受控開關裝置
20131‧‧‧第一金氧半電晶體
20132‧‧‧第二金氧半電晶體
2021‧‧‧受控放電路徑
2022‧‧‧電壓觸發單元
29‧‧‧位元線資料感測裝置
CLK‧‧‧系統時脈
RBLA‧‧‧第一負載導線
RBLA’‧‧‧第二負載導線
41‧‧‧受控開關裝置
RBLB‧‧‧第三負載導線
RBLB’‧‧‧第四負載導線
42‧‧‧受控開關裝置
MA‧‧‧第一金氧半電晶體
MB‧‧‧第二金氧半電晶體
50‧‧‧狀態偵測裝置
500‧‧‧邏輯電路裝置
51‧‧‧時脈信號產生器
圖1，其係習知常見的雙埠型靜態隨機存取記憶體的電路示意圖。
圖2A，其係本案所發展出來關於一種脈波寬度調節裝置的較佳實施例電路方塊示意圖。
圖2B，其係狀態偵測裝置的較佳實施例電路方塊示意圖。
圖2C，其係受控開關裝置的實施例電路方塊示意圖。
圖2D，其係控制信號產生器的實施例電路方塊示意圖。
圖3，其係本案脈波寬度調節裝置工作時的實施例波形示意圖。
圖4，其係可調整電性負載的另一實施例示意圖。
圖5，其係本案所發展出來關於一種脈波寬度調節裝置的另一較佳實施例電路方塊示意圖。
體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖示在本質上係當作說明之用，而非用以限制本案。
請參見圖2A，其係本案所發展出來關於一種脈波寬度調節裝置的較佳實施例電路方塊示意圖，本實施例是以靜態隨機存取記憶體為例來進行說明，但是本案實際上可以廣泛地應用於N埠靜態隨機存取記憶體或是其它類似的N埠記憶單元中，但不限於此，其中N大於或等於2皆可以適用。如圖所示，本例是以雙埠靜態隨機存取記憶體來進行說明。該雙埠靜態隨機存取記憶體中具有複數個靜態隨機存取記憶體單元Un[N]、...、U0[N]、...、Un[0]...、U0[0]以及複數組字元線(word line)，每組字元線中包含有第一埠字元線與第二埠字元線，例如圖中所示的WLA[N]、WLB[N]，或是WLA[0]、WLB[0]。
而本案所發展出來的脈波寬度調節裝置主要包含有狀態偵測裝置20以及時脈信號產生器21，狀態偵測裝置20係電性連接於該等第一埠字元線WLA[N]、...、WLA[0]與該等第二埠字元線WLB[N]、...、WLB[0]，其主要可因應同一字元線組中的第一埠字元線與第二埠字元線上的電壓值皆位於第一準位範圍而相對應發出一第一控制信號，反之，當同一字元線組的第一埠字元線與第二埠字元線上的電壓值不是皆位於該第一準位範圍時，便相對應發出一第二控制信號。至於電性連接於該狀態偵測裝置20的時脈信號產生器21則是用以產生送往該等組字元線之時脈信號，該時脈信號位於該第一準位電壓值範圍的時間長度係可因應該等控制信號而改變， 例如，當字元線時脈信號之脈波寬度因應同一字元線組的第一埠字元線與第二埠字元線上的電壓值是否皆位於該第一準位範圍而有所不同。
請參見圖2B，其係上述狀態偵測裝置20的較佳實施例電路方塊示意圖，狀態偵測裝置20主要包含有可調整電性負載201以及控制信號產生器202，可調整電性負載201電性連接於該等第一埠字元線WLA[N]、...、WLA[0]與該等第二埠字元線WLB[N]、...、WLB[0]，其主要可因應同一字元線組中的第一埠字元線與第二埠字元線上的電壓值皆同時位於第一準位範圍時而由第一負載值調整為第二負載值，反之，當同一字元線組的第一埠字元線與第二埠字元線上的電壓值不是皆位於該第一準位範圍時，可調整電性負載201則維持在第一負載值。以圖中為例，該可調整電性負載201包含有第一負載導線2011、第二負載導線2012以及受控開關裝置2013，受控開關裝置2013電性連接於該等第一埠字元線WLA[N]、...、WLA[0]、該等第二埠字元線WLB[N]、...、WLB[0]、該第一負載導線2011以及該第二負載導線2012，受控開關裝置2013係因應同一字元線組中的該第一埠字元線與該第二埠字元線的電壓值皆位於該第一準位範圍時，將該第一負載導線2011電性連接至該第二負載導線2012，進而讓該可調整電性負載201由數值較小的該第一負載值調整為數值較大的該第二負載值，反之，同一字元線組中的該第一埠字元線與該第二埠字元線的電壓值並非皆位於該第一準位範圍時，將該第一負載導線2011與該第二負載導線2012間保持斷路，進而讓該可調整電性負載201維持在數值較小的該第一負載值。而上述第一負載導線2011與第二負載導線2012之負載值係接近此隨機存取記憶體中之一位元線(bit line)的等效負載值，其中負載值可為電容值、電阻 值或兩者之組合。較佳地，第一負載導線2011及第二負載導線2012可以與隨機存取記憶體中的位元線平行設置，且其長度或寬度與該位元線的長度或寬度相近似或成比例關係，藉此模擬出等效的負載值。
而上述受控開關裝置2013的實施例則可以如圖2C所示，利用兩兩串接在一起的第一金氧半電晶體20131與第二金氧半電晶體20132來構成，第一金氧半電晶體20131之閘極電性連接至該第一埠字元線WLA，其源極電性連接至該第一負載導線2011，而第二金氧半電晶體20132之閘極電性連接至該第二埠字元線WLB，其源極電性連接至該第二負載導線2012，其汲極電性連接至該第一金氧半電晶體20131的汲極。
至於電性連接於該可調整電性負載201的控制信號產生器202，其可因應該第一負載值之出現而相對應產生第一控制信號或該第二負載值之出現而相對應產生第二控制信號給時脈信號產生器21，使得時脈信號產生器21所產生的時脈信號位於該第一準位電壓值範圍的時間長度係因應該可調整電性負載201之負載值的改變而改變。如圖2D所示為例，其中控制信號產生器202可以包含有受控放電路徑2021以及電壓觸發單元2022，受控放電路徑2021電性連接於該可調整電性負載201中的該第一負載導線2011，受控放電路徑2021於一特定時間中提供該可調整電性負載201進行一放電動作，而使該可調整電性負載上的電壓值隨時間而逐漸降低，直到降低到一門檻值時，電壓觸發單元2022便發出該第一或第二控制信號。以本圖為例，受控放電路徑2021主要是由一金氧半電晶體來完成，其閘極電性連接至與系統時脈CLK同步或是相關聯的一第二時脈信號，其汲極電性連接至該第一負載導線2011，其源極電性連接至一接地點。而該金氧半電晶 體的元件尺寸與電路特性係可以模擬圖1栓鎖單元10內四個電晶體中接地的某一個電晶體即可。至於該電壓觸發單元2022則可以用如圖所示的反閘來完成，其輸入端串接至該第一負載導線2011，而該輸出端則用以輸出該控制信號。
因此，當受控放電路徑2021因受到與系統時脈CLK同步或是有關聯的第二時脈信號觸發而開啟後，可調整電性負載201便會開始從第一準位範圍(本例是高電壓準位)開始放電，直到電壓低到可觸發該反閘輸出高準位之該控制信號給後續的電路，由於當同一字元線組中的該第一埠字元線與該第二埠字元線的電壓值皆位於該第一準位範圍時，該第一負載導線2011將電性連接至該第二負載導線2012，進而讓該可調整電性負載201由數值較小的該第一負載值調整為數值較大的該第二負載值，反之，同一字元線組中的該第一埠字元線與該第二埠字元線的電壓值並非皆位於該第一準位範圍時，將該第一負載導線2011與該第二負載導線2012間保持斷路，進而讓該可調整電性負載201維持在數值較小的該第一負載值。因此，負載值較大的狀態因放電時間較長便會導致較晚發出該第二控制信號，反之，負載值較小的狀態因放電時間較短便會導致較早發出該第一控制信號。
而上述控制信號係發給時脈信號產生器21來參考，用以調整送往該組字元線之該第一時脈信號位於該第一準位範圍的時間(或脈波寬度)，例如可因應該第一或第二控制信號的觸發而由第一準位範圍切換至第二準位範圍，例如是將原本高電位切換至低電位，使得在負載值較大的狀態中，較晚發出之第二控制信號便會導致字元線上之該第一時脈信號的高準位時間較長，而於負載值較小的狀態中，較快發出之第一控制信號將使 字元線上之該第一時脈信號的高準位時間較短，如此將可以有效調節脈波寬度而達到省電的目的。
另外，上述控制信號也可以傳送至圖2D所示之位元線資料感測裝置29，例如可以是記憶體裝置中常見的感測放大器(Sense amplifier)，該位元線資料感測裝置29電性連接於該狀態偵測裝置20中的控制信號產生器202與隨機存取記憶體中之一組位元線(本圖未示出)，該位元線資料感測裝置29用以因應該控制信號之觸發而被致能(enable)，以減少隨機存取記憶體中位元線位於第一準位電壓值的時間，如此也可以降低耗電量而達到省電的目的。
為能清楚說明，請參見圖3所示之波形示意圖，其係應用本案脈波寬度調節裝置之後，在三種不同的狀態下，第一埠字元線WLA[N]、...、WLA[0]與該等第二埠字元線WLB[N]、...、WLB[0]上的實施例波形示意圖，其中於狀態A的時段中，是分屬不同組字元線被同時由第二準位電壓值被拉到第一準位電壓值，例如WLA[N]與WLB[0]上的信號被同時由低準位被拉到高準位，準備對相對應某兩個靜態隨機存取記憶體單元(圖中未示出)的位元線進行資料讀取或寫入的動作，但此狀態不符同一字元線組中第一埠字元線與第二埠字元線上的電壓值皆同時位於第一準位範圍的條件，因此可調整電性負載201仍維持在第一負載值。
而於狀態B的時段中，是同一字元線組中第一埠字元線與第二埠字元線上的電壓值不同時由第二準位被拉到第一準位，例如WLA[N]與WLB[N]上信號的電壓值前後不重疊地被由低準位被拉到高準位，準備對相對應某個靜態隨機存取記憶體單元(圖中未示出)的兩位元線進行資料讀 取或寫入的動作，而此狀態也不符同一字元線組中第一埠字元線與第二埠字元線上的電壓值同時位於第一準位範圍的條件，因此可調整電性負載201仍維持在第一負載值。
而於狀態C的時段中，是同一組字元線中第一埠字元線與第二埠字元線上的電壓值皆由第二準位被拉到第一準位，例如WLA[N]與WLB[N]上信號的電壓值間有同時皆處於高準位的重疊時間，用以準備對相對應某個靜態隨機存取記憶體單元(圖中未示出)的兩位元線進行資料讀取或寫入的動作，而此狀態符合同一字元線組中第一埠字元線與第二埠字元線上的電壓值同時位於第一準位範圍的條件，因此於WLA[N]與WLB[N]上信號的電壓值同時皆處於高準位的重疊時間時，可調整電性負載201便切換到第二負載值。而時脈信號產生器21則因應該第二負載值所造成放電速度變慢的現象(狀態C中第一負載導線RBLA、第三負載導線RBLB波形斜率變小)，進而根據較慢產生的控制信號而將送往該組字元線之時脈信號的電壓值位於該第一準位範圍(本例是高準位)的時間長度拉長，用以應付此時相對應之某個靜態隨機存取記憶體單元(圖中未示出)的兩位元線上皆同時進行充放電而因較大的負載所造成速度較慢的現象。其充放電的波形可參見圖中第一負載導線RBLA、第三負載導線RBLB之所示。
如此一來，在狀態C中，由於會有兩個位元線需要同時充放電的重疊時間，因此是處於負載較大的狀態，此時的時脈信號產生器21根據可調整電性負載201所呈現的負載值所對應產生並送往該組字元線之時脈信號，其電壓值位於該第一準位範圍(本例是高準位)的時間長度可以設定成如圖所示之較長的時間，用以應付位元線充放電速度較慢的現象。但是 在狀態A與B中，由於不會有兩個位元線需要同時充放電，因此是處於負載較小的狀態，此時的時脈信號產生器21根據可調整電性負載201所呈現的負載值所對應產生並送往該組字元線之時脈信號，其位於該第一準位範圍(本例是高準位)的時間長度便可以設定成較短的時間，如此將可以避免電源的過度消耗，也可以降低字元線的開啟時間過長帶來元件儲存資料因外界環境干擾而造成資料反轉或是遺失的風險。因此，本案技術可以改善習知多埠型靜態隨機存取記憶體及其讀寫電路的技術缺失。
請參見圖4，其上述可調整電性負載201的另一較佳實施例示意圖，其中主要包含有兩組負載導線及受控開關裝置，其中包含有第一負載導線RBLA、第二負載導線RBLA’、受控開關裝置41以及第三；第四負載導線RBLB、RBLB’與另一組受控開關裝置42，其中第一負載導線RBLA電性連接至該時脈信號產生器21，而受控開關裝置41，電性連接於第一埠字元線WLA[N]、...、WLA[0]與該等第二埠字元線WLB[N]、...、WLB[0]、該第一負載導線RBLA以及該第二負載導線RBLA’，其因應某一組字元線中之該第一埠字元線與該第二埠字元線的電壓值皆位於該第一準位範圍(本例是高準位)時，將該第一負載導線RBLA電性連接至該第二負載導線RBLA’，進而讓該可調整電性負載201由該第一負載值調整為該第二負載值，反之，每一組字元線中該第一埠字元線與該第二埠字元線的電壓值並非皆位於該第一準位範圍時，該第一負載導線RBLA與該第二負載導線RBLA’間將保持斷路，進而讓該可調整電性負載201維持在該第一負載值。其中該第一負載導線RBLA與該第二負載導線RBLA’之電路布局可儘量與靜態隨機存取記憶體單元(圖中未示出)的位元線BLA、BLB之所示相類似，使得該第一負載 導線RBLA與該第二負載導線RBLA’之負載值可以接近該雙埠隨機存取記憶體中之任一位元線的等效負載值。
至於受控開關裝置41則可包含第一金氧半電晶體MA與第二金氧半電晶體MB，第一金氧半電晶體MA閘極電性連接至該等第一埠字元線WLA[N]、...、WLA[0]，其源極電性連接至該第一負載導線RBLA，而第二金氧半電晶體MB，其閘極電性連接至該第二埠字元線WLB[N]、...、WLB[0]，其源極電性連接至該第二負載導線RBLA’，其汲極電性連接至該第一金氧半電晶體MA的汲極。如此便可以完成上述受控開關裝置41的動作以及圖3中所示RBLA上的波形示意圖，進而達到改善習知手段的缺失，而圖2D中電性連接於該可調整電性負載201的控制信號產生器202則是電性連接至RBLA，用以根據RBLA上的電壓變化來產生對應第一埠字元線WLA的控制信號。另外，可調整電性負載201中之另一組受控開關裝置42以及第三、第四負載導線RBLB、RBLB’，其主要是相對應第二埠字元線的需求來設置的，如此一來，另一組控制信號產生器202將可根據RBLB上的電壓變化來產生對應第二埠字元線WLB的控制信號。當然，若是設有第三埠或更多埠的字元線，便可以相對應埠的數量來設置控制信號產生器。
再請參見圖5，其係本案所發展出來關於一種脈波寬度調節裝置的另一較佳實施例電路方塊示意圖，與前一個實施例不同處在於狀態偵測裝置50中並不使用可調整電性負載201以及受控開關裝置，而是改用邏輯電路裝置500來完成判斷，邏輯電路裝置500主要還是因應該第一埠字元線WLA[N]、...、WLA[0]上的電壓值與該第二埠字元線WLB[N]、...、WLB[0]上的電壓值皆位於第一準位範圍時發出一第一控制信號給時脈信號產生器 51，而時脈信號產生器51用以產生送往該組字元線之一時脈信號，該時脈信號位於該第一準位範圍的時間長度係因應該控制信號而改變，其波形變化例則如圖3所示，故不再贅述。邏輯電路裝置500用以因應該第一埠字元線與該第二埠字元線的電壓值皆同時位於該第一準位範圍時，發出該第一控制信號至該時脈信號產生器，並於該第一埠字元線與該第二埠字元線的電壓值並非皆同時位於該第一準位範圍時，發出第二控制信號至該時脈信號產生器。該邏輯電路裝置500可以利用一及閘或類似的邏輯閘來完成。另外，本案也可廣泛應用到三埠甚至更多埠的記憶單元中，只需將與埠的數量相關的裝置，例如，在三埠的實施例中，邏輯電路裝置500將用以偵測出同時兩埠或同時三埠皆位於該第一準位範圍的情況，進而發出不同的控制信號，使得送往該組字元線的時脈信號位於該第一準位範圍的時間長度有所改變，其原則就是同時越多埠位於該第一準位範圍，時脈信號位於該第一準位範圍的時間長度就越長，細節就不再贅述。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Un[N]、…、U0[N]、…、Un[0]…、U0[0]‧‧‧靜態隨機存取記憶體單元
WLA[N]、…、WLA[0]‧‧‧第一埠字元線
WLB[N]、…、WLB[0]‧‧‧第二埠字元線
20‧‧‧狀態偵測裝置
21‧‧‧時脈信號產生器

Claims (15)

  1. 一種脈波寬度調節裝置，應用於一N埠隨機存取記憶體中，N大於等於2，該N埠隨機存取記憶體中具有複數組字元線，該等組字元線中之至少一組字元線中包含有N個埠字元線，而該脈波寬度調節裝置包含：一狀態偵測裝置，其因應該第一埠字元線上的電壓值與該第二埠字元線上的電壓值皆位於一第一準位範圍而相對應發出一第一控制信號；以及一時脈信號產生器，電性連接於該狀態偵測裝置與該組字元線，用以產生送往該組字元線之一第一時脈信號，該第一時脈信號位於該第一準位範圍的時間長度係因應該第一控制信號而改變。
  2. 如申請專利範圍第1項所述之脈波寬度調節裝置，其所應用於上之該N埠隨機存取記憶體係為一N埠靜態隨機存取記憶體，其中每一組字元線皆各自包含有N個埠字元線。
  3. 如申請專利範圍第1項所述之脈波寬度調節裝置，其中該狀態偵測裝置包含一邏輯電路裝置，電性連接於該第一埠字元線、該第二埠字元線，其因應該第一埠字元線與該第二埠字元線的電壓值皆位於該第一準位範圍時，發出該第一控制信號至該時脈信號產生器，並於該第一埠字元線與該第二埠字元線的電壓值並非皆位於該第一準位範圍時，發出一第二控制信號至該時脈信號產生器。
  4. 如申請專利範圍第3項所述之脈波寬度調節裝置，其中該邏輯電路裝置為一及閘，其輸入端分別電性連接於該第一埠字元線、該第二埠字元線，其輸出端輸出該控制信號至該時脈信號產生器。
  5. 如申請專利範圍第1項所述之脈波寬度調節裝置，其中該狀態偵測裝置包含：一可調整電性負載，該可調整電性負載電性連接於該第一埠字元線與該第二埠字元線，其因應該第一埠字元線上的電壓值與該第二埠字元線上的電壓值皆位於該第一準位範圍時，由一第一負載值調整為一第二負載值；以及一控制信號產生器，電性連接於該可調整電性負載，其係因應該第二負載值而相對應產生該控制信號。
  6. 如申請專利範圍第5項所述之脈波寬度調節裝置，其中該可調整電性負載包含：一第一負載導線，電性連接至該控制信號產生器；一第二負載導線；以及一受控開關裝置，電性連接於該第一埠字元線、該第二埠字元線、該第一負載導線以及該第二負載導線，其因應該第一埠字元線與該第二埠字元線的電壓值皆位於該第一準位範圍時，將該第一負載導線電性連接至該第二負載導線，進而讓該可調整電性負載由該第一負載值調整為該第二負載值，反之，該第一埠字元線與該第二埠字元線的電壓值並非皆位於該第一準位範圍時，將該第一負載導線與該第二負載導線間保持斷路，進而讓該可調整電性負載維持在該第一負載值。
  7. 如申請專利範圍第6項所述之脈波寬度調節裝置，其中該第一負載導線或該第二負載導線之負載值係實質上相等於該N埠隨機存取記憶體中之一位元線的等效負載值。
  8. 如申請專利範圍第6項所述之脈波寬度調節裝置，其中該受控開關裝置係 包含：一第一金氧半電晶體，其閘極電性連接至該第一埠字元線，其源極電性連接至該第一負載導線；以及一第二金氧半電晶體，其閘極電性連接至該第二埠字元線，其源極電性連接至該第二負載導線，其汲極電性連接至該第一金氧半電晶體的汲極。
  9. 如申請專利範圍第5項所述之脈波寬度調節裝置，其中控制信號產生器包含：一受控放電路徑，電性連接於該可調整電性負載，於一特定時間中提供該可調整電性負載進行一放電動作，而使該可調整電性負載上的電壓值降低；以及一電壓觸發單元，電性連接於該可調整電性負載，因應該可調整電性負載上的電壓值降低到一門檻值時，發出該控制信號。
  10. 如申請專利範圍第9項所述之脈波寬度調節裝置，其中該受控放電路徑包含一第三金氧半電晶體，其閘極電性連接至一第二時脈信號，其汲極電性連接至該第一負載導線，其源極電性連接至一接地點。
  11. 如申請專利範圍第9項所述之脈波寬度調節裝置，其中該電壓觸發單元為一反閘，其輸入端串接至該第一負載導線，而該輸出端則用以輸出該控制信號。
  12. 如申請專利範圍第5項所述之脈波寬度調節裝置，其中該時脈信號產生器所產生送往該組字元線之該第一時脈信號位於該第一準位範圍的狀態，係因應該控制信號的觸發而切換至一第二準位範圍。
  13. 如申請專利範圍第1項所述之脈波寬度調節裝置，其中該狀態偵測裝置所發出之該控制信號係傳送至一位元線資料感測裝置，該位元線資料感測裝置電性連接於該狀態偵測裝置與該N埠隨機存取記憶體中之一組位元線，該位元線資料感測裝置用以因應該控制信號之觸發而被致能。
  14. 一種脈波寬度調節裝置，應用於一靜態隨機存取記憶體中，該靜態隨機存取記憶體具有複數組字元線，該複數組字元線中之至少一組字元線至少包含有一第一埠字元線與一第二埠字元線，而該脈波寬度調節裝置包含：一狀態偵測裝置，用以因應該第一埠字元線上的電壓值與該第二埠字元線上的電壓值皆位於一第一準位範圍而相對應由根據一第一負載值來進行放電調整為根據一第二負載值來進行放電；以及一時脈信號產生器，用以產生送往該組字元線之一第一時脈信號，該第一時脈信號位於該第一準位範圍的時間長度係至少根據該第一負載值或該第二負載值其中一者的放電時間而決定。
  15. 如申請專利範圍第14項所述之脈波寬度調節裝置，其中當該狀態偵測裝置之一第一負載導線之電壓放電至一門檻值時，發出一控制信號至該時脈信號產生器以據以決定該第一時脈信號位於該第一準位範圍的該時間長度。
TW103136020A 2014-10-17 2014-10-17 脈波寬度調節裝置 TWI538407B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103136020A TWI538407B (zh) 2014-10-17 2014-10-17 脈波寬度調節裝置
US14/603,818 US9378808B2 (en) 2014-10-17 2015-01-23 Pulse width modulation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103136020A TWI538407B (zh) 2014-10-17 2014-10-17 脈波寬度調節裝置

Publications (2)

Publication Number Publication Date
TW201616812A true TW201616812A (zh) 2016-05-01
TWI538407B TWI538407B (zh) 2016-06-11

Family

ID=55749556

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136020A TWI538407B (zh) 2014-10-17 2014-10-17 脈波寬度調節裝置

Country Status (2)

Country Link
US (1) US9378808B2 (zh)
TW (1) TWI538407B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606742B1 (en) * 2015-12-14 2017-03-28 Oracle International Corporation Variable pulse widths for word line activation using power state information
CN113948125B (zh) * 2021-11-26 2024-07-02 厦门半导体工业技术研发有限公司 脉冲信号产生电路及阻变存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580657B2 (en) * 2001-01-04 2003-06-17 International Business Machines Corporation Low-power organic light emitting diode pixel circuit
US6597629B1 (en) * 2001-11-30 2003-07-22 Virage Locic Corp. Built-in precision shutdown apparatus for effectuating self-referenced access timing scheme
US8045402B2 (en) 2009-06-29 2011-10-25 Arm Limited Assisting write operations to data storage cells
US8315085B1 (en) * 2011-11-04 2012-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM timing tracking circuit

Also Published As

Publication number Publication date
US20160111144A1 (en) 2016-04-21
US9378808B2 (en) 2016-06-28
TWI538407B (zh) 2016-06-11

Similar Documents

Publication Publication Date Title
KR100747734B1 (ko) 저항성 메모리의 집적형 전하 센싱 구조
CN105321558B (zh) 内存数据的写入追踪装置与方法
US8958237B1 (en) Static random access memory timing tracking circuit
CN106796814A (zh) 存储电路
JP6697015B2 (ja) １ｔ１ｄ ｄｒａｍセル並びにｄｒａｍのためのアクセス方法及び関連する装置
CN104781886A (zh) 用于读取可变电阻存储器元件的方法和装置
US9640246B2 (en) Memory tracking scheme
US10319438B2 (en) Memory with margin current addition and related methods
CN110289037A (zh) 非易失存储器读出电路及读出方法
TWI503821B (zh) 靜態隨機存取記憶裝置及其位元線電壓控制電路
TW201941199A (zh) 記憶電路及自弱胞元讀取資料與組態記憶電路的方法
US9991000B2 (en) Memory with margin current addition and related methods
CN118116429A (zh) 字线控制电路及磁随机存取存储器
US9449661B2 (en) Memory device
TWI538407B (zh) 脈波寬度調節裝置
CN105006243B (zh) 用于检测多端口存储器中的写干扰的电路以及方法
US9940996B1 (en) Memory circuit having increased write margin and method therefor
TW200641906A (en) Method and apparatus for low voltage write in a static random access memory
CN116994634A (zh) 一种忆阻器阵列故障测试电路
CN110619903A (zh) 存储装置及其测试读写方法
CN105577150B (zh) 脉波宽度调节装置
CN219658388U (zh) 记忆体装置及其写入电路
TWI907764B (zh) 記憶體裝置、其寫入電路及記憶體寫入方法
US20140071735A1 (en) Initializing dummy bits of an sram tracking circuit
CN105577150A (zh) 脉波宽度调节装置