[go: up one dir, main page]

TW201603460A - 四相電荷泵電路 - Google Patents

四相電荷泵電路 Download PDF

Info

Publication number
TW201603460A
TW201603460A TW103143019A TW103143019A TW201603460A TW 201603460 A TW201603460 A TW 201603460A TW 103143019 A TW103143019 A TW 103143019A TW 103143019 A TW103143019 A TW 103143019A TW 201603460 A TW201603460 A TW 201603460A
Authority
TW
Taiwan
Prior art keywords
transistor
charge pump
node
terminal
branch
Prior art date
Application number
TW103143019A
Other languages
English (en)
Other versions
TWI517541B (zh
Inventor
張武昌
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Application granted granted Critical
Publication of TWI517541B publication Critical patent/TWI517541B/zh
Publication of TW201603460A publication Critical patent/TW201603460A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)

Abstract

一種四相電荷泵電路，其包括輸出級和多個升壓級。所述多個升壓級串聯耦接到所述輸出級，並且所述多個升壓級中的每一個升壓級由四相時脈信號驅動。所述輸出級由所述四相時脈信號中的兩個時脈信號驅動並且輸出正升壓電壓，並且進而所述四相電荷泵電路是正電荷泵電路。所述升壓級中的每一個升壓級包括兩個分支電荷泵，並且所述兩個分支電荷泵中的每一個分支電荷泵包括主傳輸電晶體和預充電電晶體。所述升壓級的所述主傳輸電晶體和所述預充電電晶體設置在相同的深摻雜區上。

Description

四相電荷泵電路
本揭露是有關於一種電荷泵電路，且特別是有關於一種四相電荷泵電路。
為了降低電力消耗，習知技術將用於積體電路(integrated circuits，IC)的操作電壓修改為低電位。舉例來說，習知技術已經將用於IC的正常操作電壓從早期的5伏改變為現在的3.3伏，並且有時甚至低於2伏。雖然低操作電壓對於電力消耗降低是有幫助的，但應當關注的是需要高操作電壓的一些特定應用。尤其是，在抹除存儲於快閃記憶體中的資料時，高電壓是必需的，並且由電荷泵電路供應。
一般來說，供應正電壓的電荷泵電路是由P通道金屬氧化物半導體(P-channel metal-oxide-semiconductor，PMOS)電晶體組成。相比之下，供應負電壓的電荷泵電路可由N通道金屬氧化物半導體(N-channel metal-oxide-semiconductor，NMOS)電晶體組成。然而，PMOS電晶體的驅動能力和互導(transconductance)比NMOS電晶體弱且低，以致於與NMOS型電荷泵電路相比，PMOS型電荷泵電路在某些操作條件下工作效率低或佔據相對大 的面積。
本揭露提供一種四相電荷泵電路，其佔據相對小的晶片面積。
本揭露提供一種四相電荷泵電路，其包括多個升壓級。所述升壓級由四相時脈信號驅動。所述升壓級中的每一個升壓級包括兩個分支電荷泵，並且所述兩個分支電荷泵中的每一個分支電荷泵包括主傳輸電晶體和預充電電晶體。所述主傳輸電晶體具有本體、閘極端、源極端和汲極端。源極端作為分支電荷泵的第一節點，以及汲極端作為分支電荷泵的第二節點的。分支電荷泵的第一節點和第二節點分別連接到所述升壓級的前升壓級和後升壓級。預充電電晶體具有閘極端、源極端和汲極端。預充電電晶體的源極端和汲極端分別耦接到主電晶體的閘極端和分支電荷泵的第一節點。預充電電晶體的閘極端耦接到分支電荷泵的第二節點。升壓級的主傳輸電晶體和預充電電晶體設置在相同的深摻雜區上。
在本揭露一實施例中，所述兩個分支電荷泵中的每一個分支電荷泵更包括兩個電容器。所述兩個電容器分別耦接到主傳輸電晶體的閘極端和分支電荷泵的第二節點。
在本揭露一實施例中，對於所述升壓級中的每一個升壓級，一個分支電荷泵的所述兩個電容器接收所述四相時脈信號中的兩個時脈信號，並且另一分支電荷泵的所述兩個電容器接收所述四相時脈信號中的另外兩個時脈信號。
在本揭露一實施例中，所述兩個分支電荷泵中的每一個分支電荷泵更包括兩個基底電晶體。所述兩個基底電晶體中的每一個基底電晶體具有本體、閘極端、源極端和汲極端。所述兩個基底電晶體的源極端和本體一起連接到主傳輸電晶體的本體。所述兩個基底電晶體的汲極端分別連接到分支電荷泵的第一節點和第二節點。汲極端連接到第二節點的一個基底電晶體的閘極端連接到所述一個基底電晶體所處的一個分支電荷泵的第一節點，並且另一基底電晶體的閘極端連接到另一分支電荷泵的第一節點。
在本揭露一實施例中，所述兩個分支電荷泵中的每一個分支電荷泵更包括初始電晶體。所述初始電晶體具有本體、閘極端、源極端和汲極端。初始電晶體的汲極端和源極端分別耦接到分支電荷泵的第一節點和第二節點。初始電晶體的閘極端耦接到初始電晶體的汲極端，並且初始電晶體的本體連接到主傳輸電晶體的本體。
在本揭露一實施例中，升壓級的主傳輸電晶體和初始電晶體中的每一個的本體處的電位能被保持處於低基底電位。
在本揭露一實施例中，升壓級的基底電晶體和初始電晶體設置在相同的深摻雜區上。
在本揭露一實施例中，升壓級的主傳輸電晶體、預充電電晶體、基底電晶體和初始電晶體為N通道金屬氧化物半導體場效應電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET)。
在本揭露一實施例中，所述四相電荷泵電路更包括輸出級。所述輸出級由所述四相時脈信號中的兩個時脈信號驅動並且 輸出升壓電壓。所述多個升壓級耦接到所述輸出級。
在本揭露一實施例中，輸出級包括兩個分支輸出電路，並且所述兩個分支輸出電路中的每一個分支輸出電路包括主傳輸電晶體和預充電電晶體。所述主傳輸電晶體具有本體、閘極端、源極端和汲極端。源極端作為分支輸出電路的第一節點，以及汲極端作為分支輸出電路的第二節點。分支輸出電路的第一節點連接到所述升壓級的前升壓級，並且分支輸出電路的第二節點作為輸出級的輸出端以輸出升壓電壓。預充電電晶體具有閘極端、源極端和汲極端。預充電電晶體的源極端和汲極端分別耦接到主電晶體的閘極端和分支輸出電路的第一節點，並且預充電電晶體的閘極端耦接到分支輸出電路的第二節點。輸出級的主傳輸電晶體和預充電電晶體設置在相同的深摻雜區上。
在本揭露一實施例中，所述兩個分支輸出電路中的每一個分支輸出電路更包括一個電容器。所述一個電容器耦接到主傳輸電晶體的閘極端。輸出級的電容器接收四相時脈信號中的兩個時脈信號。
在本揭露一實施例中，所述兩個分支電荷泵中的每一個分支電荷泵更包括兩個基底電晶體。所述兩個基底電晶體中的每一個基底電晶體具有本體、閘極端、源極端和汲極端。所述兩個基底電晶體的源極端和本體一起連接到主傳輸電晶體的本體。所述兩個基底電晶體的汲極端分別連接到分支輸出電路的第一節點和第二節點。汲極端連接到第二節點的一個基底電晶體的閘極端連接到所述一個基底電晶體所處的一個分支輸出電路的第一節點，並且另一基底電晶體的閘極端連接到另一分支輸出電路的第 一節點。
在本揭露一實施例中，輸出級的主傳輸電晶體中的每一個主傳輸電晶體的本體處的電位能被保持處於低基底電位。
在本揭露一實施例中，輸出級的基底電晶體設置在相同的深摻雜區上。
在本揭露一實施例中，輸出級的主傳輸電晶體、預充電電晶體和基底電晶體為N通道MOSFET。
在本揭露一實施例中，所述四相電荷泵電路為正電荷泵電路。
基於上述，本揭露中的所述多個升壓級的電晶體是設置在相同的深摻雜區上，進而所佔據的晶片面積得以減小並且小於每個升壓級的深摻雜區分離設置的電荷泵電路所佔據的晶片面積。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧四相電荷泵電路
110‧‧‧輸出級
111‧‧‧上分支輸出電路
113‧‧‧下分支輸出電路
120_1、120_2、120_3、120_(N-1)、120_N‧‧‧升壓級
121、122‧‧‧上分支電荷泵
123、124‧‧‧下分支電荷泵
610‧‧‧p型基底
620‧‧‧深摻雜區
800‧‧‧四相電荷泵電路
810、830‧‧‧輸出級
820_1、820_2、820_3、820_N‧‧‧升壓級
BD、BU‧‧‧本體
C1、C2、C3、C4‧‧‧電容器
D‧‧‧汲極端
D0、D1、D2、D3、DI、D(N-1)、DN、D(N+1)‧‧‧節點
G、GD0、GU0‧‧‧閘極端
IN1、IN2‧‧‧輸入焊墊
N0、N7‧‧‧主傳輸電晶體
N1、N2、N8、N9‧‧‧基底電晶體
N3、N10‧‧‧預充電電晶體
N6、N13‧‧‧初始電晶體
OUT、OUT1、OUT2、OUTA、OUTB‧‧‧輸出焊墊
P1‧‧‧第一時間週期
P2‧‧‧第二時間週期
P3‧‧‧第三時間週期
P11、P22、P33、P44、P11'、P22'、P33'、P44'‧‧‧四相時脈信號
Ptr12、Ptr23‧‧‧過渡狀態
S‧‧‧源極端
U0、U1、U2、U3、UI、U(N-1)、UN、U(N+1)‧‧‧節點
VDD‧‧‧輸入電壓
VPP、VPP1、VPP2‧‧‧升壓電壓
圖1是根據本揭露一實施例的四相電荷泵電路的示意圖。
圖2A繪示根據本揭露一實施例的應用於圖1的電路的四相時脈信號的波形。
圖2B繪示根據本揭露的另一實施例的應用於圖1的電路的四相時脈信號的波形。
圖3說明根據圖1的實施例的第奇數個升壓級的內部電路結 構。
圖4說明根據圖1的實施例的第偶數個升壓級的內部電路結構。
圖5說明根據圖1的實施例的輸出級的內部電路結構。
圖6說明根據本揭露的示範性實施例的多個升壓級的結構示意圖。
圖7說明升壓級的每個電晶體的電路示意圖。
圖8是根據本揭露的另一實施例的四相電荷泵電路的示意圖。
本說明書(包括申請專利範圍)中所使用的術語“耦接”可指任何直接或間接連接方式。舉例來說，“第一裝置耦接到第二裝置”可解釋為“第一裝置直接連接到第二裝置”或“第一裝置通過其它裝置或連接方式間接連接到第二裝置”。此外，在附圖和實施例中任何適當的地方，具有相同參考標號的元件/裝置/步驟表示相同或相似的部分。不同實施例中的具有相同參考標號或名稱的元件/裝置/步驟可交互參考。
下文提供多個實施例以詳細描述本揭露，但本揭露不限於所提供的實施例，並且所提供的實施例可適當的結合。
圖1是根據本揭露一實施例的四相電荷泵電路的示意圖。圖2A繪示根據本揭露一實施例的應用於圖1的電路的四相時脈信號的波形。參看圖1和圖2A，根據本揭露的四相電荷泵電路100包括輸出級110和多個升壓級120_1到120_N，其中N是大 於1的正整數。所述多個升壓級120_1到120_N串聯耦接到輸出級110，並且所述多個升壓級120_1到120_N中的每一個升壓級由如圖2A所示的四相時脈信號P11、P22、P33和P44驅動。輸出級110由四相時脈信號P22和P44驅動，並且輸出正升壓電壓VPP，並且進而四相電荷泵電路100是正電荷泵電路。
在如圖1示範性揭露的實施例中，四相電荷泵電路100可包括偶數個升壓級120_1到120_N，即，N是大於1的偶數。升壓級120_1接收輸入電壓VDD，並且輸入電壓VDD由所述多個升壓級120_1到120_N逐級依序升壓，並且接著，升壓級120_N將中間升壓電壓(圖1中未繪示)經由輸出級110的第一節點UN和DN輸出到輸出級110。在這種情況下，輸出到輸出級110的中間升壓電壓可為輸入電壓VDD的N+1倍大。輸出級110經由其第一節點的UN和DN接收中間升壓電壓，並且增強中間升壓電壓的驅動能力以進而產生正升壓電壓VPP。
應注意的是，本揭露可根據不同實際電路設計來調整本實施例中的四相電荷泵電路100中所包括的多個升壓級120_1到120_N的數量，所述實際電路設計不受本揭露的限制。在其它示範性實施例中，四相電荷泵電路100可包括奇數個升壓級120_1到120_N，即，N是大於1的奇數。在這種情況下，本揭露可按另一方式驅動輸出級110。輸出級110內部的上分支輸出電路可由時脈信號P22驅動，並且輸出級110內部的下分支輸出電路可由時脈信號P44驅動。
圖3說明根據圖1的實施例的第奇數個升壓級的內部電路結構。參看圖3，圖3中說明升壓級120_1、120_3、……或 120_(N-1)(圖1中未繪示)的內部電路結構。在以下描述中採用升壓級120_1作為實施範例，並且其它升壓級120_3、……和120_(N-1)可依此類推。
在本實施例中，升壓級120_1包括上分支電荷泵121和下分支電荷泵123。上分支電荷泵121包括主傳輸電晶體N0、預充電電晶體N3、兩個電容器C1和C2、兩個基底電晶體N1和N2以及初始電晶體N6。主傳輸電晶體N0的源極端作為上分支電荷泵121的第一節點U0，並且主傳輸電晶體N0的汲極端作為上分支電荷泵121的第二節點U1。在這個實施例中，升壓級120_1是升壓級120_1到120_N中的第一升壓級，並且進而經配置以經由輸入焊墊(pad)IN1和IN2接收輸入電壓VDD。上分支電荷泵121的第一節點U0經由輸入焊墊IN1接收輸入電壓VDD。上分支電荷泵121的第二節點U1經由輸出焊墊OUT1連接到後升壓級120_2。預充電電晶體N3的源極端和汲極端分別耦接到主電晶體N0的閘極端和上分支電荷泵121的第一節點U0，並且預充電電晶體N3的閘極端耦接到上分支電荷泵121的第二節點U1。預充電電晶體N3的本體連接到主傳輸電晶體N0的本體BU。電容器C2的一個端耦接到主傳輸電晶體N0的閘極端，並且電容器C2的另一端接收時脈信號P44。電容器C1的一個端耦接到上分支電荷泵121的第二節點U1，並且電容器C1的另一端接收時脈信號P11。兩個基底電晶體N1和N2的源極端和本體一起連接到主傳輸電晶體N0的本體BU，並且兩個基底電晶體N1和N2的汲極端分別連接到上分支電荷泵121的第一節點U0和第二節點U1。基底電晶體N2的閘極端連接到上分支電荷泵121的第一節點U0， 並且基底電晶體N1的閘極端連接到下分支電荷泵123的第一節點D0。也就是說，在本實施例的上分支電荷泵121中，一個基底電晶體N2的閘極端(所述基底電晶體N2的汲極端連接到第二節點U1)連接到所述一個基底電晶體N2所處的一個分支電荷泵121的第一節點U0，並且另一基底電晶體N1的閘極端連接到另一分支電荷泵123的第一節點D0。基底電晶體N1和N2被切換以將主傳輸電晶體N0的本體BU處的電位能保持處於低基底電位以減輕本體效應(body effect)。初始電晶體N6的汲極端和源極端分別耦接到上分支電荷泵121的第一節點和第二節點，即，輸入焊墊IN1和輸出焊墊OUT1。初始電晶體N6的閘極端耦接到其自身的汲極端，並且初始電晶體N6的本體連接到主傳輸電晶體N0的本體BU。
類似地，下分支電荷泵123更包括主傳輸電晶體N7、預充電電晶體N10、兩個電容器C3和C4、兩個基底電晶體N8和N9以及初始電晶體N13。主傳輸電晶體N7的源極端作為下分支電荷泵123的第一節點D0，並且主傳輸電晶體N7的汲極端作為下分支電荷泵123的第二節點D1。在這個實施例中，下分支電荷泵123的第一節點D0經由輸入焊墊IN2接收輸入電壓VDD。下分支電荷泵123的第二節點D1經由輸出焊墊OUT2連接到後升壓級120_2。預充電電晶體N10的源極端和汲極端分別耦接到主電晶體N7的閘極端和下分支電荷泵123的第一節點D0，並且預充電電晶體N10的閘極端耦接到下分支電荷泵123的第二節點D1。預充電電晶體N10的本體連接到主傳輸電晶體N7的本體BD。電容器C4的一個端耦接到主傳輸電晶體N7的閘極端，並且電容器 C4的另一端接收時脈信號P22。電容器C3的一個端耦接到下分支電荷泵123的第二節點D1，並且電容器C3的另一端接收時脈信號P33。兩個基底電晶體N8和N9的源極端和本體一起連接到主傳輸電晶體N7的本體BD，並且兩個基底電晶體N8和N9的汲極端分別連接到下分支電荷泵123的第一節點D0和第二節點D1。基底電晶體N9的閘極端連接到下分支電荷泵123的第一節點D0，並且基底電晶體N8的閘極端連接到上分支電荷泵121的第一節點U0。也就是說，在本實施例的下分支電荷泵123中，一個基底電晶體N9的閘極端(所述基底電晶體N9的汲極端連接到第二節點D1)連接到所述一個基底電晶體N9所處的一個分支電荷泵123的第一節點D0，並且另一基底電晶體N8的閘極端連接到另一分支電荷泵121的第一節點U0。基底電晶體N8和N9被切換以將主傳輸電晶體N7的本體BD處的電位能保持處於低基底電位以減輕本體效應。初始電晶體N13的汲極端和源極端分別耦接到下分支電荷泵123的第一節點和第二節點，即，輸入焊墊IN2和輸出焊墊OUT2。初始電晶體N13的閘極端耦接到其自身的汲極端，並且初始電晶體N13的本體連接到主傳輸電晶體N7的本體BD。
圖4說明根據圖1的實施例的第偶數個升壓級的內部電路結構。參看圖4，圖4中說明升壓級120_2、120_4(圖1中未繪示)、……或120_N的內部電路結構。在以下描述中採用升壓級120_2作為實施範例，並且其它升壓級120_4、……和120_N可依此類推。
在本實施例中，升壓級120_2包括上分支電荷泵122和 下分支電荷泵124。上分支電荷泵122包括主傳輸電晶體N0、預充電電晶體N3、兩個電容器C1和C2、兩個基底電晶體N1和N2以及初始電晶體N6。主傳輸電晶體N0的源極端作為上分支電荷泵122的第一節點U1，並且主傳輸電晶體N0的汲極端作為上分支電荷泵122的第二節點U2。在這個實施例中，上分支電荷泵122的第一節點U1經由輸入焊墊IN1連接到前升壓級120_1。上分支電荷泵122的第二節點U2經由輸出焊墊OUT1連接到後升壓級120_3。在圖1中，升壓級120_N是升壓級120_1到120_N中的最後一個升壓級，並且進而經配置以分別經由輸出焊墊OUT1和OUT2輸出中間升壓電壓。預充電電晶體N3的源極端和汲極端分別耦接到主電晶體N0的閘極端和上分支電荷泵122的第一節點U1，並且預充電電晶體N3的閘極端耦接到上分支電荷泵122的第二節點U2。預充電電晶體N3的本體連接到主傳輸電晶體N0的本體BU。電容器C2的一個端耦接到主傳輸電晶體N0的閘極端，並且電容器C2的另一端接收時脈信號P22。電容器C1的一個端耦接到上分支電荷泵122的第二節點U2，並且電容器C1的另一端接收時脈信號P33。兩個基底電晶體N1和N2的源極端和本體一起連接到主傳輸電晶體N0的本體BU，並且兩個基底電晶體N1和N2的汲極端分別連接到上分支電荷泵122的第一節點U1和第二節點U2。基底電晶體N2的閘極端連接到上分支電荷泵122的第一節點U1，並且基底電晶體N1的閘極端連接到下分支電荷泵124的第一節點D1。也就是說，在本實施例的上分支電荷泵122中，一個基底電晶體N2的閘極端(所述基底電晶體N2的汲極端連接到第二節點U2)連接到所述一個基底電晶體N2所處的一個 分支電荷泵122的第一節點U1，並且另一基底電晶體N1的閘極端連接到另一分支電荷泵124的第一節點D1。基底電晶體N1和N2被切換以將主傳輸電晶體N0的本體BU處的電位能保持處於低基底電位以減輕本體效應。初始電晶體N6的汲極端和源極端分別耦接到第一節點和第二節點，即，輸入焊墊IN1和輸出焊墊OUT1。初始電晶體N6的閘極端耦接到其自身的汲極端，並且初始電晶體N6的本體連接到主傳輸電晶體N0的本體BU。
類似地，下分支電荷泵124更包括主傳輸電晶體N7、預充電電晶體N10、兩個電容器C3和C4、兩個基底電晶體N8和N9以及初始電晶體N13。主傳輸電晶體N7的源極端作為下分支電荷泵124的第一節點D1，並且主傳輸電晶體N7的汲極端作為下分支電荷泵124的第二節點D2。在這個實施例中，下分支電荷泵124的第一節點D1經由輸入焊墊IN2連接到前升壓級120_1。下分支電荷泵124的第二節點D2經由輸出焊墊OUT2連接到後升壓級120_3。預充電電晶體N10的源極端和汲極端分別耦接到主電晶體N7的閘極端和下分支電荷泵124的第一節點D1，並且預充電電晶體N10的閘極端耦接到下分支電荷泵124的第二節點D2。預充電電晶體N10的本體連接到主傳輸電晶體N7的本體BD。電容器C4的一個端耦接到主傳輸電晶體N7的閘極端，並且電容器C4的另一端接收時脈信號P44。電容器C3的一個端耦接到下分支電荷泵124的第二節點D2，並且電容器C3的另一端接收時脈信號P11。兩個基底電晶體N8和N9的源極端和本體一起連接到主傳輸電晶體N7的本體BD，並且兩個基底電晶體N8和N9的汲極端分別連接到下分支電荷泵124的第一節點D1和第二 節點D2。基底電晶體N9的閘極端連接到下分支電荷泵124的第一節點D1，並且基底電晶體N8的閘極端連接到上分支電荷泵122的第一節點U1。也就是說，在本實施例的下分支電荷泵124中，一個基底電晶體N9的閘極端(所述基底電晶體N9的汲極端連接到第二節點D2)連接到所述一個基底電晶體N9所處的一個分支電荷泵124的第一節點D1，並且另一基底電晶體N8的閘極端連接到另一分支電荷泵122的第一節點U1。基底電晶體N8和N9被切換以將主傳輸電晶體N7的本體BD處的電位能保持處於低基底電位以減輕本體效應。初始電晶體N13的汲極端和源極端分別耦接到下分支電荷泵124的第一節點和第二節點，即，輸入焊墊IN2和輸出焊墊OUT2。初始電晶體N13的閘極端耦接到其自身的汲極端，並且初始電晶體N13的本體連接到主傳輸電晶體N7的本體BD。
在如圖1、圖3和圖4示範性揭露的實施例中，升壓級120_1到120_N的主傳輸電晶體N0和N7、預充電電晶體N3和N10、基底電晶體N1、N2、N8和N9以及初始電晶體N6和N13是N通道金屬氧化物半導體場效應電晶體(MOSFET)。
圖5說明根據圖1的實施例的輸出級的內部電路結構。
在本實施例中，輸出級110包括上分支輸出電路111和下分支輸出電路113。上分支輸出電路111包括主傳輸電晶體N0、預充電電晶體N3、一個電容器C2、兩個基底電晶體N1和N2。主傳輸電晶體N0的源極端作為上分支輸出電路111的第一節點UN，並且主傳輸電晶體N0的汲極端作為上分支輸出電路111的第二節點U(N+1)。在這個實施例中，上分支輸出電路111的第一 節點UN經由輸入焊墊IN1連接到前升壓級120_N。上分支輸出電路111的第二節點U(N+1)經由輸出焊墊OUT輸出升壓電壓VPP。預充電電晶體N3的源極端和汲極端分別耦接到主電晶體N0的閘極端和上分支輸出電路111的第一節點UN，並且預充電電晶體N3的閘極端耦接到上分支輸出電路111的第二節點U(N+1)。預充電電晶體N3的本體連接到主傳輸電晶體N0的本體BU。電容器C2的一個端耦接到主傳輸電晶體N0的閘極端，並且電容器C2的另一端接收時脈信號P44。兩個基底電晶體N1和N2的源極端和本體一起連接到主傳輸電晶體N0的本體BU，並且兩個基底電晶體N1和N2的汲極端分別連接到上分支輸出電路111的第一節點UN和第二節點U(N+1)。基底電晶體N2的閘極端連接到上分支輸出電路111的第一節點UN，並且基底電晶體N1的閘極端連接到下分支輸出電路113的第一節點DN。也就是說，在本實施例的上分支輸出電路111中，一個基底電晶體N2的閘極端(所述基底電晶體N2的汲極端連接到第二節點U(N+1))連接到所述一個基底電晶體N2所處的一個分支輸出電路111的第一節點UN，並且另一基底電晶體N1的閘極端連接到另一分支輸出電路113的第一節點DN。基底電晶體N1和N2被切換以將主傳輸電晶體N0的本體BU處的電位能保持處於低基底電位以減輕本體效應。
類似地，下分支輸出電路113更包括主傳輸電晶體N7、預充電電晶體N10、一個電容器C4、兩個基底電晶體N8和N9。主傳輸電晶體N7的源極端作為下分支輸出電路113的第一節點DN，並且主傳輸電晶體N7的汲極端作為下分支輸出電路113的 第二節點D(N+1)。在這個實施例中，下分支輸出電路113的第一節點DN經由輸入焊墊IN2連接到前升壓級120_N。下分支輸出電路113的第二節點D(N+1)經由與上分支輸出電路111的輸出焊墊相同的輸出焊墊輸出升壓電壓VPP。預充電電晶體N10的源極端和汲極端分別耦接到主電晶體N7的閘極端和下分支輸出電路113的第一節點DN，並且預充電電晶體N10的閘極端耦接到下分支輸出電路113的第二節點D(N+1)。預充電電晶體N10的本體連接到主傳輸電晶體N7的本體BD。電容器C4的一個端耦接到主傳輸電晶體N7的閘極端，並且電容器C4的另一端接收時脈信號P22。兩個基底電晶體N8和N9的源極端和本體一起連接到主傳輸電晶體N7的本體BD，並且兩個基底電晶體N8和N9的汲極端分別連接到下分支輸出電路113的第一節點DN和第二節點D(N+1)。基底電晶體N9的閘極端連接到下分支輸出電路113的第一節點DN，並且基底電晶體N8的閘極端連接到上分支輸出電路111的第一節點UN。也就是說，在本實施例的下分支輸出電路113中，一個基底電晶體N9的閘極端(所述基底電晶體N9的汲極端連接到第二節點D(N+1))連接到所述一個基底電晶體N9所處的一個分支輸出電路113的第一節點DN，並且另一基底電晶體N8的閘極端連接到另一分支輸出電路111的第一節點UN。基底電晶體N8和N9被切換以將主傳輸電晶體N7的本體BD處的電位能保持處於低基底電位以減輕本體效應。
在如圖5示範性揭露的實施例中，輸出級110的主傳輸電晶體N0和N7、預充電電晶體N3和N10以及基底電晶體N1、N2、N8和N9是N通道MOSFET。升壓電壓VPP是正電壓，並 且進而四相電荷泵電路100是正電荷泵電路。
參看圖2A到圖4，上分支電荷泵121和122以及下分支電荷泵123和124由如圖2A所示的四個時脈信號P11、P22、P33和P44驅動，以便逐級執行升壓操作。主傳輸電晶體N0和N7伴隨基底電晶體N1、N2、N8和N9執行偏壓切換操作以將主傳輸電晶體N0和N7的偏壓保持處於低基底電位，因而減輕本體效應。
圖2A繪示根據本揭露一實施例的應用於圖1的電路的四相時脈信號的波形。在以下描述中，將第一升壓級120_1的操作劃分為若干個時間週期P1到P3。升壓級120_3、……和120_(N-1)(圖1中未繪示)的操作可依此類推。
參看圖2A到圖3，在第一時間週期P1期間，時脈信號P33和P44處於高電位，並且時脈信號P11和P22處於低電位。在上分支電荷泵121中，接通主傳輸電晶體N0，並且將輸入電壓VDD從第一節點U0傳輸到第二節點U1。在下分支電荷泵123中，接通預充電電晶體N10以通過使用輸入電壓VDD對主傳輸電晶體N7的閘極端GD0進行預充電，並且減少主傳輸電晶體N7的反向電流。為了減輕本體效應，由輸入電壓VDD接通基底電晶體N2和N8，使得在第一時間週期P1期間將主傳輸電晶體N0的本體BU和主傳輸電晶體N7的本體BD處的電位能保持處於低基底電位。對於主傳輸電晶體N0的本體BU處的電位能來說，低基底電位可為電壓電位VIN1減去Vth或VOUT1減去Vth，其中VIN1和VOUT1分別為第一節點U0和第二節點U1處的電壓，並且Vth是基底電晶體N1或N2的臨界值電壓。對於主傳輸電晶體N7的 本體BU處的電位能來說，低基底電位可為電壓電位VIN2減去Vth或VIN2減去Vth，其中VIN2和VOUT2分別為第一節點D0和第二節點D1處的電壓，並且Vth是基底電晶體N8或N9的臨界值電壓。在這個實施例中，在第一升壓級120_1之前沒有設置前升壓級，可在第一時間週期P1期間由輸入電壓VDD接通基底電晶體N2和N8。在第一時間P1期間升壓級120_3、……和120_(N-1)(圖1中未繪示)的操作可依此類推。然而，舉例來說，對於升壓級120_3，可在第一時間週期P1期間由前升壓級120_2的時脈信號P33接通基底電晶體N2和N8。
在第二時間週期P2期間，時脈信號P33和P44從高電位變化到低電位，並且時脈信號P11和P22從低電位變化到高電位。在上分支電荷泵121中，切斷主傳輸電晶體N0，並且接通預充電電晶體N3。將第二節點U1處的電壓VDD升壓到中間升壓電壓2VDD，並且接著將中間升壓電壓2VDD經由輸出焊墊OUT1輸出到後升壓級，例如，升壓級120_2。在下分支電荷泵123中，切斷預充電電晶體N10，並且接通主傳輸電晶體N7。將第一節點D0處的輸入電壓VDD傳輸到節點D1。第二節點D1處的所傳輸的電壓VDD可由於時脈信號P33的低電位而變化到中間升壓電壓VDD，並且接著，經由輸出焊墊OUT2將中間升壓電壓VDD輸出到後升壓級。為了減輕本體效應，由前升壓級的時脈信號P11接通基底電晶體N1和N9，使得在第二時間週期P2期間將主傳輸電晶體N0的本體BU和主傳輸電晶體N7的本體BD處的電位能保持處於低基底電位。在這個實施例中，在第一升壓級120_1之前沒有設置前升壓級，可在第二時間週期P2期間由輸入電壓VDD 接通基底電晶體N1和N9。舉例來說，對於升壓級120_3，可在第二時間週期P2期間由前升壓級120_2的時脈信號P11接通基底電晶體N1和N9。
在第三時間週期P3期間，時脈信號P33和P44從低電位變化到高電位，並且時脈信號P11和P22從高電位變化到低電位。對於上分支電荷泵121和122，上分支電荷泵121的第二節點U1處的中間升壓電壓2VDD和經由輸出焊墊OUT1傳輸到上分支電荷泵122的第一節點U1的中間升壓電壓2VDD可由於時脈信號P11的低電位而變化到電壓VDD。對於下分支電荷泵123和124，下分支電荷泵123的第二節點D1處的電壓VDD和經由輸出焊墊OUT2傳輸到下分支電荷泵124的第一節點D1的電壓VDD可由於時脈信號P33的高電位而變化到電壓2VDD。
在本實施例中，因為預充電電晶體N3和N10、基底電晶體N1、N2、N8和N9以及初始電晶體N6和N13的本體對應地連接到主傳輸電晶體N0的本體BU和主傳輸電晶體N7的本體BD，所以在第一時間週期P1和第二時間週期P2期間也將預充電電晶體N3和N10、基底電晶體N1、N2、N8和N9以及初始電晶體N6和N13的本體處的電位能保持處於低基底電位，並且因此減輕本體效應。
在以下描述中，將第二升壓級120_2的操作劃分為若干個時間週期P2到P3。升壓級120_4(圖1中未繪示)、……和120_N的操作可依此類推。
參看圖2A到圖4，在第二時間週期P2期間，時脈信號P11和P22處於高電位，並且時脈信號P33和P44處於低電位。 在上分支電荷泵122中，接通主傳輸電晶體N0，並且將從升壓級120_1的上分支電荷泵121接收的中間升壓電壓2VDD從第一節點U1傳輸到第二節點U2。在下分支電荷泵124中，接通預充電電晶體N10以通過使用從升壓級120_1的下分支電荷泵123接收的中間升壓電壓VDD對主傳輸電晶體N7的閘極端GD0進行預充電，並且減少主傳輸電晶體N7的反向電流。為了減輕本體效應，由前升壓級的時脈信號P11接通基底電晶體N2和N8，使得在第二時間週期P2期間將主傳輸電晶體N0的本體BU和主傳輸電晶體N7的本體BD處的電位能保持處於低基底電位。對於主傳輸電晶體N0的本體BU處的電位能來說，低基底電位可為電壓電位VIN1減去Vth或VOUT1減去Vth，其中VIN1和VOUT1分別為第一節點U1和第二節點U2處的電壓，並且Vth是基底電晶體N1或N2的臨界值電壓。對於主傳輸電晶體N7的本體BU處的電位能來說，低基底電位可為電壓電位VIN2減去Vth或VOUT2減去Vth，其中VIN2和VOUT2分別為第一節點D1和第二節點D2處的電壓，並且Vth是基底電晶體N8或N9的臨界值電壓。
在第三時間週期P3期間，時脈信號P33和P44從低電位變化到高電位，並且時脈信號P11和P22從高電位變化到低電位。在上分支電荷泵122中，切斷主傳輸電晶體N0，並且接通預充電電晶體N3。將第二節點U2處的中間升壓電壓2VDD升壓到中間升壓電壓3VDD，並且接著經由輸出焊墊OUT1將第二節點U2處的中間升壓電壓3VDD輸出到後升壓級，例如，升壓級120_3。在下分支電荷泵124中，切斷預充電電晶體N10，並且接通主傳輸電晶體N7。將第一節點D1處的中間升壓電壓VDD升壓 到中間升壓電壓2VDD，並且將中間升壓電壓2VDD從第一節點D1傳輸到第二節點D2。第二節點D2處的中間升壓電壓2VDD可在第二時間週期P2期間由於時脈信號P11的高電位而變化到中間升壓電壓3VDD，並且接著可在第三時間週期P3期間由於時脈信號P33的低電位而變化到中間升壓電壓2VDD。經由輸出焊墊OUT2將第二節點D2處的中間升壓電壓2VDD輸出到後升壓級。為了減輕本體效應，由前升壓級的時脈信號P33接通基底電晶體N1和N9，使得在第三時間週期P3期間將主傳輸電晶體N0的本體BU和主傳輸電晶體N7的本體BD處的電位能保持處於低基底電位。
在本實施例中，因為預充電電晶體N3和N10、基底電晶體N1、N2、N8和N9以及初始電晶體N6和N13的本體對應地連接到主傳輸電晶體N0的本體BU和主傳輸電晶體N7的本體BD，所以在第二時間週期P2和第三時間週期P3期間也將預充電電晶體N3和N10、基底電晶體N1、N2、N8和N9以及初始電晶體N6和N13的本體處的電位能保持處於低電位，並且因此減輕本體效應。
在如圖3和圖4示範性揭露的實施例中，初始電晶體N6和N13作為啟動器，並且經配置以分別在第二節點U1和D1處提供初始電位能以啟動經由輸出焊墊OUT1和OUT2輸出的升壓電壓的波形。在本揭露中，升壓級可回應於實際設計要求而具有不同電路結構，並且初始電晶體N6和N13可在其它示範性實施例中省略。
在以下描述中，將輸出級110的操作劃分為若干個時間 週期P2到P3。參看圖2A和圖5，在第二時間週期P2期間，時脈信號P22處於高電位，並且時脈信號P44處於低電位。在下分支輸出電路113中，接通主傳輸電晶體N7，並且將從升壓級120_N的下分支電荷泵124接收的中間升壓電壓(N+1)VDD從第一節點DN傳輸到第二節點D(N+1)，其中所述中間升壓電壓(N+1)VDD是輸入電壓VDD的(N+1)倍大。在上分支輸出電路111中，接通預充電電晶體N3以對主傳輸電晶體N0的閘極端GU0進行預充電，並且減少主傳輸電晶體N0的反向電流。為了減輕本體效應，由前升壓級(例如，最後一個升壓級120_N)的時脈信號P11接通基底電晶體N1和N9，使得在第二時間週期P2期間將主傳輸電晶體N0的本體BU和主傳輸電晶體N7的本體BD處的電位能保持處於低基底電位。對於主傳輸電晶體N0的本體BU處的電位能來說，低基底電位可為電壓電位VIN1減去Vth或VOUT減去Vth，其中VIN1和VOUT分別為第一節點UN和第二節點U(N+1)處的電壓，並且Vth是基底電晶體N1或N2的臨界值電壓。對於主傳輸電晶體N7的本體BU處的電位能來說，低基底電位可為電壓電位VIN2減去Vth或VOUT減去Vth，其中VIN2和VOUT分別為第一節點DN和第二節點D(N+1)處的電壓，並且Vth是基底電晶體N8或N9的臨界值電壓。
在第三時間週期P3期間，時脈信號P44從低電位變化到高電位，並且時脈信號P22從高電位變化到低電位。在下分支輸出電路113中，切斷主傳輸電晶體N7，並且接通預充電電晶體N10。在上分支輸出電路111中，切斷預充電電晶體N3，並且接通主傳輸電晶體N0。將從升壓級120_N的上分支電荷泵122接收 的中間升壓電壓(N+1)VDD從第一節點UN傳輸到第二節點U(N+1)，其中所述中間升壓電壓(N+1)VDD是輸入電壓VDD的N+1倍大。經由輸出級110的輸出焊墊輸出第二節點U(N+1)處的中間升壓電壓(N+1)VDD以作為升壓電壓VPP。為了減輕本體效應，由前升壓級(例如，最後一個升壓級120_N)的時脈信號P33接通基底電晶體N2和N8，使得在第三時間週期P3期間將主傳輸電晶體N0的本體BU和主傳輸電晶體N7的本體BD處的電位能保持處於低電位。
在本實施例中，因為預充電電晶體N3和N10以及基底電晶體N1、N2、N8和N9的本體對應地連接到主傳輸電晶體N0的本體BU和主傳輸電晶體N7的本體BD，所以在第二時間週期P2和第三時間週期P3期間也將預充電電晶體N3和N10以及基底電晶體N1、N2、N8和N9的本體處的電位能保持處於低基底電位，並且因此減輕本體效應。
圖2B繪示根據本揭露的另一實施例的應用於圖1的電路的四相時脈信號的波形。參看圖1和圖2B，這個實施例的四相時脈信號P11'、P22'、P33'和P44'的波形類似於如圖2A所示的四相時脈信號P11、P22、P33和P44的波形。舉例來說，其之間的主要差異在於，在過渡狀態Ptr12期間，時脈信號P33'的下降邊緣在時脈信號P11'的上升邊緣之前，並且在過渡狀態Ptr23期間，時脈信號P11'的下降邊緣在時脈信號P33'的上升邊緣之前，如圖2B所示。在示範性實施例中，多個升壓級120_1到120_N中的每一個升壓級也可由四相時脈信號P11'、P22'、P33'和P44'驅動。輸出級110也可由四相時脈信號P22'和P44'驅動。
此外，本揭露的這個實施例中所描述的由四相時脈信號P11'、P22'、P33'和P44'驅動的四相電荷泵電路的操作在圖1到圖5中所說明的示範性實施例中已提供充分的教示、建議和實施說明，並且因此處不再進一步描述。
圖6說明根據本揭露的示範性實施例的多個升壓級的結構示意圖。參看圖6，在p型基底610上設置深摻雜區620。深摻雜區620可根據不同半導體製程而被製作為深N井或N+埋層。深摻雜區620被偏壓為處於所述四相電荷泵電路100所處的系統的最大電壓或在這個實施例中處於正升壓電壓VPP。在深摻雜區620上，在對應P井中處理升壓級120_1到120_N。N井分別設置在P井之間以用於將升壓級120_1到120_N間隔開。在本實施例中，升壓級120_1到120_N的主傳輸電晶體N0和N7、預充電電晶體N3和N10、基底電晶體N1、N2、N8和N9以及初始電晶體N6和N13設置在相同的深摻雜區620上。也就是說，NMOS型電荷泵簡單地使用單個深N井，並且NMOS型電荷泵所佔據的晶片面積小於PMOS型電荷泵所佔據的晶片面積。
在本實施例中，輸出級110的主傳輸電晶體N0和N7、預充電電晶體N3和N10以及基底電晶體N1、N2、N8和N9也可設置在相同的深摻雜區620上，並且本揭露不限於此。
圖7說明升壓級的每個電晶體的電路示意圖。參看圖6和圖7，因為升壓級120_1到120_N的主傳輸電晶體N0和N7、預充電電晶體N3和N10、基底電晶體N1、N2、N8和N9以及初始電晶體N6和N13是N通道MOSFET並且設置在相同的深摻雜區620上，所以升壓級120_1到120_N的主傳輸電晶體N0和N7、 預充電電晶體N3和N10、基底電晶體N1、N2、N8和N9以及初始電晶體N6和N13中的每一個電晶體可用如圖7所說明的電路圖來表達以繪示電晶體設置在相同的深摻雜區上。
圖8是根據本揭露的另一實施例的四相電荷泵電路的示意圖。參看圖1和圖8，本實施例的四相電荷泵電路800類似於圖1的實施例的四相電荷泵電路100，並且其之間的主要差異在於，四相電荷泵電路800更包括輸出級830。在本實施例中，輸出級830可耦接到升壓級820_I(圖8中未繪示)並且從升壓級820_I提取中間升壓電壓，其中I是介在2和I之間的正整數，即2≦I≦N。輸出級830增強所提取的中間升壓電壓的能力，以便經由輸出焊墊OUTB輸出另一升壓電壓VPP2。應注意到，本揭露的升壓級的數目和輸出級的數目不受本實施例限制。
此外，本揭露的這個實施例中所描述的四相電荷泵電路的操作在圖1到圖7中所說明的示範性實施例中已提供充分的教示、建議和實施說明，並且因此處不再進一步描述。
綜上所述，在本揭露的示範性實施例中，所述多個升壓級的電晶體是N通道MOSFET並且設置在相同的深摻雜區上，並且進而所佔據的晶片面積可得以減小並且小於每個升壓級的深摻雜區分離設置的電荷泵電路所佔據的晶片面積。在本揭露的示範性實施例中，切換基底電晶體以將主傳輸電晶體的本體處的電位能保持處於低電位以減輕本體效應。預充電電晶體可對主傳輸電晶體的閘極電壓進行預充電並且降低其反向電流。此外，初始電晶體可提供初始電位能以啟動升壓電壓的波形。
雖然本揭露已以實施例揭露如上，然其並非用以限定本 揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
120_1、120_2、120_(N-1)、120_N‧‧‧升壓級
610‧‧‧p型基底
620‧‧‧深摻雜區

Claims (16)

  1. 一種四相電荷泵電路，包括：多個升壓級，其由四相時脈信號驅動，其中所述升壓級中的每一個升壓級包括兩個分支電荷泵，並且所述兩個分支電荷泵中的每一個分支電荷泵包括：主傳輸電晶體，具有本體、閘極端、源極端和汲極端，所述源極端作為所述分支電荷泵的第一節點，以及所述汲極端作為所述分支電荷泵的第二節點，其中所述分支電荷泵的所述第一節點和所述第二節點分別連接到所述升壓級的前一升壓級和後一升壓級；以及預充電電晶體，具有閘極端、源極端和汲極端，其中所述預充電電晶體的所述源極端和所述汲極端分別耦接到所述主電晶體的所述閘極端和所述分支電荷泵的所述第一節點，並且所述預充電電晶體的所述閘極端耦接到所述分支電荷泵的所述第二節點，其中所述升壓級的所述主傳輸電晶體和所述預充電電晶體設置在相同的深摻雜區上。
  2. 如申請專利範圍第1項所述的四相電荷泵電路，其中所述兩個分支電荷泵中的每一個分支電荷泵更包括：兩個電容器，其分別耦接到所述主傳輸電晶體的所述閘極端和所述分支電荷泵的所述第二節點。
  3. 如申請專利範圍第2項所述的四相電荷泵電路，其中對於所述升壓級中的每一個升壓級，一個分支電荷泵的所述兩個電容器接收所述四相時脈信號中的兩個時脈信號，並且另一分支電荷泵的所述兩個電容器接收所述四相時脈信號中的另外兩個時脈信號。
  4. 如申請專利範圍第1項所述的四相電荷泵電路，其中所述兩個分支電荷泵中的每一個分支電荷泵更包括：兩個基底電晶體，所述兩個基底電晶體中的每一個基底電晶體具有本體、閘極端、源極端和汲極端，其中所述兩個基底電晶體的所述源極端和所述本體一起連接到所述主傳輸電晶體的所述本體，並且所述兩個基底電晶體的所述汲極端分別連接到所述分支電荷泵的所述第一節點和所述第二節點，其中汲極端連接到所述第二節點的一個基底電晶體的所述閘極端連接到所述一個基底電晶體所處的一個分支電荷泵的所述第一節點，並且另一基底電晶體的所述閘極端連接到另一分支電荷泵的所述第一節點。
  5. 如申請專利範圍第4項所述的四相電荷泵電路，其中所述兩個分支電荷泵中的每一個分支電荷泵更包括：初始電晶體，其具有本體、閘極端、源極端和汲極端，其中所述初始電晶體的所述汲極端和所述源極端分別耦接到所述分支電荷泵的所述第一節點和所述第二節點，所述初始電晶體的所述閘極端耦接到所述初始電晶體的所述汲極端，並且所述初始電晶體的所述本體連接到所述主傳輸電晶體的所述本體。
  6. 如申請專利範圍第5項所述的四相電荷泵電路，其中所述升壓級的所述主傳輸電晶體和所述初始電晶體中的每一個的所述本體處的電位能被保持處於低基底電位。
  7. 如申請專利範圍第5項所述的四相電荷泵電路，其中所述升壓級的所述基底電晶體和所述初始電晶體設置在相同的所述深摻雜區上。
  8. 如申請專利範圍第5項所述的四相電荷泵電路，其中所述 升壓級的所述主傳輸電晶體、所述預充電電晶體、所述基底電晶體和所述初始電晶體為N通道金屬氧化物半導體場效應電晶體。
  9. 如申請專利範圍第1項所述的四相電荷泵電路，其更包括：輸出級，其由所述四相時脈信號中的兩個時脈信號驅動並且輸出升壓電壓，其中所述多個升壓級耦接到所述輸出級。
  10. 如申請專利範圍第9項所述的四相電荷泵電路，其中所述輸出級包括兩個分支輸出電路，並且所述兩個分支輸出電路中的每一個分支輸出電路包括：主傳輸電晶體，其具有本體、閘極端、源極端和汲極端，所述源極端作為所述分支輸出電路的第一節點，以及所述汲極端作為所述分支輸出電路的第二節點，其中所述分支輸出電路的所述第一節點連接到所述升壓級的前升壓級，並且所述分支輸出電路的所述第二節點作為所述輸出級的輸出端以輸出所述升壓電壓；以及預充電電晶體，其具有閘極端、源極端和汲極端，其中所述預充電電晶體的所述源極端和所述汲極端分別耦接到所述主電晶體的所述閘極端和所述分支輸出電路的所述第一節點，並且所述預充電電晶體的所述閘極端耦接到所述分支輸出電路的所述第二節點，其中所述輸出級的所述主傳輸電晶體和所述預充電電晶體設置在所述相同的所述深摻雜區上。
  11. 如申請專利範圍第10項所述的四相電荷泵電路，其中所述兩個分支輸出電路中的每一個分支輸出電路更包括：一個電容器，其耦接到所述主傳輸電晶體的所述閘極端，其中所述輸出級的所述電容器接收所述四相時脈信號中的兩 個時脈信號。
  12. 如申請專利範圍第10項所述的四相電荷泵電路，其中所述兩個分支電荷泵中的每一個分支輸出電路更包括：兩個基底電晶體，每一個基底電晶體具有本體、閘極端、源極端和汲極端，其中所述兩個基底電晶體的所述源極端和所述本體一起連接到所述主傳輸電晶體的所述本體，並且所述兩個基底電晶體的所述汲極端分別連接到所述分支輸出電路的所述第一節點和所述第二節點，其中汲極端連接到所述第二節點的一個基底電晶體的所述閘極端連接到所述一個基底電晶體所處的一個分支輸出電路的所述第一節點，並且另一基底電晶體的所述閘極端連接到另一分支輸出電路的所述第一節點。
  13. 如申請專利範圍第12項所述的四相電荷泵電路，其中所述輸出級的所述主傳輸電晶體中的每一個的所述本體處的電位能被保持處於低基底電位。
  14. 如申請專利範圍第12項所述的四相電荷泵電路，其中所述輸出級的所述基底電晶體設置在所述相同的所述深摻雜區上。
  15. 如申請專利範圍第12項所述的四相電荷泵電路，其中所述輸出級的所述主傳輸電晶體、所述預充電電晶體和所述基底電晶體為N通道金屬氧化物半導體場效應電晶體。
  16. 如申請專利範圍第1項所述的四相電荷泵電路，其中所述四相電荷泵電路為正電荷泵電路。
TW103143019A 2014-07-07 2014-12-10 四相電荷泵電路 TWI517541B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201462021216P 2014-07-07 2014-07-07

Publications (2)

Publication Number Publication Date
TWI517541B TWI517541B (zh) 2016-01-11
TW201603460A true TW201603460A (zh) 2016-01-16

Family

ID=54932468

Family Applications (5)

Application Number Title Priority Date Filing Date
TW103143019A TWI517541B (zh) 2014-07-07 2014-12-10 四相電荷泵電路
TW103143664A TWI545573B (zh) 2014-07-07 2014-12-15 電壓切換電路
TW104100959A TWI542130B (zh) 2014-07-07 2015-01-12 電荷泵裝置
TW104105590A TWI531143B (zh) 2014-07-07 2015-02-17 運用於記憶胞陣列的電荷泵系統及其相關控制方法
TW104121682A TWI564910B (zh) 2014-07-07 2015-07-03 感測放大器

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW103143664A TWI545573B (zh) 2014-07-07 2014-12-15 電壓切換電路
TW104100959A TWI542130B (zh) 2014-07-07 2015-01-12 電荷泵裝置
TW104105590A TWI531143B (zh) 2014-07-07 2015-02-17 運用於記憶胞陣列的電荷泵系統及其相關控制方法
TW104121682A TWI564910B (zh) 2014-07-07 2015-07-03 感測放大器

Country Status (3)

Country Link
US (5) US20160006348A1 (zh)
CN (5) CN105280230B (zh)
TW (5) TWI517541B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577626B2 (en) 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9467124B2 (en) 2014-09-30 2016-10-11 Skyworks Solutions, Inc. Voltage generator with charge pump and related methods and apparatus
KR20160138618A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 내부전압 발생 장치
US9478308B1 (en) * 2015-05-26 2016-10-25 Intel IP Corporation Programmable memory device sense amplifier
KR101699528B1 (ko) * 2015-06-30 2017-01-24 삼성전자 주식회사 자기 공명 영상 장치 및 자기 공명 영상의 생성 방법
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US10511742B2 (en) * 2016-02-11 2019-12-17 DISH Technologies L.L.C. Private information management system and methods
CN105720813A (zh) * 2016-04-22 2016-06-29 中国科学院微电子研究所 一种电荷泵电路
US9917509B2 (en) 2016-05-26 2018-03-13 Himax Technologies Limited Charge pump circuit outputting high voltage without high voltage-endurance electric devices
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
CN106782657A (zh) * 2016-12-30 2017-05-31 合肥恒烁半导体有限公司 适用nor闪存芯片的高压瞬时增强电路
US10249346B2 (en) 2017-07-13 2019-04-02 Winbond Electronics Corp. Power supply and power supplying method thereof for data programming operation
US10109620B1 (en) * 2017-07-26 2018-10-23 Globalfoundries Inc. Method for reducing switch on state resistance of switched-capacitor charge pump using self-generated switching back-gate bias voltage
CN109842294B (zh) * 2017-11-24 2020-05-15 力旺电子股份有限公司 四相电荷泵电路
US11063772B2 (en) * 2017-11-24 2021-07-13 Ememory Technology Inc. Multi-cell per bit nonvolatile memory unit
JP6482690B1 (ja) * 2018-01-11 2019-03-13 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US20190311749A1 (en) * 2018-04-09 2019-10-10 Anaflash Inc. Logic Compatible Embedded Flash Memory
CN108320763B (zh) * 2018-04-12 2019-02-22 武汉新芯集成电路制造有限公司 电荷泵漏电流调节电路
US10355671B1 (en) * 2018-06-04 2019-07-16 Little Dragon IP Holding LLC Low power flip-flop circiut
US10892021B2 (en) * 2018-06-05 2021-01-12 Sandisk Technologies Llc On-die capacitor for a memory device
US10811952B2 (en) * 2018-09-05 2020-10-20 Cypress Semiconductor Corporation Systems, methods, and devices for fast wakeup of DC-DC converters including feedback regulation loops
US10847227B2 (en) * 2018-10-16 2020-11-24 Silicon Storage Technology, Inc. Charge pump for use in non-volatile flash memory devices
CN109286314B (zh) * 2018-10-24 2020-06-19 华南理工大学 一种全n型四相位时钟电荷泵
JP7292872B2 (ja) * 2018-12-25 2023-06-19 キヤノン株式会社 情報処理装置および情報処理装置の制御方法
CN109713892B (zh) * 2018-12-29 2020-10-30 普冉半导体(上海)股份有限公司 一种电荷泵放电电路及其放电方法
WO2021096809A1 (en) * 2019-11-11 2021-05-20 Qualcomm Incorporated Low power and robust level-shifting pulse latch for dual-power memories
CN111798905B (zh) * 2020-07-01 2021-03-16 深圳市芯天下技术有限公司 减少非型闪存编程时间的方法、系统、存储介质和终端
US11308996B2 (en) * 2020-07-14 2022-04-19 Ememory Technology Inc. Sensing circuit and method for multi-level memory cell
US11462900B2 (en) * 2020-12-07 2022-10-04 Amazing Microelectronic Corp. Bus driving device
CN113346893B (zh) * 2020-12-24 2022-03-18 澜起电子科技(昆山)有限公司 驱动输出电路、芯片及驱动输出方法
US11545231B2 (en) * 2021-02-09 2023-01-03 Micron Technology, Inc. Reset read disturb mitigation
CN115083475B (zh) * 2022-06-09 2024-09-10 华中科技大学 高速大电流脉冲电路、相变存储器的操作电路及操作方法
US12301109B2 (en) 2023-03-22 2025-05-13 Samsung Electronics Co., Ltd. Method for performing a charge-sharing operation and a charge pump circuit therefor
KR20250125110A (ko) * 2024-02-14 2025-08-21 에스케이하이닉스 주식회사 전압 제공 회로
CN118117874B (zh) * 2024-04-29 2024-07-09 深圳市爱普特微电子有限公司 用于负压电荷泵的可级联的降压电路
CN119448765B (zh) * 2025-01-07 2025-05-02 上海安其威微电子科技有限公司 负压源切换电路和射频开关芯片

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690483A (en) * 1979-12-19 1981-07-22 Fujitsu Ltd Address buffer circuit
US4490629A (en) 1982-05-10 1984-12-25 American Microsystems, Inc. High voltage circuits in low voltage CMOS process
IT1239781B (it) * 1990-05-08 1993-11-15 Texas Instruments Italia Spa Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos
JPH0774616A (ja) 1993-07-06 1995-03-17 Seiko Epson Corp 信号電圧レベル変換回路及び出力バッファ回路
JP3662326B2 (ja) * 1996-01-09 2005-06-22 株式会社ルネサステクノロジ レベル変換回路
EP0788111B1 (en) * 1996-02-05 2002-11-13 STMicroelectronics S.r.l. Drive circuit for memory line decoder driver
WO1997030455A1 (en) * 1996-02-15 1997-08-21 Advanced Micro Devices, Inc. Low supply voltage negative charge pump
JP3094905B2 (ja) * 1996-03-28 2000-10-03 日本電気株式会社 不揮発性半導体記憶装置
US5821800A (en) 1997-02-11 1998-10-13 Advanced Micro Devices, Inc. High-voltage CMOS level shifter
JPH11317656A (ja) * 1998-05-06 1999-11-16 Oki Electric Ind Co Ltd 入力回路
US6452438B1 (en) * 2000-12-28 2002-09-17 Intel Corporation Triple well no body effect negative charge pump
TW465188B (en) * 2001-01-02 2001-11-21 Faraday Tech Corp Clock gate buffer circuit
US6438032B1 (en) * 2001-03-27 2002-08-20 Micron Telecommunications, Inc. Non-volatile memory with peak current noise reduction
TW516267B (en) * 2002-01-16 2003-01-01 Winbond Electronics Corp Dynamic pre-charging current sensing amplifier
US7046568B2 (en) * 2002-09-24 2006-05-16 Sandisk Corporation Memory sensing circuit and method for low voltage operation
US6878981B2 (en) * 2003-03-20 2005-04-12 Tower Semiconductor Ltd. Triple-well charge pump stage with no threshold voltage back-bias effect
ITRM20030338A1 (it) * 2003-07-11 2005-01-12 Micron Technology Inc Circuito di generazione e regolazione di alta tensione
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US7580311B2 (en) 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US7030683B2 (en) * 2004-05-10 2006-04-18 Sandisk Corporation Four phase charge pump operable without phase overlap with improved efficiency
JP2005339658A (ja) * 2004-05-26 2005-12-08 Toshiba Corp 昇圧回路
TWI261407B (en) * 2004-08-03 2006-09-01 Ememory Technology Inc Charge pump circuit
US7301388B2 (en) * 2004-12-22 2007-11-27 Mosel Vitelic Corporation Charge pump with ensured pumping capability
US7595682B2 (en) * 2005-02-24 2009-09-29 Macronix International Co., Ltd. Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
SG130050A1 (en) * 2005-08-26 2007-03-20 Bluechips Technology Pte Ltd A high voltage charge pump with wide range of supply voltage
JP2007280505A (ja) * 2006-04-06 2007-10-25 Toshiba Corp 半導体記憶装置
US7626865B2 (en) 2006-06-13 2009-12-01 Micron Technology, Inc. Charge pump operation in a non-volatile memory device
TWI312154B (en) * 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
KR100816168B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 반도체 소자의 고전압 발생 장치
US7443735B2 (en) 2006-12-22 2008-10-28 Sandisk Corporation Method of reducing wordline recovery time
KR100812520B1 (ko) * 2007-02-06 2008-03-11 매그나칩 반도체 유한회사 반도체 메모리 장치
US7542351B2 (en) * 2007-05-31 2009-06-02 Freescale Semiconductor, Inc. Integrated circuit featuring a non-volatile memory with charge/discharge ramp rate control and method therefor
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
CN101364424A (zh) * 2007-08-10 2009-02-11 财团法人工业技术研究院 相变存储器的感测电路及方法
US8254178B2 (en) 2007-08-27 2012-08-28 Infineon Technologies Ag Self-timed integrating differential current
US7642815B2 (en) * 2007-09-14 2010-01-05 Atmel Corporation Sense amplifier
US8218377B2 (en) * 2008-05-19 2012-07-10 Stmicroelectronics Pvt. Ltd. Fail-safe high speed level shifter for wide supply voltage range
US20090296506A1 (en) * 2008-05-28 2009-12-03 Macronix International Co., Ltd. Sense amplifier and data sensing method thereof
JP2009289979A (ja) * 2008-05-29 2009-12-10 Panasonic Corp 昇圧回路
KR101504587B1 (ko) * 2008-08-12 2015-03-23 삼성전자주식회사 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US7969804B1 (en) * 2008-09-22 2011-06-28 Cypress Semiconductor Corporation Memory architecture having a reference current generator that provides two reference currents
US7944754B2 (en) * 2008-12-31 2011-05-17 Sandisk Corporation Non-volatile memory and method with continuous scanning time-domain sensing
US8193835B1 (en) * 2010-03-03 2012-06-05 Synopsys Inc. Circuit and method for switching voltage
CN102820056B (zh) * 2011-06-07 2015-05-20 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
US9059630B2 (en) * 2011-08-31 2015-06-16 Knowles Electronics, Llc High voltage multiplier for a microphone and method of manufacture
CN103247328B (zh) * 2012-02-09 2016-09-14 北京兆易创新科技股份有限公司 一种存储单元的识别方法及一种灵敏放大器
KR20130093303A (ko) * 2012-02-14 2013-08-22 에스케이하이닉스 주식회사 전하 펌프 장치 및 그 단위 셀
CN103780256B (zh) * 2014-01-07 2017-02-01 上海华虹宏力半导体制造有限公司 电荷泵系统及存储器
CN103812332B (zh) * 2014-03-05 2016-04-13 上海华虹宏力半导体制造有限公司 一种电荷泵电路及存储器

Also Published As

Publication number Publication date
CN105280230A (zh) 2016-01-27
CN105280230B (zh) 2019-04-12
TW201603024A (zh) 2016-01-16
US9245596B1 (en) 2016-01-26
TWI564910B (zh) 2017-01-01
US9305611B2 (en) 2016-04-05
CN105304131A (zh) 2016-02-03
US20160005486A1 (en) 2016-01-07
CN105281564B (zh) 2018-05-25
TW201603461A (zh) 2016-01-16
TWI517541B (zh) 2016-01-11
US9224490B1 (en) 2015-12-29
TWI545573B (zh) 2016-08-11
CN105244051A (zh) 2016-01-13
TW201603462A (zh) 2016-01-16
CN105281564A (zh) 2016-01-27
TWI531143B (zh) 2016-04-21
CN105305812A (zh) 2016-02-03
US20160006349A1 (en) 2016-01-07
TW201603043A (zh) 2016-01-16
TWI542130B (zh) 2016-07-11
US20160005441A1 (en) 2016-01-07
CN105304131B (zh) 2019-04-12
CN105244051B (zh) 2018-05-25
US20160006348A1 (en) 2016-01-07
US20160005487A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
TWI517541B (zh) 四相電荷泵電路
KR100407100B1 (ko) 차지 펌프 회로
CN101604911B (zh) 升压电路
CN101373927B (zh) 充电泵电路及其操作方法、半导体装置
CN104205594B (zh) 包含多栅极晶体管的电荷泵电路及其操作方法
JP6389294B2 (ja) チャージポンプ装置
US6967523B2 (en) Cascaded charge pump power supply with different gate oxide thickness transistors
US20080290930A1 (en) Low voltage charge pump
JP4849907B2 (ja) チャージポンプ回路
KR20050072145A (ko) 승압 회로
JP2003045193A (ja) 半導体チャージポンプ回路および不揮発性半導体記憶装置
CN106208681B (zh) 低电压低纹波多级电荷泵
CN1681191B (zh) 升压电路以及半导体集成电路
US10084375B2 (en) Charge pump suitable for low input voltages
JP2008198985A (ja) 昇圧回路
KR100573780B1 (ko) 전하펌프
KR100296861B1 (ko) 전하 펌프
US11114937B2 (en) Charge pump circuit
JP2002233134A (ja) チャージポンプ回路
JP5056427B2 (ja) チャージポンプ回路
JP4581415B2 (ja) パルス昇圧回路、昇圧回路、及びチャージポンプ回路
CN102694529B (zh) 双倍幅时钟脉冲产生器及电荷泵
JP6637695B2 (ja) チャージポンプ回路
JP5058081B2 (ja) 昇圧回路
US10290329B2 (en) Charge pump apparatus